CN116031213A - 具有电隔离电介质衬层的嵌入式封装 - Google Patents

具有电隔离电介质衬层的嵌入式封装 Download PDF

Info

Publication number
CN116031213A
CN116031213A CN202211327552.4A CN202211327552A CN116031213A CN 116031213 A CN116031213 A CN 116031213A CN 202211327552 A CN202211327552 A CN 202211327552A CN 116031213 A CN116031213 A CN 116031213A
Authority
CN
China
Prior art keywords
semiconductor die
disposed
semiconductor
dielectric material
load terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211327552.4A
Other languages
English (en)
Inventor
赵应山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116031213A publication Critical patent/CN116031213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装，包括：封装衬底，其包括内部层压层、设置在所述内部层压层下方的第一金属化层、以及设置在所述内部层压层上方的第二金属化层；第一半导体管芯，其包括设置在所述第一半导体管芯的第一表面上的第一负载端子、以及设置在所述第一半导体管芯的与所述第一半导体管芯的所述第一表面相对的第二表面上的第二负载端子；以及电介质材料的衬层，在所述第一半导体管芯上；其中，所述第一半导体管芯嵌入在所述内部层压层内，使得所述第一半导体管芯的所述第一表面面向所述第二金属化层，并且其中，所述电介质材料的衬层设置在所述第一半导体管芯的拐角上，所述拐角在所述第一半导体管芯的所述第一负载端子与所述第二负载端子之间。

Description

具有电隔离电介质衬层的嵌入式封装
背景技术
功率级电路(例如，半桥电路和全桥电路)在诸如汽车应用和工业应用等许多应用中使用。这些功率级电路可以包括额定为控制大电压和/或电流的功率器件(例如，MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅极双极晶体管)、二极管等)、以及被配置为控制功率器件的驱动器器件。一般来说，期望提供一种具有高性能(例如，低功率损耗、高电流密度和效率)的功率级电路，同时保持小的占用面积并且具有鲁棒的电互连。传统的半导体封装解决方案(例如，引线框架和基于金属夹具的半导体封装)在诸如功率损耗、电流密度和效率等参数方面已经达到物理极限。特别地，这些半导体封装的焊接连接施加了不易克服的实际限制。
发明内容
公开了一种半导体组件。根据实施例，半导体组件包括：封装衬底，其包括内部层压层、设置在内部层压层下方的第一金属化层、以及设置在内部层压层上方的第二金属化层；第一半导体管芯，其包括设置在第一半导体管芯的第一表面上的第一负载端子、以及设置在第一半导体管芯的与第一半导体管芯的第一表面相对的第二表面上的第二负载端子；以及电介质材料的衬层，在第一半导体管芯上；其中，第一半导体管芯嵌入在内部层压层内，使得第一半导体管芯的第一表面面向第二金属化层，并且其中，电介质材料的衬层设置在第一半导体管芯的拐角上，拐角在第一半导体管芯的第一负载端子与第二负载端子之间。
单独地或组合地，第一半导体管芯的拐角在第一半导体管芯的第一表面与第一半导体管芯的第一边缘侧之间，第一边缘侧在第一半导体管芯的第一表面与第二表面之间延伸，并且其中，电介质材料的衬层包括设置在第一半导体管芯的第一表面上并且从第一负载端子延伸到拐角的第一部分。
单独地或组合地，电介质材料的衬层的第一部分仅沿着第一半导体管芯的第一边缘侧的一部分从拐角延伸。
单独地或组合地，电介质材料的衬层包括设置在第一边缘侧上并且仅沿着第一边缘侧的一部分从拐角延伸的第二部分。
单独地或组合地，电介质材料的衬层包括设置在第一半导体管芯的第二拐角上的第二部分，第二拐角在第一半导体管芯的第一表面与第一半导体管芯的第二边缘侧之间，第二边缘侧在第一半导体管芯的第一表面与第二表面之间延伸，并且与第一半导体管芯的第一边缘侧相对。
单独地或组合地，电介质材料的第二衬层仅沿着第一半导体管芯的第二边缘侧的一部分延伸，并且其中，电介质材料的第二衬层是环氧树脂层。
单独地或组合地，半导体封装还包括：第二半导体管芯，其包括设置在第二半导体管芯的第一表面上的第一负载端子、以及设置在第二半导体管芯的与第二半导体管芯的第一表面相对的第二表面上的第二负载端子；以及电介质材料的衬层，在第二半导体管芯上；其中，第二半导体管芯嵌入在内部层压层内，使得第二半导体管芯的第一表面面向第一金属化层，并且其中，电介质材料的衬层设置在第二半导体管芯的在第二半导体管芯的第一负载端子与第二负载端子之间的拐角上。
单独地或组合地，半导体封装被配置为集成半桥电路，其中，第一半导体管芯和第二半导体管芯各自被配置为分立功率晶体管管芯，其中，第一半导体管芯是集成半桥电路的高边开关，并且其中，第二半导体管芯是集成半桥电路的低边开关。
单独地或组合地，半导体封装还包括嵌入在内部层压层内的第三半导体管芯，其中，第三半导体管芯是包括I/O端子的逻辑管芯，I/O端子设置在第三半导体管芯的面向第二金属化层的第一表面上，其中，第三半导体管芯被配置为经由I/O端子来控制第一半导体管芯和第二半导体管芯的切换操作，并且其中，第三半导体管芯通过设置在第一半导体管芯的第一边缘区域上的电介质材料的衬层与第一半导体管芯横向电隔离。
单独地或组合地，第一半导体管芯的第一负载端子是高边开关的源极端子，其中，第二半导体管芯的第二负载端子是低边开关的漏极端子，并且其中，第一半导体管芯的第一负载端子通过第二金属化层电连接到第二半导体管芯的第二负载端子。
单独地或组合地，第二半导体管芯还包括设置在第一半导体管芯的第一表面上的控制端子。
单独地或组合地，第二半导体管芯还包括设置在第一半导体管芯的第二表面上的控制端子。
单独地或组合地，半导体封装还包括设置在第一半导体管芯与第二半导体管芯之间的中心电介质结构，其中，内部层压层的第一区段设置在第一半导体管芯的第二边缘区域上设置的电介质材料的第二衬层与中心电介质结构之间，并且其中，内部层压层的第二区段设置在第二半导体管芯的第一边缘区域上设置的电介质材料的衬层与中心电介质结构之间。
单独地或组合地，中心区段的电介质材料不同于内部层压层的材料。
单独地或组合地，中心区段的电介质材料不同于第一半导体管芯和第二半导体管芯上的电介质材料的衬层的电介质材料。
单独地或组合地，半导体封装还包括第一结构化接触焊盘，第一结构化接触焊盘包括第一金属化层的结构化部分并且设置在第一半导体管芯的第二负载端子上，其中，第一结构化接触焊盘的厚度是第一半导体管芯的垂直高度的至少50％。
公开了一种形成半导体封装的方法。根据实施例，该方法包括：生产封装衬底，封装衬底包括内部层压层、设置在内部层压层下方的第一金属化层、以及设置在内部层压层上方的第二金属化层；提供设置在第一半导体管芯的第一表面上的第一负载端子、以及设置在第一半导体管芯的与第一半导体管芯的第一表面相对的第二表面上的第二负载端子；以及在第一半导体管芯上提供电介质材料的衬层；将第一半导体管芯嵌入在内部层压层内，使得第一半导体管芯的第一表面面向第二金属化层，并且其中，电介质材料的衬层设置在第一半导体管芯的拐角上，拐角在第一半导体管芯的第一负载端子与第二负载端子之间。
单独地或组合地，在第一半导体管芯的嵌入之前，向第一半导体管芯提供设置在第一半导体管芯的拐角上的电介质材料的衬层。
单独地或组合地，第一半导体管芯的拐角在第一半导体管芯的第一表面与第一半导体管芯的第一边缘侧之间，第一边缘侧在第一半导体管芯的第一表面与第二表面之间延伸，并且其中，电介质材料的衬层包括设置在第一半导体管芯的第一表面上并且从第一负载端子延伸到拐角的第一部分。
单独地或组合地，电介质材料的衬层包括设置在第一边缘侧上并且仅沿着第一边缘侧的一部分从拐角延伸的第二部分。
单独地或组合地，将第一半导体管芯嵌入内部层压层中包括：提供包括多个开口的核心结构；在开口中的一个开口内布置第一半导体管芯，第一半导体管芯包括设置在第一半导体管芯的拐角上的电介质材料的衬层；以及用电介质材料填充在第一半导体管芯与核心结构之间的开口中的间隙。
单独地或组合地，方法还包括：提供第二半导体管芯，第二半导体管芯包括设置在第二半导体管芯的第一表面上的第一负载端子、以及设置在第二半导体管芯的与第二半导体管芯的第一表面相对的第二表面上的第二负载端子；在第二半导体管芯上提供电介质材料的衬层；以及将第二半导体管芯嵌入在内部层压层内，使得第二半导体管芯的第一表面面向第一金属化层，其中，电介质材料的衬层设置在第二半导体管芯的在第二半导体管芯的第一负载端子与第二负载端子之间的拐角上，并且其中，在第二半导体管芯的嵌入之前，向第二半导体管芯提供设置在第二半导体管芯的拐角上的电介质材料的衬层。
单独地或组合地，半导体封装被配置为集成半桥电路，其中，第一半导体管芯和第二半导体管芯各自被配置为分立功率晶体管管芯，其中，第一半导体管芯是集成半桥电路的高边开关，并且其中，第二半导体管芯是集成半桥电路的低边开关。
单独地或组合地，第一半导体管芯的第一负载端子是高边开关的源极端子，其中，第二半导体管芯的第二负载端子是低边开关的漏极端子，并且其中，第一半导体管芯的第一负载端子通过第二金属化层电连接到第二半导体管芯的第二负载端子。
附图说明
附图的元件不一定相对于彼此成比例。相同的附图标记表示对应的相似部件。可以组合各种所示实施例的特征，除非它们相互排斥。实施例在附图中描绘，并且在下面的描述中详细说明。
图1示出了根据实施例的半导体封装。
图2示出了根据另一实施例的半导体封装。
图3示出了根据另一实施例的半导体封装。
图4A-4F示出了根据实施例的形成半导体封装的方法中的所选步骤。
图5A-5G示出了根据实施例的形成半导体封装的方法中的所选步骤。
具体实施方式
本文公开了嵌入式半导体封装的实施例，该嵌入式半导体封装包括嵌入在层压层内的一个或多个半导体管芯并且具有有利的电压击穿特性。半导体封装包括保护和电隔离一个或多个半导体管芯的层压层，并且包括形成到一个或多个半导体管芯的端子的电触点的外部可接入点的接触焊盘。半导体管芯中的至少一个可以是功率器件，其被额定为适应600V、1200V或更多量级的电压。功率器件可以包括在半导体管芯的边缘表面上的电介质材料(例如，环氧树脂材料)的衬层。特别地，电介质材料的衬层可以设置在半导体管芯的拐角上，并且部分地沿着半导体管芯的在器件的负载端子之间的边缘侧。这通过减轻包括电迁移的击穿机制来增强半导体封装的抗高压击穿。半导体封装还可以包括在半导体管芯中的多个半导体管芯之间的电介质结构，该电介质结构增强了高压器件之间的横向电隔离。
参考图1，半导体封装100包括内部层压层102、设置在内部层压层102上方的第二层压层104、以及设置在内部层压层102下方的第三层压层106。内部层压层102以及第一层压层104和第二层压层106可以包括适合于半导体器件包封的电介质材料。这些电介质材料的示例包括环氧树脂材料、共混环氧树脂和玻璃纤维材料(例如，FR-4、FR-5、CEM-4等)、以及树脂材料(例如，双马来酰亚胺三嗪(BT)树脂)。内部层压层102、第二层压层104和第三层压层106可以各自具有相同的材料组成。替代地，内部层压层102、第二层压层104和第三层压层106中的至少一个可以具有与其他层不同的材料组成。
半导体封装100包括设置在内部层压层102下方的第一金属化层108、设置在内部层压层102上方的第二金属化层110、设置在第二层压层104上方的第三金属化层112、以及设置在第三层压层106下方的第四金属化层114。第一金属化层108、第二金属化层110、第三金属化层112和第四金属化层114可以各自包括导电金属，例如铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、钯(Pd)、金(Au)等、以及它们的合金或组合。第一金属化层108、第二金属化层110、第三金属化层112和第四金属化层114可以各自具有相同的材料组成，或者这些层中的至少一层可以具有与这些层中的其他层不同的材料组成。可以在第三金属化层112和第四金属化层114的外表面上提供表面镀覆层116(例如，ENEPIG(化学镀镍化学镀钯浸金)层)，以便增强粘附力和/或提供防腐。半导体封装100还可以包括设置在第四金属化层114的结构化区域之间的阻焊剂118，例如聚合物材料。
半导体封装100还包括延伸穿过层压层的过孔120。这些过孔120被配置为在金属化层与半导体封装100的嵌入部件之间和/或在两个垂直分离的金属化层之间提供垂直电互连。这些过孔120可以包括所谓的盲过孔(blind via)，盲过孔与最外层金属化层(即，本实施例中的第三金属化层112和第四金属化层114)形成电连接。这些过孔120另外可以包括形成衬底内的电连接的所谓埋过孔(buried via)。过孔120可以包括导电金属，例如铜、铝、钨、镍等，以及它们的合金或组合。
半导体封装100包括第一半导体管芯122。第一半导体管芯122嵌入在内部层压层102内，使得第一半导体管芯122的第一表面124面向第二金属化层110。在该上下文中，术语“嵌入”意味着第一半导体管芯122在所有侧面上被内部层压层102包围，并且包含在由内部层压层102的上表面和下表面的平面限定的垂直空间内。第一半导体管芯122包括设置在第一半导体管芯122的第一表面124上的第一负载端子126和控制端子128、以及设置在第一半导体管芯122的与第一半导体管芯122的第一表面124相对的第二表面132上的第二负载端子130。
半导体封装100包括第二半导体管芯134。第二半导体管芯134嵌入在内部层压层102内，使得第二半导体管芯134的第二表面132面向第二金属化层110。在该上下文中，术语“嵌入”意味着第二半导体管芯134在所有侧面上被内部层压层102包围，并且包含在由内部层压层102的上表面和下表面的平面限定的垂直空间内。第二半导体管芯134包括设置在第二半导体管芯134的第一表面124上的第一负载端子126和控制端子128、以及设置在第二半导体管芯134的与第二半导体管芯134的第一表面124相对的第二表面132上的第二负载端子130。
一般而言，第一半导体管芯122和第二半导体管芯134可以是被配置为阻挡电压的任何类型的器件，例如二极管、晶体管、晶闸管等。第一负载端子126和第二负载端子130可以是器件的电压阻挡端子，即，在器件的关断或阻挡状态下适应工作电压的端子。例如，第一负载端子126和第二负载端子130在MOSFET的情况下可以是源极端子和漏极端子，在IGBT的情况下可以是集电极端子和发射极端子，或者在二极管的情况下可以是阳极端子和阴极端子(在这种情况下，控制端子128可以从管芯中省略)。第一半导体管芯122和第二半导体管芯134可以包括IV族半导体材料(例如，硅、硅锗、碳化硅等)和/或III-V族半导体材料(例如，氮化镓、砷化镓等)。
根据实施例，第一半导体管芯122和第二半导体管芯134被配置为分立功率晶体管。分立功率晶体管是一种开关器件，其被额定为适应至少100V(伏特)的电压并且更常见地适应600V、1200V或更大的量级的电压，和/或被额定为适应至少1A(安培)的电流并且更常见地适应10A、50A、100A或更大的量级的电流。例如，分立功率晶体管的示例包括MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅极双极晶体管)和HEMT(高电子迁移率晶体管)。第一半导体管芯122和第二半导体管芯134可以在内部包括彼此并联连接的多个晶体管或晶体管单元。
根据实施例，半导体封装100被配置为集成半桥电路。半桥电路是指在功率转换电路中使用的一种电路拓扑，例如DC-DC转换器、DC-AC转换器等。半桥电路包括与低边开关串联连接的高边开关。高边开关的一个负载端子(例如，漏极)连接到第一DC电压(例如，正电位)，低边开关的一个负载端子(例如，源极)连接到第二DC电压(例如，负电位或接地)，并且其余两个负载端子(例如，高边开关的源极和低边开关的漏极)连接在一起以形成半桥电路的输出。高边开关和低边开关的控制端子(例如，栅极端子)可以根据功率控制方案(例如，脉宽调制)进行切换，以在半桥电路的输出处产生期望的电压和频率。
在其中半导体封装100被配置为集成半桥电路的实施例中，第一半导体管芯122可以是半桥电路的高边开关，并且第二半导体管芯134可以是半桥电路的低边开关。在这种情况下，第一半导体管芯122和第二半导体管芯134可以各自是相同配置的分立功率晶体管，其中，第二半导体管芯134与第一半导体管芯122相比是颠倒的。在一个特定示例中，第一半导体管芯122和第二半导体管芯134各自为垂直MOSFET器件，其中，第一半导体管芯122的第一负载端子126为高边开关的源极端子，第二半导体管芯134的第二负载端子130为低边开关的漏极端子，第一半导体管芯122的第二负载端子130为高边开关的漏极端子，并且第二半导体管芯134的第一负载端子126是低边开关的源极端子。除了源极端子和漏极端子分别成为集电极端子和发射极端子之外，可以通过均为垂直IGBT器件的第一半导体管芯122和第二半导体管芯134获得类似的半桥电路拓扑。
半导体封装100可以具有以下电连接性。形成在第四金属化层114中的第一接触焊盘136可以电连接到第一半导体管芯122的第一负载端子126并且电连接到第二半导体管芯134的第二负载端子130。形成在第四金属化层114中的第二接触焊盘138可以直接电连接到第二半导体管芯134的第一负载端子124。形成在第四金属化层114中的第三接触焊盘140可以直接电连接到第一半导体管芯122的第二负载端子130。半导体封装100还可以包括形成在第三金属化层112中的上接触焊盘142，上接触焊盘142形成到第一半导体管芯122的第一负载端子126和第二半导体管芯134的第二负载端子130的附加电接触点。在每种情况下，在半导体管芯的各种端子与形成在第四金属化层114中的接触焊盘之间的电连接可以由第一金属化层108、第二金属化层110、第三金属化层112和第四金属化层114的过孔120和结构化部分来实现。如图所示，半导体封装100包括第二金属化层110的结构化部分144，结构化部分144设置在第一半导体管芯122和第二半导体管芯134上方，并且与第一半导体管芯122的第一负载端子126和第二半导体管芯134的第二负载端子130直接电接触。就此而言，直接电接触是指直接物理接触或其中中间导电元件(例如，焊料、烧结物、导电胶等)或种子层设置在两个结构之间的布置。以类似的方式，第一结构化接触焊盘146与第一半导体管芯122的第二负载端子130直接电接触，并且第二结构化接触焊盘148与第二半导体管芯134的第一负载端子124直接电接触。第一结构化接触焊盘146和第二结构化接触焊盘148可以是复合结构，其包括第一金属化层108的结构化部分和形成在第一金属化层108与第四金属化层114之间的中间金属化层。
根据实施例，第一结构化接触焊盘146的厚度T1是第一半导体管芯122的垂直高度的至少50％，第一半导体管芯122的垂直高度是第一半导体管芯122的第一表面124与第二表面132之间的最短距离。同样，第二结构化接触焊盘148的厚度T2是第二半导体管芯134的垂直高度的至少50％，第二半导体管芯134的垂直高度是第二半导体管芯134的第一表面124与第二表面132之间的最短距离。通过以这种方式使这些结构化接触焊盘非常厚，可以获得改进的热传导和/或电传导。
半导体封装100还可以包括形成在第四金属化层114中的第四接触焊盘150。第四接触焊盘150可以是用于控制第一半导体管芯122和第二半导体管芯134的切换的I/O焊盘。根据所描绘的实施例，半导体封装100还包括嵌入在内部层压层102内的第三半导体管芯152。第三半导体管芯152可以是逻辑器件或驱动器器件(例如，硅基器件)，其具有设置在第三半导体管芯152的面向第二金属化层110的主表面上的I/O(输入-输出)端子154。I/O端子154中的一个或多个可以通过过孔120和结构化金属化区域以类似于前面描述的方式电连接到第四接触焊盘150。I/O端子154中的一个或多个可以通过第二金属化层110的结构化部分电连接到第一半导体管芯122和第二半导体管芯134的控制端子128。可以在第三半导体管芯152的主表面上提供酰亚胺层156，以便使I/O端子154彼此电隔离。在其中半导体封装100被配置为集成半桥电路的实施例中，第三半导体管芯152可以是被配置为控制半桥电路的高边开关和低边开关的开关操作的驱动器管芯。在另一实施例中，第三半导体管芯152可以从半导体封装100中省略。在这种情况下，控制端子128可以直接连接到外部可接入的接触焊盘，并且因此可以从外部控制第一半导体管芯122和第二半导体管芯134的切换。
半导体封装100还包括第一半导体管芯122上的电介质材料的衬层158。电介质材料的衬层158可以设置在第一半导体管芯122的在第一负载端子126与第二负载端子130之间的拐角上。第一半导体管芯122的拐角可以是第一半导体管芯122的第一边缘侧160之间的相交部，该第一边缘侧160在第一半导体管芯122的第一表面124与第二表面132之间延伸。如图所示，电介质材料的衬层158包括在第一半导体管芯122的第一负载端子126与第一半导体管芯122的拐角之间延伸的第一部分，该拐角在第一半导体管芯122的第一表面124与第一半导体管芯122的第一边缘侧160之间，该第一边缘侧160在第一半导体管芯122的第一表面124与第二表面132之间延伸。电介质材料的衬层158另外包括仅沿着第一半导体管芯122的第一边缘侧160的一部分从拐角延伸的第二部分，这意味着电介质材料的衬层158不完全覆盖第一边缘侧160，使得第一边缘侧160的延伸到第一半导体管芯122的第二表面132的下部部分从电介质材料的衬层158暴露。电介质材料的衬层158还可以设置在第一半导体管芯122的第二拐角上，该第二拐角在第一半导体管芯122的第一表面124与第一半导体管芯122的第二边缘侧162之间，该第二边缘侧162在第一半导体管芯122的第一表面124与第二表面132之间延伸，并且与第一半导体管芯122的第一边缘侧160相对。如图所示，设置在第一半导体管芯122的两个拐角上的电介质材料的衬层158是连续结构。然而，这是不必要的。在其他实施例中，在第一半导体管芯122上的电介质材料的衬层158可以被中断，例如，就像第二半导体管芯134的情况一样。
根据实施例，电介质材料的衬层158具有与内部层压层102不同的材料组成。例如，电介质材料的衬层158可以包括环氧树脂或共混环氧树脂材料，而内部层压层102可以包括树脂材料，例如双马来酰亚胺三嗪(BT)树脂。在一个特定实施例中，电介质材料的衬层158的材料组成使得电介质材料的衬层158具有比内部层压层102的材料更大的电介质强度(即，发生电介质击穿时所施加的电压)。
通过在第一半导体管芯122的在第一负载端子126与第二负载端子130之间的至少一个拐角上提供电介质材料的衬层158，增加了半导体封装100的高电压鲁棒性。此外，电介质材料的衬层158的材料组成和布置降低了在第一半导体管芯122的边缘表面与内部层压层102之间形成任何空隙或间隙的可能性。这降低了例如由电迁移导致的击穿故障的风险。
半导体封装100还可以包括在第二半导体管芯134上的电介质材料的衬层158。第二半导体管芯134上的电介质材料的衬层158可以以类似于前面参考第一半导体管芯122描述的方式设置在第二半导体管芯134的拐角上。第二半导体管芯134上的电介质材料的衬层158可以提供与如前面所述的第一半导体管芯122上的电介质材料的衬层158相同的相对于电压击穿的至少一些益处。
半导体封装100还包括设置在第一半导体管芯122与第二半导体管芯134之间的中心电介质结构164。如图所示，中心电介质结构164可以被布置成使得内部层压层102的第一区段设置在第一半导体管芯122上的电介质材料的衬层158与中心电介质结构164之间，使得内部层压层102的第二区段设置在第二半导体管芯134上的电介质材料的衬层158与中心电介质结构164之间。根据实施例，中心电介质结构164的材料组成不同于内部层压层102的材料组成和/或不同于第一半导体管芯122和第二半导体管芯134上的电介质材料的衬层158的组成。因此，三种不同类型的电介质结构可以横向设置在第一半导体管芯与第二半导体管芯之间。结果，可以增强在第一半导体管芯122与第二半导体管芯134之间的横向电隔离。在一个特定示例中，中心电介质结构164包括预浸料材料(预浸渍纤维材料)，例如FR-4、FR-5、CEM-4等，内部层压层102包括树脂材料，例如双马来酰亚胺三嗪(BT)树脂，在第一半导体管芯122和第二半导体管芯134上的电介质材料的衬层158包括环氧树脂材料。
参考图2，描绘了根据另一实施例的半导体封装100。图2的半导体封装100与图1的半导体封装100的不同之处在于，第二半导体管芯134的端子配置被改变，使得控制端子128和第二负载端子130设置在第二半导体管芯134的相同表面上，该表面在图中被表示为第二半导体管芯134的第二表面132。换句话说，第二半导体管芯134的面向第二金属化层110的第二表面132成为管芯的主表面。因此，与使用彼此相同的第一半导体管芯122和第二半导体管芯134的图1的实施例不同，图2的半导体封装100使用彼此不同的第一半导体管芯122和第二半导体管芯134。这些第一半导体管芯122和第二半导体管芯134可以以类似于前面描述的方式分别形成半桥电路的高边开关和低边开关。在这种情况下，在第二半导体管芯134上提供电介质材料的衬层158可能是特别有利的，因为它在控制端子128与连接到漏极电位的金属化层之间提供电隔离。
参考图3，示出了根据另一实施例的半导体封装100。在该实施例中，半导体封装100仅包括嵌入在内部层压层102内的第一半导体管芯122。半导体封装100可以被配置为分立功率器件，例如功率MOSFET，其中内部层压层102保护第一半导体管芯122，并且半导体封装100包括形成在第一金属化层108和第二金属化层110中的接触焊盘，所述接触焊盘提供到第一半导体管芯122的各种端子的电接触点。第一半导体管芯122以如前所述的类似方式在相应半导体管芯的第一负载端子126与第二负载端子130之间包括电介质材料的衬层158，由此提供如上所述的有利的电压击穿能力。
参考图4A-4F，描绘了根据实施例的形成半导体封装100的方法。参考图4A，在第一载体204上提供核心结构202。例如，第一载体204可以是粘性层压带。核心结构202可以是由有机绝缘材料(例如，共混环氧树脂和玻璃纤维材料，例如FR-4、FR-5、CEM-4等)形成的框架状结构。核心结构202包括多个开口206，多个开口206的尺寸被确定为接纳要嵌入在半导体封装100中的各种半导体管芯。核心结构202附加地被提供为包括延伸穿过核心结构202的多个金属过孔结构208，由此提供埋过孔结构。第一半导体管芯122、第二半导体管芯134和第三半导体管芯152设置并且布置在开口206中的一个开口中。在将第一半导体管芯122嵌入在内部层压层内的后续步骤之前，第一半导体管芯122被提供为包括以先前所述的方式设置在第一半导体管芯122的一个或多个拐角上的电介质材料的衬层158。同样，在将第二半导体管芯134嵌入在内部层压层内的后续步骤之前，第二半导体管芯134被提供为包括以先前所述的方式设置在第二半导体管芯134的一个或多个拐角上的电介质材料的衬层158。
参考图4C，形成内部层压层102，以便将第一半导体管芯122、第二半导体管芯134和第三半导体管芯152嵌入在内部层压层102内。内部层压层102例如可以是ABF(味之素堆积膜)。参考图4D，移除第一载体204，并且在内部层压层102中形成外部开口208。外部开口208可以例如通过激光蚀刻技术形成。外部开口208暴露第一半导体管芯122和第二半导体管芯134的端子，以与埋过孔结构120一起连接到第一金属化层108。参考图4E，执行镀覆工艺，以形成第一金属化层108和第二金属化层110。镀覆工艺可以是例如电镀工艺。参考图4F，导电柱210设置在第一金属化层108和第二金属化层110的结构化部分上。如前所述，这些导电柱210与第一结构化接触焊盘146和第二结构化接触焊盘148的中间金属结构一起形成盲过孔结构。导电柱210可以通过例如另一镀覆工艺形成。随后，可以执行进一步的层压、抛光、激光钻孔、镀覆和焊料掩模形成的工艺序列，以便形成半导体封装100的其他层，例如，第三金属化层112和第四金属化层114、第二层压层104和第三层层压层106、焊料掩模118等。
参考图5A-5G，描绘了根据另一实施例的形成半导体封装100的方法。参考图5A，提供包括多个开口206的核心结构202。根据实施例，核心结构202是金属结构(例如，铜结构或铝结构)，并因此在完成的半导体封装100中提供埋过孔结构。核心结构202布置在第一载体204上，第一载体204例如可以是粘性层压带。如图5B所示，通过执行用电介质材料填充核心结构202的每个开口206的层压工艺来形成内部层压层102。例如，电介质材料可以是预浸料材料。随后，如图5C所示，移除第一载体204，并且执行蚀刻工艺，以在内部层压层102中形成另一开口212。
参考图5D，将包括核心和内部层压层102的结构在第二载体214上，第二载体214例如可以是载体带。提供第一半导体管芯122，在将第一半导体管芯122嵌入在内部层压层内的后续步骤之前，第一半导体管芯122包括以先前所述的方式设置在第一半导体管芯122的一个或多个拐角上的电介质材料的衬层158。第一半导体管芯122布置在内部层压层102中的另一开口212内第二载体214上。如图5E所示，执行第二层压工艺，以便用电介质材料216填充在第一半导体管芯122与内部层压层102之间的开口中的任何间隙。例如，第二层压工艺可以是ABF(味之素堆积膜)工艺。
参考图5F，移除第二载体214，并且在内部层压层102中形成另一开口218，以便暴露第一半导体管芯122的第二负载端子130。内部层压层102中的另一开口218可以例如通过激光技术形成。随后，如图5G所示，形成第一金属化层108和第二金属化层110。例如，这可以通过镀覆工艺来完成。可以在对表面进行镀覆之前在暴露的导电表面上沉积种子层。例如，在形成第一金属化层108和第二金属化层110之后，可以形成后续层，例如焊料掩模和ENEPIG层。
本文描述的半导体封装100可以是所谓的“芯片嵌入式”封装。一种芯片嵌入式封装包括由层压(堆叠)在彼此顶部上的多个电介质材料组成层形成的包封主体。这种封装类型不同于模制封装，其中包封主体由电绝缘材料的整体区域提供，所述电绝缘材料例如是包封半导体管芯和相关联的电连接器(例如，接合线、夹具等)的模制化合物。在芯片嵌入式封装中，每个组成层压层通常可以包括适合于半导体器件包封的任何电介质材料。这些电介质材料的示例包括环氧树脂材料、共混环氧树脂和玻璃纤维材料(例如，FR-4、FR-5、CEM-4等)、以及树脂材料(例如，双马来酰亚胺三嗪(BT)树脂)。芯片嵌入式封装还可以包括形成在至少一些组成层压层的顶部上的多个金属化层，例如铜、铝等及其合金。这些金属化层可以被构造成在封装主体内形成内部互连线、以及暴露在封装主体的外表面处的接合焊盘。由于内部结构化金属化层提供的电互连，芯片嵌入式封装不需要引线框架或电连接器，例如接合线或夹具。因此，半导体封装100可以不存在容纳半导体管芯的管芯焊盘和/或不存在由与管芯焊盘相同的引线框架结构形成的导电引线。
为了便于描述，使用诸如“下”、“下方”、“下部”、“之上”、“上部”等的空间相对术语来解释一个元件相对于第二元件的定位。除了与图中所示取向的不同取向之外，这些术语旨在涵盖器件的不同取向。此外，还使用诸如“第一”、“第二”等的术语来描述各种元件、区域、区段等，并且也不旨在进行限制。相同的术语在整个描述中指的是相同的元件。
如本文所用，术语“具有”、“包含”、“包括”、“含有”等是开放式术语，其指示所述元件或特征的存在，但是不排除附加元件或特征。冠词“一”和“所述(the)”旨在包括复数和单数，除非上下文另有明确指示。
考虑到上述变化和应用范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅受所附权利要求及其法律等同物的限制。

Claims (24)

1.一种半导体封装，包括：
封装衬底，其包括内部层压层、设置在所述内部层压层下方的第一金属化层、以及设置在所述内部层压层上方的第二金属化层；
第一半导体管芯，其包括设置在所述第一半导体管芯的第一表面上的第一负载端子、以及设置在所述第一半导体管芯的与所述第一半导体管芯的所述第一表面相对的第二表面上的第二负载端子；以及
电介质材料的衬层，在所述第一半导体管芯上；
其中，所述第一半导体管芯嵌入在所述内部层压层内，使得所述第一半导体管芯的所述第一表面面向所述第二金属化层，并且
其中，所述电介质材料的衬层设置在所述第一半导体管芯的拐角上，所述拐角在所述第一半导体管芯的所述第一负载端子与所述第二负载端子之间。
2.根据权利要求1所述的半导体封装，其中，所述第一半导体管芯的所述拐角在所述第一半导体管芯的所述第一表面与所述第一半导体管芯的第一边缘侧之间，所述第一边缘侧在所述第一半导体管芯的所述第一表面与所述第二表面之间延伸，并且其中，所述电介质材料的衬层包括设置在所述第一半导体管芯的所述第一表面上并且从所述第一负载端子延伸到所述拐角的第一部分。
3.根据权利要求2所述的半导体封装，其中，所述电介质材料的衬层的所述第一部分仅沿着所述第一半导体管芯的所述第一边缘侧的一部分从所述拐角延伸。
4.根据权利要求3所述的半导体封装，其中，所述电介质材料的衬层包括设置在所述第一边缘侧上并且仅沿着所述第一边缘侧的一部分从所述拐角延伸的第二部分。
5.根据权利要求2所述的半导体封装，其中，所述电介质材料的衬层包括设置在所述第一半导体管芯的第二拐角上的第二部分，所述第二拐角在所述第一半导体管芯的所述第一表面与所述第一半导体管芯的第二边缘侧之间，所述第二边缘侧在所述第一半导体管芯的所述第一表面与所述第二表面之间延伸，并且与所述第一半导体管芯的所述第一边缘侧相对。
6.根据权利要求4所述的半导体封装，其中，电介质材料的第二衬层仅沿着所述第一半导体管芯的所述第二边缘侧的一部分延伸，并且其中，所述电介质材料的第二衬层是环氧树脂层。
7.根据权利要求4所述的半导体封装，还包括：
第二半导体管芯，其包括设置在所述第二半导体管芯的第一表面上的第一负载端子、以及设置在所述第二半导体管芯的与所述第二半导体管芯的所述第一表面相对的第二表面上的第二负载端子；以及
电介质材料的衬层，在所述第二半导体管芯上；
其中，所述第二半导体管芯嵌入在所述内部层压层内，使得所述第二半导体管芯的所述第一表面面向所述第一金属化层，并且
其中，所述电介质材料的衬层设置在所述第二半导体管芯的在所述第二半导体管芯的所述第一负载端子与所述第二负载端子之间的拐角上。
8.根据权利要求6所述的半导体封装，其中，所述半导体封装被配置为集成半桥电路，其中，所述第一半导体管芯和所述第二半导体管芯各自被配置为分立功率晶体管管芯，其中，所述第一半导体管芯是所述集成半桥电路的高边开关，并且其中，所述第二半导体管芯是所述集成半桥电路的低边开关。
9.根据权利要求7所述的半导体封装，还包括嵌入在所述内部层压层内的第三半导体管芯，其中，所述第三半导体管芯是包括I/O端子的逻辑管芯，所述I/O端子设置在所述第三半导体管芯的面向所述第二金属化层的第一表面上，其中，所述第三半导体管芯被配置为经由所述I/O端子来控制所述第一半导体管芯和所述第二半导体管芯的切换操作，并且其中，所述第三半导体管芯通过设置在所述第一半导体管芯的第一边缘区域上的所述电介质材料的衬层与所述第一半导体管芯横向电隔离。
10.根据权利要求7所述的半导体封装，其中，所述第一半导体管芯的所述第一负载端子是所述高边开关的源极端子，其中，所述第二半导体管芯的所述第二负载端子是所述低边开关的漏极端子，并且其中，所述第一半导体管芯的所述第一负载端子通过所述第二金属化层电连接到所述第二半导体管芯的所述第二负载端子。
11.根据权利要求9所述的半导体封装，其中，所述第二半导体管芯还包括设置在所述第一半导体管芯的所述第一表面上的控制端子。
12.根据权利要求9所述的半导体封装，其中，所述第二半导体管芯还包括设置在所述第一半导体管芯的所述第二表面上的控制端子。
13.根据权利要求6所述的半导体封装，还包括设置在所述第一半导体管芯与所述第二半导体管芯之间的中心电介质结构，其中，所述内部层压层的第一区段设置在所述第一半导体管芯的第二边缘区域上设置的所述电介质材料的第二衬层与所述中心电介质结构之间，并且其中，所述内部层压层的第二区段设置在所述第二半导体管芯的第一边缘区域上设置的所述电介质材料的衬层与所述中心电介质结构之间。
14.根据权利要求12所述的半导体封装，其中，中心区段的电介质材料不同于所述内部层压层的材料。
15.根据权利要求12所述的半导体封装，其中，中心区段的电介质材料不同于所述第一半导体管芯和所述第二半导体管芯上的所述电介质材料的衬层的电介质材料。
16.根据权利要求1所述的半导体封装，还包括第一结构化接触焊盘，所述第一结构化接触焊盘包括所述第一金属化层的结构化部分并且设置在所述第一半导体管芯的所述第二负载端子上，其中，所述第一结构化接触焊盘的厚度是所述第一半导体管芯的垂直高度的至少50％。
17.一种形成半导体封装的方法，所述方法包括：
生产封装衬底，所述封装衬底包括内部层压层、设置在所述内部层压层下方的第一金属化层、以及设置在所述内部层压层上方的第二金属化层；
提供设置在第一半导体管芯的第一表面上的第一负载端子、以及设置在所述第一半导体管芯的与所述第一半导体管芯的所述第一表面相对的第二表面上的第二负载端子；以及
在所述第一半导体管芯上提供电介质材料的衬层；
将所述第一半导体管芯嵌入在所述内部层压层内，使得所述第一半导体管芯的所述第一表面面向所述第二金属化层，并且
其中，所述电介质材料的衬层设置在所述第一半导体管芯的拐角上，所述拐角在所述第一半导体管芯的所述第一负载端子与所述第二负载端子之间。
18.根据权利要求17所述的方法，其中，在所述第一半导体管芯的嵌入之前，向所述第一半导体管芯提供设置在所述第一半导体管芯的所述拐角上的所述电介质材料的衬层。
19.根据权利要求18所述的方法，其中，所述第一半导体管芯的所述拐角在所述第一半导体管芯的所述第一表面与所述第一半导体管芯的第一边缘侧之间，所述第一边缘侧在所述第一半导体管芯的所述第一表面与所述第二表面之间延伸，并且其中，所述电介质材料的衬层包括设置在所述第一半导体管芯的所述第一表面上并且从所述第一负载端子延伸到所述拐角的第一部分。
20.根据权利要求19所述的方法，其中，所述电介质材料的衬层包括设置在所述第一边缘侧上并且仅沿着所述第一边缘侧的一部分从所述拐角延伸的第二部分。
21.根据权利要求17所述的方法，其中，将所述第一半导体管芯嵌入在所述内部层压层中包括：
提供包括多个开口的核心结构；
在所述开口中的一个开口内布置所述第一半导体管芯，所述第一半导体管芯包括设置在所述第一半导体管芯的所述拐角上的所述电介质材料的衬层；以及
用电介质材料填充在所述第一半导体管芯与所述核心结构之间的所述开口中的间隙。
22.根据权利要求19所述的方法，还包括：
提供第二半导体管芯，所述第二半导体管芯包括设置在所述第二半导体管芯的第一表面上的第一负载端子、以及设置在所述第二半导体管芯的与所述第二半导体管芯的所述第一表面相对的第二表面上的第二负载端子；
在所述第二半导体管芯上提供电介质材料的衬层；以及
将所述第二半导体管芯嵌入在所述内部层压层内，使得所述第二半导体管芯的所述第一表面面向所述第一金属化层，
其中，所述电介质材料的衬层设置在所述第二半导体管芯的在所述第二半导体管芯的所述第一负载端子与所述第二负载端子之间的拐角上，并且
其中，在所述第二半导体管芯的嵌入之前，向所述第二半导体管芯提供设置在所述第二半导体管芯的所述拐角上的所述电介质材料的衬层。
23.根据权利要求22所述的方法，其中，所述半导体封装被配置为集成半桥电路，其中，所述第一半导体管芯和所述第二半导体管芯各自被配置为分立功率晶体管管芯，其中，所述第一半导体管芯是所述集成半桥电路的高边开关，并且其中，所述第二半导体管芯是所述集成半桥电路的低边开关。
24.根据权利要求23所述的方法，其中，所述第一半导体管芯的所述第一负载端子是所述高边开关的源极端子，其中，所述第二半导体管芯的所述第二负载端子是所述低边开关的漏极端子，并且其中，所述第一半导体管芯的所述第一负载端子通过所述第二金属化层电连接到所述第二半导体管芯的所述第二负载端子。
CN202211327552.4A 2021-10-27 2022-10-26 具有电隔离电介质衬层的嵌入式封装 Pending CN116031213A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/511,787 2021-10-27
US17/511,787 US11881437B2 (en) 2021-10-27 2021-10-27 Embedded package with electrically isolating dielectric liner

Publications (1)

Publication Number Publication Date
CN116031213A true CN116031213A (zh) 2023-04-28

Family

ID=85795901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211327552.4A Pending CN116031213A (zh) 2021-10-27 2022-10-26 具有电隔离电介质衬层的嵌入式封装

Country Status (3)

Country Link
US (2) US11881437B2 (zh)
CN (1) CN116031213A (zh)
DE (1) DE102022128468A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3907760A1 (en) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Semiconductor module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263014B2 (ja) 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
CN104241296B (zh) 2014-08-21 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR102505880B1 (ko) 2017-09-06 2023-03-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치
TWI707410B (zh) 2019-08-07 2020-10-11 久元電子股份有限公司 具散熱功能的晶片封裝模組及其製造方法
US11081472B2 (en) 2019-09-18 2021-08-03 Texas Instruments Incorporated Stacked die multichip module package
US11532541B2 (en) 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die

Also Published As

Publication number Publication date
DE102022128468A1 (de) 2023-04-27
US20230130659A1 (en) 2023-04-27
US20240120248A1 (en) 2024-04-11
US11881437B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US9793265B2 (en) Semiconductor device including Schottky barrier diode and power MOSFETs and a manufacturing method of the same
US9443760B2 (en) Multichip power semiconductor device
US9607966B2 (en) Chip arrangement
US7443014B2 (en) Electronic module and method of assembling the same
US7800217B2 (en) Power semiconductor device connected in distinct layers of plastic
US9299690B2 (en) Method for fabricating a power semiconductor package including vertically stacked driver IC
US20060056213A1 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US20120061819A1 (en) Semiconductor Module and Method for Production Thereof
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US20240120248A1 (en) Embedded Package with Electrically Isolating Dielectric Liner
US20220310476A1 (en) Electronic packages with integral heat spreaders
CN115642151A (zh) 具有至无源器件的低寄生连接的半导体封装
CN114864528A (zh) 半导体器件和半导体器件的制造方法
CN114944379A (zh) 具有内插器的半导体封装和无源元件
US20240030820A1 (en) Modular power device package embedded in circuit carrier
US9362221B2 (en) Surface mountable power components
EP4372810A1 (en) A semiconductor package providing an even current distribution and stray inductance reduction and a semiconductor device module
EP3955289A1 (en) Four terminal transistor package
US20230245968A1 (en) Semiconductor package with power electronics carrier having trench spacing adapted for delamination
WO2024132161A1 (en) High power density flip chip semiconductor packaging
CN116978881A (zh) 封装结构及内埋功率芯片的电路板组件
CN117457606A (zh) 封装件及将半导体管芯嵌入在嵌入式器件封装件中的方法
CN114553203A (zh) 具有在任一侧到器件的电通路的多器件半导体芯片
CN114284225A (zh) 包括垂直金属触点的半导体器件模块及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination