CN118228657A - 兼具MCU和Flash的系统及其低功耗控制方法 - Google Patents

兼具MCU和Flash的系统及其低功耗控制方法 Download PDF

Info

Publication number
CN118228657A
CN118228657A CN202211631988.2A CN202211631988A CN118228657A CN 118228657 A CN118228657 A CN 118228657A CN 202211631988 A CN202211631988 A CN 202211631988A CN 118228657 A CN118228657 A CN 118228657A
Authority
CN
China
Prior art keywords
flash
power
mcu
mode
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211631988.2A
Other languages
English (en)
Inventor
高阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Zhaoyi Innovation Technology Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhaoyi Innovation Technology Group Co ltd filed Critical Zhaoyi Innovation Technology Group Co ltd
Priority to CN202211631988.2A priority Critical patent/CN118228657A/zh
Priority to US18/209,638 priority patent/US20240201877A1/en
Priority to EP23179860.4A priority patent/EP4390624A1/en
Publication of CN118228657A publication Critical patent/CN118228657A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种兼具MCU和Flash的系统及其低功耗控制方法，相比现有的系统架构，可以通过仅在MCU上增设一个电源引脚来耦接Flash的电源端，来提供一种新的低功耗模式(即第一低功耗模式)，当系统需要进入低功耗状态时，能使Flash整体断电，比现有的低功耗模式(即第二低功耗模式)，能提供更低的系统功耗，而且在Flash(IDLE)闲置状态下，能更快进入低功耗模式。此外还可以进一步兼容现有的深度睡眠模式，以满足系统在常规情况下的低功耗需求以及特殊情况下的低功耗需求。

Description

兼具MCU和Flash的系统及其低功耗控制方法
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种兼具MCU和Flash的系统及其低功耗控制方法。
背景技术
Flash是一种具备电子可擦除可编程性能，可快速读取数据，数据不因为断电而丢失的存储器。目前，很多MCU(microcontroller unit，微控制器)会通过内置或外接Flash的方式，来形成MCU+Flash的系统架构，从而将MCU的固件程序以及其他敏感数据等各种数据快速保存至Flash中，且Flash和MCU之间一般通过例如符合SPI(Serial PeripheralInterface，串行外设接口)等协议的通信总线接口进行连接，MCU通过该SPI通信总线接口发送Flash支持的指令来完成对Flash的读写、擦除以及工作模式等的控制，其中，当整个系统需要进入深度睡眠模式时，MCU会通过SPI通信总线接口发送低功耗模式命令(deeppower down，DPD)到Flash。Flash响应该DPD命令后进入自身的低功耗模式，以配合系统整体低功耗模式的进入和退出。
但是在目前的MCU+Flash系统架构下，即使系统整体进于深度睡眠模式后，Flash仍有一部分电路在工作，因此残留一定的静态及动态功耗，导致无法实现系统的最低功耗，难以满足更低功耗产品的需求。
发明内容
本发明的目的在于提供一种兼具MCU和FLASH的系统及其低功耗控制方法，能兼容现有的低功耗模式且进一步实现一种新的更低功耗模式，以满足某些产品在特殊情况下的更低功耗需求。
为实现上述目的，本发明提供一种兼具MCU和FLASH的系统，所述Flash存储所述MCU的固件代码和/或敏感数据，且具有第一电路部和第二电路部，所述MCU至少设有一电源引脚，所述电源引脚耦接所述Flash的电源端；
其中，在正常工作模式，所述MCU通过电源控制信号控制所述Flash的电源端有电，所述第一电路部和所述第二电路部均正常工作，在第一低功耗模式下，所述MCU通过所述电源控制信号控制所述Flash的电源端断电，使得所述第一电路部和所述第二电路部均下电。
可选地，在第二低功耗模式下，所述MCU通过所述电源控制信号控制所述Flash的电源端有电，且所述第一电路部正常工作，所述第二电路部下电，其中所述第一电路部包括所述Flash从所述第二低功耗模式恢复至所述正常工作模式所需的电路。
可选地，所述的兼具MCU和Flash的系统还包括供电开关模块，所述供电开关模块的输入端耦接所述Flash所需的电源，所述供电开关模块的输出端耦接所述电源引脚，所述供电开关模块的控制端耦接所述电源控制信号；且所述正常工作模式和所述第二低功耗模式下，所述MCU通过所述电源控制信号控制所述供电开关模块保持闭合导通，所述电源向所述Flash供电，在所述第一低功耗模式下，所述MCU通过所述电源控制信号控制所述供电开关模块断开。
可选地，所述供电开关模块包括模拟开关电路，所述模拟开关电路的输入端耦接所述电源，所述模拟开关电路的输出端耦接所述电源引脚，所述模拟开关电路的控制端耦接所述电源控制信号。
可选地，所述供电开关模块还包括电压转换电路，所述电压转换电路的输入端耦接所述模拟开关电路的输出端，所述电压转换电路的输出端耦接所述电源引脚。
可选地，所述供电开关模块设置在所述MCU的外部，或者，所述供电开关模块集成在所述MCU的模拟域电路中。
可选地，所述MCU内部还设有：
Flash控制器，所述Flash控制器通过通信总线接口与所述Flash通信连接，并通过所述通信总线接口发送用于对所述Flash进行读写、擦除和工作模式控制的指令，以及，在接收到进入低功耗模式信号后对所述Flash的状态进行检查；
电源控制模块，所述电源控制模块耦接所述Flash控制器和所述电源控制信号，并用于在接收到所述进入低功耗模式信号后，根据所述进入低功耗模式信号和所述Flash控制器所检查到的状态，通过所述电源控制信号控制所述Flash的电源端保持有电或断电。
可选地，所述MCU内部还设有低功耗模式控制位，且：
在所述电源控制模块未接收到所述进入低功耗模式信号时，所述系统处于所述正常工作模式，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端保持有电；
在所述电源控制模块接收到所述进入低功耗模式信号，并且所述低功耗模式控制位未被置位时，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端保持有电，且所述Flash控制器发送进入低功耗模式指令至所述Flash，所述Flash响应所述进入低功耗模式指令而进入所述第二低功耗模式；
在所述电源控制模块接收到所述进入低功耗模式信号，并且所述低功耗模式控制位被置位时，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端断电，所述系统进入所述第一低功耗模式。
可选地，在所述电源控制模块接收到所述进入低功耗模式信号，并且所述低功耗模式控制位被置位时时，所述电源控制模块在所述Flash控制器检查到所述Flash处于闲置状态后，通过所述电源控制信号控制所述Flash的电源端断电。
可选地，所述MCU还包括处理核心，当所述处理核心接收到深度睡眠指令后，发送所述进入低功耗模式信号给所述Flash控制器和所述电源控制模块。
可选地，所述MCU还包括非法入侵监测模块，耦接所述电源控制模块并用于在监测到外部非法侵入时，向所述电源控制模块输出入侵信号，所述电源控制模块依据所述入侵信号，通过所述电源控制信号控制所述Flash的电源端断电。
可选地，所述MCU内部还设有入侵控制位，其中，当所述电源控制模块接收到所述入侵信号，并且所述入侵控制位被置位时，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端断电。
可选地，低功耗模式控制位和/或入侵控制位设置于所述电源控制模块的至少一配置寄存器。
可选地，所述MCU和所述Flash通过系统级封装工艺合封在一起。
基于同一发明构思，本发明还提供一种兼具MCU和Flash的系统的低功耗控制方法，所述Flash存储所述MCU的固件代码和/或敏感数据，且具有第一电路部和第二电路部，所述MCU至少设有一电源引脚，所述电源引脚耦接所述Flash的电源端，所述低功耗控制方法包括：在系统需要进入深度睡眠模式时，所述MCU通过电源控制信号控制所述Flash的电源端断电，使得所述Flash进入第一低功耗模式，所述第一电路部和所述第二电路部均下电。
可选地，在系统需要进入深度睡眠模式时，并且所述MCU内部的低功耗模式控制位被置位时，所述MCU先检查所述Flash是否处于闲置状态，在检查到所述Flash处于闲置状态后，才使所述电源控制信号对所述Flash的电源端断电。
可选地，所述的低功耗控制方法还包括：在系统需要进入深度睡眠模式时，并且所述MCU内部的低功耗模式控制位未被置位时，所述Flash的电源端保持有电，所述MCU向所述Flash发送进入低功耗模式的指令，所述Flash响应所述低功耗模式的指令并进入第二低功耗模式，所述Flash的第一电路部持续工作且所述Flash的第二电路部下电。
可选地，在所述Flash进入所述第一低功耗模式或所述第二低功耗模式后，所述MCU控制自身的相关电路下电，所述系统整体进入相应的低功耗状态。
与现有技术相比，本发明的技术方案至少具有以下有益效果：
1、相对现有的系统架构，可以通过仅在MCU上增设一个电源引脚来耦接Flash的电源端，来提供一种新的低功耗模式(即第一低功耗模式)，当系统需要进入深度睡眠(deepsleep)模式时，能使Flash整体断电，比现有的深度睡眠模式(即第二低功耗模式)，能提供更低的系统功耗。
2、在Flash(IDLE)闲置状态下，系统能更快进入深度睡眠模式。
3、可以进一步兼容现有的深度睡眠模式，以满足系统在常规情况下的低功耗需求以及特殊情况下的低功耗需求。
4、进一步地，遇到外部非法侵入时，可以及时对Flash整体断电，以保护敏感信息。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是现有的一种兼具MCU和Flash的SIP MCU系统的架构示意图。
图2A和图2B是本发明第一实施例的兼具MCU和Flash的系统的不同架构示例示意图。
图3A是本发明第一实施例的兼具MCU和Flash的系统的低功耗控制方法的一种示例流程图。
图3B是本发明第一实施例的兼具MCU和Flash的系统的低功耗控制方法的另一种示例流程图。
图4A和图4B是本发明第二实施例的兼具MCU和Flash的系统的不同架构示例示意图。
图5A至图5D是本发明第三实施例的兼具MCU和Flash的SIP MCU系统芯片的不同架构示例示意图。
图6是本发明第三实施例的兼具MCU和Flash的系统的低功耗控制方法流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，当元件被称为"连接到"、“耦接”其它元件时，其可以直接地连接其它元件，或者可以存在居间的元件。相反，当元件被称为"直接连接到"其它元件时，则不存在居间的元件。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
请参考图1，目前的一种常用的MCU+Flash的系统架构，为SIP MCU系统架构，具体是通过SIP(系统级封装)工艺将MCU裸芯和Flash裸芯合封在一个封装10中，以在MCU上外挂Flash，这种架构能够简化工艺制程，缩短设计周期，且还能够使用2.5D/3D/晶圆级先进封装工艺，将其他具有不同功能的裸芯(例如图1中的低压线性稳压器LDO)也一起合封在同一个封装10中，因此能够满足系统对性能、功耗、密度等的更高要求。
其中，Flash的电源端通常通过LDO连接装载该封装10的PCB板(未图示)上的电源VDD。Flash内一般存储着MCU的固件代码(又可称为固件程序)以及其他敏感数据，并提供自身的低功耗模式，以配合SIP MCU系统整体低功耗模式的进入和退出。Flash和MCU一般通过例如SPI等协议的通信总线接口(未图示，后面以SPI协议举例，但本发明并不局限于此)进行连接，MCU通过该SPI通信总线接口发送Flash支持的指令SPI IF来完成对Flash内容的读写、擦除以及Flash工作模式(如正常工作模式或低功耗模式deep power down)等的控制。
当SIP MCU系统架构需要进入深度睡眠模式时，MCU会通过SPI通信总线接口发送低功耗模式命令DPD(deep power down)命令到Flash。Flash响应命令并经过一定时间后进入自身的低功耗模式。然后MCU控制自身内部的相关电路也进行下电，SIP MCU系统架构整体进入低功耗模式。
上述这种SIP MCU系统架构存在一些缺点，当SIP MCU系统架构整体处于深度睡眠模式后，Flash处于自身的低功耗模式，该模式下，电源VDD到Flash电源端的供电未切断，Flash内部只有一部分电路(即第二电路U22)下电，另一部分电路(即第一电路U21)仍在工作，该第一电路U21通常包括Flash从其低功耗模式恢复至其正常工作模式所需的电路，由此导致Flash残留一定的静态及动态功耗，限制了系统功耗的进一步降低。
另外，必须要等待Flash响应MCU发送的低功耗模式命令DPD，Flash才能进入自身的低功耗模式，这需要消耗一定的时间，延长了SIP MCU系统架构整体上进入低功耗状态所需的时间。
基于此，本发明提供一种兼具MCU和Flash的系统，在现有方案的基础上，在MCU上增设一电源引脚，且该电源引脚耦接Flash的电源端(VDD_FLASH)，可以在需要系统整体进入深度睡眠模式时，通过电源控制信号对Flash的电源端断电，使得Flash内部电路均下电，由此导致避免Flash残留一定的静态及动态功耗，实现了深度睡眠模式下系统功耗的进一步降低。此外，还可以通过对Flash电源端断电的方式，缩短该兼具MCU和Flash的系统整体上进入深度睡眠状态所需的时间。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
第一实施例
请参考图2A和图2B，本发明一实施例提供一种兼具MCU和Flash的系统，其具有MCU、Flash以及供电开关模块U0。
该Flash具有第一电路部U21和第二电路部U22，第一电路部U21可以包括一些唤醒电路、内部时钟电路等等，第二电路部U22可以包括存储阵列、地址译码器等等，第二电路部U22存储着MCU的固件程序以及其他敏感数据。
MCU上至少设有一电源引脚(未标记)，并用于耦接Flash的电源端VDD_FLASH。优选地，供电开关模块U0设置在MCU内部，且包括模拟开关电路S，该模拟开关电路S的输入端(未图示)耦接电源VDD，该模拟开关电路S的输出端耦接MCU的用于耦接Flash的电源端VDD_FLASHMCU的电源引脚，以耦接Flash的电源端VDD_FLASH，模拟开关电路S的控制端(未图示)耦接MCU的电源控制信号Sd。
作为一种示例，请参考图2A所示，MCU和Flash这2个芯片可以分别焊接到同一PCB电路板上。
作为另一种示例，请参考图2B所示，MCU和Flash这2个模块分别为2个裸芯，且MCU和Flash的裸芯通过SIP封装技术合封在同一封装10中，MCU和Flash这2个裸芯在该封装10中可以并排设置的，也可以是进一步使用2.5D/3D/晶圆级先进封装工艺进行三维堆叠的(即叠封的)。
应当理解的是，本实施例具体应用时，也可以将模拟开关电路S的输出端直接封装为该实施例的MCU芯片相对现有方案中的MCU芯片所增设的电源引脚。
此外，模拟开关电路S可以是能够起到可控开关功能的任意合适的电路设计，例如继电器开关、CMOS开关、自举开关或逻辑门开关等等。同时MCU内部也可以集成有任意合适的电子器件和电路结构，例如可以包括模数转换器(未图示)及其所在的模拟域电路(未图示)，也可以包括寄存器(未图示)、处理核心CPU core、电源控制模块PMU和Flash控制器FMC及其所在的数字域电路等等。其中，处理核心CPU core是MCU最重要的部分，MCU内部的计算、接收/存储命令、处理数据等操作几乎都由处理核心CPU core核心，处理核心CPU内部可以布局有相应的一级缓存、二级缓存、执行单元、指令级单元等单元。在系统需要进入深度睡眠模式时，处理核心CPU core会接收深度睡眠指令(该指令可以通过MCU的软件或硬件触发)，并根据该深度睡眠指令分别向电源控制模块PMU和Flash控制器FMC发出进入低功耗模式信号standby。Flash控制器FMC通过例如符合SPI(Serial Peripheral Interface，串行外设接口)等协议的通信总线接口(未图示)与Flash通信连接，并通过该通信总线接口发送用于对Flash进行读写、擦除和工作模式控制的指令SPI IF，以及，在接收到相应的进入低功耗模式信号standby后对Flash的状态进行检查。为了方便描述，下文中的“通信总线接口”均以“SPI通信总线接口”为例来进行说明。
本实施例的兼具MCU和Flash的系统，在正常模式下，MCU通过电源控制信号Sd控制Flash的电源端VDD_FLASH有电。具体地，MCU的电源控制模块PMU通过电源控制信号Sd来控制模拟开关电路S导通(又可称为“闭合”)，电源VDD通过导通的模拟开关电路S向Flash的电源端VDD_FLASH供电，因此Flash的电源端VDD_FLASH有电，Flash的第一电路部U21和第二电路部U22均能正常工作。在第一低功耗模式下，MCU通过电源控制信号Sd控制Flash的电源端VDD_FLASH断电，使得Flash的第一电路部U21和第二电路部U22均下电。具体地，MCU的电源控制模块PMU通过电源控制信号Sd控制模拟开关电路S关断(又可称为“截止”或“断开”)，电源VDD无法向Flash的电源端VDD_FLASH供电，因此Flash的电源端VDD_FLASH断电，Flash的第一电路部U21和第二电路部U22均下电。
由此，作为一种示例，请结合图2A和图3A，本实施例的兼具MCU和Flash的系统的一种低功耗控制方法，其包括以下步骤：
首先，当系统需要进入深度睡眠模式时，MCU内部独立于电源控制模块PMU和Flash控制器FMC的处理核心CPU core(未图示)会接收深度睡眠指令(该指令可以通过MCU的软件或硬件触发)，并根据该深度睡眠指令发出进入低功耗模式信号standby，且MCU内部的电源控制模块PMU和Flash控制器FMC均会收到该进入低功耗模式信号standby；
接着，Flash控制器FMC会通过SPI通信总线接口检查Flash是否处于闲置(IDLE)状态，即检查MCU是否对Flash进行读写或者擦除等操作，并将所检查到的状态告知电源控制模块PMU，例如Flash控制器FMC在检查到Flash是否处于闲置状态时，将其内部的状态标志信号busy flag拉低并发送至电源控制模块PMU；
若Flash当前处于闲置状态，则电源控制模块PMU输出有效的电源控制信号Sd(例如是高电平信号)，从而通过该有效的电源控制信号Sd控制模拟开关电路S断开，Flash的电源端VDD_FLASH断电，Flash的第一电路部U21和第二电路部U22均下电，Flash进入第一低功耗模式；若Flash当前处于忙碌(busy)状态，则电源控制模块PMU等待Flash的当前操作处理完毕，待Flash控制器FMC检查到Flash当前处于闲置状态后，再输出有效的电源控制信号Sd(例如是高电平信号)，从而通过电源控制信号Sd控制模拟开关电路S断开；
在Flash的电源端VDD_FLASH断电后，电源控制模块PMU进一步关闭MCU内的相关电路(例如数字域电路以及相关模拟域电路)的供电，由此，整个系统进入深度睡眠模式。
上述示例的低功耗控制方法，能够相对现有技术提供更低的系统功耗。
应当理解的是，处理核心CPU core输出的进入低功耗模式信号standby可以是脉冲信号，当系统需要进入深度睡眠模式时，处理核心CPU core就会根据相应的深度睡眠指令产生代表该进入低功耗模式信号standby的脉冲，并将该脉冲发送给PMU和FMC，当系统处于正常工作模式时，处理核心CPU core则不会产生代表该进入低功耗模式信号standby的脉冲。
作为另一种示例，本实施例的兼具MCU和Flash的系统中，MCU内部还设有低功耗模式控制位(未图示)，该低功耗模式控制位可以设置在电源控制模块PMU内部的配置寄存器中。电源控制模块PMU在接收到进入低功耗模式信号后，再进一步结合该配置寄存器设置的低功耗模式控制位为“1”(即该低功耗模式控制位被置位)还是“0”(即该低功耗模式控制位未被置位)，来选择是否输出有效的电源控制信号Sd，进而通过电源控制信号Sd控制Flash的电源端VDD_FLASH断电或者保持有电，以使得Flash进入第一低功耗模式或者第二低功耗模式。由此，进入低功耗模式信号standby和低功耗模式控制位的组合，能够对应系统的正常工作模式、第一低功耗模式和第二低功耗模式，具体地，在电源控制模块PMU未接收到进入低功耗模式信号standby时，系统处于正常工作模式，电源控制模块PMU无电源控制信号Sd输出至模拟开关电路S，或者输出无效的电源控制信号Sd(例如低电平信号)至模拟开关电路S，使模拟开关电路S保持导通，从而使得Flash的电源端VDD_FLASH保持有电；当电源控制模块PMU接收到进入低功耗模式信号standby且该低功耗模式控制位为“1”(即该低功耗模式控制位被置位)时，电源控制模块PMU输出有效的电源控制信号Sd(例如高电平信号)至模拟开关电路S，使模拟开关电路S断开，以通过有效的电源控制信号Sd控制Flash的电源端VDD_FLASH下电，系统进入第一低功耗模式；在电源控制模块PMU接收到进入低功耗模式信号standby且该低功耗模式控制位为“0”(即该低功耗模式控制位未被置位)时，电源控制模块PMU无电源控制信号Sd输出至模拟开关电路S或输出无效的电源控制信号Sd至模拟开关电路S，使模拟开关电路S保持导通，以控制Flash的电源端VDD_FLASH保持有电，系统进入第二低功耗模式。该第二低功耗模式下，Flash的第一电路部U21维持正常工作，第二电路部U22下电。这种情况下，系统的功耗相对比第一低功耗模式下略高，但是因为Flash的第一电路部U21仍持续工作，因此系统退出低功耗模式的速度会更快一些。
基于此，请结合图2A和图3B，本实施例的兼具MCU和Flash的系统还能提供另一种低功耗控制方法，其具体包括以下步骤：
首先，当系统需要进入深度睡眠模式时，MCU内部的处理核心CPU core(未图示)会接收深度睡眠指令，并产生进入低功耗模式信号standby，且MCU内部的电源控制模块PMU和Flash控制器FMC均会收到该进入低功耗模式信号standby；
接着，Flash控制器FMC会通过SPI通信总线接口检查Flash是否处于闲置(IDLE)状态，即检查MCU是否对Flash进行读写或者擦除等操作，并将所检查到的状态告知电源控制模块PMU，例如Flash控制器FMC在检查到Flash是否处于闲置状态时，将其内部的状态标志信号busy flag拉低并发送至电源控制模块PMU；
同时，电源控制模块PMU在接收到该进入低功耗模式信号standby后，会检查低功耗模式控制位是否被置位，当低功耗模式控制位被置位且Flash当前处于闲置状态时，电源控制模块PMU输出有效的电源控制信号Sd(例如是高电平信号)，以使得模拟开关电路S断开，从而控制Flash的电源端VDD_FLASH断电，Flash的第一电路部U21和第二电路部U22均下电，Flash进入第一低功耗模式；当该低功耗模式控制位被置位且Flash当前处于忙碌(busy)状态，则电源控制模块PMU等待Flash的当前操作处理完毕，待Flash控制器FMC检查到Flash当前处于闲置状态后，再输出有效的电源控制信号Sd，以使得模拟开关电路S断开，从而在等到Flash处于闲置状态后控制Flash的电源端VDD_FLASH断电；
当该低功耗模式控制位未被置位时，无论Flash当前处于忙碌(busy)状态还是闲置状态，电源控制模块PMU均无电源控制信号Sd输出至模拟开关电路S或者输出无效的电源控制信号Sd(例如是低电平信号)到模拟开关电路S，由此使得模拟开关电路S保持导通，进而控制Flash的电源端VDD_FLASH保持有电，Flash控制器FMC通过SPI通信总线接口发送低功耗模式命令DPD到Flash，Flash响应该DPD命令并经过一定时间后进入第二低功耗模式；
在Flash进入第一低功耗模式或第二低功耗模式后，电源控制模块PMU进一步关闭MCU内的相关电路(例如数字域电路以及相关模拟域电路)的供电，由此，整个系统进入深度睡眠模式。
应当理解的是，在上述各示例中，在系统需要进入深度睡眠模式时，均考虑了Flash的当前操作是否完成的问题，能够起到防止死机并避免影响产品使用寿命等效果，但是本实施例的技术方案并不仅仅限定于此，在本实施例的其他示例中，当需要系统以最快速度进入深度睡眠模式且不需要考虑Flash的当前操作是否完成时，例如需要强制系统进入深度睡眠模式时，电源控制模块PMU也可以不考虑Flash控制器FMC的检查结果，仅仅根据所接收到的进入低功耗模式信号standby或者结合所接收到的进入低功耗模式信号standby和被置位的低功耗模式控制位信息，就输出有效的电源控制信号Sd(例如是高电平信号)，以使得模拟开关电路S断开，从而控制Flash的电源端VDD_FLASH断电，并在Flash的电源端VDD_FLASH断电后，进一步关闭MCU内的相关电路(例如数字域电路以及相关模拟域电路)的供电，由此，使整个系统以最快的速度进入深度睡眠模式。
而且，还应该理解的是，当系统处于正常工作状态时，模拟开关电路S是闭合导通的，由此才能使Flash的电源端VDD_FLASH持续有电，Flash的第一电路部U21和第二电路部U22均能正常工作。例如在正常工作模式下，MCU的Flash控制器FMC通过SPI通信总线接口向Flash发送读写、擦除的指令，以完成对Flash内容的读写、擦除等的控制。另外，MCU和Flash之间的通信总线接口所接受的通信协议不仅仅限于上述举例的SPI协议，还可以是其他任意合适的通信协议，只要能够实现Flash控制器FMC通过通信总线接口向Flash发送读写、擦除的指令以及工作模式控制的指令等，以完成对Flash内容的读写、擦除等的控制以及工作模式的控制即可。
由上所述可知，本实施例的兼具MCU和Flash的系统及其低功耗控制方法，相对现有的系统架构，仅在MCU上增设一个电源引脚来耦接Flash的电源端，就可以提供一种新的低功耗模式(即第一低功耗模式)，当系统需要进入深度睡眠状态时，能使Flash整体断电，比现有的深度睡眠模式(即第二低功耗模式)，能提供更低的系统功耗。而且在Flash(IDLE)闲置状态下，能更快进入深度睡眠模式。此外还可以兼容现有的深度睡眠模式，以满足系统在常规情况下的低功耗需求以及特殊情况下的低功耗需求。
第二实施例
在某些产品中，电源VDD的电压并非是Flash能直接使用的电压，因此，请参考图4A和4B，本实施例提供一种兼具MCU和Flash的系统，其与第一实施例的区别在于，其供电开关模块U0还包括电压转换电路LDO，该电压转换电路LDO的输入端耦接模拟开关电路S的输出端，该电压转换电路LDO的输出端耦接MCU的用于耦接Flash的电源端VDD_FLASHMCU的电源引脚，，以耦接Flash的电源端VDD_FLASH。该电压转换电路LDO能够将电源VDD的电压转换成Flash的电源端VDD_FLASH所需的电源电压。
该电压转换电路LDO可以是任意合适的电路设计，例如可以是低压差线性稳压器、恒压源或者SMPS(Switch Mode Power Supply，开关模式电源)等等。
作为一种示例，请参考图4A所示，供电开关模块U0集成在MCU芯片内，且MCU和Flash这2个芯片可以分别焊接到同一PCB电路板上。
作为另一种示例，请参考图4B所示，MCU和Flash这2个模块均为裸芯，且供电开关模块U0集成在MCU的裸芯内部，MCU和Flash这2个裸芯通过SIP封装技术合封在同一封装10中，MCU和Flash这2个裸芯在该封装10中可以并排设置的，也可以是进一步使用2.5D/3D/晶圆级先进封装工艺进行三维堆叠的(即叠封的)。
本实施例的兼具MCU和Flash的系统的低功耗控制方法，与第一实施例基本相同，在此不再赘述。
本实施例的兼具MCU和Flash的系统及其低功耗控制方法，由于在电源VDD和Flash的电源端之间设有电压转换电路LDO，因此可以适用于更多产品的设计，应用范围更广。
应当理解的是，本实施例具体应用时，也可以将电压转换电路LDO的输出端直接封装为该实施例的MCU芯片相对现有方案中的MCU芯片所增设的电源引脚。
第三实施例
在某些实际产品应用中，会遇到一些外部的非法入侵，这些非法侵入意图读取或者篡改Flash中存储的内容，为此，请参考图5A至图5D，本实施例提供一种兼具MCU和Flash的系统，其与第二实施例的区别在于，其MCU内部还设有非法入侵监测模块SS，该非法入侵监测模块SS耦接MCU的电源控制模块PMU，并用于在监测到外部非法侵入时，向电源控制模块PMU输出入侵信号(未图示)，由此电源控制模块PMU能依据该入侵信号，通过电源控制信号Sd(例如向电源控制信号Sd输出有效的控制信号)控制Flash的电源端VDD_FLASH断电，从而保护Flash中存储的内容。
其中，该非法入侵监测模块SS可以是任意合适的电子元器件或电路设计，其可以通过软件、硬件或者软硬件结合的方式来实现任意合适的外部非法侵入的监测机制，例如该非法入侵监测模块SS可以包括过压检测电路、欠压检测电路、温度检测电路(包括传感器)、时钟毛刺检测电路等等，其采用的监测机制可以包括过压保护、欠压保护、高温保护、低温保护、MCU异常保护、时钟异常保护、地址保护、读保护等级设置等中的至少一种。
作为一种示例，请参考图5A所示，供电开关模块U0为可以是独立于MCU芯片外的一种芯片，且MCU、供电开关模块U0和Flash这三个芯片可以分别焊接到同一PCB电路板上。这种情况下，MCU芯片相对现有技术的MCU芯片所增设的电源引脚从电源控制信号Sd引出。
作为另一种示例，请参考图5B所示，供电开关模块U0与处理核心CPU core、电源控制模块PMU、Flash控制器FMC以及非法入侵监测模块SS一起集成在MCU芯片内，且MCU和Flash这两个芯片可以焊接到同一PCB电路板上。此时，MCU芯片相对现有技术的MCU芯片所增设的电源引脚为LDO用于耦接Flash的电源端VDD_FLASH的输出端。
作为一种示例，请参考图5C所示，MCU、供电开关模块U0和Flash这3个模块均为裸芯，处理核心CPU core、电源控制模块PMU、Flash控制器FMC以及非法入侵监测模块SS一起集成在MCU裸芯内，供电开关模块U0的裸芯独立于MCU的裸芯外部，MCU、供电开关模块U0和Flash这三个裸芯通过SIP封装技术合封在同一封装10中，MCU、供电开关模块U0和Flash这三个裸芯在该封装10中可以并排设置的，也可以是进一步使用2.5D/3D/晶圆级先进封装工艺进行三维堆叠的(即叠封的)。
作为一种示例，请参考图5D所示，供电开关模块U0与处理核心CPU core、电源控制模块PMU、Flash控制器FMC以及非法入侵监测模块SS一起集成在MCU裸芯内，MCU和Flash这两个裸芯通过SIP封装技术合封在同一封装10中，MCU和Flash这两个裸芯在该封装10中可以并排设置的，也可以是进一步使用2.5D/3D/晶圆级先进封装工艺进行三维堆叠的(即叠封的)。此时，该MCU裸芯相对现有的MCU裸芯所增设的电源引脚为LDO用于耦接Flash的电源端VDD_FLASH的输出端(未图示)。
可选地，MCU内部还设有入侵控制位(未图示)，其中，当电源控制模块PMU接收到该非法入侵监测模块SS发送的入侵信号时，并且该入侵控制位被置位(例如为“1”)时，电源控制模块PMU输出有效的控制信号至电源控制信号Sd，以控制Flash的电源端VDD_FLASH断电。
在本实施例的一示例中，低功耗模式控制位和/或入侵控制位设置于MCU内部的配置寄存器(未图示)中，例如设置于电源控制模块PMU的同一配置寄存器。在本实施例的另一示例中，低功耗模式控制位和/或入侵控制位设置于电源控制模块PMU的不同配置寄存器。该配置寄存器可以由用户设置，当用户或软件需要系统进入深度睡眠状态时进入第一低功耗模式，以彻底关闭Flash电源从而进一步降低功耗，可将该低功耗模式控制位置位，和/或当用户或软件需要系统在检测到入侵时进入该第一低功耗模式，以彻底关闭Flash电源从而保护Flash中所存储的敏感数据不被窃取，则可将该入侵控制位置位。除了通过配置寄存器的方式来实现设置，在其它实施例中，也可通过发送不同的低功耗模式信号给PMU/FMC，使其对应地进入第一低功耗模式和第二低功耗模式：例如，当接收到深度睡眠指令后，如果MCU的处理器核心CPU core希望将Flash断电以进入功耗更低的第一低功耗模式，则会发送第一低功耗模式信号standby1给PMU/FMC，否则发出第二低功耗模式信号standby2给PMU/FMC。
本实施例的兼具MCU和Flash的系统的低功耗控制方法，与第一实施例基本相同，在此不再赘述。
本实施例的兼具MCU和Flash的系统还具有非法入侵保护功能。具体地，请参考图6，当非法入侵监测模块SS监测到外部侵入时拉起(或置位)入侵信号至电源管理模块PMU，在一些实施例中，非法入侵监测模块SS可以包括软件和/或硬件(例如过压检测电路、欠压检测电路、温度传感器或时钟毛刺检测电路等)的监测单元，用以在监测外部侵入事件(例如过压、欠压、高温、低温、MCU异常、时钟异常、地址异常)后拉起(或置位)该入侵信号作为标志；该入侵信号的信息(或者说“入侵信号的含义”)经过消抖等处理后传输至电源控制模块PMU。PMU再依据该配置寄存器中的入侵控制位的信息，判断这种情形下用户是否期望对Flash断电以起到保护敏感信息的目的。若是入侵控制位被置位，则PMU通过输出有效的电源控制信号Sd(例如是高电平信号)来断开模拟开关电路S，并重新将该入侵信号恢复到“未被置位”状态，以待防御下次的外部非法入侵。若由于工作机制等问题选择不关闭Flash电源(即该配置寄存器中的入侵控制位未被置位)，PMU可以无电源控制信号Sd输出至模拟开关电路S或者输出无效的电源控制信号Sd至模拟开关电路S，来控制模拟开关电路S保持导通，从而控制Flash的电源端VDD_FLASH保持有电，此时PMU可以不对该入侵信号进行操作或者将其依旧恢复到“未被置位”状态。
显然，本实施例的兼具MCU和Flash的系统，由于增设了非法入侵监测模块SS，因此在遇到外部非法侵入时，可以及时对Flash整体断电，以保护敏感数据不被窃取。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。

Claims (18)

1.一种兼具MCU和Flash的系统，其特征在于，
所述Flash存储所述MCU的固件代码和/或敏感数据，且具有第一电路部和第二电路部，所述MCU至少设有一电源引脚，所述电源引脚耦接所述Flash的电源端；
其中，在正常工作模式，所述MCU通过电源控制信号控制所述Flash的电源端有电，所述第一电路部和所述第二电路部均正常工作，在第一低功耗模式下，所述MCU通过所述电源控制信号控制所述Flash的电源端断电，使得所述第一电路部和所述第二电路部均下电。
2.如权利要求1所述的兼具MCU和Flash的系统，其特征在于，在第二低功耗模式下，所述MCU通过所述电源控制信号控制所述Flash的电源端有电，且所述第一电路部正常工作，所述第二电路部下电，其中所述第一电路部包括所述Flash从所述第二低功耗模式恢复至所述正常工作模式所需的电路。
3.如权利要求2所述的兼具MCU和Flash的系统，其特征在于，还包括供电开关模块，所述供电开关模块的输入端耦接所述Flash所需的电源，所述供电开关模块的输出端耦接所述电源引脚，所述供电开关模块的控制端耦接所述电源控制信号；且所述正常工作模式和所述第二低功耗模式下，所述MCU通过所述电源控制信号控制所述供电开关模块保持闭合导通，所述电源向所述Flash供电，在所述第一低功耗模式下，所述MCU通过所述电源控制信号控制所述供电开关模块断开。
4.如权利要求3所述的兼具MCU和Flash的系统，其特征在于，所述供电开关模块包括模拟开关电路，所述模拟开关电路的输入端耦接所述电源，所述模拟开关电路的输出端耦接所述电源引脚，所述模拟开关电路的控制端耦接所述电源控制信号。
5.如权利要求4所述的兼具MCU和Flash的系统，其特征在于，所述供电开关模块还包括电压转换电路，所述电压转换电路的输入端耦接所述模拟开关电路的输出端，所述电压转换电路的输出端耦接所述电源引脚。
6.如权利要求3所述的兼具MCU和Flash的系统，其特征在于，所述供电开关模块设置在所述MCU的外部，或者，所述供电开关模块集成在所述MCU的模拟域电路中。
7.如权利要求2所述的兼具MCU和Flash的系统，其特征在于，所述MCU内部还设有：
Flash控制器，所述Flash控制器通过通信总线接口与所述Flash通信连接，并通过所述通信总线接口发送用于对所述Flash进行读写、擦除和工作模式控制的指令，以及，在接收到进入低功耗模式信号后对所述Flash的状态进行检查；
电源控制模块，所述电源控制模块耦接所述Flash控制器和所述电源控制信号，并用于在接收到所述进入低功耗模式信号后，根据所述进入低功耗模式信号和所述Flash控制器所检查到的状态，通过所述电源控制信号控制所述Flash的电源端保持有电或断电。
8.如权利要求7所述的兼具MCU和Flash的系统，其特征在于，所述MCU内部还设有低功耗模式控制位，且：
在所述电源控制模块未接收到所述进入低功耗模式信号时，所述系统处于所述正常工作模式，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端保持有电；
在所述电源控制模块接收到所述进入低功耗模式信号，并且所述低功耗模式控制位未被置位时，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端保持有电，且所述Flash控制器发送进入低功耗模式指令至所述Flash，所述Flash响应所述进入低功耗模式指令而进入所述第二低功耗模式；
在所述电源控制模块接收到所述进入低功耗模式信号，并且所述低功耗模式控制位被置位时，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端断电，所述系统进入所述第一低功耗模式。
9.如权利要求8所述的兼具MCU和Flash的系统，其特征在于，在所述电源控制模块接收到所述进入低功耗模式信号，并且所述低功耗模式控制位被置位时时，所述电源控制模块在所述Flash控制器检查到所述Flash处于闲置状态后，通过所述电源控制信号控制所述Flash的电源端断电。
10.如权利要求7所述的兼具MCU和Flash的系统，其特征在于，所述MCU还包括处理核心，当所述处理核心接收到深度睡眠指令后，发送所述进入低功耗模式信号给所述Flash控制器和所述电源控制模块。
11.如权利要求7所述的兼具MCU和Flash的系统，其特征在于，所述MCU还包括非法入侵监测模块，耦接所述电源控制模块并用于在监测到外部非法侵入时，向所述电源控制模块输出入侵信号，所述电源控制模块依据所述入侵信号，通过所述电源控制信号控制所述Flash的电源端断电。
12.如权利要求11所述的兼具MCU和Flash的系统，其特征在于，所述MCU内部还设有入侵控制位，其中，当所述电源控制模块接收到所述入侵信号，并且所述入侵控制位被置位时，所述电源控制模块通过所述电源控制信号控制所述Flash的电源端下电。
13.如权利要求8或12所述的兼具MCU和Flash的系统，其特征在于，低功耗模式控制位和/或入侵控制位设置于所述电源控制模块的至少一配置寄存器。
14.如权利要求1-13中任一项所述的兼具MCU和Flash的系统，其特征在于，所述MCU和所述Flash通过系统级封装工艺合封在一起。
15.一种兼具MCU和Flash的系统的低功耗控制方法，其特征在于，所述Flash存储所述MCU的固件代码和/或敏感数据，且具有第一电路部和第二电路部，所述MCU至少设有一电源引脚，所述电源引脚耦接所述Flash的电源端，所述低功耗控制方法包括：在系统需要进入深度睡眠模式时，所述MCU通过电源控制信号控制所述Flash的电源端断电，使得所述Flash进入第一低功耗模式，所述第一电路部和所述第二电路部均下电。
16.如权利要求15所述的低功耗控制方法，其特征在于，在系统需要进入深度睡眠模式，并且所述MCU内部的低功耗模式控制位被置位时，所述MCU先检查所述Flash是否处于闲置状态，在检查到所述Flash处于闲置状态后，才通过所述电源控制信号对所述Flash的电源端断电。
17.如权利要求15所述的低功耗控制方法，其特征在于，还包括：在系统需要进入深度睡眠模式，并且所述MCU内部的低功耗模式控制位未被置位时，所述Flash的电源端保持有电，所述MCU向所述Flash发送进入低功耗模式的指令，所述Flash响应所述低功耗模式的指令并进入第二低功耗模式，所述Flash的第一电路部持续工作且所述Flash的第二电路部下电。
18.如权利要求17所述的低功耗控制方法，其特征在于，在所述Flash进入所述第一低功耗模式或所述第二低功耗模式后，所述MCU控制自身的相关电路下电，所述系统整体进入相应的深度睡眠状态。
CN202211631988.2A 2022-12-19 2022-12-19 兼具MCU和Flash的系统及其低功耗控制方法 Pending CN118228657A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211631988.2A CN118228657A (zh) 2022-12-19 2022-12-19 兼具MCU和Flash的系统及其低功耗控制方法
US18/209,638 US20240201877A1 (en) 2022-12-19 2023-06-14 System with mcu and flash memory and control method for deep power down control thereof
EP23179860.4A EP4390624A1 (en) 2022-12-19 2023-06-16 System with mcu and flash memory and control method for deep power down control thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211631988.2A CN118228657A (zh) 2022-12-19 2022-12-19 兼具MCU和Flash的系统及其低功耗控制方法

Publications (1)

Publication Number Publication Date
CN118228657A true CN118228657A (zh) 2024-06-21

Family

ID=86896155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211631988.2A Pending CN118228657A (zh) 2022-12-19 2022-12-19 兼具MCU和Flash的系统及其低功耗控制方法

Country Status (3)

Country Link
US (1) US20240201877A1 (zh)
EP (1) EP4390624A1 (zh)
CN (1) CN118228657A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428579A (en) * 1992-03-31 1995-06-27 Intel Corporation Flash memory card with power control register and jumpers
US10877673B2 (en) * 2017-12-15 2020-12-29 Microchip Technology Incorporated Transparently attached flash memory security

Also Published As

Publication number Publication date
EP4390624A1 (en) 2024-06-26
US20240201877A1 (en) 2024-06-20

Similar Documents

Publication Publication Date Title
US8019929B2 (en) Data processing apparatus and data control circuit for use therein
EP2877994B1 (en) Ultra-deep power-down mode for memory devices
US8923088B2 (en) Solid state storage device with sleep control circuit
KR101912599B1 (ko) 저전력 대기 모드 제어 회로를 위한 메커니즘
US20100205467A1 (en) Low-power system-on-chip
JPH02201516A (ja) パワーセーブ方式
EP0458614B1 (en) Memory device with standby function
CN105487638B (zh) 电子电路系统及其降低功耗的方法
US8046635B2 (en) Data processing device and data control circuit for use therein
US9360922B2 (en) Data processing system, microcontroller and semiconductor device
JP2004095149A (ja) レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
KR20010006232A (ko) 플래시 메모리용 전원 공급 검출 기술
KR20010060239A (ko) 입출력 포트의 보전성을 유지하면서 전원이 차단되는 코어로직을 갖는 마이크로 컨트롤러
CN118228657A (zh) 兼具MCU和Flash的系统及其低功耗控制方法
US8826056B2 (en) Circuit protection system and method
JP6063759B2 (ja) 半導体記憶装置
CN113595053A (zh) 一种无时钟待机的低功耗感测芯片
CN209879449U (zh) 用于配电管理装置的复位单元
CN102419736B (zh) 硬件销毁敏感数据的系统
CN217932650U (zh) 上电控制模块及机箱
CN103594113B (zh) 一种防止存储器芯片内部存储单元上下电被改写电路结构
KR20070061625A (ko) 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법
JPH04205992A (ja) 入力バッファ回路，入出力バッファ回路及び携帯形半導体記憶装置
KR101160054B1 (ko) 소비 전력이 감소된 마이크로 콘트롤러 유닛, 그의 제어 방법 및 이를 구현하기 위한 프로그램이 기록된 기록매체
JP2003234649A (ja) 入出力バッファ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination