KR101912599B1

KR101912599B1 - 저전력 대기 모드 제어 회로를 위한 메커니즘

Info

Publication number: KR101912599B1
Application number: KR1020137023526A
Authority: KR
Inventors: 규동 김; 은구 김; 민규 김; 대윤 심; 라비 샤르마; 명환 김; 재련 이
Original assignee: 래티스세미컨덕터코퍼레이션
Priority date: 2011-02-07
Filing date: 2012-02-06
Publication date: 2018-10-29
Also published as: US20120204048A1; TWI541639B; KR20140045337A; WO2012109128A2; WO2012109128A3; EP2673685A2; EP2673685A4; CN103348304A; TW201245949A; CN103348304B; EP2673685B1; JP2014510964A; US9015509B2; JP5746771B2

Abstract

본 발명의 실시형태들은 일반적으로 저전력 대기 모드 제어 회로에 관한 것이다. 장치의 일 실시형태는, 프로세서, 제 2 장치와의 접속을 위한 인터페이스, 및 연산 회로를 포함하고, 여기서, 프로세서는 대기 모드에서 연산 회로에 대한 하나 이상의 전력 접속들을 디스에이블한다. 이 장치는, 대기 모드 제어 회로를 더 포함하고, 이 대기 제어 회로는 대기 전원을 이용하여 동작하고, 여기서, 대기 모드 제어 회로는 제 2 장치로부터의 자극 신호를 검출하고, 자극 신호에 응답하여 대기 제어 회로는 프로세서에 시그널링하며, 프로세서는 연산 회로의 하나 이상의 전력 접속들을 인에이블한다.

Description

저전력 대기 모드 제어 회로를 위한 메커니즘{MECHANISM FOR LOW POWER STANDBY MODE CONTROL CIRCUIT}

본 출원은 2011년 2월 7일 출원된 미국 가특허출원 제 61/440,131 호에 관련되고 그에 대해 우선권을 주장하며, 이 출원은 참조에 의해 본원에 통합된다.

본 발명의 실시형태들은 일반적으로 전자 디바이스들의 분야에 관한 것이고, 더욱 구체적으로는, 저전력 대기 모드 제어 회로를 위한 메커니즘에 관한 것이다.

텔레비젼들 및 다른 소비자 전자 디바이스들과 같은 전자 디바이스들의 동작에서, 전력 소모 감축은 높은 우선순위를 유지한다. 전력 소모를 최소화하는 것은 모바일 동작에서 배터리 수명의 연장에 도움을 주고, 디바이스가 전기 콘센트로부터 전력을 수취하는 경우 전력 생산의 경제적 및 환경적 비용 감소에 도움을 준다.

전력 소모를 감소시키기 위한 통상적인 수단은 디바이스가 활성 동작에 있지 않을 때 디바이스를 대기 모드 또는 다른 보다 낮은 전력 상태로 천이시키는 것이고, 여기서, 디바이스는 그 디바이스를 전력 오프 (power off) 상태에 비해 활성 동작으로 보다 빨리 천이시키는 것을 돕기 위해 대기 모드에 놓인다. 하지만, 디바이스들은 대기 모드들에서 전력을 계속 소모한다. 텔레비젼 셋트들에 관한 새로운 규정들은 전력 소모에서 상당한 감축을 요구할 수도 있고, 특히 대기 모드에서 텔레비젼의 전력 소모를 해결할 것을 요구할 수도 있다.

여타 이슈 (issue) 중에서, 전자 디바이스들은 대기 모드에 있을 때 일정 량의 누설 전류를 소모하는 트랜지스터 디바이스들을 포함한다. 따라서 칩은, 그 칩이 대기 모드로 설정되는 경우에도 턴오프 (turn off) 된 칩의 트랜지스터 소자들을 통해 누설 전류를 소모한다.

그 결과, 종래의 전자 디바이스들은 대기 모드들에 있는 동안 상당한 양의 전력을 소모하는 것을 지속할 수 있고, 이는, 디바이스들의 밀도가 증가하고 이에 따라 누설 전류를 소모하고 디바이스의 대기 전력 소모를 추가할 보다 많은 트랜지스터들이 존재함에 따라 점점 더 큰 이슈가 되었다.

본 발명의 실시형태들은 일반적으로 저전력 대기 모드 (low power standby mode) 제어 회로를 위한 메커니즘에 관한 것이다.

본 발명의 일 양태에서, 장치의 일 실시형태는, 프로세서; 제 2 장치와의 접속 (connection) 을 위한 인터페이스; 연산 회로 (operational circuit) 로서, 프로세서는 대기 모드에서 연산 회로에 대한 하나 이상의 전력 접속들을 디스에이블 (disable) 하는, 상기 연산 회로; 및 대기 모드 제어 회로를 포함한다. 이 대기 제어 회로는 대기 전원을 이용하여 동작하고, 여기서, 이 대기 모드 제어 회로는 제 2 장치로부터의 자극 신호 (stimulus signal) 를 검출하고, 이 자극 신호에 응답하여 대기 제어 회로는 프로세서에 시그널링하며, 프로세서는 연산 회로의 하나 이상의 전력 접속들을 인에이블 (enable) 한다.

본 발명의 제 2 양태에서, 방법은, 장치 또는 시스템을 대기 모드로 천이시키는 단계, 프로세서에 의해, 연산 회로에 대한 하나 이상의 전력 접속들을 디스에이블하는 단계, 및 대기 전원에서 대기 모드 제어 회로를 동작시키는 단계를 포함한다. 이 방법은, 대기 모드 제어 회로에서 제 2 장치 또는 시스템으로부터 웨이크업 (wake up) 신호를 수신하는 단계, 및, 웨이크업 신호에 응답하여, 대기 모드 제어 회로로부터 프로세서로의 신호를 생성하는 하는 단계를 더 포함하고, 프로세서는 대기 모드 제어 회로로부터의 신호에 응답하여 하나 이상의 전력 접속들을 인에이블한다.

본 발명의 실시형태들은, 동일한 참조 부호들은 동일한 엘리먼트들을 가리키는 첨부 도면들의 도에서, 한정적인 방식이 아니라 예시적인 방식으로 도시되었다.
도 1 은 저전력 대기 모드 제어를 포함하는 시스템의 일 실시형태의 도시이다.
도 2 는 저전력 대기 모드 제어를 제공하는 장치 또는 시스템의 일 실시형태의 엘리먼트들의 도시이다.
도 3 은 장치 또는 시스템의 대기 제어 블록의 일 실시형태를 나타낸다.
도 4 는 본 발명의 실시형태들이 구현될 수도 있는 디바이스 또는 컴퓨터 시스템을 나타낸다.

본 발명의 실시형태들은 일반적으로 저전력 대기 모드 제어 회로를 위한 메커니즘에 관한 것이다.

몇몇 실시형태들에서, 장치, 시스템, 또는 방법은, 정상 동작 (normal operation) 의 트리거링 (triggering) 을 허용하기 위해 저전력 공급 전압을 유지하면서 정상 전력 핀 전압들을 디스에이블하기 위해 저전력 대기 모드 제어 회로를 이용함으로써 디바이스들의 감소된 누설 전류 소모를 제공한다.

몇몇 실시형태들에서, 장치 또는 시스템은, 다른 핀들로부터의 전력을 낮추면서 추가적인 핀들을 통한 추가적인 전력을 용이하게 하는 추가적인 전력 핀을 도입함으로써 대기 모드에서 칩의 전류 소모의 누설을 최소화하기 위한 것이다.

몇몇 실시형태들에서, 장치 또는 시스템은, 모바일 수신기 칩 또는 다른 연산 회로를 싱크 (sink) 대기 모드에 있는 동안 전력 다운 상태 (power down state) 에 유지하고; 프로세서가, 모바일 수신기 칩을 활성 전력 상태에 두기 위해 모바일 싱크에서의 모바일 수신기 칩에서 전력을 턴온 (turn on) 하는 것을 용이하게 하며, 이 전력을 턴온하는 것을 용이하게 하는 것은 웨이크-업 콜에 응답하여 수행된다. 몇몇 실시형태들에서, 모바일 수신기 칩은 MHL (Mobile High-Definition Link) 호환가능한 (compatible) 수신기 칩이다.

몇몇 실시형태들에서, 칩이 대기 모드에 있는 동안 칩의 누설 전류 소모를 최소화하기 위해, 저전력 공급 전력 핀 (LPSBV) 으로서 지칭될 수도 있는 추가적인 전력 핀이 칩의 다른 전력 핀들을 전력 다운하는 것을 허용하기 위해 채택된다. 일예에서, MHL 호환가능 싱크 디바이스들에 대한 깊은 (deep) 대기 모드에서의 저전력 동작이 제공된다.

컴퓨터 칩은 칩이 대기 모드로 설정되는 경우에도 턴오프된 트랜지스터를 통해 누설 전류를 소모한다. 몇몇 실시형태들에서, 전력 소모를 감소시키고 최대 대기 수동 모드 전력 소모에 관한 캘리포니아 에너지 위원회 (California Energy Commission) 의 규정들과 같은 일정한 요건들을 만족시키기 위해, 칩이 대기 모드에 있는 동안 소모되는 누설 전류가 감소된다. 일 실시형태에서, MHL 싱크가 대기 모드에 있을 때 MHL 싱크에 대해 (텔레비젼 셋트들에 대한 소모 요건과 같은) 저전력 소모 요건이 다루어진다.

몇몇 실시형태들에서, 칩의 대기 모드에서 전류 소모를 감소시키기 위해, (LPSBV 로서 지칭되는) 단일 전력 핀이 저전력 대기 회로를 용이하게 하기 위해 전력 핀으로서 할당된다. 몇몇 실시형태들에서, 대기 모드에서, LPSBV 는, 다른 전력 핀들이 디스에이블되고 어떤 전력도 공급하지 않는 동안, 칩에 전력을 공급한다. 몇몇 실시형태들에서, 제어 버스 (CBUS) 가 로우 (low) 에서 하이 (high) 로 천이되어 칩으로 하여금 대기 모드에서 웨이크업하게 하는 자극 (stimulus) 으로서 기능하는 경우, 대기 회로는 CBUS 레벨의 변화를 검출하고 (마이컴 (MICOM) 으로서 지칭되는) 프로세서 또는 제어 엘리먼트에 칩이 웨이크업 신호를 검출했다는 것을 알리고, 그 다음, 마이컴은 정상 동작을 위해 칩에 전력을 제공한다. 몇몇 실시형태들에서, 장치 또는 시스템은 전계 효과 트랜지스트들 (FET 들), 저항기들, 다이오드들, 및 마이크로프로세서를 이용하여 구현될 수도 있다.

도 1 은 저전력 대기 모드 제어를 포함하는 시스템의 일 실시형태의 도시이다. 몇몇 실시형태들에서, MHL 싱크 (100) 와 같은 싱크 디바이스는, MHL 송신기 (110) 를 포함하는 (스마트폰과 같은) 소스 (source) 디바이스와 MHL 케이블 (115) 로서 도시된 케이블을 통해 연결된다. 이 도시에서, MHL 싱크 (100) 는 소스 디바이스의 연결을 검출하기 위해 케이블 검출 엘리먼트 (120) 를 포함한다. 이 예에서, 연결들은 RPWR (전압 버스, 또는 V-버스) 및 제어 버스 (CBUS) 를 포함하고, 여기서, RPWR 은 전압 조정기 (105) 와 연결되어 5V, 500mA 의 조정된 전압 소스를 제공한다.

몇몇 실시형태들에서, 메인 마이크로프로세서에 커플링된 대기 모드 마이크로프로세서 (130) 가 대기 전압을 수신하는 동안 조정된 전압이 메인 마이크로프로세서 (125) 에 제공되고, 이에 의해, 대기 마이크로프로세서는 대기 모드 제어 회로의 일부일 수도 있다. MHL 싱크 (100) 는 MHL 수신기 (135) 를 포함하고, 이는 RPWR 과 연결되고 FET2 를 통해 CBUS 와 연결되며, 여기서, FET5 를 경유한 신호는 택일적으로 FET2 를 스위치온 (CBUS 를 MHL 수신기 (135) 에 제공) 하거나 FET1 을 스위치온하여 저항기 (R) 를 통해 그라운드 (ground) 로의 풀다운 (pulldown) 경로를 제공한다. CBUS 는 대기 전압에 대해 그라운드로의 경로를 제공하기 위해 스위치 (FET4) 에 신호를 제공한다.

몇몇 실시형태들에서, RPWR, SBVCC5 (5볼트), 및 MICOMVDD33 (3.3 볼트) 과 같은, 저전력 대기 핀 이외의 전력 핀들은 대기 모드에서 전력을 수신하지 않는다. 장치가 대기 모드에 있는 동안, 정규 전력 공급이 전력을 소모하지 않도록 전력 접속들이 디스에이블되는 한편, 칩의 외부로부터 자극이 수신되는 경우 정상 동작을 트리거하는 것을 허용하기 위해 저전력 공급 전력 핀이 활성 상태로 된다. 따라서, 대기 모드에서, 칩에 대한 저전력 공급 전력 핀만이 전력을 소모하고, 결과적인 전류 소모는 MICOMVDD33 의 정적 누설 전류보다 상당히 많이 더 낮을 수도 있다.

도 1 에 도시된 바와 같이, 동작은 다음과 같은 것들을 포함한다:

(1) MHL 싱크 (100) 의 대기 모드에서, MHL 싱크 내의 MHL 수신기 칩 (135) 은 전력 다운 상태 (예를 들어, 어떤 전력도 공급되지 않는 상태) 에 놓이고, MHL 수신기 칩 (135) 은 이 시간 동안 어떤 전력도 소모하지 않는다.

(2) MHL 케이블 (115) 이 MHL 싱크 (100) 에 접속되는 경우, 스마트폰 또는 다른 디바이스에 포함된 MHL 송신기 (110) 는 MHL 싱크를 활성 전력 모드에 두도록 요구되고, 그 송신기는 대기 회로 또는 마이크로프로세서 (130) 및 MHL 수신기 (135) 양자 모두에 MHL 케이블을 통해 MHL CBUS 상에 "웨이크-업 (wake-up)" 펄스들을 전송한다. 하지만, 실시형태들은 예시된 웨이크-업 펄스들에 한정되지 않고, 임의의 수신된 자극 신호를 포함할 수도 있다.

(3) MHL 수신기 칩 (135) 이 전력 다운 모드에 있기 때문에, 대기 마이크로프로세서 (130) 는 MHL CBUS 상에서 웨이크-업 펄스들을 수신 및 검출한다.

(4) 대기 마이크로프로세서가 웨이크업 펄스들이 유효하다고 결정하는 경우, 대기 마이크로프로세서는 MHL 싱크 내의 메인 마이크로프로세서 (125) 를 인에이블하도록 동작한다.

(5) MHL 싱크 (100) 내의 메인 마이크로프로세서 (125) 는 MHL 싱크 내의 MHL 수신기 칩 (135) 에 대해 전력을 턴온한다.

(6) 이전 프로세스 (5) 는 MHL 싱크 (100) 를 활성 전력 상태에 두고, 그 다음, MHL 신호들을 통해 MHL 싱크 (100) 내의 MHL 수신기 (135) 와 스마트폰 또는 다른 컴퓨팅 디바이스에 포함된 MHL 송신기 (110) 사이에 정상적인 MHL 연결이 확립된다.

도 2 및 도 3 은 저전력 대기 모드의 동작을 나타낸다. 도 2 는 저전력 대기 모드 제어를 제공하는 장치 또는 시스템의 일 실시형태의 엘리먼트들의 도시이다. 이 예시에서, 장치 또는 시스템은 전압 Vcc 를 수신하는 수 n 의 CBUS_HPD 드라이버들로서 도시된, 복수의 드라이버 엘리먼트들 (205) 을 포함하고, 각각의 드라이버는 전압 LPSBV 를 수신하는 대기 제어부 (210) 와 연결된다. 몇몇 실시형태들에서, 각 대기 제어 엘리먼트 (210) 는 (LPSBV 에 의해 전력이 공급되는) LPSB_POC (215) 와 커플링되고, 각 대기 제어부는 (CBUS_HPD0 내지 CBUS_HPDn 으로서 도시된) 자극 신호, CBUS_HPD 를 위한 패드에 대한 연결을 포함하고, 각각은 저전력 제어 (LPCTRL) 라인에 연결된다.

도 3 은 장치 또는 시스템의 대기 제어 블록의 일 실시형태를 나타낸다. 대기 제어 블록 (300) 은 LP_POC 신호를 수신하고 2 개의 인버터 엘리먼트들을 통해 lpsb (저전력 대기) 신호를 생성하기 위한 서브-블록 (305) 을 포함한다. 이 예시에서, 대기 제어 블록 (300) 은 iCBUS_HPD 를 수신하고 자극 신호 (CBUS_HPD) 를 생성하며, 여기서, 회로 분기 (310) 는 저항, 게이트에서 LPSBV 를 수신하는 제 1 트랜지스터 (FET), 및 게이트에서 lpsb 를 수신하는 제 2 FET 와 커플링된다. 대기 제어 블록 (300) 은 LPCTRL (저전력 제어) 을 제공한다.

몇몇 실시형태들에서, 프로세스는 다음의 것들을 포함한다:

(1) 칩은 대기 모드에 진입하고, 따라서, Vcc 는 0V 로 천이되고, LPSBV 는 3.3V 이다;

(2) 다음의 동작들로 CBUS_HPD 패드 (도 2 및 도 3 참조) 에서 자극 신호가 수신될 때까지 대기 모드에서의 기다림이 존재한다:

(a) LP_POC 가 하이로 가고, 그 다음, LPSB 가 하이로 감, 그리고,

(b) CBUS_HPD 가 로우이고, LPCTRL 이 하이로 가게하고 INT 가 로우로 가게 함 (회로 (315));

(3) CBUS_HPD 가 하이에서 로우로 천이될 때:

(a) LPCTRL 이 로우로 되고, 그 다음, INT 가 로우에서 하이로 감,

(b) 시스템 보드 상의 마이컴이 이 신호를 검출하고, 칩에서 정상 전력 온을 생성하기 위한 명령을 제공함, 및

(c) RPWR, SBVCC5, Vcc 가 정상 동작 값들로 천이하고, LP_POC 는 로우가 됨; 및

(4) 도 2 에 도시된 바와 같이, LPCTRL 이 모든 포트들에 대한 배선된 OR 회로이기 때문에, 그 모든 포트들 중 하나가 대기 모드로부터 웨이크업 자극 신호를 검출하는 경우, 칩은 웨이크업 절차를 개시한다.

본원에서 사용된 바와 같이, "네트워크 (network)" 또는 "통신 네트워크 (communication network)" 는 디바이스들 사이에 (음악, 오디오/비디오, 게이밍, 사진들 및 기타를 포함하는) 디지털 미디어 콘텐츠를 전달하기 위한 상호연결 네트워크를 의미한다. 네트워크는, 가정에서의 네트워크와 같은 개인 엔터테인먼트 네트워크, 사업소에서의 네트워크, 또는 디바이스들 및/또는 컴포넌트들의 임의의 다른 네트워크를 포함할 수도 있다. 네트워크에서, 어떤 네트워크 디바이스들은 디지털 텔레비젼 튜너, 케이블 셋-톱 박스, 비디오 저장 서버, 및 다른 소스 디바이스와 같은 미디어 콘텐츠의 소스일 수도 있다. 다른 디바이스들은, 디지털 텔레비젼, 홈 씨어터 시스템, 오디오 시스템, 게이밍 시스템과 같이, 미디어 콘텐츠를 디스플레이 또는 이용할 수도 있고, 또는 브라우저, 및 다른 디바이스들에서 인터넷을 통해 제공받을 수도 있다. 또한, 어떤 디바이스들은 비디오 및 오디오 저장 서버들과 같이 미디어 콘텐츠를 저장 또는 전송하도록 의도될 수도 있다. 어떤 디바이스들은 다중 미디어 기능들을 수행할 수도 있다. 몇몇 실시형태들에서, 네트워크 디바이스들은 단일 로컬 영역 네트워크 내에 공동배치될 수도 있다. 다른 실시형태들에서, 네트워크 디바이스들은 로컬 영역 네트워크들 사이의 터널링 (tunneling) 등을 통해서 다중 네트워크 세그먼트들에 걸쳐 확장될 수도 있다. 네트워크는 다중 데이터 인코딩 및 암호화 프로세스들을 포함할 수도 있다.

도 4 는 본 발명의 실시형태들이 구현될 수도 있는 디바이스 또는 컴퓨터 시스템 (400) 을 도시한다. 몇몇 실시형태들에서, 디바이스 또는 컴퓨터 시스템 (400) 은 도 1 내지 도 3 에서 도시된 것과 같은 저전력 대기 모드 제어 회로를 포함하고, 이 대기 제어 회로는 대기 모드에서 감소된 전력 소모를 제공하기 위한 것이다. 디바이스 또는 컴퓨터 시스템 (400) 은 정보를 통신하기 위한 시스템 버스 (420), 및 정보를 프로세싱하기 위해 버스 (420) 에 커플링된 프로세서 (410) 를 포함한다. 일 실시형태에 따라, 프로세서 (410) 는 아주 많은 마이크로프로세서들 중 하나를 이용하여 구현된다. 그럼에도 불구하고, 당해 기술분야에서 통상의 지식을 가진자 (이하, '당업자' 라 함) 라면 다른 프로세서들이 이용될 수도 있다는 것을 이해할 것이다.

컴퓨터 시스템 (400) 은, 프로세서 (410) 에 의해 실행될 명령들 및 정보를 저장하기 위해 버스 (420) 에 커플링된, (본원에서 메인 메모리로서 지칭되는) 랜덤 액세스 메모리 (RAM) 또는 다른 동적 저장 디바이스 (425) 를 더 포함한다. 메인 메모리 (425) 는 또한 프로세서 (410) 에 의한 명령들의 실행 동안 임시 변수들 또는 다른 중간 정보를 저장하기 위해 이용될 수도 있다. 컴퓨터 시스템 (400) 은 또한, 프로세서 (410) 에 의해 이용되는 정적 정보 및 명령들을 저장하기 위해 버스 (420) 에 커플링된 판독 전용 메모리 (ROM) 및 또는 다른 정적 저장 디바이스 (426) 를 포함할 수도 있다.

자기 디스크 또는 광학 디스크 및 그것의 대응하는 드라이브와 같은 데이터 저장 디바이스 (427) 는 또한 정보 및 명령들을 저장하기 위해 컴퓨터 시스템 (400) 에 커플링될 수도 있다. 컴퓨터 시스템 (400) 은 또한 I/O 인터페이스 (430) 를 통해 제 2 입력/출력 (I/O) 버스 (450) 에 커플링될 수 있다. 디스플레이 디바이스 (424), 입력 디바이스 (예를 들어, 영숫자 입력 디바이스 (423) 및 또는 커서 제어 디바이스 (422)) 를 포함하는, 복수의 I/O 디바이스들은 I/O 버스 (450) 에 커플링될 수도 있다. 통신 디바이스 (421) 는 외부 데이터 네트워크를 통해 다른 컴퓨터들 (서버들 또는 클라이언트들) 에 액세스하기 위한 것이다. 통신 디바이스 (421) 는 이더넷, 토큰 링, 또는 다른 유형들의 네트워크들에 커플링하기 위해 이용되는 것들과 같은, 모뎀, 네트워크 인터페이스 카드, 또는 다른 잘 알려진 인터페이스 디바이스를 포함할 수도 있다. 컴퓨터 시스템 (400) 은, 네트워크 컴퓨터 디바이스, 모바일 전화, 개인 정보 단말기 (PDA) 등을 포함하고, 하지만, 이에 한정되는 것은 아니다.

컴퓨터 시스템 (400) 은 클라이언트/서버 네트워크 시스템에서 상호연결될 수도 있다. 네트워크는 로컬 영역 네트워크 (LAN), 광역 네트워크 (WAN), 대도시 통신망 (MAN), 인트라넷, 인터넷 등을 포함할 수도 있다. 임의의 수의 네트워크 디바이스들은 캐스케이드되어 포트 멀티플라이어와 연결되어 네트워크 내의 네트워킹 메커니즘을 형성할 수도 있다. 네트워크를 통해 연결되는 임의의 수의 디바이스들이 존재할 수도 있다고 고려된다. 디바이스는 스트리밍 미디어 데이터와 같은 데이터 스트림을, 이 문헌에서 설명된 프로토콜들을 포함하는, 많은 표준 및 비표준 프로토콜들을 통해 네트워크 시스템에서 다른 디바이스들로 전송할 수도 있다.

상기 설명에서, 설명의 목적들을 위해, 본 발명의 완전한 이해를 제공하기 위해 수많은 구체적인 상세들이 전개되었다. 하지만, 이들 구체적인 상세들의 일부가 없이도 본 발명이 실시될 수도 있다는 것은 당업자에게 있어 명백할 것이다. 다른 견지에서, 잘 알려진 구조들 및 디바이스들은 블록도 형태로 도시되었다. 도시된 컴포넌트들 사이에 중간 구조가 존재할 수도 있다. 본원에서 설명 또는 도시된 컴포넌트들은 도시 또는 설명되지 않은 추가적인 입력들 또는 출력들을 가질 수도 있다.

본 발명의 다양한 실시형태들은 다양한 프로세스들을 포함할 수도 있다. 이들 프로세스들은 하드웨어 컴포넌트들에 의해 수행될 수도 있고, 또는, 컴퓨터 프로그램 또는 머신-실행가능 명령들로 구현될 수도 있으며, 이 명령들은, 그 명령들로 프로그래밍된 범용 또는 특수 목적 프로세서 또는 로직 회로로 하여금 그 프로세스들을 수행하게 하는데 이용될 수도 있다. 대안적으로, 이 프로세스들은 하드웨어와 소프트웨어의 조합에 의해 수행될 수도 있다.

포트 멀티플라이어 인핸스먼트 메커니즘의 실시형태와 연관된 또는 그 내에 도시된 것들과 같은, 이 문헌 전체를 통해 설명된 하나 이상의 모듈들, 컴포넌트들, 또는 엘리먼트들은 하드웨어, 소프트웨어, 및/또는 이들의 조합을 포함할 수도 있다. 모듈이 소프트웨어를 포함하는 경우, 소프트웨어 데이터, 명령들, 및/또는 구성은 머신/전자 디바이스/하드웨어에 의해 제조품을 통해 제공될 수도 있다. 제조품은 명령들, 데이터 등을 제공하기 위해 콘텐츠를 갖는 비-일시적 (non-transitory) 컴퓨터-판독가능 저장 매체를 포함할 수도 있다. 이 콘텐츠는 결과적으로, 설명된 다양한 동작들 또는 실행들을 수행하는, 예를 들어 본원에서 설명된 것과 같은 파일러, 디스크, 또는 디스크 제어기 등의 전자 디바이스를 초래할 수도 있다.

본 발명의 다양한 실시형태들의 부분들은 컴퓨터 프로그램 제품으로서 제공될 수도 있고, 이 컴퓨터 프로그램 제품은 비-일시적 컴퓨터 프로그램 명령들이 저장된 컴퓨터 판독가능 저장 매체를 포함할 수도 있으며, 이 컴퓨터 프로그램 명령들은 컴퓨터 (또는 다른 전자 디바이스들) 를 본 발명의 실시형태들에 따른 프로세스를 수행하도록 프로그래밍하는데 이용될 수도 있다. 컴퓨터 판독가능 매체는 플로피 디스켓, 광학 디스크, 콤팩트 디스크 판독 전용 메모리 (CD-ROM), 자기-광 디스크, 판독 전용 메모리 (ROM), 랜덤 액세스 메모리 (RAM), 소거가능 프로그래머블 판독 전용 메모리 (EPROM), EEPROM, 자기 또는 광 카드들, 플래시 메모리, 또는 전자적 명령들을 저장하기에 적합한 다른 유형의 매체/머신 판독가능 매체를 포함할 수도 있으나, 이에 한정되지는 않는다. 더욱이, 본 발명은 또한, 컴퓨터 프로그램 제품으로서 다운로드될 수도 있고, 여기서 프로그램은 원격 컴퓨터로부터 요청 컴퓨터로 전송될 수도 있다.

대부분의 방법들은 그들의 가장 기본적인 형태로 설명되지만, 프로세스들은 임의의 방법들에 부가되거나 그 방법들로부터 삭제될 수도 있고 정보가 본 발명의 기본적인 범위로부터 벗어남 없이 설명된 메시지들 중 임의의 메시지에 부가되거나 그 메시지로부터 제거될 수 있다. 많은 추가적인 변경들 및 적응들이 이루어질 수도 있다는 것이 당업자에게 명백할 것이다. 특정 실시형태들은 본 발명을 제한하기 위해 제공되는 것이 아니라 그것을 예시하기 위해 제공된다. 본 발명의 실시형태들의 범위는 상기 제공된 구체적인 예에 의해 결정되는 것이 아니라 오직 첨부된 청구항들에 의해서만 결정된다.

엘리먼트 "A" 가 엘리먼트 "B" 에 또는 엘리먼트 "B" 와 커플링된다고 하는 경우, 엘리먼트 A 는 엘리먼트 B 에 직접적으로 커플링될 수도 있고 또는 예를 들어 엘리먼트 C 를 통해 간접적으로 커플링될 수도 있다. 컴포넌트, 피처, 구조, 프로세스, 또는 특성 A 가 컴포넌트, 피처, 구조, 프로세스, 또는 특성 B 의 "원인이 된다" 고 명세서 또는 청구항들에서 진술하는 경우, 그것은 "A" 가 적어도 "B" 의 부분적인 원인이지만 "B" 의 원인이 되는 것을 돕는 적어도 하나의 다른 컴포넌트, 피처, 구조, 프로세스, 또는 특성이 또한 존재할 수도 있다는 것을 의미한다. 컴포넌트, 피처, 구조, 프로세스, 또는 특성이 포함 "될 수도 있다", "될 수도 있을 것이다", 또는 "될 수 있을 것이다" 는 것을 명세서에서 나타낸다면, 그 특정 컴포넌트, 피처, 구조, 프로세스, 또는 특성이 포함되는 것으로 요구되지 않는다. 명세서 또는 청구항들에서 단수 표현의 엘리먼트를 언급하는 경우, 이것은 기술된 엘리먼트들 중 하나만이 있다는 것을 의미하는 것이 아니다.

실시형태는 본 발명의 구현 또는 예이다. 명세서에서의 "실시형태", "하나의 실시형태", "몇몇 실시형태들", 또는 "다른 실시형태들" 에 대한 언급은, 실시형태들과 관련하여 설명된 특정 피처, 구조, 또는 특성이 반드시 모든 실시형태들이 아닌 적어도 일부 실시형태들에 포함된다는 것을 의미한다. "실시형태", "하나의 실시형태", 또는 "몇몇 실시형태들" 의 다양한 모습들은 반드시 모두 동일한 실시형태들을 지칭할 필요는 없다. 본 발명의 예시적인 실시형태들의 전술한 설명에서, 다양한 피처들은 본 개시물을 간소화하고 다양한 창의적인 양태들 중 하나 이상의 이해를 도울 목적으로 단일 실시형태, 도면, 또는 그것의 설명에서 때로는 함께 그룹화된다는 것을 이해하여야 한다. 본 개시의 이 방법은 하지만 청구된 발명이 각 청구항에 명시적으로 기재된 것보다 많은 특징들을 요구하는 의도를 반영하는 것으로서 해석되어서는 아니된다. 오히려, 이하의 청구항들이 나타내듯이, 창의적인 양태들은 단일의 전술한 개시된 실시형태의 모든 특징들보다 적은 것에 있다. 따라서, 청구항들은 이로써 이 설명 내로 명시적으로 통합되고, 각 청구항은 이 발명의 별개의 실시형태로서 독립적으로 존재한다.

Claims

장치로서,
프로세서;
제 2 장치와의 케이블 접속을 위한 인터페이스;
상기 인터페이스에서 상기 제 2 장치와의 상기 케이블 접속을 검출하기 위한 검출 엘리먼트;
연산 회로로서, 상기 프로세서는 대기 모드에서 상기 연산 회로에 대한 하나 이상의 전력 접속들을 디스에이블하는, 상기 연산 회로; 및
대기 전원을 이용하여 동작하는 대기 모드 제어 회로로서, 상기 대기 모드 제어 회로는 상기 제 2 장치로부터의 자극 신호를 검출하고, 상기 자극 신호에 응답하여, 상기 대기 모드 제어 회로는 상기 프로세서에 시그널링하며, 상기 프로세서는 상기 연산 회로의 상기 하나 이상의 전력 접속들을 인에이블하는, 상기 대기 모드 제어 회로를 포함하며,
상기 자극 신호는 상기 검출 엘리먼트가 상기 제 2 장치와의 상기 케이블 접속을 검출하는 것과 관련하여 제어 버스(CBUS)를 통해 상기 제 2 장치로부터 수신되고, 상기 CBUS는 상기 연산 회로와 커플링되는, 장치.
삭제
삭제
제 1 항에 있어서,
상기 연산 회로는 수신기 칩인, 장치.
제 1 항에 있어서,
상기 장치는 MHL (Mobile High-Definition Link) 호환가능한 디바이스인, 장치.
삭제
제 1 항에 있어서,
상기 연산 회로는 복수의 트랜지스터 엘리먼트들을 포함하고, 상기 트랜지스터 엘리먼트들은 상기 하나 이상의 전력 접속들이 디스에이블될 때 디스에이블되는, 장치.
제 1 항에 있어서,
상기 연산 회로는 상기 대기 모드에서 전력 다운 (power down) 상태에 놓이게 되는, 장치.
장치 또는 시스템을 대기 모드로 천이시키는 단계;
프로세서에 의해, 연산 회로에 대한 하나 이상의 전력 접속들을 디스에이블하는 단계;
대기 모드 제어 회로를 대기 전원에서 동작시키는 단계;
검출 엘리먼트에 의해 제 2 장치 또는 시스템과의 케이블 접속을 검출하는 단계;
상기 대기 모드 제어 회로에서 상기 제 2 장치 또는 시스템으로부터 자극 신호를 수신하는 단계; 및
상기 자극 신호에 응답하여, 상기 대기 모드 제어 회로로부터 상기 프로세서로의 신호를 생성하는 단계로서, 상기 프로세서는 상기 대기 모드 제어 회로로부터의 상기 신호에 응답하여 상기 하나 이상의 전력 접속들을 인에이블하는, 상기 신호를 생성하는 단계를 포함하며,
상기 자극 신호는 상기 검출 엘리먼트가 상기 제 2 장치 또는 시스템과의 상기 케이블 접속을 검출하는 것과 관련하여 제어 버스(CBUS)를 통해 상기 제 2 장치 또는 시스템으로부터 수신되고, 상기 CBUS는 상기 연산 회로와 커플링되는, 방법.
제 9 항에 있어서,
상기 하나 이상의 전력 접속들을 디스에이블하는 것은 상기 연산 회로를 전력 오프 (power off) 모드에 두는, 방법.
제 9 항에 있어서,
상기 대기 모드에서 상기 연산 회로의 복수의 트랜지스터들을 디스에이블함으로써 상기 장치 또는 시스템의 누설 전류 소모를 감소시키는 단계를 더 포함하는, 방법.
삭제
제 9 항에 있어서,
상기 연산 회로는 수신기 칩인, 방법.
제 9 항에 있어서,
상기 장치 또는 시스템은 MHL (Mobile High-Definition Link) 호환가능한 장치 또는 시스템인, 방법.
프로세서에 의해 실행될 때 상기 프로세서로 하여금 동작들을 수행하게 하는 명령들의 시퀀스들을 나타내는 데이터가 저장된 비-일시적 컴퓨터-판독가능 저장 매체로서,
상기 동작들은,
장치 또는 시스템을 대기 모드로 천이시키는 동작;
프로세서에 의해, 연산 회로에 대한 하나 이상의 전력 접속들을 디스에이블하는 동작;
대기 모드 제어 회로를 대기 전원에서 동작시키는 동작;
검출 엘리먼트에 의해 제 2 장치 또는 시스템과의 케이블 접속을 검출하는 동작;
상기 대기 모드 제어 회로에서 상기 제 2 장치 또는 시스템으로부터 자극 신호를 수신하는 동작; 및
상기 자극 신호에 응답하여, 상기 대기 모드 제어 회로로부터 상기 프로세서로의 신호를 생성하는 동작으로서, 상기 프로세서는 상기 대기 모드 제어 회로로부터의 상기 신호에 응답하여 상기 하나 이상의 전력 접속들을 인에이블하는, 상기 신호를 생성하는 동작을 포함하며,
상기 자극 신호는 상기 검출 엘리먼트가 상기 제 2 장치 또는 시스템과의 상기 케이블 접속을 검출하는 것과 관련하여 제어 버스(CBUS)를 통해 상기 제 2 장치 또는 시스템으로부터 수신되고, 상기 CBUS는 상기 연산 회로와 커플링되는, 비-일시적 컴퓨터-판독가능 저장 매체.
제 15 항에 있어서,
상기 하나 이상의 전력 접속들을 디스에이블하는 것은 상기 연산 회로를 전력 오프 (power off) 모드에 두는, 비-일시적 컴퓨터-판독가능 저장 매체.
제 15 항에 있어서,
명령들로서 상기 프로세서에 의해 실행될 때 상기 프로세서로 하여금,
상기 대기 모드에서 상기 연산 회로의 복수의 트랜지스터들을 디스에이블함으로써 상기 장치 또는 시스템의 누설 전류 소모를 감소시키는 동작을 포함하는 동작들을 수행하게 하는 명령들을 더 포함하는, 비-일시적 컴퓨터-판독가능 저장 매체.
삭제
제 15 항에 있어서,
상기 연산 회로는 수신기 칩인, 비-일시적 컴퓨터-판독가능 저장 매체.
제 15 항에 있어서,
상기 장치 또는 시스템은 MHL (Mobile High-Definition Link) 호환가능한 장치 또는 시스템인, 비-일시적 컴퓨터-판독가능 저장 매체.
제 1 항에 있어서,
상기 CBUS를 상기 연산 회로와 커플링하고 상기 검출 엘리먼트가 상기 제 2 장치와의 상기 케이블 접속을 검출하는 것에 응답하여 턴온되는 제 1 스위치를 더 포함하는, 장치.
제 1 항에 있어서,
상기 자극 신호는 상기 CBUS 상의 전압 레벨 변화인, 장치.