CN118173527A - 分立式功率半导体器件封装结构及封装方法 - Google Patents

分立式功率半导体器件封装结构及封装方法 Download PDF

Info

Publication number
CN118173527A
CN118173527A CN202410241170.2A CN202410241170A CN118173527A CN 118173527 A CN118173527 A CN 118173527A CN 202410241170 A CN202410241170 A CN 202410241170A CN 118173527 A CN118173527 A CN 118173527A
Authority
CN
China
Prior art keywords
connecting piece
metal connecting
electric heating
metal
electrothermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410241170.2A
Other languages
English (en)
Inventor
王晓
任真伟
龙海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202410241170.2A priority Critical patent/CN118173527A/zh
Publication of CN118173527A publication Critical patent/CN118173527A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及功率半导体技术领域，具体公开了分立式功率半导体器件封装结构及封装方法，其中结构包括：半导体芯片、金属引线框架，还包括门极键合线、异形金属引脚、塑封体、第一电热金属连接件、第二电热金属连接件和DCB；半导体芯片焊接在金属引线框架上；第一电热金属连接件焊接在半导体芯片上；第二电热金属连接件焊接在异形金属引脚上；电路刻蚀层焊接在第一电热金属连接件和第二电热金属连接件上；门极键合线分别连接第一电热金属连接件和第二电热金属连接件。采用本发明的技术方案能够实现双面散热，可适用于650V以上的高压应用工况，尤其适用于碳化硅芯片的封装。

Description

分立式功率半导体器件封装结构及封装方法
技术领域
本发明涉及功率半导体技术领域，特别涉及分立式功率半导体器件封装结构及封装方法。
背景技术
分立式功率半导体器件作为电力电子变换器中的核心器件，目前已经广泛应用于充电桩电源模块、新能源逆变器、电机驱动器、工业变频器等众多领域。随着电力电子变换器高功率密度的发展需求，给功率半导体芯片散热结构及封装工艺提出了更高的要求。
现有的分立式功率半导体封装结构主要以单面散热封装结构为主，包括半导体芯片、金属引线框架、键合线和塑封体组成，半导体芯片通过焊料焊接在金属引线框架上，通过键合线完成半导体芯片及金属引线框架引脚的连接，最后通过塑封体完成整体的塑封。由于塑封体热导率很小，因此传统分立式功率半导体封装结构主要通过金属引线框架底面进行散热，同时采用键合线的形式进行连接，会引入较大的寄生电阻。
因此，传统分立式功率器件散热能力及导通电流能力受限。需要一种散热能力强的分立式功率半导体器件封装结构及封装方法。
发明内容
本发明的目的之一在于，提供分立式功率半导体器件封装结构，能够提高散热能力。
为了解决上述技术问题，本申请提供如下技术方案：
分立式功率半导体器件封装结构，包括半导体芯片、金属引线框架，还包括门极键合线、异形金属引脚、塑封体、第一电热金属连接件、第二电热金属连接件和DCB；
DCB包括从下至上连接的电路刻蚀层、绝缘陶瓷层和顶部焊接层；
半导体芯片焊接在金属引线框架上；
第一电热金属连接件焊接在半导体芯片上；
第二电热金属连接件焊接在异形金属引脚上；
电路刻蚀层焊接在第一电热金属连接件和第二电热金属连接件上；
门极键合线分别连接第一电热金属连接件和第二电热金属连接件；
塑封体用于将半导体芯片、金属引线框架、异形金属引脚、第一电热金属连接件、第二电热金属连接件和DCB封装固定。
进一步，所述电路刻蚀层、绝缘陶瓷层和顶部焊接层高度分别为h3、h2、h1，第一电热金属连接件高度为h4，半导体芯片高度为h5，金属引线框架高度为h6；
异形金属引脚高度为h8，第二电热金属连接件高度为h7，塑封体高度为h；
其中h＝h1+h2+h3+h4+h5+h6＝h1+h2+h3+h7+h8。
进一步，还包括顶部散热器和底部电路板；顶部散热器固定在顶部焊接层上；底部电路板固定在金属引线框架的下方。
本发明的目的之二在于，提供分立式功率半导体器件封装方法，包括如下步骤：
S1、将焊料印刷在金属引线框架的指定区域；将半导体芯片贴在印有焊料的金属引线框架的指定区域；
S2、在半导体芯片上点焊料，使焊料成阵列方式排布；
在异形金属引脚区域点焊料，使焊料成阵列方式排布；将第一电热金属连接件贴装在半导体芯片上，将第二电热金属连接件贴装在异形金属引脚上；
在第一电热金属连接件和第二电热金属连接件上点焊料，焊料成阵列方式排布，将DCB的电路刻蚀层朝下贴在第一电热金属连接件和第二电热金属连接件上；
S3、将贴完半导体芯片、第一电热金属连接件和第二电热金属连接件以及DCB的金属框架进行回流焊接，超声清洗，门极引线键合，形成门极键合线；
S4、将门极引线键合完成后的组件进行塑封，然后进行电镀。
进一步，所述步骤S2，在第一电热金属连接件和第二电热金属连接件焊接之后，进行一次回流焊接，然后进行超声清洗，在第一电热金属连接件和第二电热金属连接件上点焊料，焊料成阵列方式排布，将DCB的电路刻蚀层朝下贴在第一电热金属连接件和第二电热金属连接件上。
进一步，所述步骤S2中，先将第一电热金属连接件和第二电热金属连接件焊接在DCB上，然后在半导体芯片和异形金属引脚上点焊料，再将第一电热金属连接件、第二电热金属连接件和DCB焊接而成的组件整体焊接在半导体芯片和异形金属引脚上。
进一步，所述焊料采用锡膏。
本方案金属引线框架底部成为第一散热区，顶部焊接层成为第二散热区，相比传统单面散热增加了芯片散热通道，实现了分立式功率器件的双面散热，同时可通过电路刻蚀层实现器件不同的电路功能，绝缘陶瓷层可以保证器件与外部散热器的绝缘，可适用于650V以上的高压应用工况，尤其适用于碳化硅芯片的封装。
附图说明
图1为实施例一分立式功率半导体器件封装结构的正视图；
图2为实施例一分立式功率半导体器件封装结构中DCB的三视图；
图3为实施例一分立式功率半导体器件封装结构中高度示意图；
图4为实施例一分立式功率半导体器件封装结构的俯视图；
图5为实施例二分立式功率半导体器件封装结构的正视图；
图6为实施例三分立式功率半导体器件封装结构中第一电热金属连接件的俯视图；
图7为实施例四分立式功率半导体器件封装结构中三种DCB的仰视图；
图8为实施例五分立式功率半导体器件封装结构的正视图。
具体实施方式
下面通过具体实施方式进一步详细说明：
说明书附图中的标记包括：半导体芯片1、金属引线框架2、门极键合线3、异形金属引脚4、塑封体5、第一电热金属连接件6、第二电热金属连接件7、电路刻蚀层8、绝缘陶瓷层9、顶部焊接层10、缺口11、缺口区域12、顶部散热器13、底部电路板14。
实施例一
如图1所示，本实施例的分立式功率半导体器件封装结构，包括半导体芯片1、金属引线框架2、门极键合线3、异形金属引脚4、塑封体5、第一电热金属连接件6、第二电热金属连接件7和DCB。本实施例中，半导体芯片1采用双面可焊半导体芯片。
如图2所示(从上至下依次为仰视图、正视图、俯视图)，DCB(Direct CopperBonding)覆铜陶瓷载板，也作DBC，包括从下至上通过铜烧结连接电路刻蚀层8、绝缘陶瓷层9和顶部焊接层10。
半导体芯片1下方通过焊料焊接在金属引线框架2上，金属引线框架2底部为第一散热区。
半导体芯片1上方通过焊料焊接在第一电热金属连接件6下方，第一电热金属连接件6上方通过焊料焊接在电路刻蚀层8下方；
顶部焊接层10为第二散热区，可通过导热材料与金属散热器连接。
第二电热金属连接件7下方通过焊料焊接在异形金属引脚4上，第二电热金属连接件7上方通过焊料与电路刻蚀层8下方连接。
门极键合线3分别连接第一电热金属连接件6和第二电热金属连接件7，实现半导体芯片1控制电极的引出。
塑封体5用于将半导体芯片1、金属引线框架2、异形金属引脚4、第一电热金属连接件6、第二电热金属连接件7和DCB封装固定，形成保护。
如图3所示，芯片端：电路刻蚀层8、绝缘陶瓷层9和顶部焊接层10高度分别为h3、h2、h1，DCB高度为h1+h2+h3，第一电热金属连接件6高度为h4，半导体芯片1高度为h5，金属引线框架2高度为h6；
异形金属引脚4端：异形金属引脚4高度为h8，第二电热金属连接件7高度为h7，塑封体5高度为h。
电热金属连接件和DCB高度设计原则为h＝h1+h2+h3+h4+h5+h6＝h1+h2+h3+h7+h8。
金属引线框架2外形、异形金属引脚4外形可根据实际器件所需的电流、电压等级及电路结构进行设计。
第二散热区如图4所示，主要通过顶部焊接层10将芯片热量引出到器件外部，一方面，比起传统单面散热增加了芯片散热通道，另一方面，比起常规双面散热，顶部焊接层10下方的绝缘陶瓷层9可以保证器件与外部散热器的绝缘，可适用于650V以上的高压应用工况，尤其适用于碳化硅芯片的封装。
基于上述封装结构，本实施例还提供分立式功率半导体器件封装方法，包括如下步骤：
S1、通过钢网印刷将焊料印刷在金属引线框架2的指定区域，本实施例中焊料采用锡膏，指定区域为pad区域，锡膏的熔点选择为设定温度，本实施例中设定温度为300摄氏度以上。
通过贴片机将半导体芯片1贴在印有锡膏的金属引线框架2的pad区域。
S2、通过点胶机在半导体芯片1上点锡膏，使锡膏成阵列方式排布，锡膏阵列总面积大于第一电热金属连接件6与半导体芯片1相接面面积的50％。
同时在异形金属引脚4区域点锡膏，使锡膏成阵列方式排布，锡膏阵列总面积应大于金属引脚区域面积的40％，锡膏的熔点选择为设定温度。通过贴片机将第一电热金属连接件6贴装在半导体芯片1上，将第二电热金属连接件7贴装在异形金属引脚4上。
通过点胶机在第一电热金属连接件6和第二电热金属连接件7上点锡膏，锡膏成阵列方式排布，锡膏阵列总面积应大于对应第一电热金属连接件6或第二电热金属连接件7面积的50％。然后通过贴片机将DCB的电路刻蚀层8朝下贴在第一电热金属连接件6和第二电热金属连接件7上。
S3、将贴完半导体芯片1、第一电热金属连接件6和第二电热金属连接件7以及DCB的金属框架进行回流焊接，然后进行超声清洗，然后进行门极引线键合，形成门极键合线3。
S4、将门极引线键合完成后的组件进行塑封，然后进行电镀。电镀完成后，进行切筋、测试，完成器件封装。
本实施例步骤S1和步骤S2中焊接工艺，可选择相同熔点的焊料进行焊接。
在其他实施例中，针对步骤S2中的焊接工艺，可以在第一电热金属连接件6和第二电热金属连接件7焊接上之后，先进行一次回流焊接，然后进行超声清洗，再进行后续步骤。此时步骤S1和步骤S2可选择相同熔点的焊料进行焊接(锡膏的熔点选择为300摄氏度以上)，步骤S3的锡膏选择熔点为250摄氏度以下。
在其他实施例中，针对步骤S2的焊接工艺，除了先焊接第一电热金属连接件6和第二电热金属连接件7外，还可以先将第一电热金属连接件6和第二电热金属连接件7用熔点为300摄氏度以上的焊料焊接在DCB上，构成类似桥梁桥墩结构，然后在半导体芯片1和异形金属引脚4上点锡膏，然后再将第一电热金属连接件6、第二电热金属连接件7和DCB焊接而成的组件整体焊接在半导体芯片1和异形金属引脚4上。
实施例二
如图5所示，本实施例和实施例一的区别在于，本实施例的分立式功率半导体器件封装结构，将异形金属引脚4与第二电热金属连接件7设计为一体式，即将金属框架的源极引脚高度直接设计为h4+h5+h6(半导体芯片1的厚度+金属引线框架2的厚度+第一电热金属连接件6的厚度)，达到简化器件结构、减少工艺流程、降低生产的目的。
实施例三
本实施例与实施例一的区别在于，本实施例中，第一电热金属连接件6上预留有缺口11。
第一电热金属连接件6与下方半导体芯片1配合结构如图6所示，左侧为常规结构，右侧为本实施例的结构，为根据实际芯片开窗预留缺口11，缺口11面积与位置随芯片门极位置调整，避免键合过程中键合焊头损坏器件，如果芯片为二极管芯片，则不用设置缺口11。
实施例四
本实施例与实施例一的区别在于，本实施例中，DCB上设置有缺口区域12；
常规的电路刻蚀层8如图2为规则矩形，如图7所示的三种情况，本实施例特殊的DCB会在电路刻蚀层8留出缺口区域12，或者在电路刻蚀层8、绝缘陶瓷层9及顶部焊接层10留出缺口区域12，缺口区域12面积与位置随芯片门极位置调整，避免键合过程中键合焊头损坏器件，如果芯片为二极管芯片，则不用设置缺口区域12。
实施例五
对于更高电压级别而言，仅考虑内部电路与顶部焊接层10之间的通过陶瓷绝缘远远不够，为方便展示实际使用中的绝缘设计，本实施例还提出另一种封装结构。
如图8所示，还包括顶部散热器13和底部电路板14。顶部散热器13固定在顶部焊接层10上；底部电路板14固定在金属引线框架2的下方。
器件通过金属引线框架2将热量传导至底部电路板14，这是第一散热通路；器件通过DBC将热量传至顶部散热器13，这是第二散热通路。
对于高压产品而言，异形金属引脚4与顶部散热器13之间、异形金属引脚4与金属引线框架2之间存在击穿风险，即距离B、D需要进行严格的仿真和试验得出。
本实施例的方案根据工作环境下的空气和塑封体5的击穿场强计算出B和D的值，留出裕量后通过仿真和试验验证。B、D的范围为：
B≥2*U/E1
D≥2*U/E2
其中，U为器件电压等级(单位：V)，E1为空气介电强度(单位：KV/mm)，E2为塑封体介电强度(单位：KV/mm)。本实施例中B＝1.25mm，D＝1.5mm。
器件结构设计时，在不改变总高的情况下，通过调整第二电热金属连接件7的厚度A调整B，由于A和B增大，D会缩小，此时通过增加异形金属引脚4与金属引线框架2之间的水平距离C，可以增大异形金属引脚4与金属引线框架2之间的最小距离D。通过以上B和D的调整可以保证高压条件下器件在内部的绝缘和外部与散热器之间的绝缘。本实施例的塑封体5，可根据实际的封装结构，选择不同的型号的产品。
以上的仅是本发明的实施例，该发明不限于此实施案例涉及的领域，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。

Claims (7)

1.分立式功率半导体器件封装结构，包括半导体芯片、金属引线框架，其特征在于，还包括门极键合线、异形金属引脚、塑封体、第一电热金属连接件、第二电热金属连接件和DCB；
DCB包括从下至上连接的电路刻蚀层、绝缘陶瓷层和顶部焊接层；
半导体芯片焊接在金属引线框架上；
第一电热金属连接件焊接在半导体芯片上；
第二电热金属连接件焊接在异形金属引脚上；
电路刻蚀层焊接在第一电热金属连接件和第二电热金属连接件上；
门极键合线分别连接第一电热金属连接件和第二电热金属连接件；
塑封体用于将半导体芯片、金属引线框架、异形金属引脚、第一电热金属连接件、第二电热金属连接件和DCB封装固定。
2.根据权利要求1所述的分立式功率半导体器件封装结构，其特征在于：所述电路刻蚀层、绝缘陶瓷层和顶部焊接层高度分别为h3、h2、h1，第一电热金属连接件高度为h4，半导体芯片高度为h5，金属引线框架高度为h6；
异形金属引脚高度为h8，第二电热金属连接件高度为h7，塑封体高度为h；
其中h＝h1+h2+h3+h4+h5+h6＝h1+h2+h3+h7+h8。
3.根据权利要求1所述的分立式功率半导体器件封装结构，其特征在于：还包括顶部散热器和底部电路板；顶部散热器固定在顶部焊接层上；底部电路板固定在金属引线框架的下方。
4.分立式功率半导体器件封装方法，其特征在于，包括如下步骤：
S1、将焊料印刷在金属引线框架的指定区域；将半导体芯片贴在印有焊料的金属引线框架的指定区域；
S2、在半导体芯片上点焊料，使焊料成阵列方式排布；
在异形金属引脚区域点焊料，使焊料成阵列方式排布；将第一电热金属连接件贴装在半导体芯片上，将第二电热金属连接件贴装在异形金属引脚上；
在第一电热金属连接件和第二电热金属连接件上点焊料，焊料成阵列方式排布，将DCB的电路刻蚀层朝下贴在第一电热金属连接件和第二电热金属连接件上；
S3、将贴完半导体芯片、第一电热金属连接件和第二电热金属连接件以及DCB的金属框架进行回流焊接，超声清洗，门极引线键合，形成门极键合线；
S4、将门极引线键合完成后的组件进行塑封，然后进行电镀。
5.根据权利要求4所述的分立式功率半导体器件封装方法，其特征在于：所述步骤S2，在第一电热金属连接件和第二电热金属连接件焊接之后，进行一次回流焊接，然后进行超声清洗，在第一电热金属连接件和第二电热金属连接件上点焊料，焊料成阵列方式排布，将DCB的电路刻蚀层朝下贴在第一电热金属连接件和第二电热金属连接件上。
6.根据权利要求4所述的分立式功率半导体器件封装方法，其特征在于：所述步骤S2中，先将第一电热金属连接件和第二电热金属连接件焊接在DCB上，然后在半导体芯片和异形金属引脚上点焊料，再将第一电热金属连接件、第二电热金属连接件和DCB焊接而成的组件整体焊接在半导体芯片和异形金属引脚上。
7.根据权利要求4所述的分立式功率半导体器件封装方法，其特征在于：所述焊料采用锡膏。
CN202410241170.2A 2024-03-04 2024-03-04 分立式功率半导体器件封装结构及封装方法 Pending CN118173527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410241170.2A CN118173527A (zh) 2024-03-04 2024-03-04 分立式功率半导体器件封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410241170.2A CN118173527A (zh) 2024-03-04 2024-03-04 分立式功率半导体器件封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN118173527A true CN118173527A (zh) 2024-06-11

Family

ID=91349674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410241170.2A Pending CN118173527A (zh) 2024-03-04 2024-03-04 分立式功率半导体器件封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN118173527A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201000882Y (zh) * 2007-01-17 2008-01-02 上海旭福电子有限公司 内嵌导热绝缘体具散热片的新型半导体器件封装结构
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
CN104952857A (zh) * 2015-06-30 2015-09-30 南通富士通微电子股份有限公司 一种无载体的半导体叠层封装结构
KR101703724B1 (ko) * 2015-12-09 2017-02-07 현대오트론 주식회사 파워 모듈 패키지
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
CN216054691U (zh) * 2021-09-23 2022-03-15 四川遂宁市利普芯微电子有限公司 一种半导体器件
CN114743947A (zh) * 2022-04-11 2022-07-12 中国工程物理研究院电子工程研究所 基于to形式的功率器件封装结构及封装方法
CN115995433A (zh) * 2023-03-23 2023-04-21 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法
CN116995041A (zh) * 2023-09-26 2023-11-03 深圳平创半导体有限公司 一种功率半导体器件的封装结构及封装方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201000882Y (zh) * 2007-01-17 2008-01-02 上海旭福电子有限公司 内嵌导热绝缘体具散热片的新型半导体器件封装结构
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
CN104952857A (zh) * 2015-06-30 2015-09-30 南通富士通微电子股份有限公司 一种无载体的半导体叠层封装结构
KR101703724B1 (ko) * 2015-12-09 2017-02-07 현대오트론 주식회사 파워 모듈 패키지
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
CN216054691U (zh) * 2021-09-23 2022-03-15 四川遂宁市利普芯微电子有限公司 一种半导体器件
CN114743947A (zh) * 2022-04-11 2022-07-12 中国工程物理研究院电子工程研究所 基于to形式的功率器件封装结构及封装方法
CN115995433A (zh) * 2023-03-23 2023-04-21 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法
CN116995041A (zh) * 2023-09-26 2023-11-03 深圳平创半导体有限公司 一种功率半导体器件的封装结构及封装方法

Similar Documents

Publication Publication Date Title
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
US8472196B2 (en) Power module
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
EP2871676B1 (en) Semiconductor device
JP2007234690A (ja) パワー半導体モジュール
US11521933B2 (en) Current flow between a plurality of semiconductor chips
US9159715B2 (en) Miniaturized semiconductor device
US20240203841A1 (en) Novel packaging structure of power semiconductor module
JP5895220B2 (ja) 半導体装置の製造方法
JP2020004893A (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
CN112864113A (zh) 功率器件、功率器件组件与相关装置
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
CN216145614U (zh) 智能功率模块
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
CN116417417A (zh) 碳化硅功率模块的封装结构及封装方法
CN118173527A (zh) 分立式功率半导体器件封装结构及封装方法
CN215008199U (zh) 功率器件、功率器件组件、电能转换装置及电能转换设备
CN114899162A (zh) 一种模块及其制造方法
CN114709185A (zh) 功率模块及其内部电气连接方法
CN212209492U (zh) 功率模块
US10872846B2 (en) Solid top terminal for discrete power devices
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination