CN118150916A - 电荷检测装置及其制备方法、电荷检测方法 - Google Patents
电荷检测装置及其制备方法、电荷检测方法 Download PDFInfo
- Publication number
- CN118150916A CN118150916A CN202410585567.3A CN202410585567A CN118150916A CN 118150916 A CN118150916 A CN 118150916A CN 202410585567 A CN202410585567 A CN 202410585567A CN 118150916 A CN118150916 A CN 118150916A
- Authority
- CN
- China
- Prior art keywords
- diode
- mosfet
- antenna structure
- charge detection
- charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 104
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 210000002381 plasma Anatomy 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 52
- 210000000746 body region Anatomy 0.000 claims description 14
- 230000009467 reduction Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000005468 ion implantation Methods 0.000 description 16
- 239000002019 doping agent Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种电荷检测装置及其制备方法、电荷检测方法，电荷检测装置包括形成于半导体基底上的天线结构、二极管和MOSFET，二极管包括第一二极管，第一二极管设置在天线结构与MOSFET的栅极之间，且第一二极管的正极连接天线结构，负极连接MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；或者，第一二极管的负极连接天线结构，正极连接MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度，在电荷检测时可以区分对等离子体工艺中产生的电荷极性，电荷检测装置对等离子体工艺中产生的无论电荷是正电荷还是负电荷，均能够贴切地检测等离子体工艺中半导体器件所受的损伤。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种电荷检测装置及其制备方法、电荷检测方法。
背景技术
半导体制造过程中的等离子体工艺包括等离子体蚀刻工艺和等离子体CVD工艺。其中，等离子体是一种同时存在带正电荷的离子和带负电荷的电子的状态。
已知，当半导体元件暴露在等离子体中时，等离子体中的电荷将自半导体元件的表面进入半导体元件中，并经栅极和栅绝缘层流入半导体元件的基底中，出现栅绝缘层破损或损坏，半导体元件的可靠性下降，良率降低等严重问题。以上损伤程度因工艺条件而异，还因电荷的正负极性而异，而当前的电荷检测装置在电荷检测时没有考虑对正负极性加以区别。
发明内容
本发明的目的在于，提供一种电荷检测装置及其制备方法、电荷检测方法，在电荷检测时可以区分对等离子体工艺中产生的电荷极性，并可以对等离子体工艺中产生的正电荷或负电荷进行检测。
为了解决以上问题，本发明提供一种电荷检测装置，包括形成于半导体基底上的天线结构、二极管和MOSFET，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
可选的，所述半导体基底上形成有至少两组天线结构、二极管和MOSFET，
在每组中，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，所述MOSFET为N型MOSFET或P型MOSFET；
在部分组中，所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；
在剩余组中，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
进一步的，在每组中，所述第一二极管的数量均为至少一个，且所有所述第一二极管串联连接。
可选的，所述二极管还包括第二二极管，所述第二二极管位于所述天线结构与所述MOSFET的体区之间，所述第二二极管的正极同时连接所述天线结构和所述第一二极管的负极，负极连接所述MOSFET的体区；或者，所述第二二极管的负极同时连接所述天线结构和所述第一二极管的正极，正极连接所述MOSFET的体区。
另一方面，本发明还提供一种电荷检测装置的制造方法，包括：
提供半导体基底；
在半导体基底上形成天线结构、二极管和MOSFET，其中，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
可选的，在所述半导体基底上形成至少两组天线结构、二极管和MOSFET，
在每组中，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，所述MOSFET为N型MOSFET或P型MOSFET；
在部分组中，所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；
在剩余组中，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
可选的，在每组中，所述第一二极管的数量均为至少一个，且所有所述第一二极管串联连接。
再一方面，本发明还提供一种电荷检测方法，包括：
测量所述的电荷检测装置中的各N型MOSFET和/或各P型MOSFET的阈值电压漂移量、源漏电流减小量以及栅绝缘层的漏电流；
根据测量结果判断造成损伤的电荷的正负极性；
评估所述N型MOSFET和/或P型MOSFET发生的损伤程度。
可选的，根据与受到损伤的所述N型MOSFET或P型MOSFET连接的第一二极管的连接方向，判断造成损伤的电荷的正负极性。
可选的，根据与受到损伤的所述N型MOSFET和/或P型MOSFET串联的第一二极管的数量，评估所述N型MOSFET和/或P型MOSFET的损伤程度。
与现有技术相比，本发明具有以下意想不到的技术效果：
本发明提供一种电荷检测装置及其制备方法、电荷检测方法，电荷检测装置包括形成于半导体基底上的天线结构、二极管和MOSFET，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度，意想不到的技术效果是：在电荷检测时可以区分对等离子体工艺中产生的电荷极性，电荷检测装置对等离子体工艺中产生的无论电荷是正电荷还是负电荷，均能够贴切地检测等离子体工艺中半导体器件所受的损伤。
附图说明
图1-图4为本发明实施例一提供的一种电荷检测装置的结构图。
图5为本发明实施例一提供的一种电荷检测装置结构的截面示意图。
图6为本发明实施例一提供的另一种电荷检测装置结构的截面示意图。
图7-图9为本发明实施例一提供的一种电荷检测装置的电荷检测处理流程中的各示意图。
图10-图13为本发明实施例二提供的一种电荷检测装置的结构图。
图14为本发明实施例二提供的一种电荷检测装置结构的截面示意图。
附图标记说明：
图1-图4中：
100-电荷检测装置；10-MOSFET；12-天线结构；14-第一二极管；
图5-图9中：
100-电荷检测装置；10n-N型MOSFET；10p-P型MOSFET；12a、12b-天线结构；14a、14b、14c、14d-第一二极管；20-半导体基底；22p-P型阱；22n-N型阱；24-绝缘埋层；26-氧化物埋层；
图10-图13中：
200-电荷检测装置；10-MOSFET；12-天线结构；14-第一二极管；16-第二二极管；
图14中：
200-电荷检测装置；10n-N型MOSFET；10p-P型MOSFET；12a、12b-天线结构；14a、14b-第一二极管；16a、16b-第二二极管；20-半导体基底；22p-P型阱；22n-N型阱；24-绝缘埋层。
具体实施方式
以下将对本发明的一种电荷检测装置及其制备方法、电荷检测方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
如图1-图4所示，本实施例提供一种电荷检测装置，电荷检测装置100可用于检测在半导体器件形成工艺中有可能对器件造成损伤的正电荷损伤程度和/或负电荷损伤程度。也就是说，电荷检测装置100用作测试元件组（Test Element Group，TEG），用于评价半导体元件制造工艺中天线结构12所产生的电荷（天线电荷）的影响。电荷检测装置100包括形成于半导体基底上的MOSFET 10、天线结构12和第一二极管14。第一二极管14设置在MOSFET 10的栅极和天线结构12之间，MOSFET 10的源极S与体区连接。
如图1所示，所述MOSFET 10为N型MOSFET，且电荷检测装置100用于检测等离子体工艺中产生的正电荷的损伤程度。第一二极管14以从天线结构12指向MOSFET 10的栅极G的方向为其正向的方式连接，即第一二极管14的正极连接天线结构12，负极连接MOSFET 10的栅极G。
在该结构中，当天线结构12中产生正电荷时，第一二极管14被正电荷正向偏置，并且正电荷电压被施加到MOSFET 10的栅极G上。相对的，当天线结构12中产生负电荷时，第一二极管14被负电荷反向偏置，从而抑制了负电荷电压施加到MOSFET 10的栅极G上。
如图2所示，所述MOSFET 10为N型MOSFET，且电荷检测装置100用于检测等离子体工艺中产生的负电荷的损伤程度。第一二极管14以从天线结构12指向MOSFET 10的栅极G的方向为其反向的方式连接，即第一二极管14的负极连接天线结构12，正极连接MOSFET 10的栅极G。
在该结构中，当天线结构12中产生负电荷时，第一二极管14被负电荷正向偏置，并且负电荷被施加到MOSFET 10的栅极G上。相对的，当天线结构12中产生正电荷时，第一二极管14被正电荷反向偏置，从而抑制了正电荷电压施加到MOSFET 10的栅极G上。
如图3所示，所述MOSFET 10为P型MOSFET，且电荷检测装置100用于检测等离子体工艺中产生的正电荷的损伤程度。第一二极管14以从天线结构12指向MOSFET 10的栅极的方向为其正向的方式连接，即第一二极管14的正极连接天线结构12，负极连接MOSFET 10的栅极G。
在该结构中，当天线结构12中产生正电荷时，第一二极管14被正电荷正向偏置，并且正电荷电压被施加到MOSFET 10的栅极G上。相对的，当天线结构12中产生负电荷时，第一二极管14被负电荷反向偏置，从而抑制了负电荷电压施加到MOSFET 10的栅极G上。
如图4所示，所述MOSFET 10为P型MOSFET，且电荷检测装置100用于检测等离子体工艺中产生的负电荷的损伤程度。第一二极管14以从天线结构12指向MOSFET 10的栅极的方向为其反向的方式连接，即第一二极管14的负极连接天线结构12，正极连接MOSFET 10的栅极G。
在该结构中，当天线结构12中产生负电荷时，第一二极管14被负电荷正向偏置，并且负电荷被施加到MOSFET 10的栅极G上。相对的，当天线结构12中产生正电荷时，第一二极管14被正电荷反向偏置，从而抑制了正电荷电压施加到MOSFET 10的栅极G上。
根据以上可知， 不论采用N型MOSFET或P型MOSFET作为MOSFET，都可以检测电荷的正负极性。但是由于有时采用N型MOSFET不产生损伤，而采用P型MOSFET产生损伤；有时采用N型MOSFET产生损伤，而采用P型MOSFET不产生损伤。因此，对于损伤程度的确认而言，优选的同时对N型MOSFET和P型MOSFET两种进行检测。
在图1至图4中，第一二极管14的数量至少为一个，且通过串联第一二极管14的数量，可以调节从天线结构12至MOSFET 10的总正向电压V（总正向电压V=串联第一二极管的数量*单个第一二极管的正向电压Vf），还可以通过串联了不同数量的第一二极管14的MOSFET的损伤程度来考察等离子体的影响程度。
同一半导体基底可以设置有图1至图4中至少两种电荷检测装置100，并以此作为TEG；也可以在同一半导体基底上设置多个串联了不同数量第一二极管14的电荷检测装置100，并以此作为TEG。也就是说，半导体基底20上形成至少两组天线结构12、二极管和MOSFET 10，在每组中，所述第一二极管14设置在所述天线结构12与MOSFET 10的栅极之间，所述MOSFET 10为N型MOSFET或P型MOSFET；在部分组中，所述第一二极管14的正极连接所述天线结构12，负极连接所述MOSFET 10的栅极G，以检测半导体元件制造工艺中源自等离子体的正电荷的损伤程度；在剩余组中，所述第一二极管14的负极连接所述天线结构12，正极连接所述MOSFET 10的栅极G，以检测半导体元件制造工艺中源自等离子体的负电荷的损伤程度。
如图5所示，在本实施例中，电荷检测装置100可以通过常规的CMOS工艺制造。半导体基底20可以为P型的半导体基底。在半导体基底20中设置有相邻的P型阱22p和N型阱22n，P型阱22p中设置有N型MOSFET 10n，N型阱22n中设置有P型MOSFET 10p，N型MOSFET 10n和P型MOSFET 10p通过绝缘埋层（例如浅沟槽隔离，STI）24绝缘。半导体基底20表面上依次设置有栅绝缘层和栅极，半导体基底20表面上还依次设置有绝缘层和第一二极管14。由于第一二极管14没有位于半导体基底20中，这样可以使第一二极管14内不形成寄生结，从而防止在天线之外形成使工艺中产生的电荷泄露的漏电流路径。第一二极管14可以为多晶硅材料层，且掺杂了n型离子的部分作为第一二极管14的负极，掺杂了p型离子的部分作为第一二极管14的正极。
天线结构12a通过串联的两个第一二极管14a、14b与N型MOSFET 10n的栅极G连接，第一二极管14a、14b以从天线结构12a指向N型MOSFET 10n的栅极G的方向为其正向的方式连接，即第一二极管14a的正极连接天线结构12，第一二极管14a的负极连接第一二极管14b的正极，第一二极管14b的负极连接MOSFET 10的栅极G。
天线结构12b通过串联的两个第一二极管14c、14d与P型MOSFET 10p的栅极G连接，第一二极管14c和14d以从天线结构12b指向P型MOSFET 10p的栅极G的方向为其反向的方式连接，即第一二极管14c的负极连接天线结构12，第一二极管14c的正极连接第一二极管14d的负极，第一二极管14d的正极连接MOSFET 10的栅极G。
其中，第一二极管14a~14d由多晶硅构成。该多晶硅可例如与构成N型MOSFET 10n和P型MOSFET 10p的栅极的多晶硅同时形成。第一二极管14a~14d可通过以利用多个掩膜将N型掺杂物和P型掺杂物掺杂于多晶硅所需区域的方式形成。例如可使用N型MOSFET 10n的N+栅极掺杂工艺以及P型MOSFET 10p的P+栅极掺杂工艺。当然也可使用其他特定的多晶硅层，使用其他特定的掺杂工艺。此外，通过改变N型掺杂物和P型掺杂物的掺杂区域，可形成按照与图5所示方向相反的方向连接的第一二极管14。
图5通过每个均具有正向电压Vf的两个第一二极管14a、14b串联设置，可将N型MOSFET 10n的充电电压相应降低2*Vf。实际上可以通过将串联第一二极管14的数量设置为1个，2个，……，n个，可根据对N型MOSFET 10n造成的损伤，考察使用等离子体的制造工艺中的损伤程度。作为具体一例，当串联有三个第一二极管14的N型MOSFET 10发生损伤且串联有四个第一二极管14的N型MOSFET 10未发生损伤时，将正电荷的损伤程度判断为“3级”。同样地，通过具有正向电压Vf的两个第一二极管14c、14d串联设置，可将P型MOSFET 10p的充电电压相应降低2*Vf。通过将串联第一二极管14的数量设置为1个，2个，……，n个，可根据对P型MOSFET 10p造成的损伤，考察使用等离子体的制造工艺中的损伤程度。
如图6所示，在另一个实施例中，半导体基底20可以为SOI基底，使得电荷检测装置100用于SOI-CMOS时检测半导体元件制造工艺中源自等离子体的正电荷损伤程度和负电荷损伤程度。其中，SOI基底掺杂了P型离子。在P型的SOI基底中，设有氧化物埋层（BurriedOxide，BOX）26，在氧化物埋层26上设置有P型阱22p和N型阱22n，在P型阱22p内设置有N型MOSFET 10n；N型阱22n内设置有P型MOSFET 10p。相邻第一二极管14之间通过绝缘埋层（例如浅沟槽隔离，STI）绝缘，SOI基底20表面上依次设置有栅绝缘层（图中未示出）和栅极G。
需要说明的是，半导体基底20与栅极G之间的空隙表示栅绝缘层。虽然图中未详细示出，但是可通过若干种已知的布局方案实现SOI-CMOS中体区B的引出。
请继续参阅图6，天线结构12a通过两个串联的第一二极管14a、14b与N型MOSFET10n的栅极G连接，且第一二极管14a、14b以从天线结构12a指向N型MOSFET 10n的栅极G的方向为其正向的方式连接。第一二极管14a、14b设置于通过氧化物埋层26及STI与其他元件电绝缘的N型阱22n区域内。
天线结构12b通过两个串联的第一二极管14c、14d与P型MOSFET 10p的栅极G连接，且第一二极管14c、14d以从天线结构12b指向P型MOSFET 10p的栅极G的方向为其正向的方式连接。第一二极管14c、14d设置于在SOI基底20中与其他元件电绝缘的P型阱22p区域内。
此外，电荷检测装置100可同样用于SOI-COMS器件。也就是说，与图6所示结构一致，可在SOI基底20中设置作为SOI结构的氧化物埋层26，并在该SOI结构中设置第一二极管14，以形成电荷检测装置100。
如此，在使用SOI基底的情形中，通过在半导体基底20的块上形成第一二极管14，可抑制第一二极管14中的寄生结，从而抑制漏电流的产生。
本实施例还提供一种电荷检测装置的制造方法，包括：
提供半导体基底；
在半导体基底上形成天线结构、二极管以及MOSFET，其中，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测正电荷；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测负电荷。
以下结合图7-图9对电荷检测装置100的制造方法进行说明。
第一步骤包括，首先，如图7所示，在P型的半导体基底20中形成作为元件分隔区域的绝缘埋层24。绝缘埋层24可以为浅沟槽隔离（Shallow Trench Isolation，STI），其中，绝缘埋层24的形成深度例如为300nm。
随后，在通过光刻等工艺形成掩膜后，在半导体基底20中进行P型掺杂物的离子注入，以形成P型阱22p（PW）。例如，通过将硼（B）依次以离子注入能量为270keV剂量为2.0×1013cm-2，离子注入能量为120keV剂量为8.0×1012cm-2，以及离子注入能量为40keV剂量为2×1012cm-2的分步注入方式形成P型阱22p。
随后，在通过光刻等工艺形成掩膜后，在半导体基底20中进行N型掺杂物的离子注入，以形成N型阱22n（NW）。例如，通过将磷（P）依次以离子注入能量为400keV剂量为2.0×1013cm-2，离子注入能量为240keV剂量为8.0×1012cm-2，以及离子注入能量为60keV剂量为2×1012cm-2分步注入的方式形成N型阱22n。其中，P型阱22p及N型阱22n的掺杂浓度及掺杂方式不限于此，只要能够发挥P型阱22p及N型阱22n的功能即可。
第二步骤包括，首先，如图8所示，在半导体基底20的表面形成N型MOSFET 10n和P型MOSFET 10p的栅绝缘层。其中，栅绝缘层例如可通过氧氮化法形成。栅绝缘层的厚度例如优选为3nm。其中，栅绝缘层的形成方法及及其厚度不限于此，并可根据形成于半导体基底20中的半导体元件的特性适宜设置。其中，栅绝缘层可以为氧化硅层（SiO2）、氮化硅层（SiN）或氮氧化硅层（SiOxNy）。此外，栅绝缘层以半导体基底20表面与栅极G之间以及相邻第一二极管14之间的空隙表示。
随后，如图8所示，形成用于构成栅极G和第一二极管14（14a~14d）的多晶硅。多晶硅可通过以硅烷（SiH4）等含硅原料气体进行化学蒸气沉积法（CVD）等工艺的方式形成。多晶硅的厚度例如可为200nm。多晶硅通过光刻及蚀刻形成为栅极G和第一二极管14（14a~14d）所需的形状。其中，多晶硅的制造方法及厚度不限于此，并可根据所形成的半导体元件的特性适宜设置。
在此之后，形成N型MOSFET 10n的源区和漏区、N型的多晶硅栅极以及第一二极管14（14a~14b）的N型多晶硅区域。其中，例如通过光刻，以23keV的离子注入能量在所需区域内进行3×1015cm-2的砷（As）离子注入。之后，形成P型MOSFET 10p的源区和漏区，P型的多晶硅栅极以及第一二极管14（14a~14d）的P型多晶硅区域。其中，例如以13keV的离子注入能量进行2×1015 cm-2的氟化硼（BF2）离子注入。离子注入能量和掺杂浓度可根据所需元件特性适宜设置。
此外，为了在N型离子注入和P型离子注入时使得第一二极管14（14a~14d）的多晶硅区域具有不同浓度，可额外设置其他步骤，分别进行离子注入。
一般情况下，栅极、源区和漏区形成为硅化钴，其中，需要防止第一二极管14（14a~14d）区域发生硅化。为此目的，可通过如下方式防止构成第一二极管14（14a~14d）的多晶硅发生硅化：沉积作为硅化保护层的氮化硅层（SiN层），通过蚀刻工艺在与栅极G、源区和漏区对应的区域形成开口，然后执行硅化工艺。
在上述步骤之后，如图9所示，执行层间绝缘层的沉积、接触孔的形成、插塞等的填充、CMP、包括用于形成天线结构12的所需天线图案在内的金属布线、接触电极的形成以及更上层的布线等工艺。此外，进一步通过后段工艺（Back End of Line，BEOL）制造电荷检测装置100。此类工艺可与常规半导体元件制造工艺按照相同方式执行。
本实施例还提供一种电荷检测方法，包括：
测量所述的电荷检测装置中的各N型MOSFET和/或各P型MOSFET的阈值电压漂移量、源漏电流减小量以及栅绝缘层的漏电流；
根据测量结果判断造成损伤的电荷的正负极性；
评估所述N型MOSFET和/或P型MOSFET发生的损伤程度。
以下对使用电荷检测装置100的半导体元件制造工艺中源自等离子体的电荷的检测方法进行说明。
在第一步骤中，如图1至图4所示，通过如下两种以上（例如四种）电荷检测装置100进行电荷检测处理，即使用N型MOSFET 10的两种电荷检测装置100，和/或使用P型MOSFET10的两种电荷检测装置100。在本实施例中通过四种电荷检测装置100进行电荷检测处理，即使用N型MOSFET 10的两种电荷检测装置100（如图1和图3所示），以及使用P型MOSFET 10的两种电荷检测装置100（如图2和图4所示）。
在第一步骤中，分别测量N型MOSFET 10和/或P型MOSFET 10的阈值电压Vth漂移量、源漏电流减小量以及栅绝缘层的漏电流。
在第二步骤中，根据测量结果进行判断。例如，在对图1所示N型MOSFET 10的电荷检测装置100及图2所示N型MOSFET 10的电荷检测装置100进行比较后，如果图1所示N型MOSFET 10的电荷检测装置100的损伤更大，则判断发生了正电荷导致的充电（即损伤）。反之，如果图2所示N型MOSFET 10的电荷检测装置100的损伤更大，则判断发生了负电荷导致的充电。
同样地，在对图3所示P型MOSFET 10的电荷检测装置100及图4所示P型MOSFET 10的电荷检测装置100进行比较后，如果图3所示P型MOSFET 10的电荷检测装置100的损伤更大，则判断发生了正电荷导致的充电。反之，如果图4所示P型MOSFET 10的电荷检测装置100的损伤更大，则判断发生了负电荷导致的充电。
其中，有时会发生N型MOSFET 10均未发生损伤，仅 P型MOSFET 10当中一者产生损伤的现象。反之，有时会发生P型MOSFET 10均未发生损伤，仅N型MOSFET 10当中一者产生损伤的现象。因此，鉴于此类现象，优选以图1至图4所示四种电荷检测装置100确认损伤状况。
在第三步骤中，在判断出电荷的正负后，根据串联的第一二极管14的数量，对电荷的充电水平（即损伤程度）进行评价。例如，在图1所示判断N型MOSFET 10发生损伤的情形中，根据该MOSFET 10串联的第一二极管14的数量，判断正电荷的充电水平。作为具体一例，当串联有三个第一二极管14的N型MOSFET 10发生损伤且串联有四个第一二极管14的N型MOSFET 10未发生损伤时，将正电荷的充电强度（即损伤程度）判断为“3级”。对于图2至图4所示其他类型的电荷检测装置100，可根据相同方式进行电荷充电水平的评价。
当判断包括N型MOSFET 10的电荷检测装置100与包括P型MOSFET 10的电荷检测装置100均发生损伤时，优选同时对该两者的电荷充电水平进行评价。然而，由于N型MOSFET10和P型MOSFET 10的损伤程度有所不同，因此在对不同工艺中的电荷影响程度进行比较时，优选根据各N型电荷检测装置100的损伤程度或各P型电荷检测装置100的损伤程度进行评价。
实施例二
如图10-图14所示，本实施例的电荷检测装置200用于检测在半导体器件形成工艺中有可能对器件造成损伤的正电荷和/或负电荷。电荷检测装置200包括MOSFET 10、天线结构12、第一二极管14和第二二极管16。与实施例一相比，本实施例的电荷检测装置200增加了第二二极管16，使得电荷检测装置200能够在第二二极管16的作用下降低非目标极性的电荷的影响。
如图10所示，所述MOSFET 10为N型MOSFET，且电荷检测装置100用于检测正电荷。第一二极管14连接于MOSFET 10的栅极和天线结构12之间。第一二极管14以从天线结构12指向MOSFET 10的栅极G的方向为其正向的方式连接，即第一二极管14的正极连接天线结构12，负极连接MOSFET 10的栅极G。此时，第二二极管16以从MOSFET 10的体区B指向天线结构12的方向为其正向的方式连接，即第二二极管16的正极同时连接MOSFET 10的源极S和体区B，第二二极管16的负极同时连接第一二极管14的正极和天线结构12。
在该结构中，当天线结构12中产生正电荷时，第一二极管14被正电荷正向偏置，并且正电荷电压被施加到MOSFET 10的栅极G上。此时，第二二极管16处于反向偏置状态。相对的，当天线结构12中产生负电荷时，第一二极管14被负电荷反向偏置，从而抑制了负电荷电压施加到MOSFET 10栅极上。此时，第二二极管16处于正向偏置状态，能够缓解天线结构12中产生的负电荷。
如图11所示，所述MOSFET 10为N型MOSFET，且电荷检测装置100用于检测负电荷。第一二极管14以从天线结构12指向MOSFET 10的栅极G的方向为其反向的方式连接，即第一二极管14的负极连接天线结构12，正极连接MOSFET 10的栅极G。此时，第二二极管16以从体区B指向天线结构12的方向为其反向的方式连接，即第二二极管16的负极同时连接MOSFET10的源极S和体区B，第二二极管16的正极同时连接第一二极管14的负极和天线结构12。
在该结构中，当天线结构12中产生负电荷时，第一二极管14被负电荷正向偏置，并且负电荷被施加到MOSFET 10的栅极G上。此时，第二二极管16处于反向偏置状态。相对的，当天线结构12中产生正电荷时，第一二极管14被正电荷反向偏置，从而抑制了正电荷电压施加到MOSFET 10的栅极G上。此时，第二二极管16处于正向偏置状态，能够缓解天线结构12中产生的正电荷。
如图12所示，所述MOSFET 10为P型MOSFET，且电荷检测装置100用于检测正电荷。第一二极管14以从天线结构12指向MOSFET 10的栅极的方向为其正向的方式连接，即第一二极管14的正极连接天线结构12，负极连接MOSFET 10的栅极G。此时，第二二极管16以从MOSFET 10的体区B指向天线结构12的方向为其正向的方式连接，即第二二极管16的正极同时连接MOSFET 10的源极S和体区B，第二二极管16的负极同时连接第一二极管14的正极和天线结构12。
在该结构中，当天线结构12中产生正电荷时，第一二极管14被正电荷正向偏置，并且正电荷电压被施加到MOSFET 10的栅极G上。此时，第二二极管16处于反向偏置状态。相对的，当天线结构12中产生负电荷时，第一二极管14被负电荷反向偏置，从而抑制了负电荷电压施加到MOSFET 10的栅极G上。此时，第二二极管16处于正向偏置状态，能够缓解天线结构12中产生的负电荷。
如图13所示，所述MOSFET 10为P型MOSFET，且电荷检测装置100用于检测负电荷。第一二极管14以从天线结构12指向MOSFET 10的栅极的方向为其反向的方式连接，即第一二极管14的负极连接天线结构12，正极连接MOSFET 10的栅极G。此时，第二二极管16以从MOSFET 10的体区B指向天线结构12的方向为其反向的方式连接，即第二二极管16的负极同时连接MOSFET 10的源极S和体区B，第二二极管16的正极同时连接第一二极管14的负极和天线结构12。
在该结构中，当天线结构12中产生负电荷时，第一二极管14被负电荷正向偏置，并且负电荷被施加到MOSFET 10的栅极G上。此时，第二二极管16处于反向偏置状态。相对的，当天线结构12中产生正电荷时，第一二极管14被正电荷反向偏置，从而抑制了正电荷电压施加到MOSFET 10的栅极G上。此时，第二二极管16处于正向偏置状态，能够缓解天线结构12中产生的正电荷。
以上各种结构的电荷检测装置200，通过调节串联第一二极管14的数量，可以调节从天线结构12至MOSFET 10连接的所有第一二极管14的总正向电压Vf。还可以通过串联了不同数量的第一二极管14的MOSFET的损伤程度来考察等离子体的影响程度。
其中，由于第二二极管16构成供相反极性电荷旁绕的路径，因此其适于不串联连接，而是保持单独连接的状态。
根据以上可知， 不论采用N型MOSFET还是P型MOSFET作为MOSFET，都可以检测电荷的正负极性。但是由于有时采用N型MOSFET不产生损伤，而采用P型MOSFET产生损伤；有时采用N型MOSFET产生损伤，而采用P型MOSFET不产生损伤。因此，对于损伤程度的确认而言，优选的同时对N型MOSFET和P型MOSFET两种进行检测。
在本实施例中，可在同一半导体基底上可以设置有图10至图13中至少两种电荷检测装置200，并以此作为TEG（试验元件组）。也可以在同一半导体基底上设置多个串联了不同数量第一二极管14以及一第二二极管16的电荷检测装置200，并以此作为TEG。
另外，第一二极管14和第二二极管16优选设置于与半导体基底绝缘的区域。如此，可以抑制第一二极管14和第二二极管16中的寄生结，从而防止工艺中产生的电荷泄露的漏电流路径。
如图14所示，电荷检测装置200可通过常规CMOS工艺制造。所述半导体基底可以为P型的半导体基底。在P型的半导体基底20中设置有P型阱22p和N型阱22n，P型阱22p中设置有N型MOSFET 10n，N型阱22n中设置有P型MOSFET 10p。N型MOSFET 10n和P型MOSFET 10p通过绝缘埋层（例如浅沟槽隔离，STI）24绝缘。半导体基底20表面上依次设置有栅绝缘层和栅极，半导体基底20表面上还设置有绝缘层，绝缘层上设置有将设置的第一二极管14和第二二极管16，第一二极管14和第二二极管16。
在本实施例中，天线结构12a通过一个第一二极管14a与N型MOSFET 10n的栅极G连接，第一二极管14a以从天线结构12a指向N型MOSFET 10n的栅极G的方向为其正向的方式连接。此时，天线结构12a通过一个第二二极管16a与体区B连接，第二二极管16a以从天线结构12a指向体区B的方向为其反向的方式连接。
天线结构12b通过一个第一二极管14b与P型MOSFET 10p的栅极G连接，第一二极管14b以从天线结构12b指向P型MOSFET 10p的栅极G的方向为其反向的方式连接。天线结构12b通过一个第二二极管16b与体区B连接，第二二极管16b以从天线结构12b指向体区B的方向为其正向的方式连接。
第一二极管14a、14b以及第二二极管16a、16b由多晶硅构成。该多晶硅可例如与构成N型MOSFET 10n和P型MOSFET 10p的栅极的多晶硅同时形成。第一二极管14a、14b以及第二二极管16a、16b可通过以利用多个掩膜将N型掺杂物和P型掺杂物掺杂于多晶硅中的方式形成。其中，例如可使用N型MOSFET 10n的N+栅极掺杂工艺以及P型MOSFET 10p的P+栅极掺杂工艺。除此之外，也可使用其他特定的多晶硅层。另外，也可使用其他特定的掺杂工艺。此外，通过改变N型掺杂物和P型掺杂物的掺杂区域，可形成按照与图14所示方向相反的方向连接的第一二极管14和第二二极管16。
本实施例的电荷检测装置的制备过程中，第二二极管16可以采用与第一二极管14相同的形成工艺，并与第一二极管14同时形成。
本实施例在电荷检测方法的第一步骤中，可以使用图6至图9所示四种电荷检测装置200中至少两种结构，其他步骤也可通过与实施例一相同。
综上所述，本发明提供一种电荷检测装置及其制备方法、电荷检测方法，电荷检测装置包括形成于半导体基底上的天线结构、二极管和MOSFET，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷，在电荷检测时可以区分对等离子体工艺中产生的电荷极性，意想不到的技术效果是：电荷检测装置对等离子体工艺中产生的无论电荷是正电荷还是负电荷，均能够贴切地检测等离子体工艺中半导体器件所受的损伤。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种电荷检测装置，其特征在于，包括形成于半导体基底上的天线结构、二极管和MOSFET，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
2.如权利要求1所述的电荷检测装置，其特征在于，所述半导体基底上形成有至少两组天线结构、二极管和MOSFET，
在每组中，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，所述MOSFET为N型MOSFET或P型MOSFET；
在部分组中，所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；
在剩余组中，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
3.如权利要求2所述的电荷检测装置，其特征在于，在每组中，所述第一二极管的数量均为至少一个，且所有所述第一二极管串联连接。
4.如权利要求1所述的电荷检测装置，其特征在于，所述二极管还包括第二二极管，所述第二二极管位于所述天线结构与所述MOSFET的体区之间，所述第二二极管的正极同时连接所述天线结构和所述第一二极管的负极，负极连接所述MOSFET的体区；或者，所述第二二极管的负极同时连接所述天线结构和所述第一二极管的正极，正极连接所述MOSFET的体区。
5.一种电荷检测装置的制造方法，其特征在于，包括：
提供半导体基底；
在半导体基底上形成天线结构、二极管和MOSFET，其中，所述二极管包括第一二极管，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，且所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；或者，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
6.如权利要求5所述的电荷检测装置的制造方法，其特征在于，
在所述半导体基底上形成至少两组天线结构、二极管和MOSFET，
在每组中，所述第一二极管设置在所述天线结构与MOSFET的栅极之间，所述MOSFET为N型MOSFET或P型MOSFET；
在部分组中，所述第一二极管的正极连接所述天线结构，负极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的正电荷损伤程度；
在剩余组中，所述第一二极管的负极连接所述天线结构，正极连接所述MOSFET的栅极，以检测半导体元件制造工艺中源自等离子体的负电荷损伤程度。
7.如权利要求5所述的电荷检测装置的制造方法，其特征在于，在每组中，所述第一二极管的数量均为至少一个，且所有所述第一二极管串联连接。
8.一种电荷检测方法，其特征在于，包括：
测量如权利要求2所述的电荷检测装置中的各N型MOSFET和/或各P型MOSFET的阈值电压漂移量、源漏电流减小量以及栅绝缘层的漏电流；
根据测量结果判断造成损伤的电荷的正负极性；
评估所述N型MOSFET和/或P型MOSFET发生的损伤程度。
9.如权利要求8所述的电荷检测方法，其特征在于，根据与受到损伤的所述N型MOSFET或P型MOSFET连接的第一二极管的连接方向，判断造成损伤的电荷的正负极性。
10.如权利要求8所述的电荷检测方法，其特征在于，根据与受到损伤的所述N型MOSFET和/或P型MOSFET串联的第一二极管的数量，评估所述N型MOSFET和/或P型MOSFET的损伤程度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410585567.3A CN118150916A (zh) | 2024-05-13 | 2024-05-13 | 电荷检测装置及其制备方法、电荷检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410585567.3A CN118150916A (zh) | 2024-05-13 | 2024-05-13 | 电荷检测装置及其制备方法、电荷检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118150916A true CN118150916A (zh) | 2024-06-07 |
Family
ID=91287279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410585567.3A Pending CN118150916A (zh) | 2024-05-13 | 2024-05-13 | 电荷检测装置及其制备方法、电荷检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118150916A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0856011A (ja) * | 1994-06-07 | 1996-02-27 | Mitsubishi Electric Corp | 受光素子、受光素子回路および受光素子アレイ |
| KR20080105850A (ko) * | 2007-06-01 | 2008-12-04 | 삼성전자주식회사 | 무선 주파수 모스 트랜지스터를 위한 테스트 구조 |
| CN102004195A (zh) * | 2009-09-02 | 2011-04-06 | 米克罗杜尔有限公司 | 检测并测量静电荷的装置 |
| CN105097907A (zh) * | 2014-05-12 | 2015-11-25 | 英飞凌科技股份有限公司 | 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管 |
-
2024
- 2024-05-13 CN CN202410585567.3A patent/CN118150916A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0856011A (ja) * | 1994-06-07 | 1996-02-27 | Mitsubishi Electric Corp | 受光素子、受光素子回路および受光素子アレイ |
| KR20080105850A (ko) * | 2007-06-01 | 2008-12-04 | 삼성전자주식회사 | 무선 주파수 모스 트랜지스터를 위한 테스트 구조 |
| CN102004195A (zh) * | 2009-09-02 | 2011-04-06 | 米克罗杜尔有限公司 | 检测并测量静电荷的装置 |
| CN105097907A (zh) * | 2014-05-12 | 2015-11-25 | 英飞凌科技股份有限公司 | 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| 李泽宏;周春华;胡永贵;刘勇;张波;徐世六;: "功率VDMOS器件的ESD瞬态模型", 半导体学报, no. 10, 15 October 2008 (2008-10-15), pages 162 - 165 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503788B1 (en) | Semiconductor device and method of manufacture thereof | |
| US6521487B1 (en) | Method for making a thyristor | |
| US20040262695A1 (en) | Selective silicon-on-insulator isolation structure and method | |
| US10411004B2 (en) | Semiconductor device suitable for electrostatic discharge (ESD) protection | |
| US8946041B2 (en) | Methods for forming high gain tunable bipolar transistors | |
| US6177324B1 (en) | ESD protection device for STI deep submicron technology | |
| JP2005516397A (ja) | 電気的に絶縁された高電圧ｉ／ｏトランジスタによる基板ノイズの除去 | |
| US20160322262A1 (en) | Integration of devices | |
| US6277723B1 (en) | Plasma damage protection cell using floating N/P/N and P/N/P structure | |
| US8178925B2 (en) | Semiconductor diode structure operation method | |
| US6541822B2 (en) | Method of manufacturing an SOI type semiconductor that can restrain floating body effect | |
| EP1263034A2 (en) | Method of channel implant for improving nmos esd robustness | |
| CN101459046A (zh) | 轻掺杂漏极掺杂区方块电阻的测试结构及其制造方法 | |
| CN107346786B (zh) | Ggnmos晶体管、多指ggnmos器件及电路 | |
| CN118150916A (zh) | 电荷检测装置及其制备方法、电荷检测方法 | |
| EP0487937B1 (en) | A semiconductor device having punch-through protected buried contacts and method for making the same | |
| CN115274841A (zh) | 可调高维持电压、低触发电压的硅控整流器结构 | |
| CN110957218B (zh) | 半导体元器件的制造方法及半导体元器件 | |
| CN109065533B (zh) | 一种半导体器件及其制造方法 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| US6627955B2 (en) | Structure and method of MOS transistor having increased substrate resistance | |
| US12027612B2 (en) | SCR having selective well contacts | |
| US10978443B2 (en) | Zener-triggered transistor with vertically integrated Zener diode | |
| US20240234409A1 (en) | Structure including n-type well over n-type deep well and between pair of p-type wells for esd protection | |
| US20030207543A1 (en) | Structure and method of MOS transistor having increased substrate resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |