JPH0856011A - 受光素子、受光素子回路および受光素子アレイ - Google Patents

Abstract

(57)【要約】 【目的】 受光素子からの出力を外部制御回路を用い
て、受光感度を可変にできかつ受光素子からの出力極性
を制御できる感度可変受光素子回路を得ることを目的と
する。 【構成】 バイアス電流調整用トランジスタ120は電源
Ｖdd122に接続され、カレントミラー用トランジスタ11
6、117により構成されるミラー回路は接地113に接続さ
れる。受光素子123からの出力はバイアス電流用トラン
ジスタ120のゲート端子に入力し、トランジスタ118、11
9のいずれかをトライステートスイッチ148により選択し
オンすることで、外部への出力電流の極性を制御でき
る。この出力電流はスイッチングトランジスタ107を通
じて出力され、109から113なるトランスインピーダンス
型アンプで電流・電圧変換され、出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入射光と外部から供
給される制御電圧に応じて電気信号を得る受光素子と受
光素子に備えた制御回路により受光素子の受光感度を可
変にするとともに高感度化を可能とする受光素子回路に
係わり、高速画像処理を小型装置で実現することを要求
されるような分野、例えば自動車に搭載する障害物検知
センサ等への適用が可能な受光素子、受光素子回路およ
び受光素子アレイに関するものである。

【０００２】

【従来の技術】図25は、例えばY. Nitta, J. Ohta, S.
Tai, and K.Kyuma によるオプティクスレター誌(Optics
Letters)1991年第16巻第8号611-613頁■Variable-sens
itivity photodetector that uses a metal-semiconduc
tor-metal structure for optical neural networks■
掲載の従来の感度可変受光素子を表す構造図である。図
において、13と14はアルミニウム(Al)やチタン(Ti)など
のショットキー金属で15の半絶縁性ガリウム砒素（GaA
s）基板上に形成されている。13と14の一対のショット
キー電極構造を構成し、以下MSM(metal-semiconductor-
metal)構造と呼ぶ。また、図26は、図25に示す感度可変
受光素子100と通常受光素子の外部に備えた出力処理回
路の構成図である。図において、101は感度可変受光素
子の制御電圧端子、16、17はオペアンプ110の反転入力
端子、非反転入力端子である。図25における感度可変受
光素子の電極13と電極14が各々、図26における101と16
に対応する。また109は帰還抵抗、111はバイアス電圧、
112は出力端子、113は接地である。

【０００３】従来の感度可変受光素子回路は上記のよう
に構成され、例えば13と14の電極に印加する電圧を変化
させることで受光素子の受光感度を可変にすることが実
現できる。また、印加電圧方向に応じて光電流の方向を
変えることで、実効的に負の感度を実現していた。例え
ば、印加電圧を-10Vから+10Vの間で変化させることによ
り感度を-0.3A/Wから+0.3A/Wへと可変にすることができ
る。印加電圧をゼロにすると、13と15あるいは14と15の
界面に形成されているショットキー障壁があるために光
が入射しているときでも発生光キャリアは障壁を越える
ことができず、光電流として外部回路に取り出されるこ
とが殆ど無い。従って、光電流を低く抑えることができ
る。また、このショットキー障壁により暗電流を低く抑
えることができ、nA以下が得られている。感度可変受光
素子100からの出力電流は109から112で構成されるこの
トランスインピーダンスアンプを通じて電圧変換され出
力される。この時の出力電圧は帰還抵抗109により決ま
る。

【０００４】

【発明が解決しようとする課題】上記のようなGaAs基板
15の上に形成した13と14によるMSM構造感度可変受光素
子の感度は、13と15あるいは14と15のGaAsーショットキ
ー金属の界面状態やGaAsの結晶状態により大きく影響さ
れるため、再現性に乏しく、実用上の問題となってい
る。また、基板として用いたGaAs基板15はシリコン(Si)
基板に比べて高コストで、GaAs基板上への集積素子製造
プロセスもSi上のそれに比べると未成熟である。一方、
Si基板を用いてその上に13と14のようなMSM構造を設け
これにより受光素子を形成した場合、Si基板上のショッ
トキー障壁はGaAs基板上に比べて低く、そのため、制御
電圧ゼロでの感度ゼロ設定が難しく、さらに暗電流を低
く押さえることが困難で実用的ではない。以上の理由に
よりSi基板を採用するのは難しかった。さらに、フーリ
エ変換や輪郭検出等の多種にわたる画像処理を行うには
出力として負の感度が必須であるが、この負の感度特性
を得るには負電源を用いる必要があり、外部回路が複雑
になっていた。また、従来の受光素子は、図26の回路構
成で明らかなように、出力電流はすぐにトランスインピ
ーダンスアンプにとりこまれ、素子自身には電荷蓄積機
構や増幅機構がないため、感度の点で現状のCCD(Charge
Coupled Devices)などのイメージデバイスに比べては
るかに劣るという問題点があった。

【０００５】この発明は、上記のような問題点を解決す
るためになされたもので、Si基板とSi基板上に設けた電
極との間に十分なエネルギ障壁を形成し、Si基板を用い
た高感度な感度可変受光素子を提供することを目的とし
ている。

【０００６】また、個々の受光素子に受光素子からの出
力信号を外部制御信号により変調する回路を設けて受光
素子回路を構成し、これにより負電源を用いることな
く、受光感度を正から負に渡って可変にし且つ高感度化
を図ることを目的としている。

【０００７】さらに、受光素子回路を２次元状に配置し
て、感度特性の優れた受光素子アレイを提供することを
目的とする。

【０００８】

【課題を解決するための手段】請求項１の発明に係わる
受光素子は、半導体基板上に形成された、制御電圧を印
加する第１の電極と光電流を取り出す第２の電極とがそ
れぞれ前記半導体基板とｐｎ接合を形成する層を介して
接続され、該第１の電極と該の電極の間に第１の電極に
印加する制御電圧とは別に感度を制御するための手段を
備えたものである。

【０００９】請求項２の発明に係わる受光素子は、半導
体基板上に形成された、制御電圧を印加する第１の電極
と光電流を取り出す第２の電極とがそれぞれ前記半導体
基板と絶縁層を介して接続され、該第１の電極と該の電
極の間に第１の電極に印加する制御電圧とは別に感度を
制御するための手段を備えたものである。

【００１０】請求項３の発明に係わる受光素子は、請求
項１または２において、感度を制御するための手段が絶
縁層を介して半導体基板に接続されたゲートであること
を規定したものである。

【００１１】請求項４の発明に係わる受光素子は、請求
項１または２において、感度を制御するための手段が、
半導体基板に形成され第１の層とｐｎ接合を形成して接
する第２の層と、前記第１の層に接続されたゲートであ
ることを規定したものである。

【００１２】請求項５の発明に係わる受光素子は、請求
項１乃至４において、半導体基板をシリコン材料に規定
したものである。

【００１３】請求項６の発明に係わる受光素子回路は、
受光素子と該受光素子からの出力信号を制御信号により
制御する回路とを備えたものである。

【００１４】請求項７の発明に係わる受光素子回路は、
請求項６において、制御回路に、受光素子からの出力信
号を外部へ出力する時の極性を制御する手段を備えたこ
とを規定したものである。

【００１５】請求項８の発明に係わる受光素子回路は、
請求項６または７において、受光素子からの出力信号を
スイッチング素子を介して制御回路または外部へ出力す
ることを規定したものである。

【００１６】請求項９の発明に係わる受光素子回路は、
請求項８において、受光素子が対称構造を有する素子で
あることを規定したものである。

【００１７】請求項１０の発明に係わる受光素子回路
は、請求項９において、対称構造を有する素子に、請求
項１乃至５のいずれか１項に記載の受光素子を用いたこ
とを規定したものである。

【００１８】請求項１１の発明に係わる受光素子回路
は、請求項１０において、制御回路が受光素子へ印加す
る制御電圧の大きさと極性を制御する回路であることを
規定したものである。

【００１９】請求項１２の発明に係わる受光素子回路
は、請求項１１において、受光素子へ印加する制御電圧
の大きさと極性を制御する回路がインバータであること
を規定したものである。

【００２０】請求項１３の発明に係わる受光素子回路
は、請求項８乃至１２項のいずれか１項において、制御
回路が差動増幅器であることを規定したものである。

【００２１】請求項１４の発明に係わる受光素子回路
は、請求項８において、制御回路が出力信号を保持する
回路であることを規定したものである。

【００２２】請求項１５の発明に係わる受光素子回路
は、請求項１４において、出力信号を保持する回路がコ
ンデンサであることを規定したものである。

【００２３】請求項１６の発明に係わる受光素子回路
は、請求項１４または１５において、複数の受光素子か
らの複数の出力信号を複数の保持回路でそれぞれ保持す
ることを規定したものである。

【００２４】請求項１７の発明に係わる受光素子回路
は、請求項６乃至８において、制御回路がトランスイン
ピーダンス型回路であることを規定したものである。

【００２５】請求項１８の発明に係わる受光素子回路
は、請求項１７において、トランスインピーダンス型回
路に印加する電圧を制御する手段を備えたことを規定し
たものである。

【００２６】請求項１９の発明に係わる受光素子回路
は、請求項６乃至８において、制御回路が、受光素子か
らの出力信号を外部へ出力する方向を制御する反転回路
及び非反転回路を備えたことを規定したものである。

【００２７】請求項２０の発明に係わる受光素子回路
は、請求項１９において、受光素子と制御回路との間
に、受光素子からの出力信号の制御回路への入力方向を
制御する手段を備えたことを規定したものである。

【００２８】請求項２１の発明に係わる受光素子回路
は、請求項２０において、制御回路がpMOSトランジスタ
あるいはnMOSトランジスタを備えたことを規定したもの
である。

【００２９】請求項２２の発明に係わる受光素子回路
は、請求項２０において、制御回路が差動作を行う回路
であることを規定したものである。

【００３０】請求項２３の発明に係わる受光素子回路
は、請求項１９において、制御回路が、該制御回路の反
転回路及び非反転回路の選択回路を備えたことを規定し
たものである。

【００３１】請求項２４の発明に係わる受光素子回路
は、請求項２３において、制御回路の反転回路がミラー
回路から構成されることを規定したものである。

【００３２】請求項２５の発明に係わる受光素子回路
は、請求項２４において、ミラー回路を構成するトラン
ジスタが全てnMOSであることを規定したものである。

【００３３】請求項２６の発明に係わる受光素子回路
は、請求項２３において、制御回路の非反転回路がスイ
ッチングトランジスタから構成されることを規定したも
のである。

【００３４】請求項２７の発明に係わる受光素子回路
は、請求項８において、極性の異なる出力信号を発生す
る２つの受光素子回路から外部へ取り出す出力信号の極
性を選択する手段をさらに備えたことを規定したもので
ある。

【００３５】請求項２８の発明に係わる受光素子アレイ
は、請求項６乃至２７のいずれか１項に記載の受光素子
回路を２次元状に配置したことを規定したものである。

【００３６】

【作用】この発明の請求項１に係わる受光素子は、ｐｎ
接合により十分なエネルギ障壁を確保することで、暗電
流を低く抑えることができ、さらに、２つの電極の間に
制御電圧とは別に感度を制御するための手段を備えたの
で感度の制御性もよくなる。

【００３７】この発明の請求項２に係わる受光素子は、
絶縁層により十分なエネルギ障壁を確保することで、暗
電流を低く抑えることができ、さらに、２つの電極の間
に制御電圧とは別に感度を制御するための手段を備えた
ので感度の制御性もよくなる。

【００３８】この発明の請求項３に係わる受光素子は、
請求項１あるいは２において、制御電圧とは別に感度を
制御するための手段として、絶縁層を介したゲートを用
いたので、通常の受光素子製造プロセス、例えば、請求
項２の受光素子を製造するプロセスと同様に簡便な手法
で、感度制御手段が形成でき、受光素子の制御性が向上
する。

【００３９】この発明の請求項４に係わる受光素子は、
請求項１あるいは２において、制御電圧とは別に感度を
制御するための手段として、ｐｎ接合を形成した層を介
して接続されたゲートを用いたので、通常の受光素子製
造プロセス、例えば、請求項１の受光素子を製造するプ
ロセスと同様のプロセスで簡便な手法で、感度制御手段
が形成でき、受光素子の制御性が向上する。

【００４０】この発明の請求項５に係わる受光素子は、
請求項１乃至４において、半導体基板としてシリコン材
料を用いたので、高度なシリコンプロセスを用いて形成
することができる。

【００４１】この発明の請求項６に係わる受光素子回路
は、受光素子に受光素子からの出力信号を制御する回路
を備えたので、外部に取り出す前に信号の極性や感度の
制御を可能にする。

【００４２】この発明の請求項７に係わる受光素子回路
は、請求項６において、制御回路に外部に取り出す前に
信号の極性を制御する手段を備えたので、所望の極性の
信号を外部へ取り出すことができ、外部での次段の画像
処理を容易にする。

【００４３】この発明の請求項８に係わる受光素子回路
は、請求項６または７において、受光素子からの出力信
号をスイッチング素子を介して制御回路または外部へ取
り出すように構成したので、スイッチング素子の開閉を
制御することで電荷蓄積効果や高感度化が可能となる。

【００４４】この発明の請求項９に係わる受光素子回路
は、請求項８において、対称構造を有する受光素子を用
いたので、受光素子に流れる電流の向きを任意に選ぶこ
とができる。

【００４５】この発明の請求項１０に係わる受光素子回
路は、請求項９において、対称構造を有する受光素子と
して請求項１乃至５に記載の受光素子を用いたので、安
価で高感度の受光素子が使用でき、回路としての制御性
も向上する。

【００４６】この発明の請求項１１に係わる受光素子回
路は、請求項１０において、出力信号を制御する回路と
して、受光素子に印加する制御電圧の大きさと極性を制
御する回路を用いたので、受光素子からの出力電流の極
性と感度を予め設定することができる。

【００４７】この発明の請求項１２に係わる受光素子回
路は、請求項１１において、受光素子に印加する制御電
圧の大きさと極性を制御する回路にインバータを用いた
ので、受光素子に印加する制御電圧の大きさと極性を簡
便にしかも任意に設定することができる。

【００４８】この発明の請求項１３に係わる受光素子回
路は、請求項８乃至１２において、出力信号を制御する
制御回路として差動増幅器を用いたので、出力信号を増
幅し感度制御した後、外部へとりだすことができる。

【００４９】この発明の請求項１４に係わる受光素子回
路は、請求項８において、出力信号を制御する制御回路
として出力信号を保持する回路を用いたので、回路での
保持時間により感度を制御するように作用する。また、
２つ以上の保持回路を用いることにより出力信号の極性
を制御するように作用する。

【００５０】この発明の請求項１５に係わる受光素子回
路は、請求項１４において、出力信号を保持する回路と
してコンデンサを用いたので、簡便な回路で、感度と極
性の制御が実現できる。

【００５１】この発明の請求項１６に係わる受光素子回
路は、請求項１４または１５において、複数の受光素子
からの複数の出力信号を保持回路、すなわちコンデンサ
で保持したので、複数の受光素子からの複数の出力信号
を選択することにより、極性を制御できるよう作用す
る。

【００５２】この発明の請求項１７に係わる受光素子回
路は、請求項６または８において、出力信号を制御する
制御回路としてトランスインピーダンス型回路を用いた
ので、感度を簡便に制御可能となる。

【００５３】この発明の請求項１８に係わる受光素子回
路は、請求項１７において、トランスインピーダンス型
回路に印加する電圧を制御する手段を備えたので、トラ
ンスインピーダンス型回路の電圧、受光素子に印加され
た制御電圧の大きさ比較で、信号の極性を制御できる。

【００５４】この発明の請求項１９に係わる受光素子回
路は、請求項６乃至８において、制御回路に反転回路及
び非反転回路を備えたので、外部への信号の極性を容易
に制御できる。

【００５５】この発明の請求項２０に係わる受光素子回
路は、請求項１９において、受光素子と制御回路との間
に、受光素子からの出力信号の制御回路への入力方向を
制御する手段を備えたので、制御回路への入力時に感度
極性を制御することが可能となる。

【００５６】この発明の請求項２１に係わる受光素子回
路は、請求項２０において、制御回路がpMOSトランジス
タあるいはnMOSトランジスタを備えているので、簡便に
感度極性を制御することが可能となる。

【００５７】この発明の請求項２２に係わる受光素子回
路は、請求項２０において、出力信号を制御する制御回
路として差動作を行う回路を用いたので、制御回路に入
力された所望の極性の信号を増幅して、感度を制御する
ことができる。

【００５８】この発明の請求項２３に係わる受光素子回
路は、請求項１９において、制御回路が該制御回路の反
転回路及び非反転回路の選択手段を備えたので、制御回
路内で信号の極性を制御することができる。

【００５９】この発明の請求項２４に係わる受光素子回
路は、請求項２３において、制御回路の反転回路がミラ
ー回路から構成されるので、ミラー回路に電圧を印加す
るだけで、信号の極性の制御が可能となる。

【００６０】この発明の請求項２５に係わる受光素子回
路は、請求項２４において、ミラー回路を構成するトラ
ンジスタが全てnMOSであるので、簡便なプロセスで回路
を形成することができ、トランジスタとして高速に駆動
する。

【００６１】この発明の請求項２６に係わる受光素子回
路は、請求項２３において、制御回路の非反転回路がス
イッチングトランジスタから構成されるので、簡便に信
号の極性の制御が可能となる。

【００６２】この発明の請求項２７に係わる受光素子回
路は、請求項８において、極性の異なる出力信号を発生
する２つの受光素子回路から外部へ取り出す出力信号の
極性を選択する手段を備えたので、簡便に極性と感度の
制御された信号を任意に外部へとりだすことができる。

【００６３】この発明の請求項２８に係わる受光素子ア
レイは、請求項６乃至２７のいずれか１項に記載の受光
素子回路を２次元状に配置してアレイを構成したので、
画像を感度良く検出できる。

【００６４】

【実施例】

実施例１．以下、この発明の実施例を図を用いて説明す
る。図１は本発明の一実施例を示す受光素子の構成図で
ある。図において、シリコン基板１上に形成されたｎ型
ウェル４に２つのｐ型領域２と３が形成されており、ｐ
型領域には電極５と６が形成されている。このｐｎ接合
のエネルギ障壁により、感度可変機能が実現できる。

【００６５】次に、動作について説明する。例えば、電
極５に可変電圧源（図示せず）を接続し、電極５と電極
６間に電位差を設ける。このとき、光照射によりｐｎ接
合の空乏層で発生したキャリアは電位差（制御電圧）の
大きさに従って、制御電圧が正の時はｐ型領域２側のｐ
ｎ接合から電子がｐ型領域３側のｐｎ接合の電位を乗り
越えて、制御電圧が負の時はｐ型領域３側のｐｎ接合か
ら電子がｐ型領域２側のｐｎ接合の電位を乗り越えて移
動し、電極６側の端子から電気信号を取り出すことがで
きる。この時、制御電圧を変化させることでｐｎ接合の
空乏層の幅が変化するので発生するキャリア量が変化す
るし、また電子が乗り越えるべきｐｎ接合の電位が変化
するので、光に対する感度を変化させることができる。
さらに、２つのｐ型領域２と３を近づけることで増幅機
能を得ることができ、制御電圧とは別の手段で、感度を
制御することができる。

【００６６】実施例２．図２は本発明の他の実施例を示
す受光素子の構成図である。図２は図１の２つのｐｎ接
合間のｎ型ウェル上に酸化膜７と導電層８よりなる酸化
膜ゲートを形成したものである。

【００６７】次に、動作について説明する。主要な動作
は実施例１の図１と同様である。酸化膜ゲートに、さら
に別の可変電源を接続し、制御電圧を印加する。この酸
化膜ゲートがないときは、光照射によりｐｎ接合の空乏
層で発生したキャリアは電位差（制御電圧）の大きさに
従って、ｐ型領域２側のｐｎ接合から電子がｐ型領域３
側のｐｎ接合の電位を乗り越えて、あるいはｐ型領域３
側のｐｎ接合から電子がｐ型領域２側のｐｎ接合の電位
を乗り越えて移動し、電極６側の端子から電気信号を取
り出す。この時、制御電圧を変化させて、ｐｎ接合の空
乏層の幅やｐｎ接合の電位を制御し、光に対する感度を
変化させる。この状態で、酸化膜ゲートを用いると、ゲ
ート直下に空乏層が形成され、この空乏層で発生したキ
ャリアにより２つのｐ型領域２と３の間のキャリアの流
れを増減して、感度を制御することができる。すなわ
ち、電極５へ印加する制御電圧とは別の手段で、電極を
介して取り出す電気信号の感度を高精度に制御すること
ができる。このような構成にすれば、シリコンを用いて
も感度を十分確保でき、シリコンを用いたｐｎ接合型受
光素子の実用化が達成できる。

【００６８】実施例３．図３は本発明の第３の実施例を
示す受光素子の構成図である。図３は図１の２つのｐｎ
接合間のｎ型ウェル上にさらにｐｎ接合で接続されたゲ
ートを設け、３つのｐｎ接合が配置した構造となってい
る。３番目のｐｎ接合で接続されたゲートに実施例２の
場合と同様に、さらに別の可変電源を接続し、制御電圧
を印加する。これによりゲート直下に空乏層を形成し、
ここで発生したキャリアが２つのｐ型領域２と３の間の
キャリアの流れを増減して、感度を制御することができ
る。すなわち、電極５へ印加する制御電圧とは別の手段
で、電極を介して取り出す電気信号の感度を高精度に制
御することができる。このような構成にすれば、シリコ
ンを用いても感度を十分確保でき、シリコンを用いたｐ
ｎ接合型受光素子の実用化が達成できる。

【００６９】実施例４．図４は本発明の第４の実施例を
示す受光素子の構成図である。図において、シリコン基
板１上に酸化膜７と導電層８よりなるＭＯＳ（ｍｅｔａ
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）接合と
ｎ＋型領域９と10を用いる。また、ｎ+型領域９と10に
はそれぞれ電流とりだし用の電極を設ける。この２つの
MOS接合により、感度可変機能が実現できる。

【００７０】次に、動作について説明する。２つのMOS
接合の電極である導電層に可変電圧源（図示せず）から
を電圧を供給し、電位差を設ける。このとき、光照射に
より酸化膜７の直下に空乏層が形成され、ここで発生し
たキャリアは電位差（制御電圧）の大きさと制御電圧に
対して適切に設定された２つのｎ+型領域９と10に設け
られた電極間の電位差に従って、ｎ+型領域９または10
へ移動する。すなわち回路的には２つのｎ+型領域９と1
0の間をキャリアが移動することになり、これにより、
一方の電極端子から電気信号を取り出すことができる。
この時、印加する制御電圧により、酸化膜直下の空乏層
の幅が変化するので発生するキャリア量が変化し、光に
対する感度可変機能が実現できる。図５は図４の２つの
MOS接合の間のｎ型ウェル上に酸化膜11と導電層12とよ
りなる酸化膜ゲートを形成したものである。このゲート
に、電圧をさらに別の可変電圧源により制御電圧を印加
することによりゲート直下に空乏層を形成し、２つのｎ
+型領域９と10の間を移動するキャリアの流れを増減し
て感度を制御することが可能となる。すなわち、制御電
圧とは別の手段で、感度を制御することができる。この
ような構成にすれば、シリコンを用いても感度を十分確
保でき、シリコンを用いた受光素子の実用化が達成でき
る。

【００７１】実施例５．図６は本発明の第５の実施例を
示す受光素子の構成図である。図４の２つのMOS接合間
に実施例３の図３と同様にｐｎ接合で接続されたゲート
を形成する。このｐｎ接合により増幅作用を制御するこ
とができ、これによっても感度可変機能を実現すること
ができる。このような構成にすれば、シリコンを用いて
も感度を十分確保でき、シリコンを用いた受光素子の実
用化が達成できる。

【００７２】なお、上記実施例１〜５では、基板材料と
してｐ型シリコンを用いてｎ型ウェル４に２つのｐ型領
域２と３を形成したが、導電型を取り換える、すなわち
ｎ型シリコン基板を用いてｐ型ウェル４に２つのｎ型領
域２と３を形成してもよい。さらに、このような構造は
バンドギャップの小さいシリコン基板について多大な効
果があるが、シリコン以外の材料、例えば、III-V族化
合物半導体、II-VI族化合物半導体、ゲルマニウム、及
びこれらとシリコンとの組み合わせでも同様の効果、す
なわち感度の制御性が向上することは言うまでもない。

【００７３】実施例６．図７は本発明の第６の実施例を
示す受光素子回路の構成図である。100は例えばpnp構造
の感度可変受光素子で、請求項１〜５（実施例１〜５）
に記載の受光素子を用いている。従来GaAs基板で用いら
れてきたMSM構造におけるショットキー障壁の代わり
に、pn接合による障壁を用いることで暗電流を抑制し、
高感度の感度可変受光素子を実現している。101は受光
素子のバイアス端子で感度を制御するための制御電圧を
印加する端子である。102は受光素子の端子、例えば実
施例２（図２）の電極５に接続された端子に相当する。
103は同じく受光素子のもう一つの端子で、例えば実施
例２（図２）の電極６に接続された端子に相当する。10
4はインバータ、105、106、107はスイッチング素子で、
nMOS(n channel metal oxide semiconductor)トランジ
スタである。また破線108で囲まれた領域が受光素子に
制御回路を備えた受光素子回路部である。109はオペア
ンプ110の帰還抵抗、111はこのオペアンプのバイアス電
圧、112はアンプの出力端子、113は接地である。

【００７４】次に、動作について説明する。まず、nMOS
トランジスタ105と106はオン状態、nMOSトランジスタ10
7はオフ状態とする。感度可変受光素子は受光素子バイ
アス端子101を通じてバイアスされる。このとき感度可
変受光素子100の端子102側はバイアス端子101の電圧が
そのまま印加されるが、端子103側は間にインバータ104
があるため、端子101がVdd（Ｈ）の時は0（Ｌ）、0
（Ｌ）の時はVdd（Ｈ）となる。従って、感度可変受光
素子100の両端子間102と103には常にVddが印加される
が、その向きはバイアス端子101のＨ/Ｌによって決ま
る。受光素子をバイアス後トランジスタ105、106、107
をオフにすることで感度可変受光素子100はアイソレー
トされる。次に、光を受光素子に照射すると、受光素子
内部に発生したフォトキャリアが受光素子バイアス電圧
を減少させる。適当な時間経過後トランジスタ107をオ
ンすると、受光素子に蓄積されていたキャリアはオペア
ンプ110へ入力される。このとき、オペアンプ110の非反
転端子へのバイアス電圧111の値をVddの半分程度に設定
することにより、受光素子からの電流極性を制御する。
キャリア排出後は再びトランジスタ107をオフするとと
もに、トランジスタ105、106をオンし、受光素子へのバ
イアスを設定する。以上により、負電源を用いることな
く感度を正負にできる受光素子回路を実現できる。

【００７５】ここで、インバータを用いることで、対称
構造の受光素子の２つの端子に印加する制御電圧、Vdd
の値と向きを制御でき、すなわち出力信号の感度と極性
を制御できる。また、スイッチングトランジスタ105、1
06、107により蓄積時間を制御すると、例えば蓄積時間
が長くなると積算効果で感度は高くなる、感度可変機能
が実現できる。また、従来通りVddの値を変えることに
よっても感度可変機能は実現できる。さらに、受光素子
として、実施例１〜５で説明した受光素子を用いること
で、安価で、高感度の回路構成を実現できる。

【００７６】なお、上記実施例では105から107のトラン
ジスタとしてnMOSを使っているが、pMOSやアナログスイ
ッチでもまたバイポーラトランジスタ、ジャンクション
トランジスタ、も金属半導体接触型トランジスタ、静電
誘導型トランジスタでも同様の動作を期待できる。

【００７７】実施例７．図８はこの発明の第７の実施例
を示す受光素子回路の構成図である。図において、対称
構造の受光素子110からの出力信号は両端子から取り出
され、スイッチングnMOSトランジスタ114、115を通じて
差動増幅器に入力される。差動増幅器はカレントミラー
用pMOSトランジスタ116、117、非反転入力用nMOSトラン
ジスタ118、反転入力用nMOSトランジスタ119、バイアス
電流調整用nMOSトランジスタ１１０で構成されている。
１２１はこの差動増幅器の出力端子、122は差動増幅器
の電源電圧である。

【００７８】次に、動作について説明する。受光素子10
0のバイアス方式は実施例６と同じである。本実施例で
は、受光素子の両端子からの出力信号をスイッチングト
ランジスタ114と115を介して、トランジスタ118と119の
ゲートに入力する。トランジスタ118と119は各々差動増
幅器の非反転入力、反転入力に相当しており、トランジ
スタ116、117で構成されたカレントミラー回路によりそ
の差に相当する電流が出力121より取り出される。また
バイアス電流用トランジスタ120により全電流を制御す
ることができる。これにより受光素子出力は増幅され、
S/N比を向上することが可能となる。この出力電流はス
イッチングトランジスタ107を通じて出力される。その
後の処理は実施例６と同じである。以上により、感度可
変機能と極性制御機能を実現することができる。

【００７９】なお、上記実施例では105から107および11
4と115のトランジスタとしてnMOSを使っているが、pMOS
やアナログスイッチ、バイポーラトランジスタ、ジャン
クショントランジスタ、金属半導体接触型トランジス
タ、静電誘導型トランジスタのいずれでも同様の動作を
期待できる。

【００８０】また、上記実施例における差動増幅器内の
トランジスタをnMOSをpMOSへpMOSをnMOSとしても同様の
動作を期待できる。

【００８１】実施例８．図９はこの発明の第８の実施例
を示す受光素子回路の構成図である。図において、139
はリセット用トランジスタである。実施例７では、出力
信号を制御する制御回路としてインバータと差動増幅器
の２つの回路を併用した例について示したが、図９のよ
うにインバータを使用せず、受光素子にリセット用トラ
ンジスタを設け受光素子に印加される制御電圧の設定を
行い、差動増幅器のみを用いてもよい。この場合、差動
増幅器により感度可変機能を実現する。極性は素子回路
内では制御できないが、端子101に印加される制御電圧
Ｖddと外部制御回路のオペアンプ110のバイアス電圧111
の値の設定により制御できる。また、受光素子100から
差動増幅器のトランジスタ118、119への入力方向を制御
するような回路を設ければ、極性も制御可能となる。

【００８２】実施例９．図１０はこの発明 第９の一実
施例を示す受光素子回路の構成図である。図において、
受光素子回路部108において、受光素子123は通常のpn接
合受光素子である。124から126はスイッチングトランジ
スタ、127と128はコンデンサ、130はスイッチングトラ
ンジスタである。

【００８３】次に、動作について説明する。受光素子12
3は、トランジスタ130をオン、トランジスタ124をオフ
にすることで、バイアス端子101を通じてバイアスされ
る。つぎにトランジスタ130をオフにすると入射した光
量に応じて受光素子両端の電圧が減少する。次にトラン
ジスタ124をオンにして受光素子123の蓄積電荷を放出す
る。このとき、トランジスタ125か126のどちらかをオ
ン、どちらかをオフにすることでコンデンサ127か128の
いずれかにこの蓄積電荷を移すことができる。例えば、
トランジスタ125をオフ、トランジスタ126をオンにする
と、コンデンサ128に電荷が蓄積する。次に、トランジ
スタ129をオンとし、オペアンプ110のバイアス電圧が、
Ｖddより小さければ、電流は受光素子123から流出した
向きを変えてオペアンプに対して出力する方向へ流れ
る。また、トランジスタ125をオン、トランジスタ126を
オフにすると、コンデンサ128を介してコンデンサ127に
電荷が蓄積する。次に、トランジスタ129をオンとし、
オペアンプ110のバイアス電圧が、Ｖddより小さけれ
ば、電流は受光素子123から流出した向きを変えずオペ
アンプに入力する方向へ流れる。その後の検出動作は実
施例６と同一である。以上により、127、128のどちらか
のコンデンサに電荷を蓄積するかを制御することにより
電流極性を決めることができ、また、コンデンサへの蓄
積時間、すなわちトランジスタ125あるいは126がオンし
ている時間を制御することで感度を変化させることも可
能である。

【００８４】なお、上記実施例では124から126および12
9と130のトランジスタとしてnMOSを使っているが、pMOS
やアナログスイッチでもまたバイポーラトランジスタや
ジャンクショントランジスタでも金属半導体接触型トラ
ンジスタでも静電誘導型トランジスタでも同様の動作を
期待できる。

【００８５】実施例１０．図１１はこの発明の実施例１
０を示す受光素子回路の構成図である。図において、２
つの受光素子131と132、スイッチングトランジスタ13
3、134、バイアス電源135と136がある。137はスイッチ
である。また138は電荷蓄積用のコンデンサ、139はその
リセット用のトランジスタ、140はスイッチングトラン
ジスタである。

【００８６】次に、動作について説明する。バイアス電
源135と136で受光素子131と132を各々バイアスする。受
光素子131と132は逆方向にバイアスされているため、ス
イッチ137への電圧は逆となる。以上のようにしてバイ
アスした後、スイッチトランジスタ133と134をオフす
る。実施例６で述べたように光が照射されると受光素子
のバイアス電圧は減少する。次にスイッチ137によりコ
ンデンサを受光素子131か132のどちらかに接続する。受
光素子131側に接続すれば、受光素子に流れ込む方向
に、受光素子132側に接続すれば、受光素子からに流れ
出す方向に電流は流れる。また、このときトランジスタ
139と140はオフ状態としていることによりコンデンサ13
8は受光素子131あるいは132に蓄積された電荷で充電さ
れる。最後にトランジスタ140をオンすることで受光領
域108からの出力端子121に出力電流を取り出すことがで
きる。以下の動作は実施例６と同一である。以上のよう
な構成にすれば、受光素子を選択することにより極性を
制御でき、コンデンサに電荷を蓄積することで、感度制
御が可能となる。

【００８７】実施例１１．図１２はこの発明の実施例１
１を示す受光素子回路の構成図である。図において、２
つの受光素子131と132にそれぞれ、コンデンサ138とリ
セット用トランジスタ139を接続した後、スイッチ137で
受光素子131と132を選択する構成とする。回路は繁雑に
なるが、電荷の蓄積時間の制御性が向上し、さらに蓄積
された両方のデータを読み出して利用することも可能と
なる。

【００８８】なお、上記実施例１０、１１では131、132
および139と140のトランジスタとしてnMOSを使っている
が、pMOSやアナログスイッチでもまたバイポーラトラン
ジスタやジャンクショントランジスタでも金属半導体接
触型トランジスタでも静電誘導型トランジスタでも同様
の動作を期待できる。

【００８９】また、上記実施例１０、１１では受光素子
131と132にpn接合ダイオードを用いているが、MOSキャ
パシタを利用した受光素子、ショットキーダイオード、
アモルファス受光素子、光導電型受光素子、焦電型受光
素子、量子井戸準位を利用した受光素子でも同様の動作
を期待できる。

【００９０】実施例１２．図１３はこの発明の実施例１
２を示す受光素子回路の構成図である。図において、14
1は受光素子へのバイアス端子101とのスイッチング用ト
ランジスタ、142は受光素子からの出力用スイチングト
ランジスタ、143はオペアンプ、144はこのオペアンプの
帰還抵抗、145はオペアンプへの反転入力端子、146は非
反転入力端子、147は可変バイアス電源である。

【００９１】次に、動作について説明する。トランジス
タ141をオンすることにより端子101より受光素子123に
電圧を印加する。このときトランジスタ142はオフ状態
としておく。次に、トランジスタ141と142をオフとして
実施例６に述べたような光照射による電荷蓄積を行う。
電荷蓄積が終了した時点でトランジスタ142をオンする
と、蓄積電流がオペアンプ143へと流れ込む。このオペ
アンプは帰還抵抗によりトランスインピーダンス型とな
っており、147の可変バイアス電源電圧を制御すること
により、すなわちオペアンプへの反転入力端子145での
電圧より小さなバイアス電圧にすることにより、電流は
オペアンプに流れ込み、反転入力端子１４５での電圧よ
り大きなバイアス電圧にすることにより、電流はオペア
ンプから流れでる方向となる。従って、オペアンプから
の出力端子１２１での電流極性を制御することが可能と
なる。

【００９２】なお、上記実施例では141、142のトランジ
スタとしてnMOSを使っているが、pMOSやアナログスイッ
チでもまたバイポーラトランジスタやジャンクショント
ランジスタでも金属半導体接触型トランジスタでも静電
誘導型トランジスタでも同様の動作を期待できる。

【００９３】実施例１３．図１４はこの発明の実施例１
３を示す受光素子回路の構成図である。図において、受
光素子123はスイッチングトランジスタ141を通じて、バ
イアスされ、トライステートスイッチ148によりnMOS14
9、pMOS150に接続される。その出力端121はトランスイ
ンピーダンスアンプに接続されている。

【００９４】次に、動作について説明する。スイッチン
グトランジスタ141をオンとし、バイアス端子101を通じ
て受光素子123をバイアスする。次にトランジスタ141を
オフした後、光照射によって蓄積された電荷をスイッチ
148を通じてnMOS149或いはpMOS150のゲートに入力す
る。この電荷量に応じて各ゲートはバイアスされ出力端
子121に電流を出力する。このとき、スイッチ148をpMOS
150側にすれば電流は流れ出す方向に、nMOS149側にすれ
ば流れ込む方向にすることができ、電流極性を制御する
ことが可能となる。その後の動作は実施例６と同様であ
る。

【００９５】なお、上記実施例では149、150のトランジ
スタとしてMOSを使っているが、バイポーラトランジス
タやジャンクショントランジスタでも金属半導体接触型
トランジスタでも静電誘導型トランジスタでも同様の動
作を期待できる。

【００９６】実施例１４．図１５はこの発明の実施例１
４を示す受光素子回路の構成図である。図において、受
光素子からの出力はトライステートスイッチ148を通じ
て差動増幅器に入力される。差動増幅器はカレントミラ
ー用pMOSトランジスタ116、117、反転入力用nMOSトラン
ジスタ118、非反転入力用nMOSトランジスタ119、バイア
ス電流調整用nMOSトランジスタ120で構成されている。1
21はこの差動増幅器の出力端子、また122は電源電圧で
ある。

【００９７】次に、動作について説明する。受光素子12
3はバイアス端子101を通じてバイアスされる。そのとき
148はハイインピーダンス状態である。光入射により電
荷蓄積された受光素子123はその後トライステートスイ
ッチを通じてその出力をトランジスタ118と119のゲート
に入力する。これにより受光素子出力は増幅され、S/N
比を向上することが可能となる。トランジスタ118と119
は各々差動増幅器の反転入力、非反転入力に相当してお
り、トランジスタ116、117で構成されたカレントミラー
回路によりその差に相当する電流が出力121より取り出
される。またバイアス電流用トランジスタ120により全
電流を制御することができる。この出力電流はスイッチ
ングトランジスタ107を通じて出力される。その後の処
理は実施例６と同様である。

【００９８】なお、上記実施例では141、107のトランジ
スタとしてnMOSを使っているが、pMOSやアナログスイッ
チでもまたバイポーラトランジスタやジャンクショント
ランジスタでも金属半導体接触型トランジスタでも静電
誘導型トランジスタでも同様の動作を期待できる。

【００９９】また、上記実施例における差動増幅器内の
トランジスタをnMOSをpMOSへpMOSをnMOSへ置き換えても
同様の動作を期待できる。

【０１００】実施例１５．図１６は、この発明の実施例
１５を示す受光素子回路の構成図である。実施例１４で
は受光素子の出力電流を制御回路である反転・非反転回
路の作動増幅器への入力方向を事前に選択したが、本実
施例では一端制御回路に入力した後受光素子からの出力
電流を反転・非反転回路のいずれかに入力するか選択す
るものである。図において、受光素子123からの出力は
バイアス電流用トランジスタ120のゲート端子に入力
し、トランジスタ118、119のいずれかをトライステート
スイッチ148により選択しオンすることで、外部への出
力電流の極性を制御できる。例えば、トライステートス
イッチ148によりトランジスタ118がオンされると、電源
Ｖdd122からトランジスタ118方向への電流となり、トラ
ンジスタ107を流れる電流は逆方向（反転）となる。一
方、トランジスタ119がオンされると、電源Ｖdd122から
トランジスタ119方向への電流となり、トランジスタ107
を流れる電流は順方向（非反転）となる。このようにし
て電流の向き、即ち極性を制御することが可能となる。

【０１０１】なお、図において、トランジスタ118がオ
ンされる回路（反転回路）はカレントミラー用トランジ
スタ116、117とでミラー回路を構成し、非反転回路はス
イッチング素子として駆動するトランジスタ119により
構成されている。また、図１６ではトライステートスイ
ッチ148を用いていわゆるハイインピーダンス状態を有
しているが、トランジスタ118、119のいずれかをオン、
他方をオフとし、反転・非反転回路の選択ができる手段
であれば、ハイインピーダンス状態がないスイッチであ
ってもよい。

【０１０２】実施例１６．図１７は、この発明の実施例
１６を示す受光素子回路の構成図である。実施例１５で
はミラー回路である差動作動増幅回路を構成するトラン
ジスタはcMOSで構成されるが、図１７のようにnMOSのみ
で構成してもよい。図において、バイアス電流調整用ト
ランジスタ120は電源Ｖdd122に接続される。また、カレ
ントミラー用トランジスタ116、117により構成されるミ
ラー回路は接地113に接続される。実施例１５と同様
に、受光素子123からの出力はバイアス電流用トランジ
スタ120のゲート端子に入力し、トランジスタ118、119
のいずれかをトライステートスイッチ148により選択し
オンすることで、外部への出力電流の極性を制御でき
る。例えば、トライステートスイッチ148によりトラン
ジスタ118がオンされると、電源Ｖdd122からトランジス
タ118方向への電流となり、トランジスタ107を流れる電
流は逆方向（反転）となる。一方、トランジスタ119が
オンされると、電源Ｖdd122からトランジスタ119方向へ
の電流となり、トランジスタ107を流れる電流は順方向
（非反転）となる。このようにして電流の向き、即ち極
性を制御することが可能となる。

【０１０３】実施例１５、１６のように、トライステ−
トスイッチ148として、スイッチングトランジスタを用
いると、スイッチングトランジスタのゲ−ト電圧をアナ
ログ的に制御することにより、一定の受光素子電位に対
する出力電流値をアナログ的に変化させることもでき、
感度特性の制御性が向上する。

【０１０４】なお、図１７ではトライステートスイッチ
148を用いていわゆるハイインピーダンス状態を有して
いるが、実施例１５の場合と同様に、トランジスタ11
8、119のいずれかをオン、他方をオフとし、反転・非反
転回路の選択ができる手段であれば、ハイインピーダン
ス状態がないスイッチであってもよい。

【０１０５】また、図１８にように図１７の制御回路部
（反転・非反転回路を含む回路）のnMOSを全てpMOSで構
成してもよい。この場合、CMOSで構成するよりも、nMO
S、pMOSのいずれかで構成する方がプロセスが簡便とな
る。さらに、図１７のように全てnMOSで構成する方が、
トランジスタとしての動作特性が優れている点で有利で
ある。図１７のトランジスタ107、141もnMOSで構成して
も構わない。

【０１０６】実施例１７．図１９はこの発明の実施例１
７を示す受光素子回路の構成図である。図において、バ
イアス電源162により所定の電位を印加された２つの受
光素子123からの出力は各々nMOS150のゲートに入力され
る。抵抗151の両端電圧はトライステートスイッチ148を
通じて受光領域の出力端子121へ出力されトランスイン
ピーダンスアンプに入力される。

【０１０７】次に、動作について説明する。２つの受光
素子123からの出力は各々nMOS150のゲートに入力され
る。nMOS150のドレイン電流はこの受光素子からの変調
電圧により制御され、受光感度を検出する。このドレイ
ン電圧は抵抗151を通じて電圧として取り出される。ス
イッチ148は出力時のみ接続されその他はハイインピー
ダンス状態である。このときどちらのnMOSからの出力に
接続するかで電流の向きを決めることができ、それによ
り受光素子の出力電流方向を実効的に制御することが可
能となる。受光領域からの出力端121の後の処理は実施
例６と同様である。

【０１０８】なお、上記実施例では150のトランジスタ
としてnMOSを使っているが、pMOSやアナログスイッチで
もまたバイポーラトランジスタやジャンクショントラン
ジスタでも金属半導体接触型トランジスタでも静電誘導
型トランジスタでも同様の動作を期待できる。

【０１０９】また、上記実施例における抵抗を線形領域
のMOSFET(metal oxide semiconductor field effect tr
ansistor)としても同様の動作を期待できる。

【０１１０】実施例１８．図２０はこの発明の実施例１
８を示す受光素子回路の構成図である。図は図１１のコ
ンデンサ138、リセット用トランジスタ139の回路を除い
たものである。実施例１０においてすでに説明した通
り、受光素子131と132から流れ出る電流の向きは異な
る。トライステートスイッチ158でいずれかの受光素子
を選択することにより極性を制御できることは言うまで
もない。

【０１１１】また、実施例１７の図１９において、トラ
イステートスイッチ148の前あるいは後にコンデンサと
コンデンサのリセット用スイッチを設ければ、感度の制
御性が向上することは実施例１０により容易に類推でき
る。

【０１１２】実施例１９．実施例１３〜１８において、
トライステートスイッチとして、図２１に示すnMOS153
と154を用いて各々のゲートをオン・オフすることでも
同様の動作を期待できる。ここで152はトライステート
スイッチの一方向の端子、156と155はもう一方の端子で
ある。

【０１１３】実施例２０．実施例１３〜１８において、
トライステートスイッチとして図２２に示すpMOS158とn
MOS158を用いて、制御線159を通じて、各トランジスタ
のゲートをオン・オフすることでも同様の動作を期待で
きる。

【０１１４】また、実施例６から実施例２０まで、受光
素子に２つのpn接合を用いているが、MOS接合、ショッ
トキー接合、アモルファス、光導電型、焦電型、量子井
戸準位を利用した受光素子あるいは以上の組み合わせで
も同様の動作を期待できことは言うまでもない。さら
に、受光素子自身に増幅機能を持たせたＡＭＩ(Amplifi
ed MOS Imager：増幅型MOSイメージャ)やＣＭＤ(Charge
Modulation Device)、ＳＩＴ(Static Induced Transis
tor)、ＡＰＤ(Avalanche Photo Diode)、ＦＧＡ(Floati
ng Gate Array)、ＢＡＳＩＳ(Base Stored Image Senso
r)などであっても同様の効果を奏することは言うまでも
ない。

【０１１５】また、受光素子の基板材料としてシリコン
以外の材料、例えば、III-V族化合物半導体、II-VI族化
合物半導体、ゲルマニウム、及びこれらとシリコンとの
組み合わせ、PdSi、HgCdTe、SiGe、InSbあるいはこれら
を組み合せた材料などや、赤外領域に感度を有する材料
を用いても同様の効果を発揮することは言うまでもな
い。さらに、受光素子と制御回路とで材料が異なってい
てもよい。

【０１１６】さらに、実施例６から実施例２０まで、受
光素子回路からの出力はトランスインピーダンス型アン
プに入力しているが、CCD方式により信号を転送しても
よい。また、さらに外部回路を設けてもよい。

【０１１７】実施例２１．図２３はこの発明の実施例２
１を示す受光素子アレイの構成図である。図において、
160は各受光素子回路108へのバイアス電圧を印加する制
御回路、161は各受光素子回路108からの出力信号で制御
回路を介して得た信号を外部へ出力するための出力回路
である。出力回路はその後の画像処理装置へと接続する
際に使用される。

【０１１８】次に、動作について説明する。まず行毎に
設定されたバイアス電圧が制御回路200から各受光素子
回路108へ供給される。受光素子回路108で検出され、感
度および極性が制御された信号は列毎に合計される。こ
れにより、画像行列すなわち画像処理のためのデータを
得る。従来の受光素子を用いる場合と比べて、個々の素
子に感度および極性の制御機能を具備しているので、出
力されるデータの精度が向上し、且つ画像処理装置へ所
望の処理の施されたデータを出力することが可能とな
る。

【０１１９】実施例２２．図２４はこの発明の実施例２
２を示す受光素子アレイの構成図である。図２３のそれ
ぞれの受光素子回路108に接続されていたオペアンプ110
を列毎にまとめて接続したものである。このような構成
においても、実施例２１と同様の効果が得られる。

【０１２０】

【発明の効果】以上のように、請求項１の発明によれ
ば、ｐｎ接合を形成する層を介して２つの電極を基板に
接続したので、暗電流を低く抑えることができ、さら
に、２つの電極の間に制御電圧とは別に感度を制御する
ための手段を備えたので感度の制御性もよくなり、高感
度な感度可変受光素子が実現できる。

【０１２１】また、請求項２の発明によれば、絶縁層を
介して２つの電極を基板に接続したので、暗電流を低く
抑えることができ、感度特性が向上し、さらに、２つの
電極の間に制御電圧とは別に感度を制御するための手段
を備えたので感度の制御性もよくなり、高感度な感度可
変受光素子が実現できる。

【０１２２】請求項３の発明によれば、請求項１あるい
は２において、制御電圧とは別に感度を制御するための
手段として、絶縁膜ゲートを用いたので、簡便な手法
で、感度制御手段が形成でき、受光素子の制御性が向上
する。

【０１２３】請求項４の発明によれば、請求項１あるい
は２において、制御電圧とは別に感度を制御するための
手段として、ｐｎ接合を形成する層を介して基板に接続
されたゲートを用いたので、簡便な手法で、感度制御手
段が形成でき、受光素子の制御性が向上する。

【０１２４】請求項５の発明によれば、請求項１乃至４
において、半導体基板としてシリコンを用いたので、半
導体分野で習熟したシリコン集積化技術を利用すること
ができ、受子素子製造の歩留りが向上し、高性能な受光
素子を安価で製造できる。また、バンドギャップの小さ
いシリコンを用いても請求項１乃至４の構成にすれば、
十分な感度を得ることができ、高性能な受光素子を提供
することができる。

【０１２５】請求項６の発明によれば、受光素子に受光
素子からの出力信号を制御する回路を備えて受光素子回
路としたので、外部に取り出す前に信号の極性や感度の
制御が可能となり、受光素子の高感度化が可能となる。
さらに、外部に複雑な出力回路を設けなくても、受光素
子回路内で、所望の処理を施した信号を得ることが可能
となり、後段での画像処理が高速化できる。

【０１２６】請求項７の発明によれば、請求項６におい
て、制御回路に受光素子からの出力信号を外部に取り出
す時の極性を制御する手段を備えたので、外部へ取り出
す前に信号の極性の制御が可能となり、外部に複雑な出
力回路を設けなくても、受光素子回路内で、所望の極性
の信号を得ることが可能となり、後段での画像処理が高
速化可能となる。

【０１２７】請求項８の発明によれば、請求項６あるい
は７において、受光素子からの出力信号をスイッチング
素子を介して制御回路または外部へ取り出すように構成
したので、簡便な方法で、電荷蓄積効果や高感度化が可
能となり、受光素子の高性能化が可能となる。

【０１２８】請求項９の発明によれば、請求項８におい
て、対称構造を有する受光素子を用いたので、受光素子
に流れる電流の向きを任意に設定することができ、出力
信号の極性制御の際、受光素子と電流の向きを考慮しな
くてもよい。

【０１２９】請求項１０の発明によれば、請求項９にお
いて、対称構造を有する受光素子として請求項１乃至５
に記載の受光素子を用いたので、安価で高感度の受光素
子が使用でき、受光素子回路としての制御性も向上す
る。

【０１３０】請求項１１の発明によれば、請求項１０に
おいて、出力信号を制御する回路として、受光素子に印
加する制御電圧の大きさと極性を制御する回路を用いた
ので、負電源を用いることなく、受光素子からの出力電
流の極性と感度を予め設定することができる。

【０１３１】請求項１２の発明によれば、請求項１２に
おいて、制御回路にインバータを用いたので、簡便な回
路で、受光素子に印加する制御電圧の大きさと極性を制
御できる。

【０１３２】請求項１３の発明によれば、請求項８乃至
１２において、出力信号を制御する制御回路として差動
増幅器を用いたので、出力信号を増幅し感度制御した
後、外部へとりだすことができる。

【０１３３】以上のように、請求項１４の発明によれ
ば、請求項８において、制御回路として出力信号を保持
する回路を用いたので、回路での保持時間という簡便な
方法で、感度制御が可能となる。また、複数の保持回路
を組み合わせるという簡便な方法で、出力信号の極性も
制御可能となる。

【０１３４】請求項１５の発明によれば、請求項１４に
おいて、出力信号を保持する回路としてコンデンサを用
いたので、安価で且つ簡便な回路で、感度と極性の制御
が実現できる。

【０１３５】請求項１６の発明によれば、請求項１４ま
たは１５において、複数の受光素子からの複数の出力信
号を保持回路、すなわちコンデンサで保持したので、複
数の受光素子からの複数の出力信号を選択することが可
能となり、極性、感度の制御とともに同時に受光した異
なる種類の信号を利用できるようになる。

【０１３６】請求項１７の発明によれば、請求項６乃至
８において、出力信号を制御する制御回路としてトラン
スインピーダンス型回路を用いたので、感度を簡便に制
御可能となる。

【０１３７】請求項１８の発明によれば、請求項１７に
おいて、トランスインピーダンス型回路に印加する電圧
を制御する手段を備えたので、簡便な手法で、信号の極
性が制御可能となる。

【０１３８】請求項１９の発明によれば、請求項７にお
いて、請求項６乃至８において、制御回路に反転回路及
び非反転回路を備えたので、負電源を用いることなく、
簡便な手法で、信号の極性が制御可能となる。

【０１３９】請求項２０の発明によれば、請求項１９に
おいて、出力信号の制御回路への入力方向を制御する手
段を備えたので、安価で且つ簡便な方法で感度極性を制
御することが可能となる。

【０１４０】請求項２１の発明によれば、請求項２０に
おいて、制御回路がpMOSトランジスタあるいはnMOSトラ
ンジスタから構成されているので、簡便に感度極性を制
御することが可能となる。

【０１４１】請求項２２の発明によれば、請求項２０に
おいて、制御回路が差動作を行う回路を用いたので、制
御回路に入力された所望の極性の信号を増幅して、感度
を制御することができる。

【０１４２】請求項２３の発明によれば、請求項１９に
おいて、制御回路の反転回路及び非反転回路を選択する
手段を備えたので、制御回路内で安価で且つ簡便な方法
で感度極性を制御することが可能となる。

【０１４３】請求項２４の発明によれば、請求項２３に
おいて、反転回路がミラー回路から構成されているの
で、簡便な構成で、且つ電源により電圧を印加するだけ
で容易に信号の極性を制御することができる。

【０１４４】請求項２５の発明によれば、請求項２４に
おいて、ミラー回路を構成するトランジスタが全てnMOS
であるので、簡便なプロセスでミラ−回路を構成でき、
さらに、高速駆動のトランジスタを用いることにより、
高感度で高性能な受光素子回路を提供できる。

【０１４５】請求項２６の発明によれば、請求項２３に
おいて、非反転回路がスイッチングトランジスタから構
成されるので、簡便な構成で信号の極性を制御すること
ができ、さらに高速駆動のトランジスタを用いることに
より、高感度で高性能な受光素子回路を提供できる。

【０１４６】請求項２７の発明によれば、請求項７にお
いて、極性の異なる出力信号を発生する２つの受光素子
回路から外部へ取り出す出力信号の極性を選択する手段
を備えたので、簡便に極性と感度の制御された信号を任
意に外部へとりだすことができる。

【０１４７】請求項２８の発明によれば、請求項６乃至
２７のいずれか１項に記載の受光素子回路を２次元状に
配置してアレイを構成したので、高性能な感度可変受光
素子回路を用いることができ、画像を高精度且つ高速に
検出できる。

【図面の簡単な説明】

【図１】 この発明の実施例１を示す受光素子の構造図
である。

【図２】 この発明の実施例２を示す受光素子の構造図
である。

【図３】 この発明の実施例３を示す受光素子の構造図
である。

【図４】 この発明の実施例４を示す受光素子の構造図
である。

【図５】 この発明の実施例４を示す受光素子の別の構
造図である。

【図６】 この発明の実施例５を示す受光素子の構造図
である。

【図７】 この発明の実施例６を示す受光素子回路の構
成図である。

【図８】 この発明の実施例７を示す受光素子回路の構
成図である。

【図９】 この発明の実施例８を示す受光素子回路の構
成図である。

【図１０】 この発明の実施例９を示す受光素子回路の
回路構成図である。

【図１１】 この発明の実施例１０を示す受光素子回路
の構成図である。

【図１２】 この発明の実施例１１を示す受光素子回路
の構成図である。

【図１３】 この発明の実施例１２を示す受光素子回路
の構成図である。

【図１４】 この発明の実施例１３を示す受光素子回路
の構成図である。

【図１５】 この発明の実施例１４を示す受光素子回路
の構成図である。

【図１６】 この発明の実施例１５を示す受光素子回路
の構成図である。

【図１７】 この発明の実施例１６を示す受光素子回路
の構成図である。

【図１８】 この発明の実施例１６を示す受光素子回路
の構成図である。

【図１９】 この発明の実施例１７を示す受光素子回路
の構成図である。

【図２０】 この発明の実施例１８を示す受光素子回路
の構成図である。

【図２１】 この発明の実施例１９を示す受光素子回路
の構成図である。

【図２２】 この発明の実施例２０を示す受光素子回路
の構成図である。

【図２３】 この発明の実施例２１を示す受光素子アレ
イの構成図である。

【図２４】 この発明の実施例２２を示す受光素子アレ
イの構成図である。

【図２５】 従来の感度可変受光素子回路を示す素子構
造図である。

【図２６】 従来の感度可変受光素子回路を示す回路構
成図である。

【符号の説明】

１ ｐ基板、 ２ ｐ層、 ３ ｐ層、
４ ｎ型ウェル、５ ｐ層コンタクト１、 ６ ｐ層
コンタクト２、 ７ 酸化膜、８ ゲートコンタク
ト、 ９ ｎ+層１、 10 ｎ+層２、 11 酸化膜、12
ゲートコンタクト、 13 ショットキー電極１、14
ショットキー電極２、 15 半絶縁性GaAs基板、 16
反転入力、17 非反転入力 、100 感度可変受光素子、
101 バイアス端子、 102 受光素子端子１、103
受光素子端子２、 104 インバータ、 105 トラ
ンジスタ、106 トランジスタ、 107 トランジスタ、
108 受光エレメント領域、109 帰還抵抗、 110
オペアンプ、 111 非反転端子バイアス電圧、112
オペアンプ出力端子、 113 接地、 114 トラ
ンジスタ、115 トランジスタ、 116 カレント
ミラー用トランジスタ、117 カレントミラー用トラン
ジスタ、 118 反転入力端子トランジスタ、119 非反
転入力トランジスタ、 120 バイアス電流用トラ
ンジスタ、121 差動増幅器出力端子、 122 Vd
d、 123 受光素子、124 トランジスタ、 1
25 トランジスタ、 126 トランジスタ、127 コ
ンデンサ、 128 コンデンサ、 129 トラン
ジスタ、130 トランジスタ、 131 受光素子、
132 受光素子、133 トランジスタ、 134
トランジスタ、 135 電源、136 電源、 13
7 スイッチ、 138 電荷蓄積用コンデンサ、139
リセット用トランジスタ、 140 出力用トラン
ジスタ、141 トランジスタ、 142 トランジス
タ、 143 オペアンプ、144 帰還抵抗、 14
5 反転入力端子、 146 非反転入力端子、147
可変バイアス電源、 148 トライステートスイッ
チ、149 トランジスタ、 150 トランジスタ、
151 抵抗、152 入力端子、 153 トランジス
タ、 154 トランジスタ、155 出力端子１、
156 出力端子２、 157 pMOSトランジスタ、15
8 nMOSトランジスタ、 159 ３端子スイッチ制御
端子（制御線）、160 制御回路、 161 出力回
路、 162 受光素子用バイアス電源

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 邦彦 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社半導体基礎研究所内 (72)発明者 豊田 孝 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社半導体基礎研究所内 (72)発明者 船津 英一 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社半導体基礎研究所内 (72)発明者 三宅 康成 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社半導体基礎研究所内 (72)発明者 田井 修市 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社半導体基礎研究所内

Claims (28)

【特許請求の範囲】
1. 【請求項１】 光を吸収し、第１の電極に印加される制
   御電圧に応じた光電流を出力信号として第２電極から外
   部に取り出す受光素子において、前記第１および第２の
   電極に接する部分の半導体基板にそれぞれ形成された第
   １の層と、これらの第１の層とｐｎ接合を形成して接す
   る第２の層と、前記第１および第２の電極の間の第２の
   層に設けられた感度制御手段を備えたことを特徴とする
   受光素子。
2. 【請求項２】 光を吸収し、第１の電極に印加される制
   御電圧に応じた光電流を出力信号として第２電極から外
   部に取り出す受光素子において、前記第１および第２の
   電極とがそれぞれ絶縁層を介して半導体基板に接続さ
   れ、前記第１および第２の電極の間に感度制御手段を備
   えたことを特徴とする受光素子。
3. 【請求項３】 第１および第２の電極の間に形成された
   感度制御手段が絶縁層を介して半導体基板に接続された
   ゲートであることを特徴とする請求項１または２に記載
   の受光素子。
4. 【請求項４】 第１および第２の電極の間に形成された
   感度制御手段が、半導体基板に形成され第１の層とｐｎ
   接合を形成して接する第２の層と、前記第１の層に接続
   されたゲートであることを特徴とする請求項１または２
   に記載の受光素子。
5. 【請求項５】 半導体基板がシリコンからなることを特
   徴とする請求項１乃至４のいずれか１項に記載の受光素
   子。
6. 【請求項６】 光を吸収し、制御電圧に応じた光電流を
   出力信号として外部に取り出す受光素子と前記出力信号
   を制御する制御回路とを備えたことを特徴とする受光素
   子回路。
7. 【請求項７】 制御回路に、受光素子からの出力信号を
   外部へ出力する時の極性を制御する手段を備えたことを
   特徴とする請求項６に記載の受光素子回路。
8. 【請求項８】 受光素子からの出力信号をスイッチング
   素子を介して制御回路または外部へ出力することを特徴
   とする請求項６または７に記載の受光素子回路。
9. 【請求項９】 受光素子が対称構造を有する素子である
   ことを特徴とする請求項８に記載の受光素子回路。
10. 【請求項１０】 対称構造を有する受光素子が請求項１
    乃至５のいずれか１項に記載の受光素子を用いたことを
    特徴とする特許請求の範囲第９項に記載の受光素子回
    路。
11. 【請求項１１】 出力信号を制御する制御回路が受光素
    子へ印加する制御電圧の大きさと極性を制御する回路で
    あることを特徴とする請求項１０に記載の受光素子回
    路。
12. 【請求項１２】 受光素子へ印加する制御電圧の大きさ
    と極性を制御する回路がインバータであることを特徴と
    する請求項１１に記載の受光素子回路。
13. 【請求項１３】 出力信号を制御する制御回路が差動増
    幅器であることを特徴とする請求項８乃至１２のいずれ
    か１項に記載の受光素子回路。
14. 【請求項１４】 出力信号を制御する制御回路が前記出
    力信号を保持する回路であることを特徴とする請求項８
    に記載の受光素子回路。
15. 【請求項１５】 出力信号を保持する回路がコンデンサ
    であることを特徴とする請求項１４に記載の受光素子回
    路。
16. 【請求項１６】 複数の受光素子からの複数の出力信号
    を前記回路で保持することを特徴とする請求項１４また
    は１５に記載の受光素子回路。
17. 【請求項１７】 出力信号を制御する制御回路がトラン
    スインピーダンス型回路であることを特徴とする請求項
    ６乃至８のいずれか１項に記載の受光素子回路。
18. 【請求項１８】 トランスインピーダンス型回路に印加
    される電圧を制御する手段を備えたことを特徴とする請
    求項１７に記載の受光素子回路。
19. 【請求項１９】 制御回路が、受光素子からの出力信号
    を外部へ出力する方向を制御する反転回路及び非反転回
    路を備えたことを特徴とする請求項６乃至８のいずれか
    １項に記載の受光素子回路。
20. 【請求項２０】 受光素子と制御回路との間に、受光素
    子からの出力信号の制御回路への入力方向を制御する手
    段を備えたことを特徴とする請求項１９に記載の受光素
    子回路。
21. 【請求項２１】 制御回路への入力方向を制御する手段
    に接続された該制御回路がpMOSトランジスタあるいはnM
    OSトランジスタを備えたことを特徴とする請求項２０に
    記載の受光素子回路。
22. 【請求項２２】 出力信号を制御する制御回路が差動作
    を行う回路であることを特徴とする請求項２０に記載の
    受光素子回路。
23. 【請求項２３】 制御回路が、該制御回路の反転回路及
    び非反転回路の選択手段を備えたことを特徴とする請求
    項１９に記載の受光素子回路。
24. 【請求項２４】 制御回路の反転回路がミラー回路から
    構成されることを特徴とする請求項２３に記載の受光素
    子回路。
25. 【請求項２５】 ミラー回路を構成するトランジスタが
    全てnMOSであることを特徴とする請求項２４に記載の受
    光素子回路。
26. 【請求項２６】 制御回路の非反転回路がスイッチング
    トランジスタから構成されることを特徴とする請求項２
    ３に記載の受光素子回路。
27. 【請求項２７】 極性の異なる出力信号を発生する２つ
    の受光素子回路から外部へ取り出す出力信号の極性を選
    択する手段を備えたことを特徴とする請求項８に記載の
    受光素子回路。
28. 【請求項２８】 請求項６〜２７のいずれか１項に記載
    の受光素子回路を２次元状に配置したことを特徴とする
    受光素子アレイ。