CN118140268A - 具有由异步输入控制的高效动态电压应力扫描的存储器 - Google Patents

具有由异步输入控制的高效动态电压应力扫描的存储器 Download PDF

Info

Publication number
CN118140268A
CN118140268A CN202280070503.9A CN202280070503A CN118140268A CN 118140268 A CN118140268 A CN 118140268A CN 202280070503 A CN202280070503 A CN 202280070503A CN 118140268 A CN118140268 A CN 118140268A
Authority
CN
China
Prior art keywords
memory
control signal
signal
assertion
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280070503.9A
Other languages
English (en)
Inventor
P·拉杰
R·萨胡
S·K·古普塔
郑春明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN118140268A publication Critical patent/CN118140268A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供一种存储器，该存储器被配置为实践无保留的睡眠模式，在该睡眠模式下响应于无保留控制信号的睡眠模式的断言而使位单元阵列和存储器外围设备两者断电。在DVS扫描期间还断言无保留控制信号的该睡眠模式以使该位单元阵列断电。该存储器包括电源管理电路，该电源管理电路响应DVS扫描控制信号的断言，以防止无保留控制信号的该睡眠模式的该断言使该存储器外围设备在该DVS扫描期间断电。由于通过使该位单元阵列断电来防止来自该位单元阵列的泄漏电流，因此可以通过该DVS扫描对该存储器外围设备进行彻底测试。

Description

具有由异步输入控制的高效动态电压应力扫描的存储器
技术领域
本申请涉及存储器，并且更具体地，涉及具有由异步输入控制的动态电压应力(DVS)扫描的存储器。
背景技术
动态电压应力(DVS)扫描是集成电路制造商测试其嵌入式存储器功能的重要工具。在DVS扫描期间，增加电源电压以暴露故障。例如，存储器晶体管可以具有弱电介质层，该弱电介质层最终会出现故障。但是，尽管具有弱电介质层，存储器仍然正常运行，因此可以出售给客户，但是最终会出现故障并导致昂贵的退货。DVS扫描会暴露此类故障，以便交付高质量的产品。
尽管进行彻底的DVS扫描至关重要，但是现有的存储器设计限制了可以应用的电源电压增加。因此，本领域需要被配置用于改进的DVS扫描的存储器。
发明内容
根据本公开的一个方面，提供了一种存储器，该存储器包括：位单元阵列；位单元阵列磁头开关，该位单元阵列磁头开关耦合在该位单元阵列与用于存储器电源电压的节点之间；存储器外围设备，该存储器外围设备包括存储器电源域部分；存储器外围设备磁头开关，该存储器外围设备磁头开关耦合在该存储器电源域部分与用于该存储器电源电压的该节点之间；和电源管理电路，该电源管理电路被配置为在该存储器处于无保留的睡眠模式期间关断该位单元阵列磁头开关和该存储器外围设备磁头开关以使该位单元阵列和该存储器电源域部分断电，该电源管理电路被进一步配置为在该存储器的扫描期间仅关断该位单元阵列磁头开关以使该位单元阵列断电并维持该存储器电源域部分的通电。
根据本公开的另一个方面，提供一种用于存储器的操作方法，该方法包括：响应于无保留控制信号的睡眠模式的断言而使该存储器中的位单元阵列和存储器外围设备断电，同时不断言动态电压应力扫描控制信号；响应于无保留控制信号的该睡眠模式和该动态电压应力扫描控制信号两者的断言而使该存储器中的该位单元阵列断电，同时使该存储器外围设备通电；以及在无保留控制信号的该睡眠模式和该动态电压应力扫描控制信号两者的该断言之后，对该存储器外围设备执行动态电压应力扫描，同时使该存储器外围设备通电并使该位单元阵列断电。
根据本公开的又一个方面，提供了一种存储器，该存储器包括：存储器外围设备，该存储器外围设备包括存储器电源域部分；外围设备磁头开关，该外围设备磁头开关耦合在用于存储器电源电压的节点与该存储器电源域部分之间；和电源管理电路，该电源管理电路包括第一逻辑门，该第一逻辑门被配置为响应于核心电源域控制信号的断言而断言动态电压应力扫描控制信号，其中该电源管理电路被配置为响应于无保留控制信号的睡眠模式的断言而关断该外围设备磁头开关，同时取消断言该动态电压应力扫描控制信号，并且其中该电源管理电路被进一步配置为响应于无保留控制信号的该睡眠模式和该动态电压应力扫描控制信号两者的断言而保持该外围设备磁头开关接通。
通过下面的具体实施方式，可更好地理解这些和附加有利特征。
附图说明
图1示出了根据本公开的一个方面的具有被配置用于改进的DVS扫描的嵌入式存储器的集成电路。
图2示出了根据本公开的一个方面的图1的嵌入式存储器中的电源管理电路的第一部分。
图3示出了根据本公开的一个方面的图1的嵌入式存储器中的电源管理电路的第二部分。
图4示出了根据本公开的一个方面的图1的嵌入式存储器中的电源管理电路的第三部分。
图5是根据本公开的一个方面的被配置用于改进的DVS扫描的存储器的操作方法的流程图。
图6示出了根据本公开的一个方面的一些示例电子系统，每个电子系统结合有被配置用于改进的DVS的存储器。
通过参考下面的具体实施方式，可最好地理解本公开的具体实施及其优点。应当理解，相同的附图标记用于标识在图中的一个或多个图中例示的相同元件。
具体实施方式
提供了一种具有改进的DVS扫描的集成电路存储器。为了更好地理解这种改进的DVS扫描的有利特征，考虑成功的DVS扫描应当克服的挑战。例如，集成电路存储器通常被分离到其自身的电源域(在本文中表示为MX电源域)中，而集成电路的核心逻辑被分离到核心电源域(在本文中表示为CX电源域)中。MX电源电压为MX电源域供电。类似地，CX电源电压为CX电源域供电。存储器包括由存储器外围设备(写入驱动器、地址解码器等)控制的位单元阵列。存储器外围设备的一部分在CX电源域中，而其余部分在MX电源域中。
当通过典型的DVS扫描对存储器进行测试时，使位单元和存储器外围设备两者通电。由于MX电源电压升高，因此在DVS扫描期间，通常会从位单元传导大量泄漏电流。此外，存储器外围设备消耗来自MX电源域和CX电源域两者的电流。位单元泄漏与存储器外围设备消耗的电流相结合可能会导致破坏性的温度尖峰。因此，为了防止DVS扫描损坏存储器，通常限制MX电源电压增加。尽管对电源电压增加的这种限制将存储器温度保持在安全范围内，但是减弱的DVS随后无法暴露故障，从而导致客户使用过程中出现不良故障并导致昂贵的退货。
为了限制复杂性和DVS扫描时延，有利的是DVS扫描与用于在正常(非DVS扫描)操作期间使用的存储器睡眠模式的控制信号兼容。就这一点而言，具有核心逻辑电源域(CX电源域)和存储器电源域(MX电源域)的集成电路通常将包括电源管理电路，以控制位单元阵列和存储器外围设备在存储器睡眠模式期间是通电还是断电。电源管理电路响应源自核心逻辑电源域的睡眠模式的睡眠控制信号。例如，如果核心逻辑确定操作条件使得存储器可以置于睡眠模式下，则核心逻辑随后可以向电源管理电路断言睡眠模式控制信号。
关于电源管理电路响应断言的睡眠模式控制信号，当信号在逻辑上为真时，该信号在本文中被视为“断言”，而不管逻辑真状态是由高电平有效还是低电平有效约定表示。在高电平有效约定中，通过充电到CX电源电压来断言CX电源域控制信号。因此，通过放电到地来断言此类信号。但是在低电平有效约定中，通过放电到地来断言CX电源域控制信号。因此，通过充电到电源电压来取消断言低电平有效信号。下面的讨论将假设核心逻辑在不丧失一般性的同时对睡眠模式控制信号使用低电平有效约定。
通常，集成电路存储器有两种类型的睡眠模式。在无保留的睡眠模式下，使位单元和存储器外围设备两者断电。为了激活无保留的睡眠模式，核心逻辑可以断言无保留控制信号的低电平有效睡眠模式(slp_nret_n)，为了简洁起见，在本文中也表示为“slp_nret_n控制信号”。电源管理电路通过使位单元阵列和存储器外围设备断电来响应无保留控制信号的所断言的睡眠模式。由于位单元断电，因此它们无法保留它们存储的位；即，无保留的睡眠模式的“无保留”的名称。在有保留的睡眠模式下，核心逻辑可以断言有保留控制信号的低电平有效睡眠模式(slp_ret_n)，为了简洁起见，在本文中表示为“slp_ret_n控制信号”。电源管理电路通过仅使存储器外围设备断电而使位单元阵列保持通电来响应有保留控制信号的所断言的睡眠模式。由于位单元阵列保持通电，因此位单元可以保留它们存储的二元内容；即，有保留的睡眠模式的“有保留”的方面。
在传统的DVS扫描期间，这两个睡眠模式控制信号都不会被断言。例如，如果slp_nret_n控制信号被断言，则位单元阵列和存储器外围设备两者均被断电并且无法通过任何扫描输入测试向量进行测试。类似地，如果slp_ret_n控制信号被断言，则存储器外围设备被断电并且无法进行测试。由于在传统的DVS扫描期间，有保留的睡眠模式和无保留的睡眠模式均无法被激活，因此位单元阵列和存储器外围设备两者均被通电，并且因此可能会发生如先前所述的破坏性温度升高。
为了解决在DVS扫描期间导致存储器损坏的位单元泄漏和存储器外围设备消耗的电流的组合，提供一种集成电路存储器，其中可以在断言无保留控制信号的睡眠模式slp_nret_n时实现改进的DVS扫描。为此，存储器的电源管理电路被配置为通过阻止所断言的slp_nret_n控制信号触发存储器外围设备的关闭来响应控制信号(例如，异步控制信号)的断言。尽管存储器外围设备的断电被阻止，但是电源管理电路仍然通过使位单元阵列断电来响应所断言的slp_nret_n控制信号。位单元泄漏因此被消除，并且无法与存储器外围设备消耗的电流相结合而在DVS扫描期间导致破坏性温度尖峰。因此，在DVS扫描期间，电源电压可能会被充分地升高并且持续足够长的时间，以发现外围设备中的故障。应当注意，DVS扫描仅仅是在位单元阵列断电时使用存储器外围设备的有利通电的一个示例。因此，应当理解，本文中所讨论的存储器控制适用于除DVS扫描之外的其他类型的存储器扫描。
现在转到附图，在图1中示出了具有核心逻辑电路105和相关联的嵌入式静态随机存取存储器(SRAM)106的示例片上系统(SoC)集成电路100。核心逻辑电路105位于核心(CX)电源域内，因此由CX电源电压供电。SRAM 106包括位单元阵列110、存储器外围设备115和字线(WL)驱动器125。位单元阵列110和WL驱动器125位于存储器(MX)电源域内，因此由MX电源电压供电。存储器外围设备115具有MX电源域中的MX电源域部分和CX电源域中的CX电源域部分。存储器外围设备115包括用于从位单元阵列110读取和写入的组件，诸如写入驱动器、地址解码器等等。
在SRAM 106的正常操作期间，核心逻辑105不调用任何存储器睡眠模式。但是在睡眠周期内，核心逻辑105可以通过断言无保留控制信号的睡眠模式(slp_nret_n)来完全使SRAM 106断电。电源管理电路120通过断言磁头开关控制信号以切断为SRAM 106供电的磁头开关来响应无保留控制信号的睡眠模式的断言。每个磁头开关由单个p型金属氧化物半导体(PMOS)晶体管表示。例如，位单元阵列110通过PMOS晶体管P1耦合到用于MX电源电压的节点。晶体管P1是位单元阵列磁头开关的示例。类似地，WL驱动器125通过PMOS晶体管P4耦合到用于MX电源电压的节点。存储器外围设备115的CX部分通过PMOS晶体管P2耦合到用于CX电源电压的节点，而存储器外围设备115的MX部分通过PMOS晶体管P3耦合到用于MX电源电压的节点。晶体管P2和P3是外围设备磁头开关的示例。
应当理解，这些磁头开关中的每个磁头开关可以由多个PMOS晶体管而非如图所示的单个PMOS晶体管来实现。为了响应于slp_nret_n控制信号的断言而在无保留的睡眠模式期间关断晶体管P1，电源管理电路120断言驱动晶体管P1的栅极的高电平有效MX电源域核心睡眠信号(slp_core)。因此，晶体管P1将关断以使位单元阵列110断电。类似地，电源管理电路120响应于slp_nret_n控制信号的断言而断言驱动晶体管P3的栅极以使存储器外围设备115的MX部分断电的高电平有效MX电源域外围设备睡眠信号(slp_peri)。以相同方式，电源管理电路120响应于slp_nret_n控制信号的断言而断言驱动晶体管P2的栅极以使存储器外围设备115的CX部分断电的高电平有效CX电源域外围设备睡眠信号(slp_peri_CX)。最后，电源管理电路120响应于slp_nret_n控制信号的断言而断言驱动晶体管P4的栅极以使字线驱动器125断电的高电平有效MX电源域WL驱动器睡眠信号(slp_wl)。
相反，如果核心逻辑105确定应当调用有保留的睡眠模式，则核心逻辑105可以断言slp_ret_n控制信号。响应于slp_ret_n控制信号的断言，电源管理电路120断言slp_wl、slp_peri_CX和slp_peri信号，以切断到存储器外围设备115和WL驱动器125的电源。但是电源管理电路120不响应于slp_ret_n控制信号的断言而断言slp_core信号。因此，位单元阵列110保持通电，使得其位单元可以保留它们存储的二元内容。
为了调用存储器外围设备115的DVS扫描，DVS测试器或扫描工具(未示出)可以在SRAM 106工作(没有睡眠模式被激活)时触发DVS扫描控制信号(图1中未示出，但是下面将进一步讨论)的断言。为了触发DVS扫描控制信号的断言，如果DVS测试器或扫描工具在通过多个端子140接收的异步控制信号(ACC)中断言异步控制位是方便的，该异步控制位也可以用于到集成电路100的其他异步控制信号。以这种方式，无需修改到集成电路100的输入/输出接口以适应本文中所公开的改进的DVS扫描。更一般地，电源管理电路120响应于CX电源域控制信号的断言而断言DVS扫描控制信号。因此，应当理解，替代具体实施可以使用除ACC控制信号之外的其他类型的控制信号。除了断言ACC信号之外，DVS测试器还可以触发slp_nret_n控制信号的断言。在正常操作期间，电源管理电路120将通过不仅使位单元阵列110断电而且使存储器外围设备115和WL驱动器125断电来响应slp_nret_n控制信号的断言。然而，电源管理电路120被配置为通过仅使位单元阵列110断电来响应DVS扫描控制信号和slp_nret_n控制信号两者的断言。因此，存储器外围设备115在DVS扫描期间保持通电，而不管slp_nret_n控制信号的断言。以这种方式，只有晶体管P1关断，而晶体管P2、P3和P4保持接通。如前所述，在替代具体实施中，晶体管P1、P2、P3和P4中的每一者可以包括多个磁头开关晶体管。因此，位单元阵列110、存储器外围设备115的CX部分、存储器外围设备115的MX部分和WL驱动器125中的每一者有至少一个磁头开关。在晶体管P1关断并且晶体管P1、P3和P4接通的情况下，可以在不需要有限增加电源电压的情况下对存储器外围设备115进行DVS扫描。
如果没有由电源管理电路120管理的这种有利的DVS扫描，则在SRAM 106的DVS扫描期间，CX和MX电源电压不会如此稳健地升高。在存储器外围设备115的DVS扫描期间使用的增加的电源电压的实际电平将取决于处理节点。在一个示例具体实施中，在传统的DVS扫描期间，增加的电源电压只能升高到1.4V。但是在电源管理电路120响应如本文中所讨论的DVS扫描控制信号的情况下，可以替代地以1.6V电源电压电平和更长的持续时间来执行DVS扫描。以这种方式，SRAM 106的DVS扫描可以足够稳健，以发现否则将无法检测到的故障。
现在将更详细地描述电源管理电路120的示例具体实施。图2示出了电源管理电路120的第一部分200，其响应于slp_nret_n控制信号而生成核心睡眠信号slp_core。应当注意，slp_nret_n控制信号是CX电源域信号。在有保留的睡眠模式下，CX电源域可以被断电，但是MX电源域保持通电。为了防止第一部分200在CX电源域被断电时不期望地响应CX电源域控制信号，SRAM 106接收在CX电源域被断电时断言的高电平有效MX电源域控制信号(clamp_mem)。
尽管CX电源域被断电，但是为了辅助保持核心睡眠信号slp_core的所需二元状态，电源管理电路120包括锁存电平移位器210，其将clamp_mem信号从MX电源域锁存并电平移位到CX电源域。电平移位器210还接收由反相器230反相的clamp_mem信号的反相版本。clamp_mem信号的电平移位版本驱动PMOS晶体管P5的栅极，该PMOS晶体管的源极连接到用于CX电源电压的节点。晶体管P5的漏极充当用于在clamp_mem信号被取消断言时将等于CX电源电压的clamp_nor信号的节点。在该具体实施中，clamp_mem信号是高电平有效信号，因此通过接地被取消断言。仅当clamp_mem信号为逻辑0时，clamp_nor信号才等于CX电源电压。
clamp_nor信号为反相器215、或非门220和或非门225供电。下面的讨论将假设clamp_mem信号被放电到地(CX电源域未被断电)，以使clamp_nor信号被充电到CX电源电压。反相器215用于将无保留控制信号(slp_nret_n)的睡眠模式反相为由或非门225使用clamp_mem信号处理的反相信号。此外，或非门220将slp_nret_n控制信号与clamp_mem信号进行或非运算。当clamp_mem信号被取消断言时，或非门220和225将各自充当反相器。如果slp_nret_n控制信号随后被断言(回想一下，slp_nret_n控制信号可以是低电平有效信号，使得在被断言时接地)，则或非门220的输出被断言到CX电源电压，而或非门225的输出被接地。锁存电平移位器205将或非门220的输出从CX电源域移位到MX电源域。电平移位器205的输出信号235响应于slp_nret_n控制信号的断言而被充电到MX电源电压，同时clamp_mem信号被取消断言。一对反相器240和245缓冲输出信号235，以形成核心睡眠信号slp_core。因此，响应于slp_nret_n控制信号的断言，核心睡眠信号slp_core将被断言为等于MX电源电压，同时clamp_mem信号被取消断言。所断言的核心睡眠信号slp_core切断如由晶体管P1(图1)表示的磁头开关，使得位单元阵列110响应于slp_nret_n控制信号的断言而断电。
只要clamp_mem信号被取消断言，或非门225的输出信号就等于slp_nret_n控制信号。相反，只要clamp_mem信号被取消断言，或非门220的输出信号等于slp_nret_n控制信号的补码。由于电平移位器205对slp_nret_n控制信号的该补码进行电平移位，因此用“反相气泡”指示电平移位器205的输出，以指示它是对slp_nret_n控制信号的补码进行电平移位，而不是对slp_nret_n控制信号本身进行电平移位。
如果slp_nret_n控制信号被取消断言(由于其低电平有效具体实施而被充电到CX电源)，则或非门220的输出将被放电，而或非门225的输出将被充电到CX电源电压。因此，电平移位器205的输出信号235将被放电到地，这会使核心睡眠信号slp_core接地。因此，位单元阵列110被通电，同时slp_nret_n控制信号被取消断言。
在图3中示出了电源管理电路120的部分300，其用于响应于slp_nret_n控制信号并且还响应于slp_ret_n控制信号而生成slp_peri和slp_peri_CX信号。回想一下，如关于电源管理电路120的部分200所讨论的那样，响应于slp_nret_n控制信号而生成输出信号235。诸如与非门330之类的逻辑门使用DVS扫描控制信号来处理输出信号235，为了简洁起见，在本文中也表示为DVS_SLP信号。如本文将进一步解释的，电源管理电路120在DVS扫描期间断言DVS_SLP信号，使得所断言的slp_nret_n控制信号不会引起到存储器外围设备115的电源切断。本文在不丧失一般性的情况下假设DVS_SLP信号是低电平有效信号，使得在正常操作期间通过充电到MX电源电压而取消断言该信号。在正常(非DVS扫描)操作期间，与非门330因此充当反相器以使用输出信号235的反相版本来驱动与非门335。如本文将进一步解释的，与非门335将输出信号235的反相版本与有保留控制信号的睡眠模式(slp_ret_n)的电平移位版本(ls_slp_ret_n)进行与非运算。在无保留的睡眠模式期间，将ls_slp_ret_n信号充电到MX电源电压，使得与非门335充当反相器。因此，在无保留的睡眠模式期间，与非门335的输出信号340将等于输出信号235(DVS_SLP信号未被断言)。与非门330是第二逻辑门的示例，该第二逻辑门被配置为处理DVS扫描控制信号，以防止外围设备睡眠信号的断言。与非门335是第三逻辑门的示例，该第三逻辑门被配置为使用有保留控制信号的存储器电源域睡眠模式(例如，ls_slp_ret_n)来处理第二逻辑门的输出信号。
与非门345将输出信号340与slp_wl信号进行与非运算。如本文将进一步解释的，在睡眠模式期间将slp_wl信号断言到MX电源电压，而不管该睡眠模式是否有保留。因此，与非门345将在无保留的睡眠模式期间充当反相器，以将输出信号340反相为slp_peri信号的补码(slp_n_peri)。反相器350对补码信号slp_n_peri进行反相，以形成slp_peri信号。在无保留的睡眠模式期间，slp_peri信号将因此被断言到MX电源电压，以切断到存储器外围设备115的MX电源域部分的电源。
锁存电平移位器360将slp_peri信号从MX电源域电平移位到CX电源域。一对串联布置的反相器365和370缓冲电平移位器360的输出信号，以形成slp_peri_CX信号。在无保留的睡眠模式期间，slp_peri_CX信号将因此被断言到CX电源电压，以切断到存储器外围设备115的CX电源域部分的电源。因此，存储器外围设备115在无保留的睡眠模式期间被断电。
反相器310、或非门320和或非门315通过clamp_nor信号供电。在有保留的睡眠模式下，通过放电到地来断言有保留控制信号的睡眠模式(slp_ret_n)。反相器310对slp_ret_n控制信号进行反相以驱动或非门315，该或非门还接收clamp_mem信号。在CX电源域通电的情况下，或非门315因此充当反相器，以对来自反相器310的反相输出信号进行反相，从而再现slp_ret_n控制信号。另一或非门320将slp_ret_n控制信号与clamp_mem信号进行或非运算。在CX电源域保持通电的情况下，或非门320因此充当反相器，以对slp_ret_n控制信号进行反相，从而提供slp_ret_n控制信号的反相版本。锁存电平移位器305将slp_ret_n控制信号的反相版本从CX电源域电平移位到MX电源域(因此，用反相气泡指示电平移位器305的输出节点)。然后，电平移位器305的输出信号将在有保留的睡眠模式期间被断言到MX电源电压。或非门325将电平移位器305的输出信号与clamp_mem信号进行或非运算。在CX电源域保持通电的情况下，或非门325因此充当反相器，以将电平移位器305的输出信号反相为slp_ret_n控制信号的电平移位版本ls_slp_ret_n。
在正常操作期间(DVS扫描未被激活)，DVS_SLP信号被充电到MX电源，使得与非门330对输出信号235进行反相。由于输出信号235是slp_nret_n控制信号的电平移位和反相版本，因此输出信号235在有保留的睡眠模式期间被放电到地。然后，与非门330的输出信号将在有保留的睡眠模式期间被充电到MX电源电压。与非门330的输出信号的这种充电迫使与非门335充当反相器。因此，与非门335的输出信号340将在有保留的睡眠模式期间被充电到MX电源电压。如本文将进一步解释的，slp_wl控制信号在有保留的睡眠模式期间被断言，使得与非门345对输出信号340进行反相，以使与非门345的输出信号被放电到地。因此，slp_peri和slp_peri_CX信号两者均被充电，以在有保留的睡眠模式期间切断到存储器外围设备115的电源，类似于针对无保留的睡眠模式所讨论的。然而，位单元阵列110保持通电，因为slp_nret_n控制信号被取消断言(被充电到CX电源电压)，同时有保留的睡眠模式被激活。
如本文将进一步解释的，从SRAM 106的功能(非睡眠)操作模式转换到DVS扫描。在该功能模式期间，位单元阵列110和存储器外围设备115被通电，因此slp_nret_n控制信号和slp_ret_n控制信号被充电到CX电源电压。但是slp_nret_n控制信号随后在转换到DVS扫描期间被放电。由于slp_nret_n控制信号被放电，因此输出信号235被充电到MX电源。通过在从功能模式到DVS扫描的转换中放电到地来断言DVS_SLP信号。通过在输出信号235被断言时放电到地来断言DVS_SLP信号迫使与非门330的输出信号被充电到MX电源电压。在DVS扫描期间，slp_ret_n控制信号的电平移位版本ls_slp_ret_n也被充电到MX电源。因此，与非门345的输出信号340将在DVS扫描期间被放电到地，这迫使与非门335的输出被断言到MX电源电压。因此，slp_peri和slp_peri_CX信号将通过在DVS扫描期间接地而被取消断言，以便保持存储器外围设备115通电，而不管slp_nret_n控制信号的断言。这在限制复杂性方面是非常有利的，因为DVS扫描可以在不需要返工或修改通过slp_nret_n和slp_ret_n控制信号来控制睡眠模式的情况下工作。
在图4中示出了电源管理电路120的部分400，其用于生成DVS扫描控制信号(DVS_SLP)和slp_wl信号。在生成DVS_SLP信号方面，诸如集成电路100之类的集成电路通常将包括多个异步控制引脚或端子(诸如端子140(如图1所示))，使得集成电路100可以根据用户的需要来配置。因此，响应于由外部DVS测试器(未示出)通过端子140控制的异步控制(ACC)信号而断言DVS_SLP信号是方便的。在部分400中，外部DVS测试器使用三个一位异步控制信号来生成ACC信号。因此，ACC信号的宽度是三位，但是应当理解，在替代具体实施中可以使用其他位宽。与非门430对ACC控制信号位进行与非运算。因此，与非门430的输出信号将响应于ACC控制信号位到CX电源电压的断言而放电。或非门425将低电平有效扫描控制信号scan_n和与非门430的输出信号进行或非运算。以这种方式，防止在非DVS扫描操作模式期间对ACC信号的断言激活DVS扫描。或非门425的输出信号将响应于外部DVS测试器对ACC控制信号的断言而被断言到CX电源电压，因为scan_n信号将被放电。反相器420对或非门425的输出信号进行反相。因此，反相器420的输出信号将响应于ACC和scan_n信号的断言而被放电到地。或非门410将反相器420的输出信号与clamp_mem信号进行或非运算(下面的讨论假设由于CX电源域最初被通电，clamp_mem信号被放电)。因此，或非门410的输出信号将响应于ACC控制信号的断言而被断言到CX电源，以触发DVS扫描。或非门415将clamp_mem信号与或非门425的输出信号进行或非运算。因此，或非门415的输出信号将响应于在DVS扫描期间对ACC控制信号的断言而被放电到地。与非门430、或非门425、反相器420、或非门415和或非门410均通过clamp_nor信号供电，因此只要clamp_mem信号被取消断言就会被通电。
锁存电平移位器405将或非门410的输出信号从CX电源域电平移位到MX电源域。因此，电平移位器405的输出信号将响应于ACC控制信号和scan_n信号的断言而被断言到MX电源电压。与非门460将电平移位器405的输出信号与反相器450的输出信号进行与非运算，以形成DVS扫描控制信号DVS_SLP。反相器455对反相器450的输出信号进行反相，以形成slp_wl信号。因此，在SRAM 106工作时，反相器450的输出信号被断言到MX电源电压，这使得与非门460充当反相器。因此，与非门460将响应于ACC控制信号的断言而将DVS_SLP信号放电到地，同时scan_n信号被断言。电平移位器405在本文中还可以表示为第一电平移位器。电平移位器405的输出信号在本文中还可以表示为存储器电源域控制信号。与非门460是第一逻辑门的示例，该第一逻辑门被配置为处理存储器电源域控制信号，以断言DVS_SLP信号。电平移位器305在本文中还可以表示为第二电平移位器。
在从断电状态上电时，SRAM 106可以被编程为在无保留的睡眠模式下上电。slp_nret_n控制信号随后在SRAM 106上电期间被充电，以使SRAM 106转换到功能操作模式。然而，应当注意，ACC信号和scan_n信号是CX电源域信号。由于CX电源域在存储器上电期间最初是不稳定的，因此有可能在slp_nret_n控制信号和scan_n信号仍被放电的同时断言ACC控制信号。ACC控制信号的无意断言随后可能会导致DVS_SLP信号的无意断言。DVS_SLP信号的无意断言随后可能会在对slp_nret_n控制信号进行充电之前，触发存储器外围设备115的通电。因此，在从DVS_SLP信号的无意断言到slp_nret_n控制信号的有意充电的延迟期间，存储器外围设备115可能会增加泄漏。为了防止存储器外围设备115通电，直到slp_nret_n控制信号在SRAM 106的上电期间被充电，DVS_SLP信号的断言由时钟信号(clk)选通。因此，DVS_SLP信号可以仅在时钟信号的触发时钟沿(例如，上升沿)之后被断言。
为了执行该时钟选通，部分400包括诸如由一对交叉耦合的与非门440和435形成的置位复位锁存器465。连接到NMOS晶体管M2的漏极(也连接到PMOS晶体管P7的漏极)的PMOS晶体管P6的漏极充当到与非门435的输入节点。反相器445对来自电源管理电路120的部分300的输出信号340进行反相，以驱动锁存器465中的与非门440。晶体管M2的源极通过NMOS晶体管M1耦合到地。补码信号slp_n_peri驱动晶体管M1和P7的栅极。在SRAM 106的功能模式期间，slp_wl信号被放电到地，并且补码信号slp_n_peri被充电到MX电源电压。在从功能模式转换到DVS扫描时，晶体管M1将因此导通，而晶体管P7将关断。
在SRAM 106的上电期间，slp_wl信号最初可以被充电到MX电源电压。因此，来自反相器450的输出信号被放电到地。反相器450的输出信号驱动PMOS晶体管P8的栅极和PMOS晶体管P9的栅极。晶体管P8和P9的源极耦合到用于MX电源电压的节点。晶体管P8的漏极耦合到晶体管P6的源极。类似地，晶体管P9的漏极耦合到晶体管P7的源极。在slp_wl控制信号被充电的情况下，晶体管P8及P9因此导通。由于时钟信号驱动串联耦合的晶体管P6和M2的栅极，因此晶体管P6和M2充当反相器，同时晶体管P8和M1导通。在时钟信号循环之前，时钟信号将被放电，使得晶体管P6导通，以将到与非门435的输入信号充电到MX电源电压。由于反相器450的输出信号被放电，因此与非门440的输出信号被充电到MX电源电压。因此，与非门435的输出信号被放电，同时在SRAM 106的上电期间时钟信号是低电平信号。与非门435的该放电输出信号迫使与非门440的输出信号被充电到MX电源，而不管DVS_SLP信号是否通过放电而被断言。因此，slp_wl信号将在时钟信号循环之前保持充电。
在时钟信号的上升沿(时钟信号从地转换到MX电源电压)，晶体管P6的漏极被放电到地。这使得与非门435的输出信号被充电到MX电源电压。与非门435的输出信号的充电又使与非门440充当反相器。如前所述，在DVS扫描控制信号DVS_SLP被充电的同时对slp_nret_n控制信号进行充电，使得输出信号340被放电，继而使得反相器445的输出信号被充电到MX电源电压。因此，当slp_nret_n控制信号被充电时，与非门440的输出信号将在时钟信号的上升沿被放电，这使得反相器450的输出信号被充电到MX电源电压，并且使得slp_wl信号被放电。将反相器450的输出信号充电到MX电源电压随后使得与非门460充当反相器，从而可以对DVS_SLP信号进行放电。由于DVS_SLP信号直到时钟的上升沿(以及slp_nret_n控制信号的充电)才能被放电，因此通过DVS_SLP信号的时钟选通解决了在slp_nret_n控制信号的后续有意充电之前，由于ACC控制信号的无意断言而导致的存储器外围设备115的潜在泄漏。
现在将参照图5的流程图来讨论被配置用于改进的DVS扫描的存储器的操作方法。该方法包括操作500：响应于无保留控制信号的睡眠模式的断言而使存储器中的位单元阵列和存储器外围设备断电，同时不断言动态电压应力扫描控制信号。操作500的一个示例如下：在无保留的睡眠模式期间断言slp_core、slp_peri_CX和slp_peri控制信号，以使位单元阵列110和存储器外围设备115断电。DVS_SLP信号是动态电压应力扫描信号的示例。
该方法还包括操作505：响应于无保留控制信号的睡眠模式和动态电压应力扫描控制信号两者的断言而使存储器中的位单元阵列断电，同时使存储器外围设备通电。操作505的一个示例如下：在DVS扫描期间仅断言slp_core控制信号，以使位单元阵列110断电，同时使存储器外围设备115通电。
最后，该方法包括操作510：在无保留控制信号的睡眠模式和动态电压应力扫描控制信号两者的断言之后，对存储器外围设备执行动态电压应力扫描，同时使存储器外围设备通电并使位单元阵列断电。操作510的一个示例如下：由外部DVS测试器对存储器外围设备115进行DVS扫描。
如本文所公开的被配置用于改进的DVS扫描的存储器可以结合到各种电子系统中。例如，如图6所示，蜂窝电话600、膝上型计算机605和平板PC 610都可以包括根据本公开的被配置用于改进的DVS扫描的存储器。诸如音乐播放器、视频播放器、通信设备和个人计算机的其他示例性电子系统也可配置有根据本公开构造的存储器。
现在将在以下一系列示例性条款中概述本公开的一些方面：
条款1.一种存储器，所述存储器包括：
位单元阵列；
位单元阵列磁头开关，所述位单元阵列磁头开关耦合在所述位单元阵列与用于存储器电源电压的节点之间；
存储器外围设备，所述存储器外围设备包括存储器电源域部分；
存储器外围设备磁头开关，所述存储器外围设备磁头开关耦合在所述存储器电源域部分与用于所述存储器电源电压的所述节点之间；
和
电源管理电路，所述电源管理电路被配置为在所述存储器处于无保留的睡眠模式期间关断所述位单元阵列磁头开关和所述存储器外围设备磁头开关以使所述位单元阵列和所述存储器电源域部分断电，所述电源管理电路被进一步配置为在所述存储器的扫描期间仅关断所述位单元阵列磁头开关以使所述位单元阵列断电并维持所述存储器电源域部分的通电。
条款2.根据条款1所述的存储器，其中所述位单元阵列磁头开关被配置为响应于睡眠核心信号的断言而关断，并且所述存储器外围设备磁头开关被配置为响应于外围设备睡眠信号的断言而关断，并且其中所述电源管理电路被进一步配置为响应于在所述存储器处于无保留的所述睡眠模式期间对无保留控制信号的睡眠模式的断言而断言所述睡眠核心信号和所述外围设备睡眠信号两者，
所述电源管理电路被进一步配置为在所述存储器的所述扫描期间响应于无保留控制信号的所述睡眠模式的断言而断言所述睡眠核心信号，同时不断言所述外围设备睡眠信号。
条款3.根据条款2所述的存储器，其中所述电源管理电路还包括：
第一电平移位器，所述第一电平移位器被配置为将核心电源域控制信号电平移位为存储器电源域控制信号；和
第一逻辑门，所述第一逻辑门被配置为处理所述存储器电源域控制信号以断言DVS扫描控制信号，其中所述电源管理电路被进一步配置为响应所述DVS扫描控制信号的断言，以防止所述外围设备睡眠信号的断言。
条款4.根据条款3所述的存储器，其中所述电源管理电路还包括：
第二逻辑门，所述第二逻辑门被配置为处理所述DVS扫描控制信号，以防止所述外围设备睡眠信号的所述断言。
条款5.根据条款2所述的存储器，其中所述存储器外围设备还包括核心电源域部分，所述存储器还包括：
核心电源域磁头开关，所述核心电源域磁头开关耦合在所述核心电源域部分与用于所述存储器电源电压的所述节点之间，所述核心电源域磁头开关被配置为响应于核心电源域外围设备睡眠信号的断言而关断以使所述核心电源域部分断电，其中所述电源管理电路被进一步配置为响应于无保留控制信号的所述睡眠模式的所述断言而断言所述核心电源域外围设备睡眠信号，同时不断言所述DVS扫描控制信号；
所述电源管理电路被进一步配置为响应于无保留控制信号的所述睡眠模式的所述断言而不断言所述核心电源域外围设备睡眠信号，同时断言所述DVS扫描控制信号。
条款6.根据条款3至4中任一项所述的存储器，其中所述电源管理电路还包括：
第二电平移位器，所述第二电平移位器被配置为将无保留控制信号的所述睡眠模式电平移位为存储器电源域信号，并且其中所述第二逻辑门被配置为使用所述存储器电源域信号来处理所述DVS扫描控制信号，以防止所述外围设备睡眠信号的所述断言。
条款7.根据条款4至5中任一项所述的存储器，其中所述电源管理电路被进一步配置为响应于有保留控制信号的睡眠模式的断言而断言所述外围设备睡眠信号，同时不断言所述睡眠核心信号。
条款8.根据条款7所述的存储器，其中所述电源管理电路还包括：
第二电平移位器，所述第二电平移位器被配置为将有保留控制信号的所述睡眠模式电平移位为有保留控制信号的存储器电源域睡眠模式；和
第三逻辑门，所述第三逻辑门被配置为使用有保留控制信号的所述存储器电源域睡眠模式来处理所述第二逻辑门的输出。
条款9.根据条款4至8中任一项所述的存储器，其中所述电源管理电路还包括：
锁存器，所述锁存器被配置为在时钟信号尚未循环时防止所述DVS扫描控制信号的所述断言，所述锁存器被进一步配置为响应于所述时钟信号的上升沿而准许所述DVS扫描控制信号的所述断言。
条款10.根据条款9所述的存储器，其中所述锁存器包括一对交叉耦合的与非门。
条款11.根据条款10所述的存储器，其中所述电源管理电路还包括反相器，所述反相器被配置为使所述时钟信号反相以驱动到所述一对交叉耦合的与非门中的第一与非门的输入。
条款12.根据条款1至11中任一项所述的存储器，其中所述位单元阵列磁头开关和所述存储器电源域磁头开关各自包括至少一个p型金属氧化物半导体(PMOS)晶体管。
条款13.一种用于存储器的操作方法，所述方法包括：
响应于无保留控制信号的睡眠模式的断言而使所述存储器中的位单元阵列和存储器外围设备断电，同时不断言动态电压应力扫描控制
信号；
响应于无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的断言而使所述存储器中的所述位单元阵列断电，同时
使所述存储器外围设备通电；以及
在无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的所述断言之后，对所述存储器外围设备执行动态电压应力扫描，同时使所述存储器外围设备通电并使所述位单元阵列断电。
条款14.根据条款13所述的方法，所述方法还包括：
将核心电源域控制信号电平移位为存储器电源域控制信号；以及响应于所述存储器电源域控制信号的断言而断言所述动态电压应力扫描控制信号。
条款15.根据条款14所述的方法，所述方法还包括：
将所述动态电压应力扫描控制信号的所述断言选通为仅在时钟信号的断言之后发生。
条款16.根据条款13至15中任一项所述的方法，其中使所述存储器外围设备断电包括使存储器电源域部分和核心电源域部分断电。
条款17.根据条款13至16中任一项所述的方法，所述方法还包括：
响应于无保留控制信号的所述睡眠模式的所述断言而使字线驱动器断电，同时不断言所述动态电压应力扫描控制信号。
条款18.根据条款17所述的方法，所述方法还包括：
响应于无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的所述断言而维持所述字线驱动器的通电。
条款19.一种存储器，所述存储器包括：
存储器外围设备，所述存储器外围设备包括存储器电源域部分；
外围设备磁头开关，所述外围设备磁头开关耦合在用于存储器电
源电压的节点与所述存储器电源域部分之间；和
电源管理电路，所述电源管理电路包括第一逻辑门，所述第一逻辑门被配置为响应于核心电源域控制信号的断言而断言动态电压应力扫描控制信号，其中所述电源管理电路被配置为响应于无保留控制信号的睡眠模式的断言而关断所述外围设备磁头开关，同时取消断言所述动态电压应力扫描控制信号，并且其中所述电源管理电路被进一步配置为响应于无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的断言而保持所述外围设备磁头开关接通。
条款20.根据条款19所述的存储器，其中所述存储器包括在集成电路中，所述集成电路包括多个端子，所述多个端子被配置为接收所述核心电源域控制信号，所述电源管理电路还包括：
第一电平移位器，所述第一电平移位器被配置为将所述核心电源域控制信号电平移位为存储器电源域控制信号，其中所述第一逻辑门被进一步配置为响应于所述存储器电源域控制信号的断言而断言所述动态电压应力扫描控制信号。
条款21.根据条款19所述的存储器，其中所述电源管理电路还包括第二逻辑门，所述第二逻辑门被配置为处理所述动态电压应力扫描控制信号，以防止响应于所述动态电压应力扫描控制信号的所述断言而关断所述外围设备磁头开关。
条款22.根据条款19所述的存储器，其中所述电源管理电路被进一步配置为响应于有保留控制信号的睡眠模式的断言而关断所述外围设备磁头开关。
条款23.根据条款19至22中任一项所述的存储器，其中所述存储器包括在蜂窝电话中。
如本领域技术人员到目前为止将理解的并且取决于手头的特定应用，在不脱离本公开的范围的情况下，可以对本公开的材料、装置、配置和设备使用方法进行许多修改、替换和变化。有鉴于此，本公开的范围不应当被限定于本文所例示和描述的特定具体实施(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (23)

1.一种存储器，所述存储器包括：
位单元阵列；
位单元阵列磁头开关，所述位单元阵列磁头开关耦合在所述位单元阵列与用于存储器电源电压的节点之间；
存储器外围设备，所述存储器外围设备包括存储器电源域部分；
存储器外围设备磁头开关，所述存储器外围设备磁头开关耦合在所述存储器电源域部分与用于所述存储器电源电压的所述节点之间；和
电源管理电路，所述电源管理电路被配置为在所述存储器处于无保留的睡眠模式期间关断所述位单元阵列磁头开关和所述存储器外围设备磁头开关以使所述位单元阵列和所述存储器电源域部分断电，所述电源管理电路被进一步配置为在所述存储器的扫描期间仅关断所述位单元阵列磁头开关以使所述位单元阵列断电并维持所述存储器电源域部分的通电。
2.根据权利要求1所述的存储器，其中所述位单元阵列磁头开关被配置为响应于睡眠核心信号的断言而关断，并且所述存储器外围设备磁头开关被配置为响应于外围设备睡眠信号的断言而关断，并且其中所述电源管理电路被进一步配置为响应于在所述存储器处于无保留的所述睡眠模式期间对无保留控制信号的睡眠模式的断言而断言所述睡眠核心信号和所述外围设备睡眠信号两者，
所述电源管理电路被进一步配置为在所述存储器的所述扫描期间响应于无保留控制信号的所述睡眠模式的断言而断言所述睡眠核心信号，同时不断言所述外围设备睡眠信号。
3.根据权利要求2所述的存储器，其中所述电源管理电路还包括：
第一电平移位器，所述第一电平移位器被配置为将核心电源域控制信号电平移位为存储器电源域控制信号；和
第一逻辑门，所述第一逻辑门被配置为处理所述存储器电源域控制信号以断言动态电压应力(DVS)扫描控制信号，其中所述电源管理电路被进一步配置为响应所述DVS扫描控制信号的断言，以防止所述外围设备睡眠信号的断言。
4.根据权利要求3所述的存储器，其中所述电源管理电路还包括：
第二逻辑门，所述第二逻辑门被配置为处理所述DVS扫描控制信号，以防止所述外围设备睡眠信号的所述断言。
5.根据权利要求3所述的存储器，其中所述存储器外围设备还包括核心电源域部分，所述存储器还包括：
核心电源域磁头开关，所述核心电源域磁头开关耦合在所述核心电源域部分与用于所述存储器电源电压的所述节点之间，所述核心电源域磁头开关被配置为响应于核心电源域外围设备睡眠信号的断言而关断以使所述核心电源域部分断电，其中所述电源管理电路被进一步配置为响应于无保留控制信号的所述睡眠模式的所述断言而断言所述核心电源域外围设备睡眠信号，同时不断言所述DVS扫描控制信号；所述电源管理电路被进一步配置为响应于无保留控制信号的所述睡眠模式的所述断言而不断言所述核心电源域外围设备睡眠信号，同时断言所述DVS扫描控制信号。
6.根据权利要求4所述的存储器，其中所述电源管理电路还包括：
第二电平移位器，所述第二电平移位器被配置为将无保留控制信号的所述睡眠模式电平移位为存储器电源域信号，并且其中所述第二逻辑门被配置为使用所述存储器电源域信号来处理所述DVS扫描控制信号，以防止所述外围设备睡眠信号的所述断言。
7.根据权利要求4所述的存储器，其中所述电源管理电路被进一步配置为响应于有保留控制信号的睡眠模式的断言而断言所述外围设备睡眠信号，同时不断言所述睡眠核心信号。
8.根据权利要求7所述的存储器，其中所述电源管理电路还包括：
第二电平移位器，所述第二电平移位器被配置为将有保留控制信号的所述睡眠模式电平移位为有保留控制信号的存储器电源域睡眠模式；和
第三逻辑门，所述第三逻辑门被配置为使用有保留控制信号的所述存储器电源域睡眠模式来处理所述第二逻辑门的输出信号。
9.根据权利要求4所述的存储器，其中所述电源管理电路还包括：
锁存器，所述锁存器被配置为在时钟信号尚未循环时防止所述DVS扫描控制信号的所述断言，所述锁存器被进一步配置为响应于所述时钟信号的上升沿而准许所述DVS扫描控制信号的所述断言。
10.根据权利要求9所述的存储器，其中所述锁存器包括一对交叉耦合的与非门。
11.根据权利要求10所述的存储器，其中所述电源管理电路还包括反相器，所述反相器被配置为使所述时钟信号反相以驱动到所述一对交叉耦合的与非门中的第一与非门的输入。
12.根据权利要求1所述的存储器，其中所述位单元阵列磁头开关和所述存储器外围设备磁头开关各自包括至少一个p型金属氧化物半导体(PMOS)晶体管。
13.一种用于存储器的操作方法，所述方法包括：
响应于无保留控制信号的睡眠模式的断言而使所述存储器中的位单元阵列和存储器外围设备断电，同时不断言动态电压应力扫描控制信号；
响应于无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的断言而使所述存储器中的所述位单元阵列断电，同时使所述存储器外围设备通电；以及
在无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的所述断言之后，对所述存储器外围设备执行动态电压应力扫描，同时使所述存储器外围设备通电并使所述位单元阵列断电。
14.根据权利要求13所述的方法，所述方法还包括：
将核心电源域控制信号电平移位为存储器电源域控制信号；以及
响应于所述存储器电源域控制信号的断言而断言所述动态电压应力扫描控制信号。
15.根据权利要求14所述的方法，所述方法还包括：
将所述动态电压应力扫描控制信号的所述断言选通为仅在时钟信号的断言之后发生。
16.根据权利要求13所述的方法，其中使所述存储器外围设备断电包括使存储器电源域部分和核心电源域部分断电。
17.根据权利要求13所述的方法，所述方法还包括：
响应于无保留控制信号的所述睡眠模式的所述断言而使字线驱动器断电，同时不断言所述动态电压应力扫描控制信号。
18.根据权利要求17所述的方法，所述方法还包括：
响应于无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的所述断言而维持所述字线驱动器的通电。
19.一种存储器，所述存储器包括：
存储器外围设备，所述存储器外围设备包括存储器电源域部分；
外围设备磁头开关，所述外围设备磁头开关耦合在用于存储器电源电压的节点与所述存储器电源域部分之间；和
电源管理电路，所述电源管理电路包括第一逻辑门，所述第一逻辑门被配置为响应于核心电源域控制信号的断言而断言动态电压应力扫描控制信号，其中所述电源管理电路被配置为响应于无保留控制信号的睡眠模式的断言而关断所述外围设备磁头开关，同时取消断言所述动态电压应力扫描控制信号，并且其中所述电源管理电路被进一步配置为响应于无保留控制信号的所述睡眠模式和所述动态电压应力扫描控制信号两者的断言而保持所述外围设备磁头开关接通。
20.根据权利要求19所述的存储器，其中所述存储器包括在集成电路中，所述集成电路包括多个端子，所述多个端子被配置为接收所述核心电源域控制信号，所述电源管理电路还包括：
第一电平移位器，所述第一电平移位器被配置为将所述核心电源域控制信号电平移位为存储器电源域控制信号，其中所述第一逻辑门被进一步配置为响应于所述存储器电源域控制信号的断言而断言所述动态电压应力扫描控制信号。
21.根据权利要求19所述的存储器，其中所述电源管理电路还包括第二逻辑门，所述第二逻辑门被配置为处理所述动态电压应力扫描控制信号，以防止响应于所述动态电压应力扫描控制信号的所述断言而关断所述外围设备磁头开关。
22.根据权利要求19所述的存储器，其中所述电源管理电路被进一步配置为响应于有保留控制信号的睡眠模式的断言而关断所述外围设备磁头开关。
23.根据权利要求19所述的存储器，其中所述存储器包括在蜂窝电话中。
CN202280070503.9A 2021-11-02 2022-10-11 具有由异步输入控制的高效动态电压应力扫描的存储器 Pending CN118140268A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/517,386 US11837313B2 (en) 2021-11-02 2021-11-02 Memory with efficient DVS controlled by asynchronous inputs
US17/517,386 2021-11-02
PCT/US2022/046341 WO2023080996A1 (en) 2021-11-02 2022-10-11 Memory with efficient dynamic voltage stress scan controlled by asynchronous inputs

Publications (1)

Publication Number Publication Date
CN118140268A true CN118140268A (zh) 2024-06-04

Family

ID=84332198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280070503.9A Pending CN118140268A (zh) 2021-11-02 2022-10-11 具有由异步输入控制的高效动态电压应力扫描的存储器

Country Status (7)

Country Link
US (1) US11837313B2 (zh)
EP (1) EP4427223A1 (zh)
JP (1) JP7557660B1 (zh)
KR (1) KR102717555B1 (zh)
CN (1) CN118140268A (zh)
TW (1) TW202326722A (zh)
WO (1) WO2023080996A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014099B1 (ko) 1992-06-12 1995-11-21 가부시기가이샤 도시바 반도체 기억장치
US7073107B2 (en) 2003-02-28 2006-07-04 Lsi Logic Corporation Adaptive defect based testing
US8237462B2 (en) 2009-08-11 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer-level testing of integrated circuits
US8045401B2 (en) 2009-09-18 2011-10-25 Arm Limited Supporting scan functions within memories
US8451039B2 (en) * 2011-05-13 2013-05-28 Arm Limited Apparatus for storing a data value in a retention mode
KR102088808B1 (ko) * 2013-04-19 2020-03-13 삼성전자주식회사 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법
US20150089250A1 (en) * 2013-09-25 2015-03-26 Apple Inc. Contention Prevention for Sequenced Power Up of Electronic Systems
US9378779B2 (en) * 2014-07-11 2016-06-28 Stmicroelectronics International N.V. System and method for automatic detection of power up for a dual-rail circuit
CN105575438B (zh) * 2014-10-16 2020-11-06 恩智浦美国有限公司 用于测试存储器的方法及装置
US20180005663A1 (en) * 2016-06-29 2018-01-04 Qualcomm Incorporated Method and apparatus for dynamic mode memory testing
US9947419B1 (en) * 2017-03-28 2018-04-17 Qualcomm Incorporated Apparatus and method for implementing design for testability (DFT) for bitline drivers of memory circuits
US10431278B2 (en) 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US11448692B2 (en) 2018-08-16 2022-09-20 Taiwann Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing
US10446196B1 (en) 2018-10-18 2019-10-15 Qualcomm Incorporated Flexible power sequencing for dual-power memory

Also Published As

Publication number Publication date
EP4427223A1 (en) 2024-09-11
KR20240049399A (ko) 2024-04-16
JP7557660B1 (ja) 2024-09-27
TW202326722A (zh) 2023-07-01
WO2023080996A1 (en) 2023-05-11
US20230139283A1 (en) 2023-05-04
KR102717555B1 (ko) 2024-10-15
US11837313B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
EP2362398B1 (en) SRAM with different supply voltages for memory cells and access logic circuitry
US7652504B2 (en) Low latency, power-down safe level shifter
US7583121B2 (en) Flip-flop having logic state retention during a power down mode and method therefor
US7982514B2 (en) State-retentive master-slave flip flop to reduce standby leakage current
US7994820B2 (en) Level shifter with embedded logic and low minimum voltage
TWI499208B (zh) 狀態保持功率閘控鎖存器及其方法
US8059482B2 (en) Memory using multiple supply voltages
US11133039B2 (en) Power switch control in a memory device
CN112889111A (zh) 用于双功率存储器的柔性功率序列化
TWI740757B (zh) 半導體裝置
JP7557660B1 (ja) 非同期入力によって制御される効率的な動的電圧ストレススキャンを伴うメモリ
JP2024538221A (ja) 非同期入力によって制御される効率的な動的電圧ストレススキャンを伴うメモリ
JPH09311165A (ja) 同期型テストモード初期化
US12072750B2 (en) Power management circuit, system-on-chip device, and method of power management
US20240361819A1 (en) Power management circuit, system-on-chip device, and method of power management
US7336542B2 (en) Nonvolatile latch
CN111048132B (zh) 电源开关控制电路、存储器器件和控制电源开关的方法
US20030075716A1 (en) Semiconductor device with high speed switching of test modes
US20120002498A1 (en) Nonvolatile memory, data processing apparatus, and microcomputer application system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination