CN111048132B - 电源开关控制电路、存储器器件和控制电源开关的方法 - Google Patents

电源开关控制电路、存储器器件和控制电源开关的方法 Download PDF

Info

Publication number
CN111048132B
CN111048132B CN201910963803.XA CN201910963803A CN111048132B CN 111048132 B CN111048132 B CN 111048132B CN 201910963803 A CN201910963803 A CN 201910963803A CN 111048132 B CN111048132 B CN 111048132B
Authority
CN
China
Prior art keywords
signal
output
gate
input
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910963803.XA
Other languages
English (en)
Other versions
CN111048132A (zh
Inventor
杨皓义
李政宏
杨振麟
许育豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/594,779 external-priority patent/US11133039B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111048132A publication Critical patent/CN111048132A/zh
Application granted granted Critical
Publication of CN111048132B publication Critical patent/CN111048132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

电源开关控制电路包括配置为向存储器阵列供电的电源轨。第一头部开关将电源轨耦合到与第一电源域对应的第一电源。第二头部开关将电源轨耦合到与第二电源域对应的第二电源。控制电路配置为接收选择信号和关闭信号，并且响应于选择信号和关闭信号向第一头部开关和第二头部开关输出控制信号以选择性地将第一头部开关和第二头部开关分别耦合到第一电源和第二电源。控制电路配置为响应于关闭信号并且不考虑选择信号，将控制信号输出到第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。本发明的实施例还涉及存储器器件和控制电源开关的方法。

Description

电源开关控制电路、存储器器件和控制电源开关的方法
技术领域
本发明的实施例涉及电源开关控制电路、存储器器件和控制电源开关的方法。
背景技术
一些已知的存储器器件(例如静态随机存取存储器(SRAM)器件)包括电源开关控制设计。典型的SRAM存储器器件具有存储器单元的阵列。每个存储器单元使用连接在较高参考电位和较低参考电位(通常为接地)之间的六个晶体管，使得两个存储节点之一可以被要存储的信息占据，其中互补信息存储在另一个存储节点上。一些SRAM布置在低压域中操作存储器逻辑，而存储器阵列在高压域中操作。此外，可以采用各种技术来减小功耗。例如，在睡眠或关闭模式期间可以关闭存储器器件的一部分。如果不仔细控制开关过程，可能会出现问题。例如，如果电源在一段时间内(特别是在多个开关周期之后)一起短路，则可能会对头部开关施加压力。此外，当仅关闭内部头部开关时，头部开关之间的直流(DC)泄漏会在关闭模式下导致较大的关闭泄漏。
发明内容
本发明的实施例提供了一种电源开关控制电路，包括：电源轨，配置为向存储器阵列供电；第一头部开关，用于将电源轨耦合到与第一电源域对应的第一电源；第二头部开关，用于将电源轨耦合到与第二电源域对应的第二电源；控制电路，配置为接收选择信号和关闭信号，并且响应于选择信号和关闭信号向第一头部开关和第二头部开关输出控制信号以选择性地将第一头部开关和第二头部开关分别耦合到第一电源和第二电源；并且其中，控制电路配置为响应于关闭信号并且不考虑选择信号，将控制信号输出到第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。
本发明的另一实施例提供了一种存储器器件，包括：位单元阵列，配置为在第一电源域或第二电源域中工作；字线驱动器，耦合到位单元阵列；输入/输出电路，耦合到位单元阵列；电源轨，耦合到位单元阵列；第一头部开关，用于将电源轨耦合到与第一电源域对应的第一电源；第二头部开关，用于将电源轨耦合到与第二电源域对应的第二电源；控制电路，配置为接收选择信号和关闭信号，控制电路包括：第一锁存电路，配置为响应于选择信号和关闭信号而将控制信号输出至第一头部开关和第二头部开关，以选择性地将第一头部开关和第二头部开关分别耦合至第一电源和第二电源；以第二锁存电路，接收第一控制信号和第二，并且配置为响应于关闭信号而锁存选择信号。本发明的又一实施例提供了一种控制电源开关的方法，包括：接收处于第一电压电平的电源域选择信号；将选择信号电平移位至更高的电压电平；在功能时段期间，响应于选择信号，将处于更高的电压电平的控制信号输出到第一头部开关和第二头部开关，以选择性地将存储器阵列分别耦合到第一电源和第二电源；在关闭时段期间，将处于更高的电压电平的控制信号输出到第一头部开关和第二头部开关，以将存储器阵列与第一电源和第二电源断开；以及在功能时段期间，锁存第一控制信号和第二控制信号。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的示出存储器器件的示例的框图。
图2是根据一些实施例的示出图1的存储器器件的电源开关控制电路的示例的电路图。
图3是根据一些实施例的示出图4的电路的波形的时序图。
图4是根据一些实施例的示出图2的电源开关控制电路的第一锁存电路的电路图。
图5是根据一些实施例的示出图2的电源开关控制电路的第二锁存电路的电路图。
图6是根据一些实施例的示出图7的电路的波形的时序图。
图7是根据一些实施例的示出图2的电源开关控制电路的第一锁存电路的另一示例的电路图。
图8是根据一些实施例的示出图9的电路的波形的时序图。
图9是根据一些实施例的示出图8的电源开关控制电路的第一锁存电路的另一示例的电路图。
图10是根据一些实施例的示出图2的电源开关控制电路的第一锁存电路的另一示例的电路图。
图11是根据一些实施例的示出方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
电子器件可以具有由两个不同的外部电源选择性地供电的部分。诸如但不限于静态随机存取存储器(SRAM)器件的存储器器件是这种电子器件的示例。
图1示出了根据一些实施例的示例电子器件，诸如SRAM存储器器件10。如图1所示，示例SRAM器件10至少包括输入/输出(IO)部分182、控制电路181、位单元阵列183、字线(WL)驱动器184和电源开关185。SRAM器件10可以包括图1中未示出的其他组件。在示例实施例中，SRAM器件10可以是集成电路(IC)芯片的一部分。
IO部分182和控制部分181都利用内部电压源VDD(即，在内部电源域VDD中)工作。位单元阵列183选择性地在第一或第二电源域中工作，第一电源域对应于第一电源电压VDD，第二电源域对应于第二电源电压VDDM。字线驱动器部分184提供驱动信号，并且可以被认为在第一和第二电源域VDD和VDDM中都工作。
沿着位单元阵列183的外周提供电源开关部分185，用于在VDD和VDDM之间切换。电源开关部分185包括电源开关控制电路100。在一些实施例中，电源开关控制电路100可以包括在控制部分181中。电源开关部分185还包括主电源开关186，该主电源开关186分布在整个存储器宏上。在一些实施例中，沿着位单元阵列183的整个外周包括主电源开关186的实例，并且主电源开关186包括例如第一实例186a、中间实例186b和最后实例186c以及位于186a和186b之间的实例与位于186b和186c之间的实例。
主电源开关186的每个实例都包括内部电源轨189。内部电源轨189通过PMOS头部开关164连接到VDD电源，并通过PMOS头部开关150连接到VDDM电源。VDD头部开关164响应于控制信号ON_GDB，该控制信号ON_GDB是从反相器188根据信号ON_GD提供的。信号ON_GD用于选择VDD。VDDM头部开关150响应于控制信号ON_GMB，该控制信号ON_GMB是从反相器187根据信号ON_GM提供的。信号ON_GM用于选择VDDM。信号ON_GD和ON_GM是开关控制信号，并提供给主电源开关186的每个实例。
在一些示例中，当电路加电时，许多晶体管同时导通。给电路加电也称为唤醒电路，因为例如从关闭或睡眠模式唤醒该电路以进行操作。当许多晶体管在唤醒期间导通时，大量电流流经该晶体管使用的相应电源节点，可能会导致电流峰值，称为唤醒峰值电流。将电路的唤醒峰值电流减小到设计规范内会增加电路的唤醒时间。例如，在一种方法中，唤醒电路包括一系列唤醒阶段。每个唤醒阶段都包括以链方式连接的PMOS开关。将唤醒信号顺序地馈送到每个PMOS开关，以按顺序方式逐个导通链接的PMOS开关。通过依次导通每个PMOS开关，减小了唤醒峰值电流。唤醒期间的开关操作产生的噪声可能会影响开关控制。
图2示出了根据本发明的方面的电源开关控制电路100的示例。如图2所示，虚线左侧的器件在第一电源域102中，而虚线右侧的器件在第三电源域104中。在所示的示例中，第一电源域102是配置为接收VDD电源电压的VDD域，并且第三电源域104是配置为接收较高的VMAX2电源电压的VMAX2电源域。换句话说，第三电源域(即，VMAX2电源电压)104用于使电源开关控制电路100工作。第一电源域(即，VDD电源电压)102和第二电源域(即，VDDM电源电压)用于使位单元阵列183工作。在一些实施例中，VMAX2电源电压可以高于VDDM电源电压。在一些实施例中，VMAX2电源电压可以等于VDDM电源电压。在一些实施例中，VMAX2电源电压可以低于VDDM电源电压。电源开关控制电路100配置为响应于导通信号AON_SELSRM_IN、就绪信号VDD_RDYB和关闭信号SD而控制VDD头部开关164和VDDM头部开关150。设置AON_SELSRM_IN信号以选择VDD或VDDM电源域，并且SD信号指示关闭模式。
通常，电源开关控制电路100配置为当器件10处于关闭模式(即SD＝1)时，关闭VDD头部开关164和VDDM头部开关150。此外，电路100配置为即使在诸如噪声的因素影响电路的控制信号的事件中，也将VDD头部开关164和VDDM头部开关150都锁存为关闭。例如，如上面结合图1所指出的，电源开关186可以分布在整个存储器宏上，导致用于控制各个电源开关的较长的控制信号线，诸如信号反馈线。这些长信号线可能会导致信号丢失，从而导致一些控制信号振荡。如将在下面进一步详细讨论的，一些公开的实施例可以通过使电源开关控制电路100更鲁棒并且更不易受各种信号波动的影响来解决诸如此类的问题。
通常，电源开关控制电路100包括两个锁存器等。第一或状态锁存器118在功能模式(即非关闭状态)期间促进“先断后通”功能，并且还防止当SD信号在唤醒期间转变时VDD和VDDM头部开关164、150同时导通。在内部VDD域102中，通过电平移位器112将第一关闭信号SD从内部VDD域102电平移位到较高的电压电平(诸如VMAX2域104)，生成第二关闭信号SD_VMAX2。信号SD_VMAX2被提供给反相器114，生成第二关闭信号条SDB_VMAX2。另一方面，在内部VDD域102中，导通信号AON_SELSRM_IN通过电平移位器116从内部VDD域102电平移位到VMAX2域104中的SEL_VMAX2信号。
电平移位器116的输出(即，信号SEL_VMAX2)被提供给状态锁存器118的置位输入120。电平移位器116的输出也提供给反相器136，并且反相器136的输出被提供给状态锁存器118的复位输入122。状态锁存器分别输出全局VDD和VDDM选择信号ON_GD和ON_GM。从状态锁存器118的第一输出128将ON_GM信号与信号SDB_VMAX2一起提供给NAND(与非)门138。NAND门138的输出被提供给包括反相器140、142、144、146的多个反相器，多个反相器生成到VDDM头部开关150的NAND门138的输出的延迟信号。在节点148处，反馈信号ON_GMB被提供回到状态锁存器118的第一反馈输入124。节点148处的信号ON_GMB还被提供给VDDM头部开关150的栅极。换句话说，NAND门138的输出的延迟信号被提供给VDDM头部开关150的栅极。在该示例中，VDDM头部开关150是PMOS晶体管。VDDM头部开关150的源极连接到电源VDDM，而VDDM头部开关150的漏极连接到内部电源轨189。如上所述，在一些实施例中，电源开关186分布在整个存储器宏上。因此，可以在存储器宏上分布多个VDDM头部开关150，并且可以将由反相器延迟的ON_GM控制信号顺序地提供给VDDM头部开关150以对其进行顺序控制。
在关闭时段期间，信号SD以及因此信号SD_VMAX2为逻辑高(1)，而信号SDB_VMAX2为逻辑低(0)。因此，在关闭时段期间，与状态锁存器118的输出的值无关，NAND门138的输出为逻辑高(1)。因此，提供给VDDM头部开关150的栅极的信号为逻辑高(1)。因此，在关闭时段期间，VDDM头部开关150总是关闭。
另一方面，ON_GD信号从状态锁存器118的第二输出130与信号SDB_VMAX2一起被提供给NAND门152。NAND门152的输出被提供给包括反相器154、156、158、160的多个反相器，多个反相器生成NAND门152的输出的延迟信号，该延迟信号用于控制VDD开关(例如，VDD头部开关164)。如上所述，在一些实施例中，电源开关186分布在整个存储器宏上。因此，多个VDD头部开关164可以分布在存储器宏上，并且可以将由反相器延迟的ON_GD控制信号顺序地提供给VDD头部开关164以对其进行顺序控制。
在节点162处，信号ON_GDB被反馈到状态锁存器118的第二反馈输入126。节点162处的信号ON_GDB也被提供给VDD头部开关164的栅极。NAND门152的输出的延迟信号被提供给VDD头部开关164的栅极。在该示例中，VDD头部开关164是PMOS晶体管。VDD头部开关164的源极连接到电源VDD，而VDD头部开关164的漏极连接到内部电源轨189。内部电源轨189用于向位单元阵列183供电。
在关闭时段期间，如上所述，信号SD_VMAX2为逻辑高(1)，而信号SDB_VMAX2为逻辑低(0)。因此，在关闭时段期间，与状态锁存器118的第二输出130的值无关，NAND门152的输出为逻辑高(1)。因此，提供给VDD头部开关164的栅极的信号为逻辑高(1)。因此，在关闭时段期间，VDD头部开关164总是关闭。结果，在关闭时段期间，电源开关控制电路100配置为使得VDDM头部开关150和VDD头部开关164均响应于SD信号而关闭，而与选择信号AON_SELSRM_IN无关。通过同时关闭头部开关150和164，可以减小头部开关150和164之间的DC泄漏。通过关闭头部开关150和164以及其他头部开关，减小了整体关闭泄漏。此外，节点162和148处的信号被反馈到反馈输入126和124，以将输入锁存到头部开关164、150，并确保这些头部开关在关闭模式期间保持关闭。
输出锁存器166具有四个输入：第一输入168；第二输入170；第三输入172；和第四输入174。信号ON_GMB从节点148反馈到输出锁存器166的第一输入168。信号ON_GDB从节点162反馈到输出锁存器166的第二输入170。状态锁存器118的输出132将ON_GD信号提供给输出锁存器166的第三输入172。状态锁存器118的第四输出134将ON_GM信号提供给输出锁存器166的第四输入174。信号AON_SELSRM_OUT为由输出锁存器166在输出锁存器166的输出176处生成的。应当注意，信号AON_SELSRM_OUT在内部VDD域102中。如将在下面进一步详细讨论的，输出锁存器166配置为使得在关闭期间，ON_GDB和ON_GMB信号的状态被锁存，以使头部开关164、150保持关闭，而在功能模式下，ON_GDB和ON_GMB控制输出锁存状态。
图3示出了根据一些示例的时序图。时序图200将在下面参考图4和图5进行公开。从图3的时序图可以看出，信号SD最初为逻辑低(0)。在时间t1 201，信号SD变为逻辑高(1)，这意味着电源开关控制电路100处于关闭时段。在时间t3 203，信号SD变为逻辑低(0)，这意味着电源开关控制电路100的关闭时段结束。在一个实施例中，不允许信号AON_SELSRM_IN在关闭时段(即从时间t1 201到时间t3 203)或关闭唤醒时段(即在时间t3 203之后的短时间)内切换。在图3的示例中，信号AON_SELSRAM_IN一直为逻辑低(0)，直到关闭时段结束之后的时间t5 205为止。信号AON_SELSRAM_IN在时间t5 205变为逻辑高(1)。当信号AON_SELSRAM_IN为逻辑低(0)(例如，在时间t5 205之前)时，信号ON_GDB被认为是逻辑低(0)(例如，在时间t2 202之前)，而信号ON_GMB被认为是逻辑高(1)(例如，在时间t6 206之前)，这表明VDD的选择和VDDM的取消选择，因为VDDM头部开关150关闭，而VDD头部开关164导通。当信号AON_SELSRAM_IN为逻辑高(1)时(例如，在时间t5 205之后)，则信号ON_GDB被认为是逻辑高(1)(例如，在时间t7 207之后)，而信号ON_GMB被认为是逻辑低(0)(例如，在时间t6206之后)，这指示VDDM的选择和VDD的取消选择，因为VDD头部开关164关闭，而VDDM头部开关150导通。
如上所述，在关闭时段期间(即，从时间t2 202到时间t4 204)，由于信号SD，VDDM头部开关150和VDD头部开关164均关闭。信号AON_SELSRM_OUT不响应于信号SD的切换。相反，信号AON_SELSRM_OUT在时间t8 208处延迟地响应于时间t5 205处的信号AON_SELSRM_IN的变化。另外，当信号ON-GDB在时间t4 204处变为逻辑低(0)时，信号ON_GMB在时间t6206之前保持逻辑高(1)。因此，在时间t3 203处的信号SD的下降不会触发两个域(即，VDD和VDDM)之间的电源短路。时序图200将在下面参考图4和图5进一步公开。
图4示出了图2的电源开关控制电路100的状态锁存器118的实施例。在该实施例中，电源开关控制电路100的状态锁存器118包括AND(与)门302、NOR(或非)门304、反相器306、AND门308、NOR门310和NOR门312。
交叉耦合的NOR门304和NOR门310用作SR锁存器。具体地，电平移位器116的输出(即，信号SEL_VMAX2)在状态锁存器118的置位输入120处被提供给NOR门304。AND门302的输出也被提供给NOR门304。NOR门304的输出提供给反相器306。状态锁存器118的第一输出128处的反相器306的输出是信号ON_GM。信号ON_GM进一步提供回到AND门302的输入。节点162处的信号ON_GDB提供给AND门302的另一输入(即状态锁存器118的第二反馈输入126)。
另一方面，反相器136的输出在状态锁存器118的复位输入122处被提供给NOR门310。AND门308的输出也被提供给NOR门310。NOR门310的输出和信号VDD_RDYB一起被提供给NOR门312。在状态锁存器118的第二输出130处的NOR门312的输出是信号ON_GD。信号ON_GD进一步提供回到AND门308的输入。节点148处的信号ON_GMB提供给AND门308的另一个输入(即状态锁存器118的第一反馈输入124)。
通过将来自节点162的ON_GDB信号反馈至AND门302和将来自节点148的ON_GMB信号反馈至AND门308来形成第一反馈环路178。因此，在第一环路178中，由状态环路118的上支路生成的用于VDD头部开关164的控制信号ON_GDB被反馈到状态环路118的下支路，下支路生成用于VDDM头部开关150的控制信号ON_GMB。此外，在第一环路178中，由状态环路118的下支路生成的用于VDDM头部开关150的控制信号ON_GMB被反馈到状态环路118的上支路，上支路生成用于VDD头部开关164的控制信号ON_GDB。
因此，当电源开关控制电路100处于功能模式(即SD＝0)时，第一环路178执行上述参考的先断后通功能，其中头部开关164、150不同时在功能模式下关闭。生成到交叉耦合的NOR门304、310的相应输入的AND门302、308防止锁存器同时输出用于ON-GMB和ON_GDB控制信号的逻辑高输出。
如上所述，如图3所示，在关闭时段期间，信号ON_GMB始终为逻辑高(1)，而信号ON_GDB也始终为逻辑高(1)。因此，AND门302的一个输入(即，状态锁存器118的第二反馈输入126)始终为逻辑高(1)，因此AND门302的输出与AND门302的另一输入(即，信号ON_GM)相同。信号ON_GM与电平移位器116的输出(即信号SEL_VMAX2)一起被提供回NOR门304。同样地，AND门308的一个输入(即状态锁存器118的第一反馈输入124)始终为逻辑高(1)，因此AND门308的输出与AND门308的另一输入(即信号ON_GD)相同。信号ON_GD与反相器124的输出一起被提供回NOR门310。换句话说，在关闭时段期间，第二环路314断开第一环路178，从而防止关闭唤醒(即，SD从逻辑高变为逻辑低)后的来自信号ON_GDB和信号ON_GMB的电源噪声。
图5示出了图2的电源开关控制电路100的输出锁存器166的实施例。在该实施例中，电源开关控制电路100的输出锁存器166包括反相器402、NOR门404、NOR门406、反相器408、NOR门410、NOR门412和反相器414。具体地，将信号ON_GDB提供给反相器402。反相器402的输出(为信号ON_GD)与信号ON_GD一起被提供给NOR门404。NOR门404的输出(即，信号GDD_PS)被提供给由NOR门406和NOR门412组成的触发器的复位输入。另一方面，信号ON_GMB被提供给反相器408。反相器408的输出(为信号ON_GM)与信号ON-GM一起被提供给NOR门410。NOR门410的输出(即信号GDM_PS)被提供给由NOR门406和触发器组成的触发器的置位输入。由NOR门406和NOR门412组成的触发器的输出被提供给反相器414。反相器414的输出是内部VDD域102中的信号SON_SELSRM_OUT。
在功能模式期间，信号ON_GDB和信号ON_GMB控制输出锁存器166的状态。换句话说，输出锁存器166响应于ON_GDB和ON_GMB信号将选择信号AON_SELSRM_IN锁存为AON_SELSRM_OUT信号。如上所述，在关闭期间，信号ON_GDB和信号ON_GMB均为逻辑高(1)。因此，反相器402的输出和反相器408的输出均为逻辑低(0)。NOR门404的输出是信号ON_GDB，而NOR门410的输出是信号ON_GMB。因此，输出锁存器166在关闭时段期间保持其状态。换句话说，即使AON_SELSRM_IN信号在关闭时段期间改变，AON_SELSRM_OUT信号的状态在关闭时段期间也不会改变。
下面结合图6的时序图500和图7的电路图描述图2的另一示例性电源开关控制电路100。如从图6的时序图可以看出的，信号SD最初为逻辑低(0)。在时间t1 501，信号SD变为逻辑高(1)，这意味着电源开关控制电路100处于关闭时段。在时间t3 503，信号SD变为逻辑低(0)，这意味着电源开关控制电路100的关闭时段结束。在一个实施例中，信号AON_SELSRM_IN被允许在关闭时段(即，从时间t1 501到时间t3 503)或关闭唤醒时段(即，在时间t3 503之后的短时间)期间切换。例如，信号AON_SELSRM_IN在时间t11 511从逻辑低(0)切换到逻辑高(1)，在时间t12 512从逻辑高(1)切换到逻辑低(0)，在时间t13 513从逻辑低(0)切换到逻辑高(1)，并且在时间t14 514从逻辑高(1)切换到逻辑低(0)。应注意，信号AON_SELSRM_IN可能在关闭时段或关闭唤醒时段期间以其他模式切换。信号AON_SELSRAM_IN在时间t5 505变为逻辑高(1)。关闭唤醒之前的信号AON_SELRAM_IN的最终状态(逻辑低)与在时间t1 501开始关闭时段之前的状态(逻辑低)相同。当AON_SELSRAM_IN为逻辑低(0)(例如，在时间t11 511之前)时，信号ON_GDB被认为是逻辑低(0)(例如，在时间t2 502之前)，而信号ON_GMB被认为是逻辑高(1)(例如，在时间t6 506之前)，这指示VDD的选择和对VDDM的取消选择，因为VDDM头部开关150关闭而VDD头部开关164导通。当信号AON_SELSRAM_IN为逻辑高(1)时(例如，在时间t5 505之后)，则信号ON_GDB被认为是逻辑高(1)(例如，在时间t7 507之后)，而信号ON_GMB应被认为是逻辑低(0)(例如，在时间t6 506之后)，这指示VDDM的选择和VDD的取消选择，因为VDD头部开关164关闭，而VDDM头部开关150导通。
如上所述，在关闭时段期间(即，从时间t2 502到时间t4 504)，由于信号SD，VDDM头部开关150和VDD头部开关164均关闭。信号AON_SELSRM_OUT不响应于信号SD的切换。取而代之的是，信号AON_SELSRM_OUT在时间t8 508延迟响应于时间t5 505处的信号AON_SELSRM_IN的变化。此外，当信号ON-GDB在时间t4 504变为逻辑低(0)时，信号ON_GMB在时间t6 506之前保持逻辑高(1)。因此，在时间t3 503处的信号SD的下降不会触发两个域(即VDD和VDDM)之间的电源短路。下面将参考图7公开时序图500的实现。
图7示出了与图6的时序图500相关联的图2的电源开关控制电路100的状态锁存器118的实施例。图7的状态锁存器118包括与图4所示的实施例类似的AND门302、NOR门304、反相器306、AND门308、NOR门310和NOR门312。在图7中，还包括AND门601和AND门607。
交叉耦合的NOR门304和NOR门310用作状态锁存器118的触发器。具体地，电平移位器116的输出(即，信号SEL_VMAX2)与信号SDB_VMAX2一起被提供给AND门601。AND门601的输出在状态锁存器118的置位输入120处提供给NOR门304。AND门302的输出也提供给NOR门304。NOR门304的输出提供给反相器306。状态锁存器118的第一输出128处的反相器306的输出是信号ON_GM。信号ON_GM进一步提供回AND门302的输入。节点162处的信号ON_GDB提供给AND门302的另一输入(即状态锁存器118的第二反馈输入126)。
另一方面，反相器136的输出与信号SDB_VMAX2一起在状态锁存器118的复位输入122处被提供给NOR门310。AND门308的输出也被提供给NOR门310。NOR门310的输出与信号VDD_RDYB一起提供给NOR门312。在状态锁存器118的第二输出130处，NOR门312的输出是信号ON_GD。信号On_GD进一步提供回AND门308的输入。节点148处的信号ON_GMB提供给AND门308的另一个输入(即状态锁存器118的第一反馈输入124)。
在功能模式期间，第一环路178可以执行先断后通功能。如上所述，在关闭时段期间，信号SDB_VMAX2始终为逻辑低(0)，而信号ON_GMB和信号ON_GDB都始终为逻辑高(1)，如图6所示。因此，AND门302的一个输入(即状态锁存器118的第二反馈输入126)始终为逻辑高(1)，因此AND门302的输出与AND门302的另一输入(即，信号ON_GM)相同。信号ON_GM与AND门601的输出一起被提供回NOR门304。类似地，AND门308的一个输入(即，状态锁存器118的第一反馈输入124)始终为逻辑高(1)，因此AND门308的输出与AND门308的另一输入(即，信号ON_GD)相同。信号ON_GD与AND门607的输出一起被提供回NOR门310。换句话说，在关闭时段期间，第二环路314断开第一环路178，从而防止了关闭唤醒后的来自信号ON_GDB和信号ON_GMB的电源噪声。
因为信号SDB_VMAX2在关闭时段期间始终为逻辑低(0)，所以AND门601的输出和AND门607的输出始终为逻辑低(0)。因此，包括交叉耦合的NOR门304和NOR门310的状态锁存器118的触发器处于保持状态。因此，如图6所示，允许信号AON_SELSRM_IN在关闭时段(即，从时间t1 501到时间t3 503)或关闭唤醒时段(即，时间t3 503后的短时段)期间切换(即，对信号AON_SELSRM_IN的切换进行门控)。
下面参考图8和图9公开示例电源开关控制电路100的另一示例操作。从图8的时序图可以看出，信号SD最初为逻辑低(0)。在时间t1 701，信号SD变为逻辑高(1)，这意味着电源开关控制电路100处于关闭时段。在时间t4 704，信号SD变为逻辑低(0)，这意味着电源开关控制电路100的关闭时段结束。在一个实施例中，允许信号AON_SELSRM_IN在关闭时段(即，从时间t1 701到时间t4 704)或关闭唤醒时段(即，在时间t4 704之后的短时间)期间切换。例如，信号AON_SELSRM_IN在时间t11 711从逻辑低(0)切换到逻辑高(1)，在时间t12712从逻辑高(1)切换到逻辑低(0)，在时间t13 713从逻辑低(0)切换到逻辑高(1)，并且在时间t14 714从逻辑高(1)到逻辑低(0)。应注意，信号AON_SELSRM_IN可以在关闭时段或关闭唤醒时段期间以其他模式切换。在时间t3 703，信号AON_SELSRAM_IN变为逻辑高(1)。与图3的时序图200和图6的时序图500不同，在时间t4 704处的关闭唤醒之前的信号AON_SELRAM_IN的最终状态(逻辑高)不同于在时间t1 701处的关闭唤醒之前的状态(逻辑低)。因为在信号SD在时间t4 704从逻辑高(1)切换到逻辑低(0)之前，信号AON_SELSRM_IN在时间t3 703从逻辑低(0)切换到逻辑(1)，所以在时间t4 704处信号SD下降之后，信号ON_GMB在时间t6 706从逻辑高(1)切换到逻辑低(0)。
当信号AON_SELSRAM_IN为逻辑低(0)时(例如，在时间t11 711之前)，信号ON_GDB被认为是逻辑低(0)(例如，在时间t2 702之前)，而信号ON_GMB被认为是逻辑高(1)(例如，在时间t6 706之前)，这表示VDD的选择和VDDM的取消选择，因为VDDM头部开关150关闭，而VDD头部开关164导通。当信号AON_SELSRAM_IN为逻辑高(1)时(例如，在时间t3 703之后)，信号ON_GDB被认为是逻辑高(1)(例如，在时间t3 703之后)，而信号ON_GMB被认为是逻辑低(0)(例如，在时间t6 706之后)，这表示VDDM的选择和VDD的取消选择，因为VDD头部开关164关闭，而VDDM头部开关150导通。
如上，在关闭时段期间(即，从时间t2 702到时间t6 706)，由于信号SD，VDDM头部开关150和VDD头部开关164均关闭。信号AON_SELSRM_OUT不响应于信号SD的切换。相反，信号AON_SELSRM_OUT延迟地响应于信号AON_SELSRM_IN的变化。另外，当在时间t6 706处信号ON_GMB变为逻辑低(0)时，信号ON_GDB保持逻辑高(1)。因此，在时间t4 704处的信号SD的下降不会触发两个域(即，VDD和VDDM)之间的电源短路。下面将参照图9公开时序图700的实现。
图9示出了与图8的时序图700相关联的图2的电源开关控制电路100的状态锁存器118的实施例。与图1中相同的部件使用相同的附图标记。在该实施例中，电源开关控制电路100的状态锁存器118包括AND门601、AND门802、NOR门304、反相器306、AND门607、AND门808、NOR门310和NOR门312。如将在下面进一步讨论的，AND门802、808类似于以上结合图4和图7讨论的AND门302、308，尽管AND门802、808各自具有三个输入。
交叉耦合的NOR门304和NOR门310用作状态锁存器118的触发器。具体地，电平移位器116的输出(即，信号SEL_VMAX2)在状态锁存器118的置位输入120处被提供给NOR门304。NOR门304的另外两个输入信号是NAND门802的输出和NAND门601的输出。NOR门304的输出提供给反相器306。状态锁存器118的第一输出128处的反相器306的输出是信号ON_GM。信号ON_GM还被提供回到AND门802的第一输入。节点162处的信号ON_GDB被提供给AND门802的第二输入(即状态锁存器118的第二反馈输入126)。信号SDB_VMAX2被提供给AND门802的第三输入。换言之，AND门802的三个输入信号是信号ON_GM、信号ON_GDB和信号SDB_VMAX2。信号ON_GDB与信号SD_VMAX2一起提供给AND门601。将信号ON_GDB反馈给AND门601构成第三环路816的一部分。
另一方面，反相器136的输出在状态锁存器118的复位输入122处被提供给NOR门310。NOR门310的其他两个输入信号是NAND门808的输出和NAND门607的输出。NOR门310的输出与信号VDD_RDYB一起被提供给NOR门312。在状态锁存器118的第二输出130处，NOR门312的输出为信号ON_GD。信号ON_GD还被提供回到AND门808的第一输入。节点148处的信号ON_GMB被提供给AND门808的第二输入(即状态锁存器118的第二反馈输入124)。信号SDB_VMAX2被提供给AND门808的第三输入。换言之，AND门的三个输入信号是信号ON_GD、信号ON_GMB和信号SDB_VMAX2。信号ON_GMB与信号SD_VMAX2一起提供给AND门607。将信号ON_GMB反馈给AND门607构成第三环路816的另一部分。
在功能模式期间，第一环路178可以执行如上的先断后通功能。如上，在关闭时段期间，信号SDB_VMAX2始终为逻辑低(0)，而信号ON_GMB和信号ON_GDB都始终为逻辑高(1)，如图8所示。因此，在关闭时段期间，第一环路178断开，从而防止在关闭唤醒之后来自信号ON_GDB和信号ON_GMB的电源噪声。在AON-SELSRM_IN状态与最终的AON_SELSRM_IN状态不同(即，在关闭时段期间AON-SELSRM_IN状态发生变化)的情况下，则第三环路用于防止唤醒期间的先断后通动作，从而防止意外操作激活头部开关164和/或150。因为在关闭期间允许AON-SELSRM_IN信号更改状态，所以还允许输出锁存器166基于在输出锁存器166的输入处接收的ON_GD和ON_GM信号来更改输出信号AON-SELSRM_OUT的状态。
图10示出了类似于图4所示的另一实施例，其中，用AND门902、908代替AND门302和308，AND门902、908的每个包括接收SDB_VMAX2信号的第三输入。由于在关闭期间SDB_VMAX2信号为逻辑低，因此在关闭期间第一环路178和第二环路314都关闭。因此，如图9所示的实施例，在图10的实施例中，ON_GD和ON_GM信号继续控制输出锁存状态。
图11是流程图，示出了用于操作诸如图1所示的器件10的存储器器件的头部开关的方法900的示例。在步骤910处接收处于第一电压电平的电源域选择信号(诸如第一电源域VDD)，并且在步骤912处将选择信号电平移位到较高的电压电平，诸如第三电源域VMAX2。在一些示例中，这由电平移位器116完成。在步骤914处，响应于功能时段期间的选择信号，在第三电源域VMAX2中将控制信号ON_GD、ON_DM输出到第一和第二头部开关164、150，以选择性地将存储器阵列183分别耦合到第一和第二电源。在步骤916处，第三电源域VMAX2中的控制信号被输出到第一和第二头部开关，以在关闭时段期间将存储器阵列与第一和第二电源断开。在步骤918处，在功能时段期间锁存第一控制信号和第二控制信号。
根据一些公开的实施例，电源开关控制电路包括：电源轨，配置为向存储器阵列供电；第一头部开关，用于将电源轨耦合到与第一电源域对应的第一电源；第二头部开关，用于将电源轨耦合到与第二电源域对应的第二电源；以及控制电路，配置为接收选择信号和关闭信号，并且响应于选择信号和关闭信号向第一头部开关和第二头部开关输出控制信号以选择性地将第一头部开关和第二头部开关分别耦合到第一电源和第二电源。控制电路配置为响应于关闭信号并且不考虑选择信号，将控制信号输出到第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。
在上述电源开关控制电路中，还包括：电平移位器，配置为接收第一电源域中的选择信号和关闭信号，并且输出第三电源域中的选择信号和关闭信号。
在上述电源开关控制电路中，还包括：多个第一头部开关，配置为响应于选择信号而将电源轨顺序地耦合至第一电源；以及多个第二头部开关，每个第二头部开关配置为响应于选择信号而顺序地将电源轨耦合至第二电源。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入；第二反馈环路，其中，第一控制信号被反馈到第一分支的第二反馈输入，并且第二控制信号被反馈到第二分支的第二反馈输入。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入；第二反馈环路，其中，第一控制信号被反馈到第一分支的第二反馈输入，并且第二控制信号被反馈到第二分支的第二反馈输入，其中，第一锁存电路包括：第一分支中的第一NOR门，具有第一输入、第二输入和输出，第一输入配置为接收选择信号的互补信号，输出配置为输出第一控制信号；第一AND门，具有第一分支的第一反馈输入和第二反馈输入以及耦合到第一NOR门的第二输入的输出；第二分支中的第二NOR门，具有第一输入、第二输入和输出，第二NOR门的第一输入配置为接收选择信号，并且第二NOR门的输出配置为输出第二控制信号；以及第二AND门，具有第二分支的第一反馈输入和第二反馈输入以及耦合到第二NOR门的第二输入的输出。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入；第二反馈环路，其中，第一控制信号被反馈到第一分支的第二反馈输入，并且第二控制信号被反馈到第二分支的第二反馈输入，其中，第一锁存电路包括：第一分支中的第一NOR门，具有第一输入、第二输入和输出，第一输入配置为接收选择信号的互补信号，输出配置为输出第一控制信号；第一AND门，具有第一分支的第一反馈输入和第二反馈输入以及耦合到第一NOR门的第二输入的输出；第二分支中的第二NOR门，具有第一输入、第二输入和输出，第二NOR门的第一输入配置为接收选择信号，并且第二NOR门的输出配置为输出第二控制信号；以及第二AND门，具有第二分支的第一反馈输入和第二反馈输入以及耦合到第二NOR门的第二输入的输出，还包括：第一NAND门，具有配置为接收关闭信号的互补信号的第一输入、配置为接收第一控制信号的第二输入以及配置为输出第一控制信号的输出；第二NAND门，具有配置为接收关闭信号的互补信号的第一输入、配置为接收第二控制信号的第二输入和配置为输出第二控制信号的输出。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，其中，关闭信号包括与关闭模式对应的第一状态和与功能模式对应的第二状态，并且其中，电源开关控制电路还包括：第二锁存电路，从第一锁存电路接收第一控制信号和第二控制信号，其中，第二锁存电路配置为在关闭模式中响应于关闭信号而锁存选择信号，并且在功能模式中响应于第一控制信号和第二控制信号而锁存选择信号。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入；第二反馈环路，其中，第一控制信号被反馈到第一分支的第二反馈输入，并且第二控制信号被反馈到第二分支的第二反馈输入，其中，第一锁存电路包括：第一分支中的第一NOR门，具有第一输入、第二输入和输出，第一输入配置为接收选择信号的互补信号，输出配置为输出第一控制信号；第一AND门，具有第一分支的第一反馈输入和第二反馈输入以及耦合到第一NOR门的第二输入的输出；第二分支中的第二NOR门，具有第一输入、第二输入和输出，第二NOR门的第一输入配置为接收选择信号，并且第二NOR门的输出配置为输出第二控制信号；以及第二AND门，具有第二分支的第一反馈输入和第二反馈输入以及耦合到第二NOR门的第二输入的输出，还包括：第三AND门，具有配置为接收选择信号的互补信号的第一输入、配置为接收关闭信号的第二输入以及耦合至第一NOR门的第一输入的输出；第二分支中的第二NOR门，具有第一输入、第二输入和输出，第三NOR门的第一输入配置为接收选择信号，并且第三NOR门的输出配置为输出第二控制信号；以及第四AND门，具有配置为接收选择信号的第一输入、配置为接收关闭信号的第二输入以及耦合至第二NOR门的第一输入的输出。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入；第二反馈环路，其中，第一控制信号被反馈到第一分支的第二反馈输入，并且第二控制信号被反馈到第二分支的第二反馈输入，其中，第一锁存电路包括：第一分支中的第一NOR门，具有第一输入、第二输入和输出，第一输入配置为接收选择信号的互补信号，输出配置为输出第一控制信号；第一AND门，具有第一分支的第一反馈输入和第二反馈输入以及耦合到第一NOR门的第二输入的输出；第二分支中的第二NOR门，具有第一输入、第二输入和输出，第二NOR门的第一输入配置为接收选择信号，并且第二NOR门的输出配置为输出第二控制信号；以及第二AND门，具有第二分支的第一反馈输入和第二反馈输入以及耦合到第二NOR门的第二输入的输出，还包括：第三AND门，具有配置为接收第二控制信号的互补信号的第一输入，配置为接收关闭信号的第二输入以及耦合至第一NOR门的第三输入的输出；第四AND门，具有配置为接收第一控制信号的互补信号的第一输入、配置为接收关闭信号的第二输入以及耦合到第二NOR门的第三输入的输出。
在上述电源开关控制电路中，其中，控制信号包括分别用于控制第一头部开关和第二头部开关的第一控制信号和第二控制信号，电源开关控制电路还包括：第一锁存电路，配置为接收选择信号并且响应于选择信号输出第一控制信号和第二控制信号；并且其中，电源开关控制电路配置为响应于关闭信号来修改由第一锁存电路输出的第一控制信号或第二控制信号中的一个，还包括：第一分支，配置为生成第一控制信号；第二分支，配置为生成第二控制信号；以及第一反馈环路，其中，第一控制信号被反馈到第二分支的第一反馈输入，并且第二控制信号被反馈到第一分支的第一反馈输入；第二反馈环路，其中，第一控制信号被反馈到第一分支的第二反馈输入，并且第二控制信号被反馈到第二分支的第二反馈输入，其中，第一锁存电路包括：第一分支中的第一NOR门，具有第一输入、第二输入和输出，第一输入配置为接收选择信号的互补信号，输出配置为输出第一控制信号；第一AND门，具有第一分支的第一反馈输入和第二反馈输入以及耦合到第一NOR门的第二输入的输出；第二分支中的第二NOR门，具有第一输入、第二输入和输出，第二NOR门的第一输入配置为接收选择信号，并且第二NOR门的输出配置为输出第二控制信号；以及第二AND门，具有第二分支的第一反馈输入和第二反馈输入以及耦合到第二NOR门的第二输入的输出，其中，第一AND门包括配置为接收关闭信号的第三输入，并且第二AND门包括配置为接收关闭信号的第三输入。
根据另外的实施例，一种存储器器件包括：位单元阵列，配置为在第一电源域或第二电源域中工作；字线驱动器，耦合到位单元阵列；输入/输出电路，耦合到位单元阵列；以及电源轨，耦合到位单元阵列。第一头部开关选择性地将电源轨耦合到与第一电源域对应的第一电源。第二头部开关选择性地将电源轨耦合到与第二电源域对应的第二电源。控制电路配置为接收选择信号和关闭信号。控制电路包括第一锁存电路，第一锁存电路配置为响应于选择信号和关闭信号而将控制信号输出至第一头部开关和第二头部开关，以选择性地将第一头部开关和第二头部开关分别耦合至第一电源和第二电源。第二锁存电路接收第一控制信号和第二控制信号，并且配置为响应于关闭信号而锁存选择信号。
在上述存储器器件中，其中，第一锁存电路配置为响应于关闭信号而不考虑选择信号，将控制信号输出至第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。
在上述存储器器件中，其中，第一锁存电路配置为响应于关闭信号和选择信号而锁存选择信号。
在上述存储器器件中，还包括：电平移位器，配置为接收第一电源域中的选择信号和关闭信号，并且输出第三电源域中的选择信号和关闭信号。
在上述存储器器件中，还包括：电平移位器，配置为接收第一电源域中的选择信号和关闭信号，并且输出第三电源域中的选择信号和关闭信号，其中，第二锁存电路配置为输出第一电源域中的锁存的选择信号。
根据另外的实施例，一种方法包括：接收第一电源域中的关闭信号，以及将关闭信号电平移位至第三电源域。在功能时段期间，响应于选择信号，控制信号在第三电源域中输出到第一头部开关和第二头部开关，以选择性地将存储器阵列分别耦合到第一电源和第二电源。控制信号在第三电源域中输出到第一头部开关和第二头部开关，以在关闭时段期间将存储器阵列与第一电源和第二电源断开。在功能时段期间，锁存第一控制信号和第二控制信号。
在上述方法中，其中，在功能时段期间，通过第一锁存电路锁存第一控制信号和第二控制信号，方法还包括：通过第二锁存电路将选择信号锁存在第一电压电平。
在上述方法中，其中，在功能时段期间，通过第一锁存电路锁存第一控制信号和第二控制信号，方法还包括：通过第二锁存电路将选择信号锁存在第一电压电平；在关闭时段期间，响应于所接收的选择信号的变化来改变锁存的选择信号。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种电源开关控制电路，包括：
电源轨，配置为向存储器阵列供电；
第一头部开关，用于将所述电源轨耦合到与第一电源域对应的第一电源；
第二头部开关，用于将所述电源轨耦合到与第二电源域对应的第二电源；
控制电路，包括第一锁存电路和第二锁存电路，
所述第一锁存电路配置为接收选择信号和关闭信号，并且在功能模式中响应于所述选择信号和所述关闭信号向所述第一头部开关和所述第二头部开关输出控制信号以选择性地将所述电源轨分别耦合到所述第一电源和所述第二电源；并且
其中，所述控制电路的所述第一锁存电路配置为在关闭模式中响应于所述关闭信号并且不考虑所述选择信号，将所述控制信号输出到所述第一头部开关和所述第二头部开关，以将所述电源轨与所述第一电源和所述第二电源断开，
所述第二锁存电路配置为在所述功能模式中锁存所述控制信号。
2.根据权利要求1所述的电源开关控制电路，还包括：电平移位器，配置为接收所述第一电源域中的所述选择信号和所述关闭信号，并且输出第三电源域中的所述选择信号和所述关闭信号。
3.根据权利要求1所述的电源开关控制电路，还包括：
多个所述第一头部开关，配置为响应于所述选择信号而将所述电源轨顺序地耦合至所述第一电源；以及
多个所述第二头部开关，每个所述第二头部开关配置为响应于所述选择信号而将所述电源轨顺序地耦合至所述第二电源。
4.根据权利要求1所述的电源开关控制电路，其中，所述控制信号包括分别用于控制所述第一头部开关和所述第二头部开关的第一控制信号和第二控制信号；
所述第一锁存电路，配置为接收所述选择信号并且响应于所述选择信号输出所述第一控制信号和所述第二控制信号；并且
其中，所述电源开关控制电路配置为响应于所述关闭信号来修改由所述第一锁存电路输出的所述第一控制信号或所述第二控制信号中的一个。
5.根据权利要求4所述的电源开关控制电路，还包括：
第一分支，配置为生成所述第一控制信号；
第二分支，配置为生成所述第二控制信号；以及
第一反馈环路，其中，所述第一控制信号被反馈到所述第二分支的第一反馈输入，并且所述第二控制信号被反馈到所述第一分支的第一反馈输入。
6.根据权利要求5所述的电源开关控制电路，还包括：
第二反馈环路，其中，所述第一控制信号被反馈到所述第一分支的第二反馈输入，并且所述第二控制信号被反馈到所述第二分支的第二反馈输入。
7.根据权利要求6所述的电源开关控制电路，其中，所述第一锁存电路包括：
所述第一分支中的第一NOR门，具有第一输入、第二输入和输出，所述第一输入配置为接收所述选择信号的互补信号，所述输出配置为输出所述第一控制信号；
第一AND门，具有所述第一分支的第一反馈输入和第二反馈输入以及耦合到所述第一NOR门的所述第二输入的输出；
所述第二分支中的第二NOR门，具有第一输入、第二输入和输出，所述第二NOR门的第一输入配置为接收所述选择信号，并且所述第二NOR门的输出配置为输出所述第二控制信号；以及
第二AND门，具有所述第二分支的第一反馈输入和第二反馈输入以及耦合到所述第二NOR门的第二输入的输出。
8.根据权利要求7所述的电源开关控制电路，还包括：
第一NAND门，具有配置为接收所述关闭信号的互补信号的第一输入、配置为接收所述第一控制信号的第二输入以及配置为输出所述第一控制信号的输出；
第二NAND门，具有配置为接收所述关闭信号的互补信号的第一输入、配置为接收所述第二控制信号的第二输入和配置为输出所述第二控制信号的输出。
9.根据权利要求4所述的电源开关控制电路，其中，所述关闭信号包括与关闭模式对应的第一状态和与功能模式对应的第二状态，并且其中，
所述第二锁存电路，从所述第一锁存电路接收所述第一控制信号和所述第二控制信号，其中，所述第二锁存电路配置为在所述关闭模式中响应于所述关闭信号而锁存所述选择信号，并且在所述功能模式中响应于所述第一控制信号和所述第二控制信号而锁存所述选择信号。
10.根据权利要求7所述的电源开关控制电路，还包括：
第三AND门，具有配置为接收所述选择信号的互补信号的第一输入、配置为接收所述关闭信号的第二输入以及耦合至所述第一NOR门的第一输入的输出；
所述第二分支中的第二NOR门，具有第一输入、第二输入和输出，所述第二NOR门的第一输入配置为接收所述选择信号，并且所述第二NOR门的输出配置为输出所述第二控制信号；以及
第四AND门，具有配置为接收所述选择信号的第一输入、配置为接收所述关闭信号的第二输入以及耦合至所述第二NOR门的第一输入的输出。
11.根据权利要求7所述的电源开关控制电路，还包括：
第三AND门，具有配置为接收所述第二控制信号的互补信号的第一输入，配置为接收所述关闭信号的第二输入以及耦合至所述第一NOR门的第三输入的输出；
第四AND门，具有配置为接收所述第一控制信号的互补信号的第一输入、配置为接收所述关闭信号的第二输入以及耦合到所述第二NOR门的第三输入的输出。
12.根据权利要求7所述的电源开关控制电路，其中，所述第一AND门包括配置为接收所述关闭信号的第三输入，并且所述第二AND门包括配置为接收所述关闭信号的第三输入。
13.一种存储器器件，包括：
位单元阵列，配置为在第一电源域或第二电源域中工作；
字线驱动器，耦合到所述位单元阵列；
输入/输出电路，耦合到所述位单元阵列；
电源轨，耦合到所述位单元阵列；
第一头部开关，用于将所述电源轨耦合到与所述第一电源域对应的第一电源；
第二头部开关，用于将所述电源轨耦合到与所述第二电源域对应的第二电源；
控制电路，配置为接收选择信号和关闭信号，所述控制电路包括：
第一锁存电路，配置为响应于所述选择信号和所述关闭信号而将控制信号输出至所述第一头部开关和所述第二头部开关，以选择性地将所述第一头部开关和所述第二头部开关分别耦合至第一电源和第二电源；以及
第二锁存电路，接收第一控制信号和第二控制信号，并且配置为响应于所述关闭信号而锁存所述选择信号。
14.根据权利要求13所述的存储器器件，其中，所述第一锁存电路配置为响应于所述关闭信号而不考虑所述选择信号，将所述控制信号输出至所述第一头部开关和所述第二头部开关，以将所述第一头部开关和所述第二头部开关与所述第一电源和所述第二电源断开。
15.根据权利要求13所述的存储器器件，其中，所述第一锁存电路配置为响应于所述关闭信号和所述选择信号而锁存所述选择信号。
16.根据权利要求13所述的存储器器件，还包括：电平移位器，配置为接收所述第一电源域中的所述选择信号和所述关闭信号，并且输出第三电源域中的所述选择信号和所述关闭信号。
17.根据权利要求16所述的存储器器件，其中，所述第二锁存电路配置为输出所述第一电源域中的锁存的选择信号。
18.一种控制电源开关的方法，包括：
接收处于第一电压电平的电源域选择信号；
将选择信号电平移位至更高的电压电平；
在功能时段期间，响应于所述选择信号，将处于所述更高的电压电平的控制信号输出到第一头部开关和第二头部开关，以选择性地将存储器阵列分别耦合到第一电源和第二电源；
在关闭时段期间，将处于所述更高的电压电平的所述控制信号输出到所述第一头部开关和所述第二头部开关，以将所述存储器阵列与所述第一电源和所述第二电源断开；以及
在所述功能时段期间，锁存第一控制信号和第二控制信号。
19.根据权利要求18所述的方法，其中，在所述功能时段期间，通过第一锁存电路锁存所述第一控制信号和所述第二控制信号，所述方法还包括：通过第二锁存电路将所述选择信号锁存在所述第一电压电平。
20.根据权利要求19所述的方法，还包括：在所述关闭时段期间，响应于所接收的选择信号的变化来改变锁存的选择信号。
CN201910963803.XA 2018-10-12 2019-10-11 电源开关控制电路、存储器器件和控制电源开关的方法 Active CN111048132B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862744951P 2018-10-12 2018-10-12
US62/744,951 2018-10-12
US16/594,779 US11133039B2 (en) 2018-10-12 2019-10-07 Power switch control in a memory device
US16/594,779 2019-10-07

Publications (2)

Publication Number Publication Date
CN111048132A CN111048132A (zh) 2020-04-21
CN111048132B true CN111048132B (zh) 2021-12-21

Family

ID=69954347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910963803.XA Active CN111048132B (zh) 2018-10-12 2019-10-11 电源开关控制电路、存储器器件和控制电源开关的方法

Country Status (2)

Country Link
CN (1) CN111048132B (zh)
DE (1) DE102019126972A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373933B (zh) * 2007-08-24 2011-11-23 力博特公司 一种具有平衡能力的半桥变换器及其控制方法
US7952895B2 (en) * 2008-05-29 2011-05-31 Power Integrations, Inc. Method and apparatus for implementing an unregulated dormant mode in a power converter
US8406075B2 (en) * 2009-04-03 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-low leakage memory architecture
KR101783330B1 (ko) * 2009-06-26 2017-09-29 더 리젠츠 오브 더 유니버시티 오브 미시건 두 트랜지스터 디자인을 가지는 기준 전압 발생기
US9531270B2 (en) * 2011-07-11 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Power management circuit and method
US9997235B2 (en) * 2015-12-17 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory with respective power voltages for plurality of memory cells

Also Published As

Publication number Publication date
DE102019126972A1 (de) 2020-04-16
CN111048132A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US11133039B2 (en) Power switch control in a memory device
US10461747B2 (en) Low power clock gating circuit
KR102045360B1 (ko) 클록 회로 및 그 동작 방법
US7548103B2 (en) Storage device having low power mode and methods thereof
US10355676B2 (en) Electronic circuit
US7405606B2 (en) D flip-flop
TWI499208B (zh) 狀態保持功率閘控鎖存器及其方法
JP2002158563A (ja) Ｃｐフリップフロップ
US8228745B2 (en) Two stage voltage level shifting
US11239830B2 (en) Master-slave D flip-flop
CN112889111A (zh) 用于双功率存储器的柔性功率序列化
KR100894490B1 (ko) 반도체 메모리장치의 내부전압 생성회로
US7782093B2 (en) Integrated circuit and method of detecting a signal edge transition
TW202240580A (zh) 雙軌式電源切斷系統及方法
US10491197B2 (en) Flop circuit with integrated clock gating circuit
CN111048132B (zh) 电源开关控制电路、存储器器件和控制电源开关的方法
US11811404B2 (en) Latch circuit, memory device and method
US10855257B2 (en) Pulsed latch system with state retention and method of operation
US8552762B2 (en) Low-power wire-or matching circuit
EP3709512B1 (en) Power on reset latch circuit
KR20080102023A (ko) 슬립 모드를 위한 레벨 쉬프터
US10706896B2 (en) Charge pump supply oscillator
US20230114646A1 (en) Circuit and method of operating the same
CN117639748A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant