CN118136665A - 一种空气侧墙堆叠纳米片环栅器件及制备方法 - Google Patents

一种空气侧墙堆叠纳米片环栅器件及制备方法 Download PDF

Info

Publication number
CN118136665A
CN118136665A CN202311363144.9A CN202311363144A CN118136665A CN 118136665 A CN118136665 A CN 118136665A CN 202311363144 A CN202311363144 A CN 202311363144A CN 118136665 A CN118136665 A CN 118136665A
Authority
CN
China
Prior art keywords
side wall
gate
nano
layer
surrounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311363144.9A
Other languages
English (en)
Inventor
张青竹
李恋恋
都安彦
殷华湘
曹磊
姚佳欣
张兆浩
李庆坤
桑冠荞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202311363144.9A priority Critical patent/CN118136665A/zh
Publication of CN118136665A publication Critical patent/CN118136665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。

Description

一种空气侧墙堆叠纳米片环栅器件及制备方法
技术领域
本发明涉及晶体管领域，特别涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。
背景技术
随着晶体管特征尺寸的不断微缩，常规的CMOS器件经历了由平面结构到三维结构的转变，这是在提升器件性能的同时减弱了短沟道效应带来的影响。目前主流的三维结构晶体管是FinFET，而在最新发布的International Roadmap for Devices and Systems(IRDS)中，纳米片环栅晶体管(Nanosheet-GAAFET)是3nm节点之后可以有效替代FinFET的关键器件，并且可以显著抑制短沟效应，提升器件的电流驱动性能。目前，Nanosheet-GAAFET的研究进展受到了学术界和产业界的广泛关注。
堆叠Nanosheet-GAA FET的制备与主流FinFET的制备工艺流程兼容，相较于传统的FinFET器件，由于栅极到源漏和栅极到sub-fin的面积大大增加，导致堆叠Nanosheet-GAA FET器件的寄生电容急剧上升，会明显降低电路的工作速度。因此，需要使用介电常数较低的材料作为间隔物来降低寄生电容，而空气则被认为是最为理想的低k材料。在FinFET器件中证实了空气间隙能够有效的降低寄生电容的影响，但存在着工艺不稳定，结构难以精确控制等一系列的问题。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种空气侧墙堆叠纳米片环栅器件及制备方法，能在Nanosheet-GAA FET中引入空气侧墙作为源漏区与栅极之间的间隔物，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
为了实现以上目的，本发明提供了以下技术方案。
本发明的第一方面提供了一种空气侧墙堆叠纳米片环栅器件，其包括：
衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；
设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；
环绕式栅极，其环绕所述纳米片堆栈部；
源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；
所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。
进一步地，还包括覆盖所述环绕式栅极的第二介质层；
所述环绕式栅极包括填充在所述多个纳米片之间的层间栅以及包围所述纳米片堆栈部的外围栅；
所述空侧墙包括位于所述第二介质层与所述外围栅之间的第一空侧墙，以及位于所述层间栅与所述源漏区之间的第二空侧墙。
进一步地，所述衬底还具有位于所述空隙单元下方的空腔结构。
进一步地，所述纳米片的宽度为5nm-50nm，所述纳米片的厚度为3nm-20nm。
进一步地，所述空腔结构的宽度为100nm-10μm。
进一步地，所述环绕式栅极包括栅介质层和金属栅层，并且所述栅介质层仅位于所述金属栅层与纳米片之间。
本发明的第二方面提供了一种空气侧墙堆叠纳米片环栅器件的制备方法，该方法可用于制备第一方面的器件，其包括：
提供支撑衬底；
在所述支撑衬底上形成牺牲层；
在所述牺牲层上表面形成第一半导体层；
在所述第一半导体层表面外延生长不同半导体材料交替层叠的超晶格叠层；
刻蚀所述超晶格叠层以及所述第一半导体层的部分厚度，形成鳍片；
在所述第一半导体层上形成第一介质层，作为浅沟槽隔离，并且所述第一介质层上表面不超过所述超晶格叠层的底部；
在所述鳍片上沉积假栅，在所述假栅的侧壁上形成沉积第一侧墙；
刻蚀鳍片中的超晶格叠层，释放出源漏区域；
在鳍片中的超晶格叠层的侧壁形成第二侧墙；
在所述源漏区域沉积掺杂的半导体材料，形成源漏区；
在所述源漏区上形成第二介质层，并与所述假栅齐平；
去除假栅；
刻蚀掉所述超晶格叠层中的部分半导体材料，实现纳米片沟道释放，所述纳米片形成的叠层构成多个导电沟道；
形成环绕式栅极，其环绕所述纳米片形成的叠层；
从底部刻蚀所述支撑衬底，并停止在所述牺牲层，形成第一空腔结构；
从所述第一空腔结构选择性地刻蚀所述牺牲层和和第一半导体层，停止在所述形成环绕式栅极，从而在第一半导体层内部形成第二空腔结构和空隙阵列；
刻蚀去除所述第一侧墙和所述第二侧墙，分别形成第一空侧墙和第二空侧墙。
进一步地，所述形成环绕式栅极包括：先形成栅介质层，后堆叠形成金属栅层；并且在刻蚀去除所述第一侧墙和所述第二侧墙之后还包括：
去除与所述空隙阵列相邻的栅介质层，以及去除第一空侧墙和第二空侧墙的侧壁的栅介质层；
优选地，在刻蚀去除所述第一侧墙和所述第二侧墙之后还包括：去除剩余所述牺牲层和所述支撑衬底。
进一步地，还包括将所述第一空侧墙、第二空侧墙、第二空腔结构和空隙阵列中的气体置换为空气、还原性气体或者惰性气体中的至少一种。
进一步地，所述第一半导体层为硅，所述牺牲层为锗硅。
进一步地，所述第一侧墙和第二侧墙为氮化硅，利用磷酸溶液刻蚀所述第一侧墙和所述第二侧墙。
与现有技术相比，本发明达到了以下技术效果：
(1)在衬底上设置空腔和空隙阵列，以及在源漏区与环绕式栅极之间设置空侧墙，以上多处以空气等气体介质作为隔离材料，可以大幅减小器件寄生电容，有效的提高器件和电路工作速度。
(2)仅在金属栅层与纳米片之间设置栅介质，在空侧墙的侧壁不设置栅介质，可以进一步降低寄生电容。
(3)在传统Nanosheet-GAAFET的制备工艺中增加牺牲层、第一半导体层步骤，并且将第一半导体层与超晶格堆叠层同步共形形成鳍片，可以构建一条侧墙腐蚀的通路，即在形成环绕式栅极后，从背面分步依次腐蚀支撑衬底、牺牲层、第一半导体层、侧墙，最终实现全空气侧墙结构；这样的制备工艺稳定且空气侧墙具有优异的保形性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1至21为本发明提供的堆叠纳米片环栅器件的制备方法中各步骤得到的结构示意图
图22为本发明提供的堆叠纳米片环栅器件的Y-Y’方向截面图；
图23为本发明提供的堆叠纳米片环栅器件的X-X’方向截面图。
以上各图中的X-X’方向和Y-Y’方向均以图3标识方向为参考。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明提供了一种如图22和23所示的全空气侧墙结构的Nanosheet-GAAFET，其具有如下结构。
衬底21，所述衬底21上设有第一介质层5；所述第一介质层5内设有空隙阵列，所述空隙阵列包括多个空隙单元16，每个空隙单元16在所述衬底21上方呈鳍式。
设置于所述空隙单元16上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片(图示意为锗硅层32)形成的叠层，所述纳米片形成的叠层构成多个导电沟道。
环绕式栅极，其环绕所述纳米片堆栈部。
源漏区19，位于所述纳米片堆栈部的相对的两侧，所述源漏区19与环绕式栅极之间设置有空侧墙22。
由此，本发明多处以空气等气体介质作为隔离材料(空隙单元和空侧墙填充了气体)，包括在衬底上设置空隙阵列，以及在源漏区与环绕式栅极之间设置的空侧墙，这样可以大幅减小器件寄生电容，有效地提高器件和电路工作速度。
其中，空隙单元16与纳米片堆栈部是一一对应的结构，即一个空隙单元16上方设有一组纳米片堆栈部。此处“一组纳米片堆栈部”指一个鳍，即一个垂直堆叠单元。空隙单元16和空侧墙22都是空腔结构，内部填充的气体可以是制备过程自然流通的空气，也可以是将空气置换后的还原性气体或者惰性气体等，包括但不限于氢气、氮气、氩气等。
本发明的Nanosheet-GAAFET可以是NMOS或PMOS或者二者的混合排列，不同类型晶体管的源漏区的掺杂类型与其类型相适配。
衬底21可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、碳化硅、锗、锗硅、砷化镓或者绝缘体上锗等，相应的顶层半导体材料为硅、锗、锗硅或砷化镓等。衬底还可以是多层半导体材料的堆叠结构，例如硅层—锗硅层—硅层的堆叠。
第一介质层5可选用氧化物、氮氧化物等高k介质的材料，例如典型的氧化硅(SiO2)、氮氧化硅、氮化硅(SiNx)等。
纳米片可以是硅、锗硅等半导体材料。源漏区19可以是P或N型掺杂的半导体材料，二者采用的半导体材料可以相同或不同。
为了便于封装和保护电路结构，还可以设置第二介质层11，第二介质层11覆盖所述环绕式栅极。第二介质层11可选用氧化物、氮氧化物等高k介质的材料，例如典型的氧化硅(SiO2)、氮氧化硅、氮化硅(SiNx)等。
同时，环绕式栅极可以包括填充在所述多个纳米片之间的层间栅131以及包围所述纳米片堆栈部的外围栅132。
根据栅极分布位置和结构的不同，所述空侧墙22包括位于所述第二介质层与所述外围栅之间的第一空侧墙17，以及位于所述层间栅与所述源漏区之间的第二空侧墙18。
第一空侧墙17和第二空侧墙18都填充有空气等气体，作为隔离材料。
在一些实施方式中，所述衬底21还具有位于所述空隙单元16下方的空腔结构20。
上述堆叠纳米片环栅器件中的纳米片的宽度可以为5nm-50nm，厚度可以为3nm-20nm，具有较高的集成度。
空腔结构20的宽度可以为100nm-10μm，这样与上述纳米片的尺寸匹配。
在一些实施方式中，所述环绕式栅极包括栅介质层12和金属栅层13，并且所述栅介质层12仅位于所述金属栅层13与纳米片之间。这种结构中，空隙单元16和空侧墙22的侧壁都没有设置栅介质层，可以进一步降低寄生电容。
上述堆叠纳米片环栅器件的制备方法有很多，本发明提供一种工艺稳定且空气侧墙具有优异的保形性的制备方法，结合图1至23具体过程如下。
步骤S1，提供支撑衬底；在所述支撑衬底1上形成牺牲层2，可以采用PECVD、ALCVD、外延生长法等手段形成。牺牲层2可以选择与支撑衬底1以及后续形成的第一半导体层相近但不同的材料，这样一方面可以起到缓冲作用，提高后续沉积的第一半导体层的质量，又可以与支撑衬底、第一半导体层19具有不同的刻蚀选择比，可以实现有选择性的刻蚀。另外，由于本发明中衬底内也有空气间隙，因此无论该晶体管属于NMOS或PMOS，都可以不对该支撑衬底1进行N或P型掺杂，即可以省去寄生沟道的掺杂这一步骤。另外，支撑衬底1可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、碳化硅、锗、锗硅、砷化镓或者绝缘体上锗等，相应的顶层半导体材料为硅、锗、锗硅或砷化镓等。
步骤S2，在所述牺牲层2上表面形成第一半导体层19。第一半导体层19在最终器件结构中起寄生沟道作用，同样的，可以省去掺杂步骤。第一半导体层19可以是硅或者其他材料，可以与支撑衬底材料相同或不同。可以采用PECVD、ALCVD、外延生长法等手段形成第一半导体层19。
步骤S3，在所述第一半导体层19表面外延生长不同半导体材料交替层叠的超晶格叠层3，得到图1结构。超晶格叠层3可以硅层31和锗硅层32的交替堆叠，也可以是其他组合。
步骤S4，刻蚀所述超晶格叠层3以及所述第一半导体层19的部分厚度，形成鳍片4，得到图2结构，图3为该结构的立体示意，图2为图3的X-X’方向截图。刻蚀时可以借助硬掩膜、阻挡层等功能层，以获得预定的图形。部分厚度是指深入第一半导体层19但不穿透。这样第一半导体层19也会形成与纳米片共形的凸起结构。刻蚀可以是干法刻蚀或湿法腐蚀，或者结合CMP等手段。
步骤S5，在所述第一半导体层19上形成第一介质层5，作为浅沟槽隔离，并且所述第一介质层5上表面不超过所述超晶格叠层3的底部，如图4所示。浅沟槽隔离不超过超晶格叠层3的底部，可以使后续沉积的栅极能完全环绕纳米片。
步骤S6，在所述鳍片4上沉积假栅7，如图5和图6所示(图5为X-X’方向截面图，图6为Y-Y’方向截面图)；在所述假栅7的侧壁上形成沉积第一侧墙8，如图7所示(为Y-Y’方向截面图)。假栅7可以是多晶硅或非晶硅等材料，第一侧墙8可以是氮化硅等与超晶格堆叠层具有较高刻蚀选择比的材料。沉积手段包括但不限于PECVD、ALCVD等。
步骤S7，刻蚀鳍片4中的超晶格叠层3，释放出源漏区域，如图8所示(为Y-Y’方向截面图)。
步骤S8，在鳍片中的超晶格叠层3的侧壁形成第二侧墙9，如图9所示(为Y-Y’方向截面图)。第二侧墙9可以是氮化硅等与超晶格堆叠层具有较高刻蚀选择比的材料，优选与第一侧8墙相同的材料，以便能同步刻蚀去除。形成手段包括但不限于PECVD、ALCVD等。
步骤S9，在所述源漏区域沉积掺杂的半导体材料，形成源漏区10，如图10所示(为Y-Y’方向截面图)。在此步骤根据晶体管类型确定掺杂类型。半导体材料可以是硅、锗硅等。
步骤S10，在所述源漏区10上形成第二介质层11，并与所述假栅7齐平。
步骤S11，去除假栅7，如图11所示(为Y-Y’方向截面图)。
步骤S12，刻蚀掉所述超晶格叠层中的部分半导体材料，实现纳米片沟道释放，所述纳米片形成的叠层构成多个导电沟道，如图12所示(为Y-Y’方向截面图)。例如可以是去除硅层，剩余锗硅层32作为纳米片。
步骤S13，形成环绕式栅极，其环绕所述纳米片形成的叠层。这一步通常分两步进行，包括：
步骤S1301，先沉积栅介质层12，可以是HK材料，如图13所示(为Y-Y’方向截面图)；
步骤S1302，再沉积金属栅层13，如图14所示(为Y-Y’方向截面图)。
以上步骤S1至S13均是从支撑衬底的正面进行，获得GAA的基础结构。之后的步骤可以将支撑衬底翻转，从背面进行加工。
步骤S14，从底部刻蚀所述支撑衬底1，并停止在所述牺牲层2，形成第一空腔结构14，如图15和图16所示(图15为Y-Y’方向截面图，图16为X-X’方向截面图)。具体操作时，可以现将支撑衬底旋转180°，然后以光刻胶为掩膜层刻蚀衬底，之后去除掩膜层。
步骤S15，从所述第一空腔结构14选择性地刻蚀所述牺牲层2和和第一半导体层19，停止在所述形成环绕式栅极，从而在第一半导体层内部形成第二空腔结构15和空隙单元16组成的阵列，如图17和图18所示(图17为X-X’方向截面图，图18为Y-Y’方向截面图)。牺牲层2和和第一半导体层19可以被分步用不同手段或材料刻蚀。
步骤S16，刻蚀去除所述第一侧墙和所述第二侧墙，分别形成第一空侧墙17和第二空侧墙18，如图19所示(为Y-Y’方向截面图)，第一空侧墙17位于第二介质层11与外围栅之间，第二空侧墙18位于层间栅与源漏区之间。刻蚀可以采用干法刻蚀或湿法腐蚀，例如若第一侧墙和所述第二侧墙为氮化硅，可以采用热磷酸溶液进行湿法腐蚀去除。
在步骤S16之后可以任选的进行步骤S17：去除与所述空隙单元组成的阵列相邻的栅介质层，以及去除第一空侧墙17和第二空侧墙18的侧壁的栅介质层，这样可以进一步降低寄生电容，如图20所示(为Y-Y’方向截面图)，将器件正过来之后如图22和23所示(图22为Y-Y’方向截面图，图23为X-X’方向截面图)。
在步骤S16之后可以任选的进行步骤S18：还可以去除支撑衬底1和剩余的牺牲层2，并进行表面平整化处理，如图21所示(为Y-Y’方向截面图)。若不进行步骤S18，则支撑衬底1、剩余的牺牲层2和第一半导体层19的叠层结构起到总“衬底”的作用，并且第一空腔结构14和第二空腔结构15通常共形。
在步骤S16之后可以任选的进行步骤S19：将所述第一空侧墙17、第二空侧墙18、第二空腔结构15和空隙单元16中的气体进行置换，可以置换为还原性气体或者惰性气体中的至少一种。若不置换，第一空侧墙17、第二空侧墙18、第二空腔结构15和空隙单元16中自然填充的为空气，为了提高质量，可以将该自然填充的空气置换为新鲜的空气。
以上步骤S17、步骤S18、步骤S19三个步骤的先后顺序可以任意调换。
由于上述工艺从正面获得完整GAA结构，又从背面刻蚀出空气侧墙的腐蚀通路以及空气侧墙，因此，获得的器件的空气侧墙具有优异的保形性，形状更规则，器件不良率低。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种空气侧墙堆叠纳米片环栅器件，其特征在于，包括：
衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；
设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；
环绕式栅极，其环绕所述纳米片堆栈部；
源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；
所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。
2.根据权利要求1所述的空气侧墙堆叠纳米片环栅器件，其特征在于，还包括覆盖所述环绕式栅极的第二介质层；
所述环绕式栅极包括填充在所述多个纳米片之间的层间栅以及包围所述纳米片堆栈部的外围栅；
所述空侧墙包括位于所述第二介质层与所述外围栅之间的第一空侧墙，以及位于所述层间栅与所述源漏区之间的第二空侧墙。
3.根据权利要求1所述的空气侧墙堆叠纳米片环栅器件，其特征在于，所述衬底还具有位于所述空隙单元下方的空腔结构。
4.根据权利要求1所述的空气侧墙堆叠纳米片环栅器件，其特征在于，所述纳米片的宽度为5nm-50nm，所述纳米片的厚度为3nm-20nm。
5.根据权利要求1所述的空气侧墙堆叠纳米片环栅器件，其特征在于，所述空腔结构的宽度为100nm-10μm。
6.根据权利要求1所述的空气侧墙堆叠纳米片环栅器件，其特征在于，所述环绕式栅极包括栅介质层和金属栅层，并且所述栅介质层仅位于所述金属栅层与纳米片之间。
7.一种空气侧墙堆叠纳米片环栅器件的制备方法，其特征在于，包括：
提供支撑衬底；
在所述支撑衬底上形成牺牲层；
在所述牺牲层上表面形成第一半导体层；
在所述第一半导体层表面外延生长不同半导体材料交替层叠的超晶格叠层；
刻蚀所述超晶格叠层以及所述第一半导体层的部分厚度，形成鳍片；
在所述第一半导体层上形成第一介质层，作为浅沟槽隔离，并且所述第一介质层上表面不超过所述超晶格叠层的底部；
在所述鳍片上沉积假栅，在所述假栅的侧壁上形成沉积第一侧墙；
刻蚀鳍片中的超晶格叠层，释放出源漏区域；
在鳍片中的超晶格叠层的侧壁形成第二侧墙；
在所述源漏区域沉积掺杂的半导体材料，形成源漏区；
在所述源漏区上形成第二介质层，并与所述假栅齐平；
去除假栅；
刻蚀掉所述超晶格叠层中的部分半导体材料，实现纳米片沟道释放，所述纳米片形成的叠层构成多个导电沟道；
形成环绕式栅极，其环绕所述纳米片形成的叠层；
从底部刻蚀所述支撑衬底，并停止在所述牺牲层，形成第一空腔结构；
从所述第一空腔结构选择性地刻蚀所述牺牲层和和第一半导体层，停止在所述形成环绕式栅极，从而在第一半导体层内部形成第二空腔结构和空隙阵列；
刻蚀去除所述第一侧墙和所述第二侧墙，分别形成第一空侧墙和第二空侧墙。
8.根据权利要求7所述的制备方法，其特征在于，所述形成环绕式栅极包括：先形成栅介质层，后堆叠形成金属栅层；并且在刻蚀去除所述第一侧墙和所述第二侧墙之后还包括：
去除与所述空隙阵列相邻的栅介质层，以及去除第一空侧墙和第二空侧墙的侧壁的栅介质层；
优选地，在刻蚀去除所述第一侧墙和所述第二侧墙之后还包括：去除剩余所述牺牲层和所述支撑衬底；
优选地，还包括将所述第一空侧墙、第二空侧墙、第二空腔结构和空隙阵列中的气体置换为空气、还原性气体或者惰性气体中的至少一种。
9.根据权利要求7所述的制备方法，其特征在于，所述第一半导体层为硅，所述牺牲层为锗硅。
10.根据权利要求7所述的制备方法，其特征在于，所述第一侧墙和第二侧墙为氮化硅，利用磷酸溶液刻蚀所述第一侧墙和所述第二侧墙。
CN202311363144.9A 2023-10-20 2023-10-20 一种空气侧墙堆叠纳米片环栅器件及制备方法 Pending CN118136665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311363144.9A CN118136665A (zh) 2023-10-20 2023-10-20 一种空气侧墙堆叠纳米片环栅器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311363144.9A CN118136665A (zh) 2023-10-20 2023-10-20 一种空气侧墙堆叠纳米片环栅器件及制备方法

Publications (1)

Publication Number Publication Date
CN118136665A true CN118136665A (zh) 2024-06-04

Family

ID=91236680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311363144.9A Pending CN118136665A (zh) 2023-10-20 2023-10-20 一种空气侧墙堆叠纳米片环栅器件及制备方法

Country Status (1)

Country Link
CN (1) CN118136665A (zh)

Similar Documents

Publication Publication Date Title
CN113178491B (zh) 一种负电容场效应晶体管及其制备方法、一种半导体器件
CN114927555A (zh) 一种半导体器件及其制备方法
CN111463287A (zh) 半导体器件及其制造方法及包括其的电子设备
US11515306B2 (en) Unified architectural design for enhanced 3D circuit options
CN113178488A (zh) 一种半导体器件的制备方法及半导体器件
CN116013963B (zh) 一种半导体器件及其制作方法
CN116600563A (zh) 一种混合集成的sram存储单元结构及制备方法
CN114927422B (zh) 一种半导体器件制备方法
CN116845108A (zh) 一种半导体器件及其制备方法
CN116825844A (zh) 一种半导体器件及其制备方法
CN115831752A (zh) 一种半导体器件及其制备方法
US10008496B1 (en) Method for forming semiconductor device having continuous fin diffusion break
WO2023102951A1 (zh) 一种垂直mosfet器件及其制造方法、应用
CN118136665A (zh) 一种空气侧墙堆叠纳米片环栅器件及制备方法
CN113178490A (zh) 一种隧穿场效应晶体管及其制备方法
CN118136666A (zh) 一种空气侧墙堆叠纳米片环栅器件及制备方法
CN115295416B (zh) 一种抑制沟道漏电的堆叠纳米片gaa-fet中的制备方法
US20230187528A1 (en) Method for Forming a Precursor Semiconductor Device Structure
CN115172168B (zh) 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法
US20230197726A1 (en) Method for Forming a Stacked FET Device
TWI824502B (zh) 半導體結構及其製造方法
CN117913120A (zh) 一种空气内侧墙堆叠纳米片环栅晶体管及制备方法
CN118782651A (zh) 一种半导体器件及其制备方法
CN118782473A (zh) 一种环栅堆叠纳米器件及其制备方法
CN115763257A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination