CN118101927A - 堆叠图像传感器中的像素控制信号验证 - Google Patents

堆叠图像传感器中的像素控制信号验证 Download PDF

Info

Publication number
CN118101927A
CN118101927A CN202410424642.8A CN202410424642A CN118101927A CN 118101927 A CN118101927 A CN 118101927A CN 202410424642 A CN202410424642 A CN 202410424642A CN 118101927 A CN118101927 A CN 118101927A
Authority
CN
China
Prior art keywords
control signal
transistor
image sensor
row
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410424642.8A
Other languages
English (en)
Inventor
M·J·斯特德曼
S·C·丹尼
S·沙玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority claimed from CN201911372081.7A external-priority patent/CN111526355B/zh
Publication of CN118101927A publication Critical patent/CN118101927A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明题为“堆叠图像传感器中的像素控制信号验证”。本发明公开了一种图像传感器，该图像传感器可由堆叠的第一衬底和第二衬底形成。成像像素阵列和验证电路可形成在第一衬底中。行控制电路可形成在第二衬底中。行控制电路可将行控制信号提供到成像像素阵列。验证电路还可从行控制电路接收行控制信号。第一衬底可包括多个n沟道金属氧化物半导体晶体管，并且可不包括任何p沟道金属氧化物半导体晶体管。验证电路可包括SR锁存电路，该SR锁存电路具有耦接到上拉线的S节点和耦接到下拉晶体管的R节点以确保SR锁存电路在置位状态下启动。验证电路可包括电平移位器，电平移位器在控制信号处于低电平时使控制信号电压移位。

Description

堆叠图像传感器中的像素控制信号验证
本分案申请是基于申请号为201911372081.7，申请日为2019年12月27日，发明名称为“堆叠图像传感器中的像素控制信号验证”的中国专利申请的分案申请。
技术领域
本发明整体涉及图像传感器，并且更具体地讲，涉及用于测试图像传感器中的部件的完整性的方法和电路。
背景技术
图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。常规图像传感器是通过使用互补金属氧化物半导体(CMOS)技术或电荷耦接器件(CCD)技术在半导体衬底上制造而成。图像传感器可包括图像传感器像素阵列，每个像素包括光电二极管和其他运行电路，诸如衬底中形成的晶体管。
图像传感器在整个电子设备寿命期内可能容易出现故障。常规图像传感器有时与用于测试图像传感器的功能的方法和电路一起提供。然而，包括用于测试图像传感器的功能的电路可使得图像传感器的制造过程很复杂。另外，在常规图像传感器中，单个半导体衬底用于图像传感器。这可减少可供像素光电二极管使用的空间量。
因此希望能够提供包括用于测试图像传感器的功能的电路的改进图像传感器。
附图说明
图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图。
图2是根据一个实施方案的使用堆叠衬底形成的示例性图像传感器的透视图。
图3是根据一个实施方案的示例性图像传感器的示意图，该图像传感器具有第一衬底中形成的像素阵列和验证电路以及第二衬底中形成的读出电路。
图4是根据一个实施方案的可包括在图像传感器(诸如图3的图像传感器)中的示例性像素的电路图。
图5是根据一个实施方案的可包括在图像传感器(诸如图3的图像传感器)中的示例性验证电路的电路图。
图6是根据一个实施方案的可包括在图像传感器的验证电路中的示例性锁存电路的电路图。
图7是根据一个实施方案的示例性电平移位器的电路图，该电平移位器可用于使控制信号移位到更接近地电位的低逻辑电平。
具体实施方式
本发明的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。
图1是示例性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、移动电话、摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。
如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。
相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。
可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置方式(有时称为片上系统(SOC)布置方式)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。
成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、过滤或以其他方式处理成像系统10提供的图像。
如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
系统100可为车辆安全系统。在车辆安全系统中，由图像传感器捕获的图像可供车辆安全系统使用以确定车辆周围的环境状况。例如，车辆安全系统可包括系统诸如停车辅助系统、自动或半自动巡航控制系统、自动制动系统、防撞系统、车道保持系统(有时称为车道漂移避免系统)、行人检测系统等。在至少一些情况下，图像传感器可形成半自动或自动无人驾驶车辆的一部分。车辆安全标准可能需要在车辆操作之前、期间和/或之后验证车辆安全系统的任何部件(包括图像传感器)操作正常。图像传感器的验证操作可在车辆操作之前、期间和/或之后(如，在启动和/或关闭成像系统时)由成像系统执行。
如果需要，图像传感器14可使用单个半导体衬底来实现。另选地，图像传感器14可在堆叠管芯布置方式中实现。在堆叠管芯布置方式中，可在衬底中形成像素并且可在单独衬底中形成读出电路。这些像素可任选地被划分在两个衬底之间。衬底层可以是半导体材料层，诸如硅层。衬底层可使用金属互连件连接。图2中示出了示例，其中衬底42,44和46用于形成图像传感器14。衬底42,44和46有时可称为芯片。上部芯片42可包含像素阵列32中的光电二极管。上部芯片42中还可包括电荷转移晶体管栅极(例如，图4中的转移晶体管58)。然而，为了确保上部芯片42中有充足的空间用于光电二极管，可在中部芯片44和下部芯片46中形成图像传感器的大部分电路。
可在每个像素处用互连层将中部芯片44接合到上部芯片42。例如，可将中部芯片44中的像素电路34接合到浮动扩散(FD)，该浮动扩散连接到形成在上部芯片42中的电荷转移晶体管。将上部芯片42中的每个像素接合到中部芯片44中的对应的像素电路(例如，浮动扩散到浮动扩散)可称为混合接合。中部芯片44和下部芯片46可以不采用混合接合耦接。只有每个芯片的外围电接触垫36才可接合在一起(例如，芯片-芯片连接38)。图像传感器14中的每个芯片可包括相关电路。上部芯片可包含光电二极管和电荷转移晶体管栅极。中部芯片可包括像素电路(例如，浮动扩散节点、源极跟随器晶体管、复位晶体管等)。底部芯片46(有时称为ASIC芯片)可包括时钟生成电路、像素寻址电路、信号处理电路(诸如相关双采样(CDS)电路)、模拟-数字转换器电路、数字图像处理电路、系统接口电路、箝位输入发生器电路、箝位晶体管和箝位电路中的一者或多者。
图2所示的示例仅仅是示例性的。如先前所提及，在另一个实施方案中，图像传感器可包括两个衬底。在该实施方案中，第一衬底可包括光电二极管、电荷转移晶体管栅极和像素电路(例如，浮动扩散节点、源极跟随器晶体管、复位晶体管等)。第二衬底(例如，ASIC芯片)可包括时钟生成电路、像素寻址电路、信号处理电路(诸如CDS电路)、模拟-数字转换器电路、数字图像处理电路、系统接口电路、箝位输入发生器电路、箝位晶体管和箝位电路中的一者或多者。
图3示出了包括多个衬底和验证电路的示例性图像传感器14。图像传感器14包括像素阵列，诸如像素52(在本文中有时称为图像传感器像素、成像像素或图像像素52)的阵列32。图像传感器14可通过以下方式来感测光：将碰撞光子转换成积聚(收集)到像素阵列32中的传感器像素中的电子或空穴。在完成积聚周期之后，收集到的电荷可被转换成电压，该电压可被提供给图像传感器14的输出端子。在电荷到电压转换完成并且所得信号从像素转移出去之后，图像传感器14的像素可被复位以便准备积累新的电荷。在某些实施方案中，像素可使用浮动扩散区(FD)作为电荷检测节点。在使用浮动扩散节点时，复位可通过导通复位晶体管来实现，该复位晶体管将FD节点导电地连接到电压参考，该电压参考可以是像素SF漏极节点。
如图3所示，图像传感器14还可包括行控制电路22(有时称为行解码器/驱动器)。行控制电路22可(例如，通过控制线86)将控制信号发送到像素阵列32以控制像素阵列32中的像素的操作。例如，行控制电路22可使用控制线86将转移控制信号(TX)、复位控制信号(RST)、行选择控制信号(RS)和/或双转换增益控制信号(DCG)发送到像素阵列32和/或验证电路45。可将转移控制信号提供到给定行中的每个像素中的转移晶体管。可将复位控制信号提供到给定行中的每个像素中的复位晶体管。可将行选择控制信号提供到给定行中的每个像素中的行选择晶体管。可将双转换增益控制信号提供到给定行中的每个像素中的双转换增益控制晶体管。
像素阵列32中的每个像素可耦接到对应列线24。每个列线可耦接到像素阵列的相应列中的每一个像素。在像素阵列32的操作期间，像素可输出电压，该电压基于在积聚周期期间收集到列线24(有时称为列输出线24)上的光的量。每个列线24耦接到相应模拟-数字转换器(ADC)26。模拟-数字转换器用于将从列输出线接收到的电压转换为数字信号。模拟-数字转换器26可为模拟地电位参照性模拟-数字转换器。
在一些情况下，如图3所示，图像传感器包括箝位晶体管。箝位晶体管28可耦接在列输出线24与偏置电压源端子30之间。偏置电压源端子30可供应偏置电压，诸如VAAPIX或另一种期望的偏置电压。在图3的示例中，箝位晶体管28是n沟道金属氧化物半导体(nMOS)晶体管，其具有耦接到偏置电压源端子30的漏极端子和耦接到列输出线24的源极端子。每个箝位晶体管的栅极可从箝位输入发生器20接收信号。箝位输入发生器20可输出地电位参照性箝位输入或电源参照性箝位输入。在正常成像操作期间(在像素阵列32用于在积聚周期期间收集光时)，箝位输入发生器20可输出参照电源电压(例如，VAAPIX)来生成的电源参照性箝位输入。在测试操作(有时称为验证操作)期间，箝位输入发生器20可输出参照模拟地电位来生成的地电位参照性箝位输入。在一些情况下，使用模拟地电位参照性箝位输入可确保测试操作期间的高精度测试输入。
图3的图像传感器还可包括生成对应VLN信号的VLN信号发生器72。将VLN信号提供到VLN晶体管74的栅极。在图3的示例中，VLN晶体管74是n沟道金属氧化物半导体(nMOS)晶体管，其具有耦接到列输出线24的漏极端子和耦接到地电位76的源极端子。VLN晶体管74和VLN信号发生器72可形成在图像传感器中的像素的读出和测试期间使用的nMOS电流源。
VLN信号发生器72和箝位输入发生器20可为控制和处理电路82的一部分。模拟-数字转换器26、箝位晶体管28和VLN晶体管74可被视为列控制和读出电路84的一部分。控制和处理电路82可对应于图1中的图像处理和数据格式化电路16。控制和处理电路82可耦接到行控制电路22，并且可耦接到列控制和读出电路84。行控制电路22可从控制和处理电路82接收行地址，并可通过控制路径86向图像阵列32中的图像像素供应对应行控制信号(例如，TX、RST、RS、DCG)(例如，双转换增益控制信号、像素复位控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他期望的像素控制信号)。列控制和读出电路84可经由列线24耦接到像素阵列32的列。列线24可用于从图像像素读出图像信号，并向图像像素供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行控制电路22来选择图像像素阵列32中的像素行，并且与该像素行的图像像素相关联的图像数据可由列控制和读出电路84在列线24上读出。
除了图3所示的模拟-数字转换器、箝位输入晶体管和VLN晶体管之外，列控制和读出电路84还可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于存储读出信号和任何其他期望数据的列存储器、和/或任何其他期望的部件。列控制和读出电路84可将数字像素值输出到控制和处理电路82。
阵列32可以具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的特定具体实施。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。
在图像传感器的整个寿命期内，图像传感器可能容易出现故障。因此，图3中的图像传感器14可包括用于测试图像传感器的功能的验证电路45。在一些实施方案中，验证电路45可包括虚拟像素47。虚拟像素47可包括来自阵列32的成像像素的一些或所有部件(即使虚拟像素未被配置为测量入射光)。如果需要，验证电路45还可包括逻辑电路、比较电路和锁存电路。验证电路45可包括被布置在相应验证电路块中的电路。每个验证电路块可包括一个或多个虚拟像素。
如果需要，行控制电路22和像素阵列32可一起集成在单个集成电路中(作为一个示例)。另选地，行控制电路22和像素阵列32可在单独半导体衬底中实现。在一个示例中，如图3所示，像素阵列32和验证电路45可形成在第一芯片92中，而附加电路(例如，行控制电路22、箝位输入发生器20、ADC 26等)形成在第二芯片94中。第一芯片有时可称为像素传感器芯片。第二芯片可称为专用集成电路(ASIC)芯片。这两个芯片可由导电互连层(例如，混合接合和/或外围接触垫处的接合)来连接。
在使用堆叠芯片来实现图像传感器14的上述实施方案中，可能希望验证电路(例如，像素传感器芯片中的验证电路45)仅具有nMOS(n沟道金属氧化物半导体)晶体管。仅在像素传感器芯片中包括nMOS晶体管(而无pMOS晶体管)可减少制造期间形成芯片所需的注入步骤量。另外，形成仅具有nMOS晶体管(而无pMOS晶体管)的像素传感器芯片可减少污染。因此，可能希望在像素传感器芯片中仅使用nMOS晶体管。
行控制电路22可(例如，通过控制路径86)将行控制信号提供到图像像素以便捕获图像数据。验证电路还可从行控制电路22接收行控制信号。验证电路可基于行控制信号的类型和图像传感器的操作模式来识别可接受的行控制信号幅值的预定范围。当输出测试信号不在所确定的范围内时，可从图像传感器输出错误标志。
ASIC芯片94还可包括一个或多个p沟道金属氧化物半导体(pMOS)电流源96(例如，由一个或多个pMOS晶体管形成的电流源)。pMOS电流源96可用作像素传感器芯片中的验证电路45的有源负载。然而，为了确保仅在像素传感器芯片92中形成nMOS结构，在ASIC芯片94中形成pMOS电流源96。来自行控制电路22的行选择信号可用作验证电路45的上电信号(例如，可在待测试的行中断言行选择信号)。例如，断言行选择控制信号(RS)以能够使用验证电路的给定行进行测试。可仅将来自ASIC芯片(例如，来自电流源96)的电流源提供到通过行选择控制信号的断言而启用的行。仅激活所选择的行的验证电路可减少测试期间的功耗。验证电路可具有nMOS源极跟随器晶体管和nMOS行选择晶体管。由于验证电路在芯片92内，因此未在验证电路中形成pMOS结构。
图4是示出图3中的像素52的结构的电路图。如图4所示，像素52包括光电二极管54、浮动扩散区(FD)56和转移晶体管58。光电二极管54可通过将碰撞光子转换成电子或空穴来感测光。可断言转移晶体管58以将电荷从光电二极管54转移到浮动扩散区56。行选择晶体管64插置在源极跟随器晶体管60的漏极与列输出线24之间。为了从浮动扩散区56读出电荷，断言行选择晶体管64并且在列输出线24上读出与浮动扩散区处的电荷相对应的电压。浮动扩散区56耦接到源极跟随器晶体管60和复位晶体管62。源极跟随器晶体管还耦接到偏置电压电源线63，该偏置电压电源线提供偏置电压VAAPIX。
在完成电荷到电压转换并且(通过断言行选择晶体管64)从像素转移出所产生的信号之后，可通过断言复位晶体管62并且将浮动扩散区耦接到偏置电压电源线63来使像素复位。由于在像素传感器芯片92中形成像素52，因此像素52中的所有晶体管均可为nMOS晶体管。换句话讲，转移晶体管58、复位晶体管62、源极跟随器晶体管60和行选择晶体管64全都是nMOS晶体管。图4所示的像素结构仅仅是示例性的。如果需要，像素52可以以任何期望的配置包括任何其他期望的像素部件(例如，一个或多个存储二极管、一个或多个存储电容器、抗光晕晶体管、一个或多个双转换增益晶体管、一个或多个双转换增益电容器等)。
图5是示出图3中的验证电路45(包括虚拟像素47)的结构的电路图。如图5所示，每个虚拟像素47可包括源极跟随器晶体管60，该源极跟随器晶体管耦接在VAAPIX与行选择晶体管64之间。行选择晶体管64耦接在源极跟随器晶体管60与列线24之间。每个虚拟像素还可包括对应验证电路47V(有时称为验证电路47V、验证电路部分47V或验证电路块47V)。验证电路47V可从行控制电路22接收控制信号，诸如转移控制信号TX、复位控制信号RST和行选择控制信号RS。验证电路47V还可耦接到pMOS电流源96。pMOS电流源96可为验证电路47V提供电流源。然而，为了确保仅在像素芯片92中形成nMOS结构，在ASIC芯片94中形成pMOS电流源，而在像素芯片92中形成每个虚拟像素47的验证电路47V及其余部分。如先前所提及，行选择信号RS充当验证电路47V的使能信号。因此，仅在其中断言行选择控制信号RS的像素47将从pMOS电流源96接收电源电流。
为了确保仅在像素芯片92中形成nMOS结构，由nMOS晶体管形成每个虚拟像素47的源极跟随器晶体管60和行选择晶体管64。另外，仅由nMOS结构形成每个虚拟像素的验证电路。
如果需要，每个虚拟像素的验证电路47V还可包括逻辑电路、比较电路、电平移位电路和/或锁存电路(例如，“与非”门、“或非”门、SR锁存器等)。虚拟像素可用于执行图像传感器14内的控制信号和功能的许多测试。例如，虚拟像素可用于执行复位信号检查。在复位信号检查中，使复位信号在模拟-数字转换期间变为低。如果复位信号为低，则FDIN节点在模拟-数字转换期间将为低。如果复位信号不为低，则已发生故障并且FDIN节点在模拟-数字转换期间将为高。复位信号检查可使用验证电路中的“与非”门。虚拟像素也可用于执行行地址检查。行地址检查可使用验证电路中的“与非”门、“或非”门和SR锁存器。虚拟像素也可用于以FD合并模式执行转移控制信号、复位控制信号、行选择控制信号传播检查(有时称为TX、RST、RS传播检查)。虚拟像素也可用于执行双转换增益(DCG)模式检查。
将相应列中的虚拟像素的输出提供到列线24。列线24可连接到箝位晶体管、VLN晶体管和模拟-数字转换器，如图3所示。ADC输出可以以图像数据或寄存器输出的形式输出。可(例如，通过控制和处理电路82)检查ADC输出以确定其是否在预定范围(例如，预期用于给定测试的预定范围)内。当该输出不在所确定的范围内时，可从图像传感器输出错误标志(例如，注意已发生故障)。一般来讲，验证电路可基于控制信号的类型(例如，TX、RST、RS或DCG)和图像传感器的操作模式来识别可接受的控制信号幅值的预定范围。可输出每一列或一些列的一种行图像图案。为了检查行解码器所选择的行地址，可从连接到虚拟像素列的ADC输出每一行或一些行的独特行图像图案。
在图5的示例中，示出了一列虚拟像素。这个示例仅仅为示例性的。如果需要，可在验证电路45中包括附加列虚拟像素。每列虚拟像素可耦接到ASIC芯片94中的相应pMOS电流源96。在一个替代实施方案中，两个或更多个pMOS电流源可耦接到给定列中的虚拟像素。
图3所示的图像传感器可以以任何期望的方式被划分在衬底之间。在一个示例性示例(图3所示)中，像素阵列32和验证电路45可形成在第一衬底(例如，像素传感器芯片92)中，而行控制电路22、箝位输入发生器20、ADC 26等可形成在第二衬底(例如，ASIC芯片94)中。第一衬底和第二衬底可由混合接合和/或外围接合来连接，如图2所示。在该示例中，第一衬底和第二衬底中的任一者可包括验证电路。然而，第一衬底中的验证电路(具有像素和虚拟像素部件)可仅包括nMOS晶体管，如结合图3和图5所述。
在另一个示例性示例中，像素阵列32可使用两个衬底来形成，其中至少光电二极管位于第一衬底中并且至少行选择晶体管位于第二衬底中。行控制电路22、箝位输入发生器20、ADC 26等可形成在第三衬底中。第一衬底、第二衬底和第三衬底可由混合接合和/或外围接合来连接。在该示例中，第一衬底、第二衬底和第三衬底中的任何一者可包括验证电路。然而，第一衬底和/或第二衬底中的验证电路(具有像素和虚拟像素部件)可仅包括nMOS晶体管，如结合图3和图5所述。一般来讲，阵列32、行控制电路22、列控制和读出电路84以及控制和处理电路82可以以任何期望的方式被划分在两个或更多个堆叠衬底之间。
示例性验证电路的示例示于图6中。图6示出了包括锁存电路102的示例性验证电路块47V。锁存电路102(有时称为SR锁存电路102)是SR锁存器，其被设计为确保转移控制信号TX的断言跟随复位控制信号RST的断言。当正在测试与锁存电路相关联的像素行时，锁存电路可以以置位状态开始。当复位控制信号RST被断言时，锁存电路被复位。然后转移控制信号TX的后续断言使锁存电路恢复到置位状态。
适当地测试复位控制信号RST和转移控制信号TX的顺序断言可能需要锁存电路以置位状态开始测试。然而，由于在未读出与锁存电路相关联的行时使锁存电路掉电，因此锁存电路不能对信号作出响应并且未保留锁存器的前一状态。因此，如果不小心的话，锁存电路可在置位或复位状态下通电。如果锁存电路在复位状态下通电，则验证操作可能不准确。
因此图6中的锁存电路102被设计为确保在置位状态下通电(启动)。S节点104耦接到上拉线106，从而使S保持为高。上拉线106可耦接到如图3所示的芯片94中的pMOS电流源96。当对锁存电路通电时，S将为高并且锁存电路将处于置位状态。然后，当复位控制信号RST被断言时，晶体管114将被断言，从而将锁存电路翻转到复位状态(例如，在逻辑高电平下断言复位信号RST使得R节点处于逻辑高电平并且S节点处于逻辑低电平)。接下来，当转移控制信号TX被断言时，晶体管112将被断言，从而将锁存电路翻转回到置位状态(例如，在逻辑高电平下断言转移控制信号TX使得S节点处于逻辑高电平并且R节点处于逻辑低电平)。
包括下拉晶体管108以在取消选择锁存器时使R节点保持为低。晶体管108耦接在R节点110与接地偏置电源端子之间。晶体管108的栅极端子可接收反相行选择信号RSB。当行选择控制信号RS为低时，RSB将为高，从而确保晶体管108被断言并且R节点被保持为低。当行选择控制信号RS为高时，RSB将为低，从而解除断言晶体管108。
在图6的示例中，下拉晶体管108耦接到R节点110。这个示例仅仅为示例性的。根据验证电路的设计，下拉晶体管可替代地或另外地耦接到S节点104。下拉晶体管可具有接收反相行控制信号或正常行控制信号(具体取决于应用)的栅极。
可包括反相器116以接收行选择控制信号RS并且输出反相行选择信号RSB。反相器116可为nMOS反相器(例如，具有二极管连接式负载或上拉偏置电压)。反相器116可在两个或更多个锁存电路之间共用(例如，与给定行相关联的多个锁存电路可从反相器接收反相信号RSB)。
锁存电路102还可包括晶体管118，该晶体管耦接在R节点110与上拉线120之间。上拉线120可耦接到如图3所示的芯片94中的pMOS电流源96。图6的锁存电路可具有输出节点162。可将来自锁存电路的输出从输出节点162提供到附加逻辑电路和/或提供到虚拟像素的浮动扩散节点(例如，如图5所示)以确保以适当次序断言RST和TX信号。锁存电路102还可包括晶体管122，该晶体管插置在S节点104与晶体管114之间。晶体管118和122均可在其栅极端子处接收行控制信号RS。因此晶体管118和122用作使能晶体管。锁存电路可仅在RS被断言时操作。电阻器124可包括在上拉线106与S节点104之间。可任选地省略电阻器124。
图6中的使能晶体管118和122的位置仅仅是示例性的。在一些情况下，使能晶体管118和/或122可处于所描绘的电路内的不同位置处。例如，在一个示例性替代实施方案中，使能晶体管122可定位在电阻器124的地方(例如，介于S节点104与上拉线106之间)。
耦接到S节点104的上拉线106可有助于确保锁存电路102在置位状态下通电(通过使S节点保持为高)。耦接到R节点110的下拉晶体管108也可有助于确保锁存电路102在置位状态下通电(通过使R节点保持为低)。换句话讲，当锁存电路102启动时(例如，当晶体管118和122被断言以实现锁存电路的操作时)，S节点将为高并且R节点将为低，从而确保SR锁存电路处于置位状态。
上拉线106和120(有时称为偏置电压电源线、上拉偏置线、上拉偏置电压线等)可耦接到pMOS电流源，诸如图3和图5中的pMOS电流源96。由于仅nMOS晶体管可形成在第一芯片92中，因此pMOS电流源可形成在第二芯片中，而图6所示的其余锁存电路形成在第一芯片中。
在图6中，S节点耦接到两个串联的S晶体管的栅极。类似地，R节点耦接到两个串联的R晶体管的栅极。这个示例仅仅为示例性的。如果需要，S节点和R节点可仅耦接到一个晶体管的栅极而非耦接到两个串联的晶体管，可耦接到两个并联耦接的晶体管的栅极等。一般来讲，SR锁存电路的S和R晶体管可具有任何期望的布置方式。
一些像素行控制信号可具有略微高于地电位的逻辑低电平。这可引起非期望的泄漏电流和/或逻辑故障。为了考虑高于地电位的这些逻辑低电平信号，图像传感器14中的验证电路还可包括电平移位器，该电平移位器用于使非零逻辑低电平更接近地电位。图7示出了可包括在验证电路中的示例性电平移位器。电平移位器可使低电平移位到更接近地电位。然而，希望高电平不受电平移位器的影响。因此，电平移位器可被设计为在以高电平接收到时不使信号移位(或在信号处于高电平时使信号移位更少的量)。
复位控制信号RST可能需要移位到更接近地电位以优化图像传感器的性能。图7示出了示例性电平移位器142，该电平移位器在晶体管144的栅极端子处接收复位控制信号RST。晶体管144是用作降电平移位器的nMOS源极跟随器。nMOS源极跟随器晶体管144使用接地的偏置电流来操作。经由上拉线158为之馈送基准电流的电流镜146可用于为nMOS源极跟随器晶体管144提供偏置电流。上拉线158可耦接到如图3所示的芯片94中的pMOS电流源96。电流镜146可包括晶体管166和168。电平移位器的输出节点148(例如，耦接到晶体管144的源极)可输出移位的复位控制信号RST’。例如，复位控制信号可从0.8V的输入电压(RST)移位到0.2V的输出电压(RST’)。
为了阻止复位信号移位到高逻辑电平(有时称为高电平、逻辑电平高、逻辑高电平等)，可在复位信号为高时减少偏置电流。当复位信号为高时，可断言晶体管150(其在其栅极端子处接收移位的复位信号RST’)。断言晶体管150会向来自上拉线158的电流增加晶体管164(其栅极和漏极均通过晶体管154和150耦接到上拉线158)。增加晶体管164会降低向电流镜提供的基准电流，并且相应地减少向源极跟随器晶体管144施加的偏置电流。
控制信号RST移位的量可与向电流镜提供的基准电流成比例。因此，在RST为高时减少基准电流使得RST在逻辑高电平下移位的量小于在逻辑低电平(有时称为低电平、低逻辑电平、逻辑电平低等)下移位的量。在一个示例中，在逻辑低电平下时，控制信号的电压可移位超过0.2V、超过0.3V、超过0.4V、超过0.5V、超过0.6V、介于0.4V与0.8V之间、或介于0.5与0.7V之间。在逻辑高电平下时，控制信号的电压可移位小于0.1V、小于0.2V、小于0.3V、小于0.6V、介于0.001V与0.2V之间、或介于0.05与0.1V之间。
晶体管152可插置在偏置电压源端子156(其提供偏置电压VAAPIX)与晶体管144之间。晶体管154可插置在上拉线158与电流镜146之间。晶体管152和154可在其栅极端子处接收行选择控制信号RS。因此，晶体管152和154可用作使能晶体管，其防止电平移位器操作，除非与电平移位器相关联的行控制信号被断言。
电平移位器142还可包括晶体管170，该晶体管用于使电平移位器掉电。因此，晶体管170有时可称为掉电晶体管170。
图7中使复位控制信号RST移位的示例仅仅是示例性的。可将任何期望的控制信号(例如，TX)提供到晶体管144的栅极端子，因此使用电平移位器使任何期望的控制信号移位。可将移位的控制信号(例如，RST’)提供到验证电路内的附加验证电路块(例如，图6的锁存电路)。
概括地说，图像传感器可包括验证电路。验证电路可由nMOS晶体管形成，并且可形成在第一芯片92中。验证电路可包括电平移位器，该电平移位器被配置为使控制信号(例如，复位控制信号)移位到更接近地电位的低电平。在高电平下，电平移位器使控制信号移位的量可能没有低电平下那样多。可将移位的控制信号提供到附加验证电路以确保成像像素的适当操作。验证电路还可包括锁存电路，该锁存电路测试复位控制信号(RST)和转移控制信号(TX)是否以适当次序被断言。在一个示例中，锁存电路可从电平移位器接收移位的复位控制信号RST’。为了确保锁存电路在置位状态下通电，上拉线可耦接到锁存器的S节点并且下拉晶体管可耦接到锁存器的R节点。下拉晶体管可从反相器接收反相行控制信号以确保在行控制信号被解除断言时下拉晶体管被断言。通过包括始终使锁存电路在置位状态下通电的电路，可确保适当的验证操作。
在各种实施方案中，图像传感器可包括第一衬底和第二衬底；第一衬底中的成像像素阵列，每个成像像素具有光电二极管；第二衬底中的行控制电路，该行控制电路被配置为将行控制信号提供到成像像素阵列；以及第一衬底中的验证电路，该验证电路从行控制电路接收行控制信号。第一衬底可包括多个n沟道金属氧化物半导体晶体管，并且可不包括任何p沟道金属氧化物半导体晶体管。
图像传感器还可包括耦接到验证电路的电流源。电流源可为p沟道金属氧化物半导体电流源。p沟道金属氧化物半导体电流源可形成在第二衬底中。验证电路可包括多个虚拟像素，每个虚拟像素可具有相应验证电路部分，并且每个虚拟像素可从行控制电路接收行选择控制信号，该行选择控制信号选择性地启用该虚拟像素的相应验证电路部分。只有由行选择控制信号启用的虚拟像素的验证电路部分可从电流源接收电流。
每个成像像素可包括浮动扩散区、耦接在光电二极管与浮动扩散区之间的转移晶体管、耦接到浮动扩散区的源极跟随器晶体管、耦接到浮动扩散区的复位晶体管、以及耦接到源极跟随器晶体管的行选择晶体管。所述多个虚拟像素可包括至少一列虚拟像素，并且至少一列虚拟像素中的每列虚拟像素可耦接到相应列输出线。每个列输出线可耦接到相应模拟-数字转换器。
在各种实施方案中，图像传感器可包括第一衬底和第二衬底、第一衬底中被布置成多行和多列的成像像素阵列、第一衬底中被布置成多行和至少一列的多个虚拟像素、以及第二衬底中的行控制电路。行控制电路可被配置为将相应控制信号提供到每行成像像素和每行虚拟像素，控制信号可选择性地启用每个虚拟像素中的验证电路，并且第一衬底可不包括任何p沟道金属氧化物半导体晶体管。
图像传感器还可包括电流源，该电流源耦接到第一列虚拟像素中的每个虚拟像素中的验证电路。电流源可包括至少一个p沟道金属氧化物半导体晶体管。电流源可形成在第二衬底中。只有已由控制信号启用的验证电路可从电流源接收电流。每个成像像素可包括浮动扩散区、耦接在光电二极管与浮动扩散区之间的转移晶体管、耦接到浮动扩散区的源极跟随器晶体管、耦接到浮动扩散区的复位晶体管、以及耦接到源极跟随器晶体管的行选择晶体管。每个成像像素的行选择晶体管的栅极可从行控制电路接收控制信号。
在各种实施方案中，图像传感器可包括第一衬底和第二衬底，该第一衬底包括成像像素阵列，该成像像素阵列包括多个n沟道金属氧化物半导体晶体管且不包括任何p沟道金属氧化物半导体晶体管；以及验证电路，该验证电路包括多个n沟道金属氧化物半导体晶体管且不包括任何p沟道金属氧化物半导体晶体管，并且该第二衬底与第一衬底重叠并在第二衬底中包括电流源和行控制电路，该电流源耦接到验证电路并包括至少一个p沟道金属氧化物半导体晶体管。行控制电路可被配置为将第一行控制信号提供到成像像素阵列中的第一行成像像素和验证电路的第一部分，并且第一行控制信号可控制验证电路的第一部分是否从电流源接收电流。
可将第一行控制信号提供到第一行成像像素的每个成像像素中的行选择晶体管的栅极。行控制电路可被配置为将第二行控制信号提供到第一行成像像素和验证电路的第一部分，并且可将第二行控制信号提供到第一行成像像素的每个成像像素中的转移晶体管的栅极。行控制电路可被配置为将第三行控制信号提供到第一行成像像素和验证电路的第一部分，并且可将第三行控制信号提供到第一行成像像素的每个成像像素中的复位晶体管的栅极。
在各种实施方案中，图像传感器可包括成像像素阵列和验证电路，该验证电路被配置为测试成像像素阵列的操作。验证电路可具有与给定行成像像素相关联的SR锁存电路，并且SR锁存电路可包括耦接到上拉偏置线的第一节点，该上拉偏置线被配置为确保SR锁存电路在置位状态下开始。
第一节点可为SR锁存电路的S节点，并且SR锁存电路可包括R节点。SR锁存电路还可包括耦接到R节点的第一晶体管，该第一晶体管具有接收与给定行成像像素相关联的转移控制信号的栅极；以及耦接到S节点的第二晶体管，该第二晶体管具有接收与给定行成像像素相关联的复位控制信号的栅极。SR锁存电路可被配置为验证复位控制信号和转移控制信号是否以正确次序被断言。SR锁存电路可形成在第一衬底中，第一衬底可包括多个n沟道金属氧化物半导体(nMOS)晶体管且可不包括任何p沟道金属氧化物半导体(pMOS)晶体管，并且上拉偏置线可耦接到第二衬底中形成的pMOS电流源。SR锁存电路还可包括下拉晶体管，该下拉晶体管耦接到R节点并且被配置为确保SR锁存电路在置位状态下开始；以及反相器，该反相器接收与给定行成像像素相关联的行选择控制信号并且输出行选择控制信号的反相版本。下拉晶体管可具有接收行选择控制信号的反相版本的栅极。
在各种实施方案中，图像传感器可包括成像像素阵列和验证电路，该验证电路被配置为测试给定行成像像素的操作。验证电路可包括反相器，该反相器接收与给定行成像像素相关联的行选择控制信号并且输出行选择控制信号的反相版本；以及与给定行成像像素相关联的SR锁存电路。SR锁存电路可包括耦接到下拉晶体管的第一节点，并且下拉晶体管可具有接收行选择控制信号的反相版本的栅极。
SR锁存电路还可包括耦接到R节点的第一晶体管，该第一晶体管具有接收与给定行成像像素相关联的转移控制信号的栅极；以及耦接到S节点的第二晶体管，该第二晶体管具有接收与给定行成像像素相关联的复位控制信号的栅极。SR锁存电路可被配置为验证复位控制信号和转移控制信号是否以正确次序被断言。S节点可耦接到上拉偏置线，下拉晶体管可被配置为在未使用SR锁存电路时使R节点保持为低，并且上拉偏置线可被配置为在未使用SR锁存电路时使S节点保持为高。SR锁存电路可形成在第一衬底中，并且第一衬底可包括多个n沟道金属氧化物半导体(nMOS)晶体管且可不包括任何p沟道金属氧化物半导体(pMOS)晶体管。
在各种实施方案中，图像传感器可包括成像像素阵列，该成像像素阵列包括给定行成像像素；行控制电路，该行控制电路被配置为将控制信号提供到给定行成像像素；以及验证电路，该验证电路被配置为测试成像像素阵列的操作。验证电路可包括电平移位器，该电平移位器被配置为接收控制信号，在控制信号处于低电平时使控制信号的电压移位第一量，并且在控制信号处于高电平时使控制信号的电压移位小于第一量的第二量。
电平移位器所接收到的控制信号可为与给定行成像像素相关联的复位控制信号。电平移位器可包括源极跟随器晶体管，源极跟随器晶体管可具有接收控制信号的栅极，并且源极跟随器晶体管可具有基于偏置电流来输出控制信号的移位版本的漏极。电平移位器还可包括为源极跟随器晶体管提供偏置电流的电流镜。电流镜可由上拉偏置线所提供的基准电流进行馈送。电平移位器还可包括第一晶体管，该第一晶体管与电流镜并联耦接到上拉偏置线；以及第二晶体管，该第二晶体管耦接在上拉偏置线与第一晶体管之间，并且具有接收控制信号的移位版本的栅极。电平移位器可形成在第一衬底中，并且第一衬底可包括多个n沟道金属氧化物半导体(nMOS)晶体管且可不包括任何p沟道金属氧化物半导体(pMOS)晶体管。
根据一个实施方案，图像传感器可包括成像像素阵列和验证电路，该验证电路被配置为测试成像像素阵列的操作。验证电路可具有与给定行成像像素相关联的SR锁存电路，并且SR锁存电路可包括耦接到上拉偏置线的第一节点，该上拉偏置线被配置为确保SR锁存电路在置位状态下开始。
根据另一个实施方案，第一节点可为SR锁存电路的S节点，并且SR锁存电路可包括R节点。
根据另一个实施方案，SR锁存电路还可包括耦接到R节点的第一晶体管，其中第一晶体管具有接收与给定行成像像素相关联的转移控制信号的栅极；以及耦接到S节点的第二晶体管，其中第二晶体管具有接收与给定行成像像素相关联的复位控制信号的栅极。
根据另一个实施方案，SR锁存电路可被配置为验证复位控制信号和转移控制信号是否以正确次序被断言。
根据另一个实施方案，SR锁存电路可形成在第一衬底中，第一衬底可包括多个n沟道金属氧化物半导体(nMOS)晶体管且可不包括任何p沟道金属氧化物半导体(pMOS)晶体管，并且上拉偏置线可耦接到第二衬底中形成的pMOS电流源。
根据另一个实施方案，SR锁存电路可包括下拉晶体管，该下拉晶体管耦接到R节点，并且被配置为确保SR锁存电路在置位状态下开始。
根据另一个实施方案，图像传感器还可包括反相器，该反相器接收与给定行成像像素相关联的行选择控制信号并且输出行选择控制信号的反相版本。下拉晶体管可具有接收行选择控制信号的反相版本的栅极。
根据一个实施方案，图像传感器可包括成像像素阵列和验证电路，该验证电路被配置为测试给定行成像像素的操作。验证电路可包括反相器，该反相器接收与给定行成像像素相关联的行选择控制信号并且输出行选择控制信号的反相版本；以及与给定行成像像素相关联的SR锁存电路。SR锁存电路可包括耦接到下拉晶体管的第一节点，并且下拉晶体管可具有接收行选择控制信号的反相版本的栅极。
根据另一个实施方案，第一节点可为SR锁存电路的R节点，并且SR锁存电路还可包括S节点。
根据另一个实施方案，SR锁存电路还包括耦接到R节点的第一晶体管，其中第一晶体管具有接收与给定行成像像素相关联的转移控制信号的栅极；以及耦接到S节点的第二晶体管，其中第二晶体管具有接收与给定行成像像素相关联的复位控制信号的栅极。
根据另一个实施方案，SR锁存电路可被配置为验证复位控制信号和转移控制信号是否以正确次序被断言。
根据另一个实施方案，S节点可耦接到上拉偏置线，下拉晶体管可被配置为在未使用SR锁存电路时使R节点保持为低，并且上拉偏置线可被配置为在未使用SR锁存电路时使S节点保持为高。
根据另一个实施方案，SR锁存电路可形成在第一衬底中，并且第一衬底可包括多个n沟道金属氧化物半导体(nMOS)晶体管且可不包括任何p沟道金属氧化物半导体(pMOS)晶体管。
根据一个实施方案，图像传感器可包括成像像素阵列，该成像像素阵列包括给定行成像像素；行控制电路，该行控制电路被配置为将控制信号提供到给定行成像像素；以及验证电路，该验证电路被配置为测试成像像素阵列的操作。验证电路可包括电平移位器，该电平移位器被配置为接收控制信号，在控制信号处于低电平时使控制信号的电压移位第一量，并且在控制信号处于高电平时使控制信号的电压移位小于第一量的第二量。
根据另一个实施方案，电平移位器所接收到的控制信号可为与给定行成像像素相关联的复位控制信号。
根据另一个实施方案，电平移位器可包括源极跟随器晶体管，源极跟随器晶体管可具有接收控制信号的栅极，并且源极跟随器晶体管可具有基于偏置电流来输出控制信号的移位版本的漏极。
根据另一个实施方案，电平移位器还可包括为源极跟随器晶体管提供偏置电流的电流镜。
根据另一个实施方案，电流镜可由上拉偏置线所提供的基准电流进行馈送。
根据另一个实施方案，电平移位器可包括第一晶体管，该第一晶体管与电流镜并联耦接到上拉偏置线；以及第二晶体管，该第二晶体管耦接在上拉偏置线与第一晶体管之间。第二晶体管可具有接收控制信号的移位版本的栅极。
根据另一个实施方案，电平移位器可形成在第一衬底中，并且第一衬底可包括多个n沟道金属氧化物半导体(nMOS)晶体管且可不包括任何p沟道金属氧化物半导体(pMOS)晶体管。
前述内容仅仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的范围和实质的前提下进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，包括：
成像像素阵列；和
验证电路，所述验证电路被配置为测试给定行成像像素的操作，其中所述验证电路包括：
反相器，所述反相器接收与所述给定行成像像素相关联的行选择控制信号并且输出所述行选择控制信号的反相版本；和
与所述给定行成像像素相关联的SR锁存电路，其中所述SR锁存电路包括耦接到下拉晶体管的第一节点，并且其中所述下拉晶体管具有接收所述行选择控制信号的所述反相版本的栅极。
2.根据权利要求1所述的图像传感器，其中所述第一节点是所述SR锁存电路的R节点，其中所述SR锁存电路还包括S节点。
3.根据权利要求2所述的图像传感器，其中所述SR锁存电路还包括：
第一晶体管，所述第一晶体管耦接到所述R节点，其中所述第一晶体管具有接收与所述给定行成像像素相关联的转移控制信号的栅极；和
第二晶体管，所述第二晶体管耦接到所述S节点，其中所述第二晶体管具有接收与所述给定行成像像素相关联的复位控制信号的栅极，其中所述SR锁存电路被配置为验证所述复位控制信号和所述转移控制信号是否以正确次序被断言。
4.根据权利要求2所述的图像传感器，其中所述S节点耦接到上拉偏置线，其中所述下拉晶体管被配置为在未使用所述SR锁存电路时使所述R节点保持为低，并且其中所述上拉偏置线被配置为在未使用所述SR锁存电路时使所述S节点保持为高。
5.根据权利要求1所述的图像传感器，其中所述SR锁存电路形成在第一衬底中，并且其中所述第一衬底包括多个n沟道金属氧化物半导体nMOS晶体管并且不包括任何p沟道金属氧化物半导体pMOS晶体管。
6.一种图像传感器，包括：
成像像素阵列，所述成像像素阵列包括给定行成像像素；
行控制电路，所述行控制电路被配置为将控制信号提供到所述给定行成像像素；和
验证电路，所述验证电路被配置为测试所述成像像素阵列的操作，其中所述验证电路包括电平移位器，所述电平移位器被配置为：
接收所述控制信号；
在所述控制信号处于低电平时使所述控制信号的电压移位第一量；以及
在所述控制信号处于高电平时使所述控制信号的所述电压移位小于所述第一量的第二量。
7.根据权利要求6所述的图像传感器，其中所述电平移位器所接收到的所述控制信号是与所述给定行成像像素相关联的复位控制信号。
8.根据权利要求6所述的图像传感器，其中所述电平移位器包括源极跟随器晶体管，其中所述源极跟随器晶体管具有接收所述控制信号的栅极，并且其中所述源极跟随器晶体管具有基于偏置电流来输出所述控制信号的移位版本的漏极。
9.根据权利要求8所述的图像传感器，其中所述电平移位器还包括为所述源极跟随器晶体管提供所述偏置电流的电流镜，其中所述电流镜由上拉偏置线所提供的基准电流进行馈送，并且其中所述电平移位器还包括：
第一晶体管，所述第一晶体管与所述电流镜并联耦接到所述上拉偏置线；和
第二晶体管，所述第二晶体管耦接在所述上拉偏置线与所述第一晶体管之间，其中所述第二晶体管具有接收所述控制信号的所述移位版本的栅极。
10.根据权利要求6所述的图像传感器，其中所述电平移位器形成在第一衬底中，并且其中所述第一衬底包括多个n沟道金属氧化物半导体nMOS晶体管并且不包括任何p沟道金属氧化物半导体pMOS晶体管。
CN202410424642.8A 2019-02-01 2019-12-27 堆叠图像传感器中的像素控制信号验证 Pending CN118101927A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962799802P 2019-02-01 2019-02-01
US62/799,802 2019-02-01
US16/565,739 2019-09-10
US16/565,739 US11317083B2 (en) 2019-02-01 2019-09-10 Pixel control signal verification in a stacked image sensor
CN201911372081.7A CN111526355B (zh) 2019-02-01 2019-12-27 堆叠图像传感器中的像素控制信号验证

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201911372081.7A Division CN111526355B (zh) 2019-02-01 2019-12-27 堆叠图像传感器中的像素控制信号验证

Publications (1)

Publication Number Publication Date
CN118101927A true CN118101927A (zh) 2024-05-28

Family

ID=71615198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410424642.8A Pending CN118101927A (zh) 2019-02-01 2019-12-27 堆叠图像传感器中的像素控制信号验证

Country Status (3)

Country Link
US (1) US11317083B2 (zh)
CN (1) CN118101927A (zh)
DE (1) DE102019008751A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7384212B2 (ja) * 2019-09-30 2023-11-21 株式会社ニコン 撮像素子、及び、撮像装置
WO2021066064A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子、及び、撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI283965B (en) 2005-11-10 2007-07-11 Sunext Technology Co Ltd Source follower
US8730330B2 (en) 2011-07-25 2014-05-20 Aptina Imaging Corporation Image sensors with dark pixels for real-time verification of imaging systems
KR101948057B1 (ko) * 2012-04-13 2019-02-14 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US9407848B2 (en) 2012-05-16 2016-08-02 Semiconductor Components Industries, Llc Method and apparatus for pixel control signal verification
KR102551551B1 (ko) * 2018-08-28 2023-07-05 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서

Also Published As

Publication number Publication date
US11317083B2 (en) 2022-04-26
US20200252603A1 (en) 2020-08-06
DE102019008751A1 (de) 2020-08-06

Similar Documents

Publication Publication Date Title
CN107205129B (zh) 具有卷帘快门扫描模式和高动态范围的图像传感器
US10498996B2 (en) Pixel control signal verification in a stacked image sensor
US9161028B2 (en) Image sensors with dark pixels for real-time verification of imaging systems
US6960751B2 (en) Photoelectric conversion device
US9917120B2 (en) Pixels with high dynamic range and a global shutter scanning mode
CN111163273B (zh) 用于图像传感器的面积和功率高效的多电压行驱动器电路
US9584800B2 (en) Imaging systems with pixel array verification circuitry
US8324550B2 (en) High dynamic range imaging systems
US20120218451A1 (en) Imaging pixels with dummy transistors that reduce reset charge injection
US8466402B2 (en) Imaging pixels with shielded floating diffusions
CN118101927A (zh) 堆叠图像传感器中的像素控制信号验证
CN210469540U (zh) 图像传感器
CN215072655U (zh) 图像传感器
CN111526355B (zh) 堆叠图像传感器中的像素控制信号验证
CN212572732U (zh) 图像传感器和放大电路
CN211352319U (zh) 图像传感器和用于图像传感器的电路
US20180295306A1 (en) Image sensors with diagonal readout
US11438573B2 (en) Verification circuitry for row driver fault detection
CN118214959A (zh) 具有高动态范围像素的图像传感器
CN115002362A (zh) 具有减少的列固定模式噪声的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination