CN118214959A - 具有高动态范围像素的图像传感器 - Google Patents

Abstract

本公开涉及具有高动态范围像素的图像传感器。本发明提供了一种图像传感器，该图像传感器可包括被布置成行和列的成像像素阵列。每个成像像素可以包括光电二极管、溢出电容器、插置在该光电二极管与该溢出电容器之间的溢出晶体管、浮动扩散区、插置在该光电二极管与该浮动扩散区之间的转移晶体管、电压源以及插置在该浮动扩散区与该电压源之间的复位晶体管。该电压源可以针对复位时段的第一部分提供处于小于钉扎电压的第一量值的电压，并且可以针对该复位时段的第二部分提供处于大于该钉扎电压的第二量值的该电压。

Description

具有高动态范围像素的图像传感器

技术领域

本公开整体涉及成像设备，并且更具体地，涉及具有高动态范围成像像素的成像设备。

背景技术

图像传感器常常在诸如移动电话、相机和计算机的电子设备中用来捕获图像。在典型的布置中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。

典型图像像素包含用于响应于入射光而生成电荷的光电二极管。图像传感器可使用全局快门方案或卷帘快门方案进行操作。在全局快门中，图像传感器中的每个像素均可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。

一些常规图像传感器或许能够在高动态范围(HDR)模式下工作。可在图像传感器中通过为交替的像素行分配不同的积分时间来实现HDR操作。然而，常规图像传感器有时可经历低于所需分辨率、低于所需灵敏度、高于所需噪声水平以及低于所需量子效率。

本文所述的实施方案就是在这种背景下出现的。

附图说明

图1是根据一些实施方案的具有图像传感器的例示性电子设备的示意图。

图2是根据一些实施方案的用于从图像传感器读出图像信号的例示性像素阵列以及相关联的行和列控制电路的示意图。

图3是根据一些实施方案的包括溢出电容器的例示性成像像素的电路图。

图4是根据一些实施方案的包括具有相应的溢出电容器的多个子像素的例示性成像像素的电路图。

图5是根据一些实施方案的示出成像像素(诸如图4中的成像像素)的操作的例示性方法的时序图。

图6是根据一些实施方案的包括溢出电容器和双转换增益电容器的例示性成像像素的电路图。

图7是根据一些实施方案的包括具有相应的溢出电容器和共享双转换增益电容器的多个子像素的例示性成像像素的电路图。

图8是根据一些实施方案的包括并联耦接到光电二极管的溢出电容器的例示性成像像素的电路图。

图9是根据一些实施方案的包括串联耦接到光电二极管的溢出电容器的例示性成像像素的电路图。

图10是根据一些实施方案的包括耦接栅极结构的例示性成像像素的电路图。

图11是根据一些实施方案的包括溢出电容器和校准晶体管的例示性成像像素的电路图。

图12是根据一些实施方案的示出成像像素(诸如图11中的成像像素)的操作的例示性方法的时序图。

具体实施方式

本发明技术的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的例示性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。

诸如数码相机、计算机、蜂窝电话和其他电子设备的电子设备可包括图像传感器，该图像传感器收集传入的光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括将传入的光转换成图像信号的光敏元件，诸如光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型的图像传感器可例如具有数百或数千或数百万的像素(例如，百万像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出与由光敏元件生成的电荷相对应的图像信号的读出电路。

图1是说明性成像和响应系统的图，该成像和响应系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、蜂窝电话、摄像机或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。

如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括诸如在图像传感器阵列集成电路中的一个或多个图像传感器14以及一个或多个透镜。

在图像捕获操作期间，每个透镜可将光聚焦到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，图像传感器像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型的图像传感器可例如具有数百万的像素(例如，数兆像素)。

相机模块12中的每个图像传感器可相同，或者在给定的图像传感器阵列集成电路中可以存在不同类型的图像传感器。在一些示例中，图像传感器14还可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模数转换器电路、数据输出电路、存储器(例如，缓冲电路)和/或寻址电路。

可将来自传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理与数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调整白平衡和曝光、实施视频图像稳定或面部检测。图像处理与数据格式化电路16可附加地或另选地用于在需要时压缩原始相机图像文件(例如，压缩为联合摄影专家组或JPEG格式)。

在一个示例性布置中，诸如片上系统(SoC)布置，传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，传感器14和图像处理电路16可形成在单独的半导体衬底上。例如，传感器14和图像处理电路16可形成在已堆叠的单独衬底上。

成像系统10可经由路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括输入-输出设备22和存储处理电路24。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中至物体的距离、或滤波或以其他方式处理由成像系统10提供的图像。例如，成像系统10的图像处理和数据格式化电路16可将采集的图像数据传输到主机子系统20的存储和处理电路24。

如果需要，系统100可为用户提供许多高级功能。例如，在计算机或移动电话中，可为用户提供运行用户应用的能力。对于这些功能，主机子系统20的输入-输出设备22可以包括键盘、输入-输出端口、按钮、以及显示器、以及存储和处理电路24。主机子系统20的存储和处理电路24可包括易失性存储器和/或非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24可附加地或另选地包括微处理器、微控制器、数字信号处理器和/或专用集成电路。

图2中示出了图1的图像传感器14的布置的示例。如图2所示，图像传感器14可包括控制和处理电路44。控制和处理电路44(有时被称为控制和处理逻辑部件)可以是图1中的图像处理和数据格式化电路16的一部分，或者可与电路16分开。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素)的阵列32。控制和处理电路44可经由控制路径27耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。

行控制电路40可从控制和处理电路44接收行地址，并且可通过一个或多个控制路径36将对应的行控制信号提供给图像像素34。行控制信号可包括像素复位控制信号、电荷转移控制信号、溢出控制信号、行选择控制信号、双转换增益控制信号或任何其他期望的像素控制信号。

列控制和读出电路42可经由一条或多条导线(诸如列线38)耦接到像素阵列32的一个或多个列。给定列线38可耦接到图像像素阵列32中的图像像素34的列，并且可用于从图像像素34读出图像信号以及用于向图像像素34提供偏置信号(例如，偏置电流或偏置电压)。在一些示例中，每个像素列可耦接到对应的列线38。对于图像像素读出操作，可使用行驱动器电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列读出电路42在列线38上读出。列读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换为对应数字信号的模数转换器电路、或用于对读出信号和任何其他期望数据进行存储的列存储器。列控制和读出电路42可通过线26将数字像素读出值输出到控制和处理逻辑部件44。

阵列32可具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的具体实现方式。虽然在本文中行和列通常分别被描述为水平和垂直，但行和列可指任何网格状结构。本文描述为行的特征可垂直布置，并且本文描述为列的特征可水平布置。

像素阵列32可具备具有多个滤色器元件的滤色器阵列，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。例如，图像传感器像素(诸如阵列32中的图像像素)可具备滤色器阵列，该滤色器阵列允许单个图像传感器使用对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。红色、绿色和蓝色图像传感器像素可被布置成拜耳马赛克图案。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。又如，可使用具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素来代替拜耳图案中的绿色像素。这些示例仅仅是说明性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。

在一些实施方式中，阵列32可以是堆叠管芯布置的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置中，阵列32中的每个像素34可在像素内的任何期望节点处被划分在两个管芯之间。举例来说，节点(诸如浮动扩散节点)可形成在两个管芯之上。包括光电二极管和位于光电二极管与期望节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。期望的节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为该耦接结构的一部分)。在两个管芯结合之前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何金属对金属结合技术(诸如软钎焊或焊接)来将形成在相应的第一管芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。

如上所述，像素电路中被划分到两个管芯之上的期望的节点可以是浮动扩散节点。替代地，像素电路中被划分到两个管芯之上的期望节点期望节点可以是沿着像素电路的任何其它节点。在一个替代方案中，被划分到两个管芯之上的期望节点可以是浮动扩散区与源极跟随器晶体管的栅极之间的节点。举例来说，浮动扩散节点可以形成在第一管芯(光电二极管形成在该第一管芯上)上，而耦接结构可以将浮动扩散节点连接到第二管芯上的源极跟随器晶体管。在另一替代方案中，被划分到两个管芯之上的期望节点可以是浮动扩散区与转移晶体管的源极-漏极节点之间的节点。举例来说，浮动扩散节点可以形成在第二管芯(光电二极管不位于该第二管芯上)上。在又一替代方案中，被划分到两个管芯之上的期望节点可以是源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点。

一般来讲，阵列32、行控制电路40、以及列控制和读出电路42可以被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可以形成在第一衬底中，并且行控制电路40以及列控制和读出电路42可以形成在第二衬底中。在另一个示例中，阵列32可以被划分在第一衬底与第二衬底之间(使用上述像素划分方案中的一个像素划分方案)，并且行控制电路40以及列控制和读出电路42可以形成在第三衬底中。在其它示例中，行控制电路40可以位于与列控制及读出电路42分离的衬底上。在又一示例中，行控制电路40可以划分在两个或更多个衬底之间，并且/或者列控制与读出电路42可以划分在两个或更多个衬底之间。

图3是具有光敏元件和存储电容器的成像像素的电路图。如图3所示，图像像素34包括响应于入射光而产生电荷的光敏元件102(例如，光电二极管)。光敏元件102具有耦接到接地的第一端子。光敏元件102可以是具有对应的钉扎电压的钉扎光电二极管。光敏元件102的第二端子耦接到转移晶体管104和晶体管105。转移晶体管104耦接到浮动扩散(FD)区118。晶体管105(有时被称为阈值晶体管105或溢出晶体管105)耦接在光电二极管102与存储电容器110(有时被称为溢出电容器110)之间。电容器110具有耦接到晶体管105的第一板和耦接到电压源122的第二板。在本文中，电压源有时可以另选地被称为电压源端子、偏置电压源端子、偏置电压源等。复位晶体管106可以耦接在浮动扩散区118与电压源124-2之间。电压源122可以提供可调整电压CLG_REF，而电压源124-2可以提供可调整电压RST_D。浮动扩散区118可以是掺杂半导体区(例如，硅衬底中通过离子植入、杂质扩散或其它掺杂过程而掺杂的区)。浮动扩散118具有相关联的电容。

源极跟随器晶体管112(SF)具有栅极端子，该栅极端子耦接到浮动扩散区118和复位晶体管106的第一端子。源极跟随器晶体管112还具有耦接到电压源124-3的第一源极-漏极端子。在本申请中，每个晶体管被绘示为具有三个端子：源极、漏极和栅极。每个晶体管的源极端子和漏极端子可依据晶体管被偏置的方式和所使用的晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。电压源124-3可以提供电源电压VDD。源极跟随器晶体管112的第二源极-漏极端子耦接到晶体管132。

晶体管132(有时被称为行选择晶体管)插置在源极跟随器晶体管112与列输出线116之间。当行选择晶体管132被断言时，在列输出线116上提供输出电压(PIXOUT)。

源极跟随器晶体管112、行选择晶体管132和列输出线116有时可以被统称为读出电路或读出电路系统。如果需要，可以使用其它读出电路。

溢出晶体管105的栅极端子接收控制信号OG。转移晶体管104的栅极端子接收控制信号TX。复位晶体管106的栅极端子接收控制信号RST。行选择晶体管132的栅极端子接收控制信号RS。可以由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号OG、TX、RST和RS。如果需要，还可以由行控制电路提供电源122和124-2处的可调整电压。

图3的像素具有用于对应读出电路的一个光敏部分(具有光电二极管102)。这个示例仅仅为例示性的。如果需要，具有与图3中相同的布置的多个光敏部分可以共享单个读出电路。图4是具有四个光敏元件(其各自包括相应的光敏元件和相应的存储电容器)的成像像素的电路图。图4的成像像素中的四个光敏部分全部共享共同的读出电路。光敏部分在本文中有时被称为子像素。图4中共享共同的读出电路的四个子像素的实例仅为例示性的。一般来讲，任何期望布局中的任何期望数量的子像素可以共享共同的读出电路。

如图4所示，成像像素34的第一光敏部分(有时被称为第一子像素52-0)包括光电二极管102-0、转移晶体管104-0、溢出晶体管105-0以及存储电容器110-0。这些部件的布置在图4中与在图3中相同，并且因此将不再描述。

溢出晶体管105-0的栅极端子接收控制信号OG-0。转移晶体管104-0的栅极端子接收控制信号TX-0。电容器110-0耦接在晶体管105-0与提供电压CLG_REF_0的电压源122-0之间。可以由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号OG-0和TX-0。

成像像素34的第二光敏部分(有时被称为第二子像素52-1)包括光电二极管102-1、转移晶体管104-1、溢出晶体管105-1以及存储电容器110-1。这些部件的布置在图4中与在图3中相同，并且因此将不再描述。

溢出晶体管105-1的栅极端子接收控制信号OG-1。转移晶体管104-1的栅极端子接收控制信号TX-1。电容器110-1耦接在晶体管105-1与提供电压CLG_REF_1的电压源122-1之间。可以由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号OG-1和TX-1。

成像像素34的第三光敏部分(有时被称为第三子像素52-2)包括光电二极管102-2、转移晶体管104-2、溢出晶体管105-2以及存储电容器110-2。这些部件的布置在图4中与在图3中相同，并且因此将不再描述。

溢出晶体管105-2的栅极端子接收控制信号OG-2。转移晶体管104-2的栅极端子接收控制信号TX-2。电容器110-2耦接在晶体管105-2与提供电压CLG_REF_2的电压源122-2之间。可以由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号OG-2和TX-2。

成像像素34的第四光敏部分(有时被称为第四子像素52-3)包括光电二极管102-3、转移晶体管104-3、溢出晶体管105-3以及存储电容器110-3。这些部件的布置在图4中与在图3中相同，并且因此将不再描述。

溢出晶体管105-3的栅极端子接收控制信号OG-3。转移晶体管104-3的栅极端子接收控制信号TX-3。电容器110-3耦接在晶体管105-3与提供电压CLG_REF_3的电压源122-3之间。可以由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号OG-3和TX-3。

图4中的转移晶体管中的每一个转移晶体管耦接到共同的浮动扩散区118。复位晶体管耦接在浮动扩散区与电压源124-2之间。源极跟随器晶体管112耦接到浮动扩散区118。浮动扩散区118、复位晶体管106、电压源124-2和124-3、行选择晶体管132以及列输出线116的布置在图4中与在图3中相同，并且将不再描述。

包括具有共享读出电路的多个子像素(如图4中)可以允许每个子像素具有小尺寸。小尺寸可以允许图像传感器中的光敏区的高分辨率。

图5是示出图4中的像素的例示性操作的时序图。首先，存在直到并且包括t₃的复位时段。在复位时段期间，在t₀处，电压RST_D(来自电压源124-2)下降为低。同时，在t₀处，控制信号RST为高(意味着晶体管106被断言)，控制信号TX_0、TX_1、TX_2和TX_3为高(意味着转移晶体管104-0、104-1、104-2和104-3被断言)，控制信号OG_0、OG_1、OG_2和OG_3为高(意味着溢出晶体管105-0、105-1、105-2和105-3被断言)，并且电压CLG_REF_0、CLG_REF_1、CLG_REF_2和CLG_REF_3(分别在电压源122-0、122-1、122-2和122-3处)为高。

为了简单起见，现在将相对于单个子像素(例如，图4中具有光电二极管102-0、电容器110-0、晶体管104-0和晶体管105-0的子像素52-0)详细描述后续操作。然而，应当理解，在复位时段和积分时段期间，对其它子像素同时或连续地执行相同的操作。

在t₀与t₁之间，电容器110-0通过晶体管105-0、光电二极管102-0、晶体管104-0、浮动扩散区118和复位晶体管106电连接至电压源124-2。当电压RST_D为低(在t₀与t₁之间)时，电容器110-0被复位为电压RST_D。RST_D的低电压(在t₀与t₁之间)低于光电二极管102-0的钉扎电压。当电压RST_D低于钉扎电压时，电容器110-0将被复位为RST_D。将电容器110-0复位为RST_D(当RST_D低于钉扎电压时)可以被称为硬复位。

在t₁处，RST_D升高到与在t₀与t₁之间的第一低电平相比更高的第二电平。在t₁与t₂之间，电容器110-0通过晶体管105-0、光电二极管102-0、晶体管104-0、浮动扩散区118和复位晶体管106电连接至电压源124-2。然而，因为RST_D高于光电二极管102-0的钉扎电压，所以电容器110-0的电压将增加(例如，跟随RST_D)直到但不超过光电二极管102-0的钉扎电压。换句话讲，在t₁与t₂之间将RST_D升高到高于钉扎电压有效地将电容器110-0复位为钉扎电压。将电容器110-0复位为钉扎电压(如在t₁与t₂之间)有时可以被称为软复位。

始于t₂处，可以使控制信号RST、TX_0和OG_0变低(分别解除断言晶体管106、104-0和105-0)。

图5中的复位操作可以被称为硬-软复位(因为电容器首先在t₀与t₁之间经历硬复位并且随后在t₁与t₂之间经历软复位)。使用硬-软复位可以有利地从先前帧移除任何残余，这可以减轻与电容器处的滞后相关联的噪声。复位操作的这个示例仅仅是例示性的。应当理解，如果需要，可以执行其它复位操作(例如，仅软复位)。

如图5所示，积分时段可以跟在复位时段之后。积分时段可以发生在t₃与t₄之间。在积分时段开始之前，CLG_REF_0可以任选地降低为低。CLG_REF_0可以在整个积分时段期间保持为低以减少积分时段期间的暗电流。在积分时间期间，在光电二极管102-0中产生并累积(积聚)电荷。在积分时段期间，晶体管105-0可以被连续地或重复地部分脉冲(例如，通过将OG_0保持在中间电压)，以允许来自光电二极管102-0的电荷通过晶体管105-0溢出到电容器110-0。如图5所示，晶体管105-0可以任选地在积分时段期间被脉冲调制一次或多次。重复地脉冲晶体管105-0(例如，重复地断言和解除断言晶体管)可以确保从光电二极管102-0到电容器110-0中的有效电荷溢出，同时减轻暗电流。作为脉冲调制晶体管105-0的替代或补充，晶体管105-0可以包括允许来自光电二极管102-0的电荷通过晶体管105-0溢出到电容器110-0的内埋植入。

在t₅处，执行子像素52-0的读出操作。可以针对每个子像素单独地执行读出操作。换句话讲，在积分时段之后存在子像素52-0的读出时段，之后进行子像素52-1的读出时段，之后进行子像素52-2的读出时段，之后进行子像素52-3的读出时段。

现在将描述子像素52-0的读出操作。应当理解，子像素52-0的读出操作使用子像素52-0的对应控制信号(例如，TX_0、OG_0、CLG_REF_0)。其它子像素的读出操作与针对子像素52-0所描述的相同，仅使用适当的控制信号(例如，子像素52-1的TX_1、OG_1和CLG_REF_1)。

在t₅处，CLG_REF_0升高回高(在整个积分时间任选地保持为低之后)。在t₆处，RST控制信号被脉冲以断言复位晶体管106。脉冲复位晶体管将浮动扩散区118复位为来自电压源124-2的RST_D。在复位浮动扩散区之后，在t₇处对浮动扩散区118处的电压进行采样(如图5中的采样与保持SH中的脉冲所指示)。此样本可以被称为复位样本或光电二极管复位样本。

接下来，在t₈处，通过升高控制信号TX_0来断言转移晶体管104-0。这将电荷从光电二极管102-0转移到浮动扩散区118。在电荷从光电二极管转移之后，在t₉处对浮动扩散区118处的电压进行采样(如采样与保持SH中的脉冲所指示)。此样本可以被称为信号样本或光电二极管信号样本。

因此，来自光电二极管102-0的读出包括信号样本和复位样本以用于进行双采样。在双采样中，在读出期间获得复位信号和信号样本。随后可以在后续处理期间从信号样本减去复位信号以帮助校正噪声。该双采样可以是相关双采样(其中在信号值之前对复位值进行采样)或非相关双采样(其中在对信号值进行采样之后对复位值进行采样，有时称为简单双采样)。

在图5的读出操作期间，来自光电二极管102-0的读出是相关双采样读出。

在读取光电二极管102-0之后，需要读出来自电容器110-0的信号。基于像素的拓扑结构，来自电容器110-0的信号需要通过光电二极管102-0读出。为了实现这一点，在t₁₀处，控制信号TX_0升高为高以断言晶体管104-0，控制信号OG_0升高为高以断言晶体管105-0，并且CLG_REF_0下降。例如，CLG_REF_0可以下降到中间电平。CLG_REF_0的中间电平可以介于在积分时段期间使用的低电平与在复位时段期间使用的高电平之间。断言晶体管104-0和105-0将电容器110-0连接至浮动扩散区118。在t₁₀处将CLG_REF_0降低到中间电平可以确保信号穿过光电二极管102-0到浮动扩散区118。

在将电荷从电容器110-0转移到浮动扩散区118之后，在t₁₁处对浮动扩散区118处的电压进行采样(如采样与保持SH中的脉冲所指示)。此样本可以被称为信号样本、电容器信号样本或溢出信号样本。

接下来，浮动扩散区118复位。为了减轻噪声，执行硬-软复位程序(其与t₀和t₂之间的复位时段的复位程序匹配)。在t₁₂处，RST_D下降为低，而RST、CLF_REF_0、OG_0和TG_0保持为高。在t₁₂与t₁₃之间，电容器110-0通过晶体管105-0、光电二极管102-0、晶体管104-0、浮动扩散区118和复位晶体管106电连接至电压源124-2。当电压RST_D为低(在t₁₂与t₁₃之间)时，电容器110-0被复位为电压RST_D。RST_D的低电压(在t₁₂与t₁₃之间)低于光电二极管102-0的钉扎电压。当电压RST_D低于钉扎电压时，电容器110-0将被复位为RST_D。前述操作是硬-软复位操作的硬复位部分。

在t₁₃处，RST_D升高到与在t₁₂与t₁₃之间的第一低电平相比更高的第二电平。在t₁₃与t₁₄之间，电容器110-0通过晶体管105-0、光电二极管102-0、晶体管104-0、浮动扩散区118和复位晶体管106电连接至电压源124-2。然而，因为RST_D高于光电二极管102-0的钉扎电压，所以电容器110-0的电压将增加(例如，跟随RST_D)直到但不超过光电二极管102-0的钉扎电压。换句话讲，在t₁₃与t₁₄之间将RST_D升高到高于钉扎电压有效地将电容器110-0复位为钉扎电压。前述操作是硬-软复位操作的软复位部分。

始于t₁₄处，可以使控制信号RST、TX_0和OG_0变低(分别解除断言晶体管106、104-0和105-0)。在t₁₅处，控制信号TX_0升高为高，OG_0升高为高，并且CLG_REF_0下降到中间电平。因此，t₁₅处的配置与t₁₀处的配置(在t₁₁处对信号电平进行采样之前)匹配。在t₁₆处，对浮动扩散区118处的电压进行采样。来自t₁₆的此样本可以被称为复位样本、电容器复位样本或溢出复位样本。

在图5的读出操作期间，来自光电二极管102-0的读出是不相关的双采样读出(因为复位电平在信号电平之后被采样)。

需注意，图5的时序图可以应用于图3的像素以及图4的像素。当图5的时序图应用于图3的像素时，省略第二、第三和第四子像素的读出。如现在将描述，图5中所描绘的时序图可以应用于多个其它类型的像素。

在图6中示出了一种交错像素结构。图6中的像素与图3中的像素相同，但具有耦接在浮动扩散区118与附加的电容器138(有时被称为双转换增益电容器)之间的附加的晶体管136(有时被称为双转换增益晶体管)。此布置中的附加的电容器可以允许将电荷从电容器110转移到浮动扩散区118，而无电荷共享且在浮动扩散区的信号范围中无拐点。

在图7中示出了另一种交错像素结构。图7中的像素与图4中的像素相同，但具有来自图6的附加的晶体管136和电容器138。在图7中，晶体管136和电容器138在像素的多个子像素之间共享。

在图8中示出了另一种交错像素结构。图8中的像素与图3中的像素相同，但具有并联的溢出电容器。如图8所示，来自光电二极管102的电荷可以首先通过第一晶体管105-1溢出到溢出电容器110-1。电容器110-1耦接到相关联的电压源122-1。一旦电容器110-1被填满，来自光电二极管102的电荷可以接下来通过第二晶体管105-2溢出到溢出电容器110-2。电容器110-2耦接到相关联的电压源122-2。在积分时段期间，还可以存在通过晶体管104和晶体管106到电压源124-2的抗光晕路径。

代替并联连接至光电二极管的多个溢出电容器(如图8中)，像素可以具有串联连接至光电二极管的多个溢出电容器，如图9所示。如图9所示，来自光电二极管102的电荷可以首先通过第一晶体管105-1溢出到溢出电容器110-1。电容器110-1耦接到相关联的电压源122-1。一旦电容器110-1被填满，来自光电二极管102的电荷可以接下来通过第二晶体管105-2溢出到溢出电容器110-2。电容器110-2耦接到相关联的电压源122-2。在积分时段期间，还可以存在通过晶体管104和晶体管106到电压源124-2的抗光晕路径。图9中的像素的其余部分与图3中的像素相同。

在另一种交错像素中，如图10所示，可以包括耦接栅极结构。如图10所示，来自光电二极管102的电荷可以首先通过第一晶体管105-1溢出到溢出电容器110-1。电容器110-1耦接到相关联的电压源122-1。一旦电容器110-1被填满，来自光电二极管102的电荷可以接下来通过第二晶体管105-2溢出到节点140。晶体管105-3耦接在节点140与电容器110-2之间。晶体管105-4耦接在节点140与电压源124-2之间。一旦在节点140处，溢出电荷可以被存储在电容器110-2处(当晶体管105-3被断言，而晶体管105-4被解除断言时)或被丢弃(当晶体管105-4被断言，而晶体管105-3被解除断言时)。晶体管105-3和105-4可以以互斥方式被断言。换句话讲，断言晶体管105-3引起晶体管105-4被解除断言，并且断言晶体管105-4引起晶体管105-3被解除断言。晶体管105-3被断言的时间百分比可被调谐以选择像素的动态范围。图10中的像素的其余部分与图3中的像素相同。

如果需要，可以使用串联的溢出电容器、并联的溢出电容器和耦接栅极结构(其中使用以互斥方式被断言的晶体管来选择性地存储或丢弃电荷)的其它布置。在另一替代形式中，像素可以具有到第一电容器的第一溢出以及从第一电容器到第二电容器的第二耦接栅极溢出。换句话讲，一旦第一电容器被填满，溢出电荷被丢弃或被存储在与第一电容器串联的第二电容器中。在另一替代形式中，像素可以具有到第一电容器的第一耦接栅极溢出以及从第一电容器到第二电容器的第二溢出。换句话讲，溢出电荷被丢弃或被存储在第一电容器中。一旦第一电容器被填满，溢出电荷被丢弃或被存储在第二电容器中。

本文所述的操作方法还可以用于全局快门像素中，诸如美国专利申请17/811,365号中所述的全局快门像素，该美国专利申请据此以引用的方式全文并入本文。

图11是具有可以在像素的校准操作期间使用的校准晶体管的像素的图。如图11所示，像素可以包括光电二极管102、转移晶体管104、浮动扩散区118、源极跟随器晶体管112、行选择晶体管132以及列输出线116(类似于先前结合图3所论述)。然而，图11中的像素34还包括耦接在电容器110与电压源124-2之间的校准晶体管142。校准晶体管142具有接收控制信号CAL的栅极。

每个像素中的光电二极管的钉扎电压可以归因于制造变化而变化。包括校准晶体管142允许在图像传感器的操作期间执行每像素钉扎电压校准，这减轻了像素之间的可变性。校准晶体管帮助校准响应中的拐点，其中浮动扩散区开始与光电二极管102和电容器110共享电荷。

图12是示出图11中的成像像素34的例示性操作的时序图。在t₀与t₁之间，通过升高控制信号OG、TX和RST以分别断言晶体管105、104和106来复位电容器110和光电二极管102两者。

在复位时段之后，在t₁与t₂之间存在积分时段。在积分时间期间，在光电二极管102中产生并累积(积聚)电荷。在积分时段期间，晶体管105可以被连续地或重复地部分脉冲(例如，通过将OG保持在中间电压)，以允许来自光电二极管102的电荷通过晶体管105溢出到电容器110。如图5所示，晶体管105可以任选地在积分时段期间被脉冲一次或多次。重复地脉冲晶体管105(例如，重复地断言和解除断言晶体管)可以确保从光电二极管102到电容器110中的有效电荷溢出，同时减轻暗电流。作为脉冲晶体管105的替代或补充，晶体管105可以包括允许来自光电二极管102的电荷通过晶体管105溢出到电容器110的内埋植入。

接下来，可以执行读出操作。首先，执行光电二极管中的电荷的相关双采样。在t₂处，对浮动扩散区118的复位电平进行采样(如采样与保持复位SHR中的脉冲所指示)。随后，在t₃处，转移晶体管104被断言以将电荷从光电二极管102转移到浮动扩散区118。在t₄处，对浮动扩散区118的信号电平进行采样(如采样与保持信号SHS中的脉冲所指示)。这两个样本可以用于光电二极管中的电荷的相关双采样。

其次，执行电容器中的电荷的相关双采样。在t₅处，复位晶体管106被断言。在t₆处，对浮动扩散区118的复位电平进行采样(如采样与保持复位SHR中的脉冲所指示)。在t₇处，溢出晶体管105被断言(同时晶体管104被断言)以将电荷从电容器110转移到浮动扩散区118。随后，对浮动扩散区118的信号电平进行采样(如采样与保持信号SHS中的脉冲所指示)。这两个样本可以用于电容器中的电荷的相关双采样。

最后，可以在t₈与t₁₁之间执行校准操作。在t₈处，RST_D下降到低于光电二极管102的钉扎电压的电压。同时，校准晶体管142和复位晶体管106被断言(通过分别升高控制信号CAL和RST)。接下来，在t₉处，晶体管105被断言(同时晶体管104被断言)。最后，在t₁₀处，对浮动扩散区118的信号电平进行采样(如采样与保持信号SHS中的脉冲所指示)。该校准操作允许从浮动扩散区读出光电二极管的钉扎电压。

如果需要，本文中的像素中的任一个可以在两个或更多个堆叠衬底之间拆分。在图3中，导电互连件可以被定位在晶体管104与浮动扩散区118之间在位置134处(其中图3中的位置134左侧的组件并入第一半导体衬底中，并且图3中的位置134右侧的组件并入第二半导体衬底中)。在图4中，导电互连件可以被定位在晶体管104-0、104-1、104-2和104-3与浮动扩散区118之间的位置134处。浮动扩散区118、复位晶体管106、源极跟随器晶体管112、行选择晶体管132、列输出线116以及电压源124-2和124-3可以被并入在第一半导体衬底中，而四个相应子像素的其余组件可以被并入在第二半导体衬底中。

根据一个实施方案，一种操作成像像素的方法可以包括：在复位时段的第一部分期间，断言第一、第二和第三晶体管，同时电压源提供处于小于光电二极管的钉扎电压的第一量值的电压；以及在复位时段的第二部分期间，断言第一和第三晶体管，同时电压源提供处于大于光电二极管的钉扎电压的第二量值的电压，该成像像素包括光电二极管、浮动扩散区、耦接在光电二极管与浮动扩散区之间的第一晶体管、电容器、耦接在光电二极管与电容器之间的第二晶体管、电压源以及耦接在浮动扩散区与电压源之间的第三晶体管。

根据另一个实施方案，该方法还可以包括在积分时段期间，将电荷存储在光电二极管和电容器处。

根据另一个实施方案，该方法还可以包括在积分时段期间，将第二晶体管脉冲到中间电平。

根据另一个实施方案，该方法还可以包括在积分时段之后的读出时段期间，对第一复位电平进行采样。

根据另一个实施方案，该方法还可以包括在读出时段期间，断言第一晶体管以将电荷从光电二极管转移到浮动扩散区，以及对第一信号电平进行采样。

根据另一个实施方案，该方法还可以包括在读出时段期间并且在断言第一晶体管以将电荷从光电二极管转移到浮动扩散区之后，断言第一晶体管和第二晶体管，以及对第二信号电平进行采样。

根据另一个实施方案，该方法还可以包括在读出时段期间并且在对第二信号电平进行采样之后，断言第一、第二和第三晶体管，同时电压源提供处于第一量值的电压；断言第一、第二和第三晶体管，同时电压源提供处于第二量值的电压；以及对第二复位电平进行采样。

根据另一个实施方案，成像像素可以包括附加的电压源，并且电容器可以耦接在附加的电压源与第二晶体管之间。

根据另一个实施方案，该方法还可以包括在复位时段期间并且使用附加的电压源，提供处于第三量值的附加的电压。

根据另一个实施方案，该方法还可以包括在积分时段期间并且使用附加的电压源，提供处于小于第三量值的第四量值的附加的电压。

根据另一个实施方案，该方法还可以包括在读出时段期间并且使用附加的电压源，提供处于小于第三量值的第五量值的附加的电压。

根据另一个实施方案，第五量值可以大于第四量值。

根据另一个实施方案，该方法还可以包括在复位时段的第二部分期间，断言第二晶体管。

根据一个实施方案，一种成像像素可以包括：光电二极管，其具有钉扎电压；浮动扩散区；第一晶体管，该第一晶体管耦接在光电二极管与浮动扩散区之间；电容器；第二晶体管，该第二晶体管耦接在光电二极管与电容器之间；电压源，该电压源被配置为提供电压；以及第三晶体管，该第三晶体管耦接在浮动扩散区与电压源之间。电压源可以被配置为在复位时段的第一部分期间，提供处于小于钉扎电压的第一量值的电压，并且电压源可以被配置为在复位时段的第二部分期间，提供处于大于钉扎电压的第二量值的电压。

根据另一个实施方案，该成像像素还可以包括：附加的光电二极管，该附加的光电二极管具有附加的钉扎电压；第四晶体管，该第四晶体管耦接在附加的光电二极管与浮动扩散区之间；附加的电容器；以及第五晶体管，该第五晶体管耦接在附加的光电二极管与附加的电容器之间。第一量值可以小于附加的钉扎电压，并且第二量值可以大于附加的钉扎电压。

根据另一个实施方案，该成像像素还可以包括附加的电容器以及耦接在该附加的电容器与该电容器之间的第四晶体管。该附加的电容器可以与该电容器串联地连接至光电二极管。

根据另一个实施方案，该成像像素还可以包括附加的电容器以及耦接在该附加的电容器与光电二极管之间的第四晶体管。该附加的电容器可以与该电容器并联地连接至光电二极管。

根据另一个实施方案，该成像像素还可以包括附加的电容器以及耦接在该附加的电容器与浮动扩散区之间的第四晶体管。

根据另一个实施方案，该成像像素还可以包括：第一半导体衬底，所述第一半导体衬底包括光电二极管、第一晶体管、电容器和第二晶体管；第二半导体衬底，所述第二半导体衬底包括浮动扩散区、电压源和第三晶体管；以及导电互连件，所述导电互连件将第一半导体衬底中的第一晶体管电连接至第二半导体衬底中的浮动扩散区。

根据一个实施方案，一种操作成像像素的方法可以包括：在复位时段期间并且使用电压源，提供处于第一量值的电压；在积分时段期间，将电荷存储在光电二极管处和电容器处；以及在读出时段期间并且使用电压源，提供处于小于第一量值的第二量值的电压，该成像像素包括光电二极管、浮动扩散区、耦接在光电二极管与浮动扩散区之间的第一晶体管、电容器、耦接在光电二极管与电容器之间的第二晶体管以及电压源，其中电容器可以耦接在电压源与第二晶体管之间。

上述内容仅仅为例示性的，并且可对所描述的实施方案进行各种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种操作成像像素的方法，所述成像像素包括光电二极管、浮动扩散区、耦接在所述光电二极管与所述浮动扩散区之间的第一晶体管、电容器、耦接在所述光电二极管与所述电容器之间的第二晶体管、电压源以及耦接在所述浮动扩散区与所述电压源之间的第三晶体管，所述方法包括：

在复位时段的第一部分期间，断言所述第一晶体管、第二晶体管和第三晶体管，同时所述电压源提供处于小于所述光电二极管的钉扎电压的第一量值的电压；以及

在复位时段的第二部分期间，断言所述第一晶体管和第三晶体管，同时所述电压源提供处于大于所述光电二极管的所述钉扎电压的第二量值的电压。

2.根据权利要求1所述的方法，所述方法还包括：

在积分时段期间，将电荷存储在所述光电二极管和所述电容器处；

在所述积分时段期间，将所述第二晶体管脉冲到中间电平；以及

在所述积分时段之后的读出时段期间，对第一复位电平进行采样。

3.根据权利要求2所述的方法，所述方法还包括在所述读出时段期间：

断言所述第一晶体管以将电荷从所述光电二极管转移到所述浮动扩散区；以及

对第一信号电平进行采样。

4.根据权利要求3所述的方法，所述方法还包括在所述读出时段期间并且在断言所述第一晶体管以将电荷从所述光电二极管转移到所述浮动扩散区之后：

断言所述第一晶体管和所述第二晶体管；以及

对第二信号电平进行采样。

5.根据权利要求4所述的方法，所述方法还包括在所述读出时段期间并且在对所述第二信号电平进行采样之后：

断言所述第一晶体管、第二晶体管和第三晶体管，同时所述电压源提供处于所述第一量值的电压；

断言所述第一晶体管、第二晶体管和第三晶体管，同时所述电压源提供处于所述第二量值的电压；以及

对第二复位电平进行采样。

6.根据权利要求1所述的方法，其中所述成像像素包括附加的电压源，其中所述电容器耦接在所述附加的电压源与所述第二晶体管之间，并且其中所述方法还包括：

在所述复位时段期间并且使用所述附加的电压源，提供处于第三量值的附加的电压；

在所述积分时段期间并且使用所述附加的电压源，提供处于小于所述第三量值的第四量值的所述附加的电压；

在读出时段期间并且使用所述附加的电压源，提供处于小于所述第三量值的第五量值的所述附加的电压，其中所述第五量值大于所述第四量值。

7.根据权利要求1所述的方法，所述方法还包括：

在所述复位时段的第二部分期间，断言所述第二晶体管。

8.一种成像像素，所述成像像素包括：

光电二极管，所述光电二极管具有钉扎电压；

浮动扩散区；

第一晶体管，所述第一晶体管耦接在所述光电二极管与所述浮动扩散区之间；

电容器；

第二晶体管，所述第二晶体管耦接在所述光电二极管与所述电容器之间；

电压源，所述电压源被配置为提供电压；和

第三晶体管，所述第三晶体管耦接在所述浮动扩散区与所述电压源之间，其中所述电压源被配置为在复位时段的第一部分期间，提供处于小于所述钉扎电压的第一量值的电压，并且其中所述电压源被配置为在所述复位时段的第二部分期间，提供处于大于所述钉扎电压的第二量值的电压。

9.根据权利要求8所述的成像像素，所述成像像素还包括：

附加的光电二极管，所述附加的光电二极管具有附加的钉扎电压；

第四晶体管，所述第四晶体管耦接在所述附加的光电二极管与所述浮动扩散区之间；

附加的电容器；

第五晶体管，所述第五晶体管耦接在所述附加的光电二极管与所述附加的电容器之间，其中所述第一量值小于所述附加的钉扎电压，并且其中所述第二量值大于所述附加的钉扎电压；

第一半导体衬底，所述第一半导体衬底包括所述光电二极管、所述第一晶体管、所述电容器和所述第二晶体管；

第二半导体衬底，所述第二半导体衬底包括所述浮动扩散区、所述电压源和所述第三晶体管；和

导电互连件，所述导电互连件将所述第一半导体衬底中的所述第一晶体管电连接至所述第二半导体衬底中的浮动扩散区。

10.一种操作成像像素的方法，所述成像像素包括光电二极管、浮动扩散区、耦接在所述光电二极管与所述浮动扩散区之间的第一晶体管、电容器、耦接在所述光电二极管与所述电容器之间的第二晶体管、以及电压源，其中所述电容器耦接在所述电压源与所述第二晶体管之间，并且其中所述方法包括：

在复位时段期间并且使用所述电压源，提供处于第一量值的电压；

在积分时段期间，将电荷存储在所述光电二极管处和所述电容器处；以及

在读出时段期间并且使用所述电压源，提供处于小于所述第一量值的第二量值的电压。