CN118099206B - 一种级联型抗辐照GaN HEMT及其制作方法 - Google Patents

Abstract

本发明公开一种级联型抗辐照GaN HEMT及其制作方法，本发明在MIS结构GaN HEMT的栅极结构处制备局域刻蚀孔，并填入肖特基金属层，使得辐照感生载流子能够从肖特基金属层流出晶体管，避免由载流子积累导致的辐照损伤。肖特基金属层交替间隔排布，下端与势垒层顶面相接触，上端通过条状肖特基金属层将所有栅极金属层刻蚀孔中的肖特基金属层连接在一起，并通过互联金属层、顶层金属层等连接到基板的Li管脚，Li管脚单独用于泄放载流子。本发明充分考虑了整体级联型结构布局，提出了级联型抗辐照器件结构设计，并实现具备正常电学工作能力的级联型器件，制作方法简单，与现有工艺兼容，提升了整体级联型器件的辐照能力。

Description

一种级联型抗辐照GaN HEMT及其制作方法

技术领域

本发明涉及半导体技术领域，具体涉及一种级联型抗辐照GaN HEMT及其制作方法。

背景技术

氮化镓高电子迁移率晶体管(GaN HEMT)在高频和高功率领域有广泛的应用前景。其中耗尽型GaN HEMT作为级联型器件的关键组成部分，可以与硅MOSFET结合构成增强型级联器件，应用于多个民用与军用领域，包括电动汽车和通信设备等。特别是，GaN HEMT优异的材料与器件特性使其有望在强辐照环境中正常工作，如应用在外层空间通信的近地轨道卫星。然而，高能质子、α粒子和一些重核以及超新星爆发、伽马射线暴等引起的辐照效应，会诱导器件体内会产生大量的载流子，这些载流子现需要高效、及时地被抽离至器件外部，否则将会在器件栅极附近敏感区域处积累，导致器件退化甚至失效，严重时将威胁整个系统的安全运行。因此，为保证功率系统安全可靠运行，需要器件具备抗辐照能力，能够安全泄放辐照诱导的载流子。目前主流的级联型器件是由高压氮化镓高电子迁移率晶体管（GaNHEMT）和低压硅MOSFET组成，其中HEMT器件的栅极大多采用金属（M）-介质层（I）-半导体（S）结构，MIS结构中的介质层会阻挡辐照感生的载流子运动，从而影响HEMT器件性能，并影响级联型器件的辐照性能，进而危害整体级联型器件在辐照环境中的安全工作。

现有级联型氮化镓高电子迁移率晶体管中的MIS HEMT器件如图1所示。处于辐照条件下的晶体管体内会产生大量的载流子，由于MIS结构中的介质层会阻挡载流子运动，使得载流子无法从器件体内通过栅极介质层耗散到外部，导致载流子在MIS栅极附近区域积累，影响晶体管的正常工作，严重时导致晶体管出现辐照损伤甚至器件烧毁。MIS HEMT器件的烧毁同时会影响整体级联型器件的安全工作。

因此，面向级联型器件在辐照应用领域的发展，亟需解决MIS HEMT器件在辐照后载流子在栅极区域积累问题，使得辐照感生的载流子能够高效地被抽离至晶体管外部，提升器件的抗辐照能力与可靠性。同时需要充分考虑级联型器件的整体结构布局，在级联型器件中加固设计MIS HEMT器件结构，提出完整的级联型抗辐照GaN HEMT结构设计。

发明内容

本发明的目的在于克服现有技术的不足，提供了一种级联型抗辐照GaN HEMT及其制作方法，本发明在MIS结构GaN HEMT的栅极结构处制备局域刻蚀孔，并填入肖特基金属层，使得辐照产生的感生载流子能够从肖特基金属层流出晶体管，防止载流子积累导致的辐照损伤难题。肖特基金属层交替间隔排布，下端与势垒层顶面相接触，上端通过条状肖特基金属层将所有栅极金属层刻蚀孔中的肖特基金属层连接在一起，并通过互联金属层、顶层金属层、金属引线等连接到基板的Li管脚，Li管脚单独用于泄放辐照产生的感生载流子，同时Li与Ls相连接形成电流回路，可用于监测辐照诱导的泄漏电流变化；由于栅极金属层与第一介质层在栅极金属层长度方向上不间断，使得器件具备正常的栅功能。本发明充分考虑了整体级联型结构布局，提出了级联型抗辐照GaN HEMT器件结构设计，并实现具备正常电学工作能力的级联型器件，制作方法简单，与现有工艺兼容，为提升整体级联型器件的辐照感生载流子抽取能力提供了解决方案。

为实现上述目的，本发明所设计的技术方案如下：

本发明提供了一种级联型抗辐照GaN HEMT，它由低压MOSFET器件和MIS型GaN HEM组成；所述MIS型GaN HEMT包括基础层和有源区层，所述基础层包括自下而上设置的衬底层和氮化镓层，所述基础层表面的有源区包括自下而上依次设置的有源区氮化镓层、势垒层和第一介质层，所述第一介质层上方表面设有多个条状的栅极金属层，栅极金属层与位于其正下方的第一介质层组成MIS型GaN HEMT的栅极，

在MIS型GaN HEMT的栅极结构处，栅极金属层中设有多个间隔排布的刻蚀孔，每个刻蚀孔中均设有肖特基金属层，且每个叉指中肖特基金属层均在栅极金属层上方相连接，所有叉指的肖特基金属层向MIS型GaN HEMT的有源区外引出肖特基金属引线并相连，形成肖特基金属焊盘区；

所述MIS型GaN HEMT中，除了漏极焊盘区、栅极焊盘区、肖特基金属焊盘区的顶面外，有源区层和四周的区域均填充有第二介质物，从而形成第二介质层。

本申请的GaN HEMT为氮化镓高电子迁移率晶体管。

上述级联型抗辐照GaN HEMT，有效解决了辐照诱导产生的载流子积累导致的辐照损伤问题。

进一步地，所述栅极的两侧均设有间距不等的欧姆金属层且欧姆金属层伸入势垒层内与氮化镓层接触，其中，离栅极较近的为源极欧姆金属层、较远的为漏极欧姆金属层；源极欧姆金属层与互联金属层统称为MIS型GaN HEMT的源极，漏极欧姆金属层与互联金属层统称为MIS型GaN HEMT的漏极；

每个栅极与两侧相邻的源极和漏极组成一个叉指，所有叉指的栅极通过栅极金属层向MIS型GaN HEMT的有源区域外引出金属引线，形成栅极焊盘区；且在栅极焊盘区中，栅极金属层上方依次设有互联金属层和顶层金属层；

所有叉指的源极与漏极分别通过互联金属层向HEMT器件的有源区域外引出金属引线，分别形成源极焊盘区和漏极焊盘区；且源极焊盘区和漏极焊盘区的互联金属层上方均设有顶层金属层；

在肖特基金属焊盘区中，肖特基金属层上方依次设有互联金属层与顶层金属层；肖特基金属焊盘区通过引线键合封装在基板的第四个引脚上。

再进一步地，所述低压MOSFET器件包括最底层的MOSFET漏极金属层和上层的硅层，所述硅层（表面两侧分别设置有MOSFET源极金属层和MOSFET栅极金属层；

其中，MOSFET漏极金属层）与MIS型GaN HEMT的源极焊盘区通过直接接触相连；MOSFET源极金属层通过引线与MIS型GaN HEMT的栅极焊盘区相连，构成级联型器件的源极；MOSFET栅极金属层与MIS型GaN HEMT的漏极焊盘区分别作为级联型器件的栅极与漏极；级联型器件的栅极、源极、漏极通过引线键合分别封装在基板的三个引脚上。

再进一步地，所述刻蚀孔中，肖特基金属层与势垒层顶面相接触，且不与栅极金属层的刻蚀孔接触；

所述栅极结构处的刻蚀孔截面的形状为圆形、椭圆形、多边形或其它边缘不规则图形；在刻蚀孔中，肖特基金属层的横截面的形状为圆形、椭圆形、多边形或其他边缘不规则图形（每一个刻蚀孔截面的形状不要求相同，每一个刻蚀孔中的肖特基金属层的横截面的形状也不要求相同）；

刻蚀孔侧壁到肖特基金属层侧壁的间距为0.2~0.5μm；栅极金属层的宽度（源极到漏极的方向）为1.5~4μm；刻蚀孔侧壁到栅极金属层外侧壁的最小厚度（栅极金属层包裹刻蚀孔四周的最小厚度）为0.3~1μm；刻蚀孔内的肖特基金属层的宽度为0.5~2μm（且每一刻蚀孔内的肖特基金属层的宽度不要求相等）；

位于源极欧姆金属层与漏极欧姆金属层中间部分的栅极金属层的长度（垂直于源极到漏极的方向）为20~1000μm；刻蚀孔的长度为3~200μm，间距为1~20μm（每个刻蚀孔长度和间距不要求相等）；刻蚀孔内的肖特基金属层底面位于刻蚀孔中间位置且肖特基金属层长度为2~200μm，间距为1.4~21μm（每个肖特基金属层长度和间距不要求相等），且在栅极金属层上方的用于连接每个刻蚀孔的中肖特基金属层的肖特基金属层为条状，该条状的宽度等于其下方最宽处的肖特基金属层的宽度，厚度为0.5~2μm。

再进一步地，所述栅极金属层的刻蚀孔中的肖特基金属层的侧壁被第二介质层完全地紧密地包裹起来；所述肖特基金属层与第二介质层被栅极金属层与第一介质层完全地紧密地包裹起来；对于平行于源极到漏极方向且垂直于栅极金属层长度方向的任一剖切面，均设有栅极金属层与第一介质层，即栅极金属层不间断（保证了MIS型GaN HEMT器件的栅极功能不受影响，否则将导致栅极漏电流增大）。

再进一步地，所述有源区域内，栅极金属层与源极欧姆金属层距离为1~3μm，栅极金属层与漏极欧姆金属层的距离为3~25μm；源极欧姆金属层与漏极欧姆金属层的宽度（源极到漏极的方向）为1~3μm；源极的互联金属层超出栅极金属层漏极侧1~20μm（源极到漏极的方向）；漏极的互联金属层超出漏极欧姆金属层1~5μm（源极到漏极的方向）；源极的互联金属层与漏极的互联金属层的间距为1~5μm。

再进一步地，所述源极欧姆金属层和漏极欧姆金属层均与氮化镓层顶面相接触，厚度为0.2~1μm；互联金属层厚度为1~5μm；栅极金属层厚度为0.5~1μm；肖特基金属层厚度为1~2μm；上方条状肖特基金属层到栅极金属层的间距为0.5~1μm；肖特基金属层到源极的互联金属层的间距为0.5~4μm。

再进一步地，有源区中第一介质层边缘与欧姆金属层/栅极金属层的距离为2~5μm；有源区中的叉指数量为1~1000；有源区外的栅极金属层、肖特基金属层、互联金属层的金属引线的最小宽度（金属层顶面较窄边的长度）为1~10μm；有源区外栅极焊盘区、源极焊盘区、漏极焊盘区与肖特基金属焊盘区距离有源区10~20μm；四个焊盘区的宽度（金属层顶面较短边的长度）为80~600μm，长度（金属层顶面较长边的长度）为80~3000μm；四个焊盘区中顶层金属层的厚度为2~5μm（在MIS型GaN HEMT器件的四周没有势垒层与第一介质层，只有衬底层与一部分氮化镓层，具有衬底层、氮化镓层、势垒层与第一介质层的中间部分形成MIS型GaN HEMT的有源区）。

再进一步地，MOSFET器件制作在MIS型GaN HEMT的源极焊盘区上，MOSFET漏极金属层与MIS型GaN HEMT源极的顶层金属层通过直接接触相连，MOSFET漏极金属层厚度为0.5~5μm，MOSFET漏极金属层的长度（金属层顶面较长边的长度）为80~3000μm，宽度（金属层顶面较短边的长度）为80~600μm，MOSFET漏极金属层的底面积不大于MIS型GaN HEMT源极的顶层金属层的顶面面积，且位于MIS型GaN HEMT源极的顶层金属层的顶面的中间位置；MOSFET漏极金属层上方的硅层厚度为0.5~100μm，长度和宽度均等于MOSFET漏极金属层；MOSFET源极金属层位于硅层上方距离MIS型GaN HEMT的栅极焊盘区较近的一侧，厚度为0.5~5μm，长度为80~2500μm，小于硅层的长度，宽度为80~600μm，小于等于硅层的宽度；MOSFET栅极金属层位于硅层上方距离MIS型GaN HEMT的栅极焊盘区较远的一侧，厚度为0.5~5μm，长度为80~2500μm，小于硅层的长度，宽度为80~600μm，小于等于硅层的宽度；MOSFET源极金属层与MOSFET栅极金属层的间距为10~100μm。

本发明的创新结构主要体现在原本MIS结构的GaN HEMT的栅极刻蚀处刻蚀孔，填入肖特基金属层，使得辐照产生的感生载流子能够从肖特基金属层流出晶体管，防止载流子积累导致的辐照损伤难题。肖特基金属层交替间隔排布，下端与势垒层顶面相接触，上端通过条状肖特基金属层将所有栅极金属层刻蚀孔中的肖特基金属层连在一起，并通过互联金属层、顶层金属层、金属引线连接到基板的L _i管脚，L _i管脚单独用于泄放辐照产生的感生载流子，同时L _i与L _s相连接形成电流回路，可用于监测辐照诱导的泄漏电流的变化；由于栅极金属层与第一介质层在栅极金属层长度方向上不间断，器件具备正常的栅功能。器件制作方法简单，与现有工艺兼容，在不影响该晶体管正常工作的前提下，具备高效抽取辐照感生载流子能力。

本发明提供了一种上述级联型抗辐照GaN HEMT的制作方法，包括如下步骤：

步骤1：外延片自下而上依次包括衬底层、氮化镓层、势垒层和第一介质层，通过电感耦合等离子体干法刻蚀法刻蚀去除有源区四周的第一介质层、势垒层和部分氮化镓层；从而形成基础层和有源区层，由下至上依次为衬底层、氮化镓层、有源区的氮化镓层、势垒层和第一介质层；

步骤2：利用等离子体增强化学气相沉积方法，在整张外延片上生长一层第二介质单层，通过电感耦合等离子体干法刻蚀法，在源极和漏极区域刻蚀已生长形成的第二介质单层、第一介质层与势垒层并淀积欧姆金属层；

步骤3：再次在整张外延片上生长一层第二介质单层，刻蚀去掉栅极区域的第二介质层以及栅极焊盘区的已生长形成的第二介质单层，并淀积栅极金属层；

步骤4：利用电感耦合等离子体干法刻蚀法刻蚀图形区域的栅极金属层与第一介质层，形成栅极金属层刻蚀孔；

步骤5：整片生长第二介质单层，刻蚀栅极金属层刻蚀孔中的第二介质单层以及肖特基金属焊盘区的已生长形成第二介质单层，而后淀积肖特基金属层；

步骤6：整片生长第二介质单层，刻蚀漏极欧姆金属层与源极欧姆金属层上方的第二介质单层，以及源极焊盘区、漏极焊盘区、栅极焊盘区栅极金属层上方、肖特基金属焊盘区肖特基金属层上方的已生长形成第二介质单层，淀积互联金属层；

步骤7：整片生长第二介质单层，刻蚀源极焊盘区、漏极焊盘区、栅极焊盘区、肖特基金属焊盘区四个焊盘区中互联金属层上方的已生长形成第二介质单层，淀积顶层金属层；

步骤8：在另外一张硅外延片上制作低压MOSFET器件，对硅外延片进行离子注入掺杂处理，使其下方为较薄的n型重掺杂区域，上方为较厚的n型低掺杂区域；再在n型低掺杂区域的左侧（MOSFET器件源极金属一侧）掺杂p型离子，在p型掺杂区域的上方重掺杂n型离子，形成完整的硅层；使用光刻剥离法，在硅层顶面涂覆一层光刻胶，曝光后去掉顶面的n型重掺杂区域的左边半部分（MOSFET器件源极金属一侧）的光刻胶并整片淀积金属，将剩余的光刻胶与光刻胶上方的金属剥离后形成MOSFET源极金属层；再次涂覆光刻胶，曝光后去掉顶面未进行p型离子掺杂的n型低掺杂区域上方的光刻胶、进行p型离子掺杂区域上方的光刻胶以及一部分的顶面n型重掺杂区域上方的光刻胶并整片淀积金属，将剩余的光刻胶与光刻胶上方的金属剥离后形成MOSFET栅极金属层，使得MOSFET栅极金属层下方从左（MOSFET器件源极金属一侧）到右（MOSFET器件栅极金属一侧）依次是n型重掺杂区域、p型掺杂区域、n型低掺杂区域；翻转器件，在底面淀积金属形成MOSFET漏极金属层；最后将做好的低压MOSFET器件的MOSFET漏极金属层键合在MIS型GaN HEMT源极焊盘区的顶层金属层上；

步骤9：将器件背面粘贴在基板上，MIS型GaN HEMT的肖特基金属焊盘区通过金属引线连接到基板左侧（L _i一侧）的金属盘上，再将该金属盘用引线与基板的第一个金属引脚L _i相连；将MOSFET源极金属层与MIS型GaN HEMT的栅极焊盘区通过引线相连，构成级联型器件的源极，并通过引线键合封装在基板的第二个引脚L _s上；级联型器件的栅极（即MOSFET栅极金属层）通过引线连接到基板的第三个引脚L _g上；级联型器件的漏极（即MIS型GaN HEMT的漏极焊盘区）通过引线连接右侧金属盘，再将右侧金属盘连接到基板的第四个引脚L _d上，完成晶体管的封装制作。

进一步地，步骤1中，第一介质层的材料为二氧化硅、氮化硅或三氧化二铝中的任意一种或两种以上的组合，厚度为50~150nm，刻蚀掉的氮化镓层的厚度为0.5~1μm；

步骤2中，欧姆金属层与氮化镓层接触，并形成具有低电阻特性的欧姆接触；

步骤5中，肖特基金属层与势垒层接触，且不与栅极金属层接触，在刻蚀栅极金属层刻蚀孔中的已生长形成的第二介质单层时，刻蚀区域与刻蚀孔侧壁的栅极金属层有一定距离，保证淀积进刻蚀孔中肖特基金属层被第二介质层包围；

步骤2~9中，第二介质单层的材质为二氧化硅、氮化硅或聚酰亚胺中的任意一种或两种以上的组合（每一个步骤中的第二介质单层的材料可以不同，但是由于都是起到电气隔离作用，因此统称为第二介质单层，整体形成第二介质层）。

步骤9中，引脚与金属盘皆为金属材料，用于导电，基板是不导电的非金属材料；基板的长度（较长边）为1~3cm；宽度（较短边）为1~3cm，厚度为0.1~0.7cm；引脚的长度（较长边）为0.5~3cm，宽度（较短边）为0.05~1cm，厚度为0.05~1cm；四个引脚均匀分布在基板的一侧，间隔为0.1~0.5cm，引脚的一部分设在基板正上方与基板接触，该部分长0.2~1cm；两个金属盘的长度为1~3cm，宽度为0.1~0.5cm，厚度为1~100μm；两个金属盘位于基板左右两侧（L _i视为左侧，L _d为右侧），且与基板接触，金属盘边缘不超过基板边缘，距离基板边缘的最大间距为1cm；级联型抗辐照GaN HEMT器件粘贴在基板中间位置，不与金属盘相接触，距离金属盘边缘至少0.2cm。

本申请第一介质层与第二介质层可以采用相同的材质，本申请采用“第一介质层”的描述原因是，栅极金属层下方的第一介质层有抑制栅极泄漏电流的作用，大大提高器件的栅压摆幅、微波功率性能以及器件的可靠性；而第二介质层主要用于电气隔离。

上述级联型抗辐照GaN HEMT可用于功率电力电子系统中。

本发明的有益效果：

本发明级联型抗辐照GaN HEMT：在原本MIS结构的GaN HEMT的栅极刻蚀处刻蚀孔，填入肖特基金属层，使得辐照产生的感生载流子能够从肖特基金属层流出晶体管，防止载流子积累导致的辐照损伤难题。肖特基金属层交替间隔排布，下端与势垒层顶面相接触，上端通过条状肖特基金属层将所有栅极金属层刻蚀孔中的肖特基金属层连在一起，并通过互联金属层、顶层金属层、金属引线等连接到基板的L _i管脚，L _i管脚单独用于泄放辐照产生的感生载流子，同时L _i与L _s相连接形成电流回路可用于监测辐照诱导的泄漏电流的变化；由于栅极金属层与第一介质层在栅极金属层长度方向上不间断，器件具备正常的栅功能。本发明充分考虑了整体级联型结构布局，提出了级联型抗辐照GaN HEMT器件结构设计，并实现具备正常电学工作能力的级联型器件，制作方法简单，与现有工艺兼容，为提升整体级联型器件的辐照感生载流子抽取能力提供了解决方案。

附图说明

图1为现有技术中级联型抗辐照GaN HEMT器件中MIS型GaN HEMT的有源区层的结构示意图（仅绘制了单叉指示意）；

图2为本发明的级联型抗辐照GaN HEMT器件中MIS型GaN HEMT的有源区层的结构示意图。

图3为本发明的级联型抗辐照GaN HEMT器件未封装的立体图，

图4为本发明的级联型抗辐照GaN HEMT器件未封装的另一视角的立体图；

图5为本发明的级联型抗辐照GaN HEMT器件未封装的俯视图；

图6为本发明的级联型抗辐照GaN HEMT器件封装后的结构示意图；

图中，1为衬底层，2为氮化镓层，3为势垒层，4为第一介质层，5为欧姆金属层，6为第二介质层，7为栅极金属层，8为肖特基金属层，9为互联金属层，10为顶层金属层，11为MOSFET漏极金属层，12为硅层，13为MOSFET源极金属层，14为MOSFET栅极金属层，

黑色粗线代表金属引线，Sch代表肖特基金属焊盘区，G栅极金属焊盘区，D漏极金属焊盘区，S源极金属焊盘区。

图7a为生长衬底层、氮化镓层、势垒层、第一介质层并刻蚀出有源区的示意图；

图7b为刻蚀并淀积欧姆金属层的示意图；

图7c为淀积栅极金属层的示意图；

图7d为刻蚀形成栅极金属层刻蚀孔的示意图；

图7e为刻蚀并淀积肖特基金属层的示意图；

图7f为刻蚀并淀积互联金属层的示意图；

图7g为刻蚀并淀积顶层金属层的示意图；

图7h为另外制作低压MOSFET器件并键合在MIS型GaN HEMT上的示意图；

图7i为将级联型器件通过引线键合封装在基板上的示意图。

具体实施方式

下面结合具体实施例对本发明作进一步的详细描述，以便本领域技术人员理解。

本申请上下、左右、顶部、底部、水平、竖直、宽度、长度等方位词，均为基于附图所示的相对方位或位置关系，仅是为了便于描述本申请，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的绝对限制。

实施例1

如图2~6所示的一种级联型抗辐照GaN HEMT，它由低压MOSFET器件和MIS型GaNHEM组成；MIS型GaN HEMT包括基础层和有源区层，基础层包括自下而上设置的衬底层1和氮化镓层2，基础层表面的有源区包括自下而上依次设置的有源区的氮化镓层2、势垒层3和第一介质层4，第一介质层4上方表面设有多个条状的栅极金属层7，栅极金属层7与位于其正下方的第一介质层4组成MIS型GaN HEMT的栅极，栅极的两侧均设有间距不等的欧姆金属层5且欧姆金属层5伸入势垒层3内并与氮化镓层2接触，其中，离栅极较近的为源极欧姆金属层、较远的为漏极欧姆金属层；源极欧姆金属层与互联金属层9统称为MIS型GaN HEMT的源极，漏极欧姆金属层5与互联金属层9统称为MIS型GaN HEMT的漏极；

每个栅极与两侧相邻的源极和漏极组成一个叉指，所有叉指的栅极通过栅极金属层7向MIS型GaN HEMT的有源区域外引出金属引线，形成栅极焊盘区；且在栅极焊盘区中，栅极金属层7上方依次设有互联金属层9和顶层金属层10；

所有叉指的源极与漏极分别通过互联金属层9向HEMT器件的有源区域外引出金属引线，分别形成源极焊盘区和漏极焊盘区；且源极焊盘区和漏极焊盘区的互联金属层9上方均设有顶层金属层10；

在MIS型GaN HEMT的栅极结构处，栅极金属层7中设有多个间隔排布的刻蚀孔，每个刻蚀孔中均设有肖特基金属层8，刻蚀孔中，肖特基金属层8与势垒层3顶面相接触，且不与栅极金属层7的刻蚀孔接触；且每个叉指中肖特基金属层8均在栅极金属层7上方相连接，所有叉指的肖特基金属层8向MIS型GaN HEMT的有源区外引出肖特基金属引线并相连，形成肖特基金属焊盘区；在肖特基金属焊盘区中，肖特基金属层8上方依次设有互联金属层9与顶层金属层10；肖特基金属焊盘区通过引线键合封装在基板的第四个引脚上；

MIS型GaN HEMT中，除了漏极焊盘区、栅极焊盘区、肖特基金属焊盘区的顶面外，有源区层和四周内的区域均填充有第二介质物，从而形成第二介质层；

低压MOSFET器件包括最底层的MOSFET漏极金属层11和上层的硅层12，硅层12表面两侧分别设置有MOSFET源极金属层13和MOSFET栅极金属层14；

其中，MOSFET漏极金属层11与MIS型GaN HEMT的源极焊盘区通过直接接触相连；MOSFET源极金属层13通过引线与MIS型GaN HEMT的栅极焊盘区相连，构成级联型器件的源极；MOSFET栅极金属层14与MIS型GaN HEMT的漏极焊盘区分别作为级联型器件的栅极与漏极；级联型器件的栅极、源极、漏极通过引线键合分别封装在基板的三个引脚上。

如图2所示：MIS型GaN HEMT的栅极结构处的刻蚀孔截面均为长方形，个数为5，刻蚀孔中的肖特基金属层8的横截面均为长方形；刻蚀孔侧壁到肖特基金属层8侧壁的间距为0.3μm；栅极金属层7的宽度（源极到漏极的方向为3μm；刻蚀孔侧壁到栅极金属层7外侧壁的最小厚度（栅极金属层7包裹刻蚀孔四周的最小厚度）为0.5μm；刻蚀孔内的肖特基金属层8的宽度为1.4μm，且每一刻蚀孔内的肖特基金属层8的宽度相等；位于源极与漏极欧姆金属层5中间部分的栅极金属层7的长度（垂直于源极到漏极的方向）为110μm；刻蚀孔的长度均为10μm，间距均为10μm；刻蚀孔内的肖特基金属层8底面位于刻蚀孔正中间，长度均为9.4μm，间距均为10.6μm；在栅极金属层7上方的用于连接每个刻蚀孔的中肖特基金属层8的肖特基金属层8为条状，该条状的宽度等于其下方最宽处的肖特基金属层8的宽度，等于1.4μm，厚度为1μm。

栅极金属层7的刻蚀孔中的肖特基金属层8的侧壁被第二介质层6完全地紧密地包裹起来；肖特基金属层8与第二介质层6被栅极金属层7与第一介质层4完全地紧密地包裹起来；对于平行于源极到漏极方向且垂直于栅极金属层7长度方向的任一剖切面，均设有栅极金属层7与第一介质层4，即栅极金属层7与第一介质层4不间断，保证了MIS型GaN HEMT器件的栅极功能不受影响，否则将导致栅极漏电流增大。

栅极金属层7与源极欧姆金属层5距离为2μm，栅极金属层7与漏极欧姆金属层5的距离为10μm；源极与漏极的欧姆金属层5的宽度（源极到漏极的方向）为2μm；源极的互联金属层9超出栅极金属层7漏极侧5μm（源极到漏极的方向）；漏极的互联金属层9超出漏极欧姆金属层5的距离为3μm（源极到漏极的方向）；源极与漏极的互联金属层9的间距为2μm。

源极与漏极的欧姆金属层5与氮化镓层2顶面相接触，厚度为1μm；互联金属层9厚度为3μm；栅极金属层7厚度为0.5μm；肖特基金属层8厚度为1μm；上方条状肖特基金属层8到栅极金属层7的间距为0.5μm；肖特基金属层8到源极的互联金属层9的间距为2.9μm。

如图3~5所示，在MIS型GaN HEMT器件的四周没有势垒层3与第一介质层4，只有衬底层1与一部分氮化镓层2，具有衬底层1、氮化镓层2、势垒层3与第一介质层4的中间部分形成MIS型GaN HEMT的有源区；有源区中第一介质层四周的边缘与欧姆金属层5/栅极金属层7的距离为3μm；有源区中的叉指数量为3；有源区外的栅极金属层7、肖特基金属层8、互联金属层9的金属引线的最小宽度（金属层顶面较窄边的长度）为3μm；有源区外栅极焊盘区、源极焊盘区、漏极焊盘区与肖特基金属焊盘区距离有源区15μm；四个焊盘区的宽度（金属层顶面较短边的长度）为80μm，长度（金属层顶面较长边的长度）为200μm；四个焊盘区中顶层金属层的厚度为4μm。

MOSFET器件制作在MIS型GaN HEMT的源极焊盘区上，MOSFET漏极金属层11与MIS型GaN HEMT源极的顶层金属层10通过直接接触相连，MOSFET漏极金属层11厚度为1μm，MOSFET漏极金属层11的长度（金属层顶面较长边的长度）为200μm，宽度（金属层顶面较短边的长度）为80μm，MOSFET漏极金属层11的底面积等于MIS型GaN HEMT源极的顶层金属层10的顶面面积；MOSFET漏极金属层11上方的硅层12厚度为3μm，长度和宽度均等于MOSFET漏极金属层11；MOSFET源极金属层13位于硅层12上方距离MIS型GaN HEMT的栅极焊盘区较近的一侧，厚度为1μm，长度为100μm，小于硅层12的长度，宽度为80μm，等于硅层12的宽度；MOSFET栅极金属层14位于硅层12上方距离MIS型GaN HEMT的栅极焊盘区较远的一侧，厚度为1μm，长度为80μm，小于硅层12的长度，宽度为80μm，等于硅层12的宽度；MOSFET源极金属层13与MOSFET栅极金属层14的间距为20μm。

如图6所示，MIS型GaN HEMT的肖特基金属焊盘区在后续封装工作中通过引线键合封装在基板左侧的金属盘上，基板左侧的金属盘用引线与基板的第一个金属引脚L _i相连；MOSFET源极金属层13与MIS型GaN HEMT的栅极焊盘区通过引线相连，构成级联型器件的源极，并通过引线键合封装在基板的第二个引脚L _s上；级联型器件的栅极（即MOSFET栅极金属层14通过引线连接到基板的第三个引脚L _g上；级联型器件的漏极（即MIS型GaN HEMT的漏极焊盘区）通过引线连接到基板右侧的金属盘，再连接到基板的第四个引脚L _d上；引脚与金属盘皆为金属材料，用于导电，基板是不导电的非金属材料；基板的长度（较长边）为3cm；宽度（较短边）为cm，厚度为0.2cm；引脚的长度（较长边）为1cm，宽度（较短边）为0.2cm，厚度为0.1cm；四个引脚均匀分布在基板的一侧，间隔为0.3cm，引脚的一部分设在基板正上方与基板接触，该部分长0.3cm；两个金属盘的长度为2.5cm，宽度为0.2cm，厚度为20μm；两个金属盘位于基板左右两侧（L _i视为左侧，L _d为右侧），且与基板接触，金属盘边缘不超过基板边缘，距离基板边缘的最大间距为1cm；级联型抗辐照GaN HEMT器件粘贴在基板中间位置，不与金属盘相接触，距离金属盘边缘0.5cm。

上述级联型抗辐照GaN HEMT器件，在原本MIS结构的GaN HEMT的栅极刻蚀处刻蚀孔，填入肖特基金属层8，使得辐照产生的感生载流子能够从肖特基金属层8流出晶体管，防止载流子积累导致的辐照损伤难题。肖特基金属层8交替间隔排布，下端与势垒层3顶面相接触，上端通过条状肖特基金属层8将所有栅极金属层刻蚀孔中的肖特基金属层8连在一起，并通过互联金属层9、顶层金属层10、金属引线等连接到基板的L _i管脚，L _i管脚单独用于泄放辐照产生的感生载流子，同时L _i与L _s相连接形成电流回路用于监测辐照诱导的泄漏电流的变化；由于栅极金属层7与第一介质层4不间断，器件具备正常的栅功能。

上述级联型抗辐照GaN HEMT器件的制作方法，包括如下步骤：

步骤1：如图7a所示，生长衬底层1、氮化镓层2、势垒层3和第一介质层4，并刻蚀出有源区：

外延片自下而上依次包括0.65mm的硅衬底层1、4500nm的氮化镓层2、13nm的势垒层3和100nm的二氧化硅第一介质层4，通过电感耦合等离子体干法刻蚀法刻蚀去除有源区四周的第一介质层4、势垒层3和1μm的氮化镓层2。从而形成基础层和有源区层，由下至上依次为衬底层1、氮化镓层2、有源区的氮化镓层2、势垒层3和第一介质层4；

步骤2：如图7b所示，刻蚀并淀积欧姆金属层5：

利用等离子体增强化学气相沉积方法，在整张外延片上生长一层材料为氮化硅的第二介质单层，通过电感耦合等离子体干法刻蚀法，在源极和漏极区域刻蚀已生长形成的第二介质层、第一介质层4与势垒层3并依次淀积材料为Ti/Al（300nm/700nm）欧姆金属层5；欧姆金属层5的长度为110μm，宽度为2μm；“依次”指在沉积欧姆金属层5时，先沉积钛金属层、再沉积铝金属层，其余类似表达，含义类似。

步骤3：如图7c所示，淀积栅极金属层7：

再次在整张外延片上生长一层第二介质单层，刻蚀去掉栅极区域的已生长形成的第二介质层以及栅极焊盘区的已生长形成第二介质层，并淀积材料为Ni/Al（100nm/400nm）栅极金属层7；栅极金属层7的长度（垂直于源极到漏极的方向）为110μm（栅极金属层7位于源极与漏极欧姆金属层5中间的部分），宽度为3μm；源极的欧姆金属层5与和栅极金属层7之间的间隔为2μm，漏极的欧姆金属层5与栅极金属层7之间的间隔为10μm。

步骤4：如图7d所示，刻蚀形成栅极金属层刻蚀孔：

利用电感耦合等离子体干法刻蚀法刻蚀图形区域的栅极金属层7与第一介质层4，形成栅极金属层7刻蚀孔；刻蚀孔侧壁与栅极金属层7侧壁的间距为0.5μm，刻蚀孔的长度均为10μm，间距均为10μm；

步骤5：如图7e所示，刻蚀并淀积肖特基金属层：

整片生长第二介质单层，刻蚀栅极金属层7刻蚀孔中的第二介质层6以及肖特基金属焊盘区的已生长形成第二介质层，而后淀积材料为TiN/Al（200nm/800nm）的肖特基金属层8；肖特基金属层8的侧壁被第二介质层包裹厚度（即肖特基金属层8的侧壁到栅极金属层7侧壁的距离）为0.3μm；刻蚀孔内的肖特基金属层8的宽度为1.4μm，且每一刻蚀孔内的肖特基金属层8的宽度相等；刻蚀孔内的肖特基金属层8底面位于刻蚀孔正中间，长度均为9.4μm，间距均为10.6μm；在栅极金属层7上方的用于连接每个刻蚀孔的中肖特基金属层8的肖特基金属层8为条状，该条状的宽度等于其下方最宽处的肖特基金属层8的宽度，等于1.4μm，厚度为1μm。

步骤6：如图7f所示，刻蚀并淀积互联金属层：

整片生长第二介质单层，刻蚀漏极与源极欧姆金属层5上方的已生长形成第二介质层，以及源极焊盘区、漏极焊盘区、栅极焊盘区栅极金属层7上方、肖特基金属焊盘区肖特基金属层8上方的已生长形成第二介质层，淀积厚度为300nm/2700nm的钛/铝金属作为互联金属层9；

步骤7：如图7g所示，刻蚀并淀积顶层金属层：

整片生长第二介质单层，刻蚀源极焊盘区、漏极焊盘区、栅极焊盘区、肖特基金属焊盘区四个焊盘区中互联金属层9上方的已生长形成的第二介质层，淀积4000nm的铝金属作为顶层金属层10；

步骤8：如图7h所示，另外制作低压MOSFET器件并键合在MIS型GaN HEMT上：

在另外一张硅外延片上制作低压MOSFET器件，对硅外延片进行离子注入掺杂处理，使其下方为较薄的n型重掺杂区域，上方为较厚的n型低掺杂区域；再在n型低掺杂区域的左侧掺杂p型离子，在p型掺杂区域的上方重掺杂n型离子，形成完整的硅层12；使用光刻剥离法，在硅层12顶面涂覆一层光刻胶，曝光后去掉顶面的n型重掺杂区域的左边半部分的光刻胶并整片淀积金属，将剩余的光刻胶与光刻胶上方的金属剥离后形成MOSFET源极金属层13；再次涂覆光刻胶，曝光后去掉顶面未进行p型离子掺杂的n型低掺杂区域上方的光刻胶、进行p型离子掺杂区域上方的光刻胶以及一部分的顶面n型重掺杂区域上方的光刻胶并整片淀积金属，将剩余的光刻胶与光刻胶上方的金属剥离后形成MOSFET栅极金属层14，使得MOSFET栅极金属层14下方从左到右依次是n型重掺杂区域、p型掺杂区域、n型低掺杂区域；翻转器件，在底面淀积金属形成MOSFET漏极金属层11；最后将做好的低压MOSFET器件的MOSFET漏极金属层11键合在MIS型GaN HEMT源极焊盘区的顶层金属层10上；

步骤9：如图7i所示，将级联型器件通过引线键合封装在基板上：

将器件背面粘贴在基板上，MIS型GaN HEMT的肖特基金属焊盘区通过金属引线连接到基板左侧（L _i一侧）的金属盘上，再将该金属盘用引线与基板的第一个金属引脚L _i相连；将MOSFET源极金属层13与MIS型GaN HEMT的栅极焊盘区通过引线相连，构成级联型器件的源极，并通过引线键合封装在基板的第二个引脚L _s上；级联型器件的栅极（即MOSFET栅极金属层14）通过引线连接到基板的第三个引脚L _g上；级联型器件的漏极（即MIS型GaN HEMT的漏极焊盘区）通过引线连接右侧金属盘，再将右侧金属盘连接到基板的第四个引脚L _d上，完成晶体管的封装制作。

上述所有的第二介质单层的材质均为氮化硅，虽然第二介质层6由多次第二介质单层淀积而成，由于都是起到电气隔离作用，因此，第二介质单层整体形成第二介质层6。

对比例1

器件结构如图1所示，包括自下而上依次设置的衬底层1、氮化镓层2、势垒层3和第一介质层4，第一介质层4上方设有条状的栅极金属层7；栅极金属层7的两侧设有距离不等的欧姆金属层5，其中，离栅极金属层7较近的为源极欧姆金属层5、较远的为漏极欧姆金属层5；源极与漏极的欧姆金属层5上方均依次设有互联金属层9和顶层金属层10；栅极金属层7与源极和漏极之间均填充有第二介质层6，制作方法及参数参照实施例1与现有标准。

其它未详细说明的部分均为现有技术。尽管上述实施例对本发明做出了详尽的描述，但它仅仅是本发明一部分实施例，而不是全部实施例，人们还可以根据本实施例在不经创造性前提下获得其他实施例，这些实施例都属于本发明保护范围。

Claims (10)

1.一种级联型抗辐照GaN HEMT，它由低压MOSFET器件和MIS型GaN HEMT组成；其特征在于：所述MIS型GaN HEMT包括基础层和有源区层，所述基础层包括自下而上设置的衬底层（1）和氮化镓层，所述基础层表面的有源区包括自下而上依次设置的有源区氮化镓层、势垒层（3）和第一介质层（4），所述第一介质层（4）上方表面设有多个条状的栅极金属层（7），栅极金属层（7）与位于其正下方的第一介质层（4）组成MIS型GaN HEMT的栅极，

在MIS型GaN HEMT的栅极结构处，栅极金属层（7）中设有多个间隔排布的刻蚀孔，每个刻蚀孔中均设有肖特基金属层（8），且每个叉指中肖特基金属层（8）均在栅极金属层（7）上方相连接，所有叉指的肖特基金属层（8）向MIS型GaN HEMT的有源区外引出肖特基金属引线并相连，形成肖特基金属焊盘区；

所述MIS型GaN HEMT中，除了源极焊盘区、漏极焊盘区、栅极焊盘区、肖特基金属焊盘区的顶面外，有源区层和四周区域均填充有材料，从而形成第二介质层。

2.根据权利要求1所述的一种级联型抗辐照GaN HEMT，其特征在于：所述栅极的两侧均设有间距不等的欧姆金属层（5）且欧姆金属层（5）伸入势垒层（3）内并与氮化镓层接触，其中，离栅极较近的为源极欧姆金属层、较远的为漏极欧姆金属层；源极欧姆金属层与源极互联金属层统称为MIS型GaN HEMT的源极，漏极欧姆金属层与漏极互联金属层统称为MIS型GaN HEMT的漏极；

每个栅极与两侧相邻的源极和漏极组成一个叉指，所有叉指的栅极通过栅极金属层（7）向MIS型GaN HEMT的有源区域外引出引线，形成栅极焊盘区；且在栅极焊盘区中，栅极金属层（7）上方依次设有互联金属层和顶层金属层（10）；

所有叉指的源极与漏极分别通过互联金属层向HEMT器件的有源区域外引出引线，分别形成源极焊盘区和漏极焊盘区；且源极焊盘区和漏极焊盘区的互联金属层上方均设有顶层金属层（10）；在肖特基金属焊盘区中，肖特基金属层（8）上方依次设有互联金属层与顶层金属层（10）；肖特基金属焊盘区通过引线键合封装在基板的第四个引脚上。

3.根据权利要求1所述的一种级联型抗辐照GaN HEMT，其特征在于：所述低压MOSFET器件包括最底层的MOSFET漏极金属层（11）和上层的硅层（12），所述硅层（12）表面两侧分别设置有MOSFET源极金属层（13）和MOSFET栅极金属层（14）；

其中，MOSFET漏极金属层（11）与MIS型GaN HEMT的源极焊盘区通过直接接触相连；MOSFET源极金属层（13）通过引线与MIS型GaN HEMT的栅极焊盘区相连，构成级联型器件的源极；MOSFET栅极金属层（14）与MIS型GaN HEMT的漏极焊盘区分别作为级联型器件的栅极与漏极；级联型器件的栅极、源极、漏极通过引线键合分别封装在基板的三个引脚上。

4.根据权利要求1所述的一种级联型抗辐照GaN HEMT，其特征在于：所述刻蚀孔中，肖特基金属层（8）与势垒层（3）顶面相接触，且不与栅极金属层（7）接触；

所述栅极结构处的刻蚀孔截面的形状为圆形、椭圆形、多边形或其它边缘不规则图形；在刻蚀孔中，肖特基金属层（8）的横截面的形状为圆形、椭圆形、多边形或其他边缘不规则图形；

刻蚀孔侧壁到肖特基金属层（8）侧壁的间距为0.2~0.5μm；栅极金属层（7）的宽度为1.5~4μm；刻蚀孔侧壁到栅极金属层（7）外侧壁的最小厚度为0.3~1μm；刻蚀孔内的肖特基金属层（8）的宽度为0.5~2μm；

位于源极欧姆金属层与漏极欧姆金属层中间部分的栅极金属层（7）的长度为20~1000μm；刻蚀孔的长度为3~200μm，间距为1~20μm；刻蚀孔内的肖特基金属层（8）底面位于刻蚀孔中间位置且肖特基金属层（8）长度为2~200μm，间距为1.4~21μm，且在栅极金属层（7）上方的用于连接每个刻蚀孔的中肖特基金属层（8）的肖特基金属层（8）为条状，该条状的宽度等于其下方最宽处的肖特基金属层（8）的宽度，厚度为0.5~2μm。

5.根据权利要求4所述的一种级联型抗辐照GaN HEMT，其特征在于：所述栅极金属层（7）的刻蚀孔中的肖特基金属层（8）的侧壁被第二介质层（6）完全地紧密地包裹起来；所述肖特基金属层（8）与第二介质层（6）被栅极金属层（7）与第一介质层（4）完全地紧密地包裹起来；对于平行于源极到漏极方向且垂直于栅极金属层（7）长度方向的任一剖切面，均设有栅极金属层（7）与第一介质层（4），即栅极金属层（7）与第一介质层（4）不间断。

6.根据权利要求1所述的一种级联型抗辐照GaN HEMT，其特征在于：所述有源区域内，栅极金属层（7）与源极欧姆金属层距离为1~3μm，栅极金属层（7）与漏极欧姆金属层的距离为3~25μm；源极欧姆金属层与漏极欧姆金属层的宽度为1~3μm；源极的互联金属层超出栅极金属层（7）漏极侧1~20μm；漏极的互联金属层超出漏极欧姆金属层两侧均为1~5μm；源极的互联金属层与漏极的互联金属层的间距为1~5μm；

所述源极欧姆金属层和漏极欧姆金属层（5）均与氮化镓层顶面相接触，厚度为0.2~1μm；互联金属层厚度为1~5μm；栅极金属层（7）厚度为0.5~1μm；肖特基金属层（8）厚度为1~2μm；上方条状肖特基金属层（8）到栅极金属层（7）的间距为0.5~1μm；肖特基金属层（8）到源极的互联金属层的间距为0.5~4μm。

7.根据权利要求1所述的一种级联型抗辐照GaN HEMT，其特征在于：有源区中，第一介质层边缘与欧姆金属层（5）/栅极金属层（7）的距离均为2~5μm；有源区中的叉指数量为1~1000；有源区外的栅极金属层（7）、肖特基金属层（8）、互联金属层的金属引线的最小宽度为1~10μm；有源区外栅极焊盘区、源极焊盘区、漏极焊盘区与肖特基金属焊盘区距离有源区10~20μm；四个焊盘区的宽度为80~600μm，长度为80~3000μm；四个焊盘区中顶层金属层的厚度为2~5μm。

8.根据权利要求1所述的一种级联型抗辐照GaN HEMT，其特征在于：MOSFET器件制作在MIS型GaN HEMT的源极焊盘区上，MOSFET漏极金属层（11）与MIS型GaN HEMT源极的顶层金属层（10）通过直接接触相连，MOSFET漏极金属层（11）厚度为0.5~5μm，MOSFET漏极金属层（11）的长度为80~3000μm，宽度为80~600μm，MOSFET漏极金属层（11）的底面积不大于MIS型GaNHEMT源极的顶层金属层（10）的顶面面积，且位于MIS型GaN HEMT源极的顶层金属层（10）的顶面的中间位置；MOSFET漏极金属层（11）上方的硅层（12）厚度为0.5~100μm，长度和宽度均等于MOSFET漏极金属层（11）；MOSFET源极金属层（13）位于硅层（12）上方距离MIS型GaNHEMT的栅极焊盘区较近的一侧，厚度为0.5~5μm，长度为80~2500μm，小于硅层（12）的长度，宽度为80~600μm，小于等于硅层（12）的宽度；MOSFET栅极金属层（14）位于硅层（12）上方距离MIS型GaN HEMT的栅极焊盘区较远的一侧，厚度为0.5~5μm，长度为80~2500μm，小于硅层（12）的长度，宽度为80~600μm，小于等于硅层（12）的宽度；MOSFET源极金属层（13）与MOSFET栅极金属层（14）的间距为10~100μm。

9.一种级联型抗辐照GaN HEMT的制作方法，其特征在于：包括如下步骤：

步骤1：外延片自下而上依次包括衬底层（1）、氮化镓层、势垒层（3）和第一介质层（4），通过电感耦合等离子体干法刻蚀法刻蚀去除有源区四周的第一介质层（4）、势垒层（3）和部分氮化镓层；从而形成基础层和有源区层，由下至上依次为衬底层（1）、氮化镓层、有源区氮化镓层、势垒层（3）和第一介质层（4）；

步骤2：利用等离子体增强化学气相沉积方法，在整张外延片上生长一层第二介质层，通过电感耦合等离子体干法刻蚀法，在源极和漏极区域刻蚀第二介质层、第一介质层（4）与势垒层（3）并淀积欧姆金属层（5）；

步骤3：再次在整张外延片上生长一层第二介质层，刻蚀去掉栅极区域以及栅极焊盘区的已生长形成的第二介质层并淀积栅极金属层（7）；

步骤4：利用电感耦合等离子体干法刻蚀法刻蚀图形区域的栅极金属层（7）与第一介质层（4），形成栅极金属层（7）刻蚀孔；

步骤5：整片生长第二介质层，刻蚀栅极金属层（7）刻蚀孔中以及肖特基金属焊盘区的已生长形成的第二介质层（6），而后淀积肖特基金属层（8）；

步骤6：整片生长第二介质层，刻蚀漏极欧姆金属层（5）与源极欧姆金属层（5）上方的已生长形成的第二介质层（6），以及源极焊盘区、漏极焊盘区、栅极焊盘区栅极金属层（7）上方、肖特基金属焊盘区肖特基金属层（8）上方的已生长形成的第二介质层（6），淀积互联金属层；

步骤7：整片生长第二介质层，刻蚀源极焊盘区、漏极焊盘区、栅极焊盘区、肖特基金属焊盘区四个焊盘区中互联金属层上方的已生长形成的第二介质层（6），淀积顶层金属层（10）；

步骤8：在另外一张硅外延片上制作低压MOSFET器件，对硅外延片进行离子注入掺杂处理，使其下方为较薄的n型重掺杂区域，上方为较厚的n型低掺杂区域；再在n型低掺杂区域的左侧掺杂p型离子，在p型掺杂区域的上方重掺杂n型离子，形成完整的硅层（12）；使用光刻剥离法，在硅层（12）顶面涂覆一层光刻胶，曝光后去掉顶面的n型重掺杂区域的左边半部分的光刻胶并整片淀积金属，将剩余的光刻胶与光刻胶上方的金属剥离后形成MOSFET源极金属层（13）；再次涂覆光刻胶，曝光后去掉顶面未进行p型离子掺杂的n型低掺杂区域上方的光刻胶、进行p型离子掺杂区域上方的光刻胶以及一部分的顶面n型重掺杂区域上方的光刻胶并整片淀积金属，将剩余的光刻胶与光刻胶上方的金属剥离后形成MOSFET栅极金属层（14），使得MOSFET栅极金属层（14）下方从左到右依次是n型重掺杂区域、p型掺杂区域、n型低掺杂区域；翻转器件，在底面淀积金属形成MOSFET漏极金属层（11）；最后将做好的低压MOSFET器件的MOSFET漏极金属层（11）键合在MIS型GaN HEMT源极焊盘区的顶层金属层（10）上；

步骤9：将器件背面粘贴在基板上，MIS型GaN HEMT的肖特基金属焊盘区通过金属引线连接到基板左侧的金属盘上，再将该金属盘用引线与基板的第一个金属引脚L _i相连；将MOSFET源极金属层（13）与MIS型GaN HEMT的栅极焊盘区通过引线相连，构成级联型器件的源极，并通过引线键合封装在基板的第二个引脚L _s上；级联型器件的栅极通过引线连接到基板的第三个引脚L _g上；级联型器件的漏极通过引线连接右侧金属盘，再将右侧金属盘连接到基板的第四个引脚L _d上，完成晶体管的封装制作。

10.根据权利要求9所述的级联型抗辐照GaN HEMT的制作方法，其特征在于：

步骤1中，第一介质层（4）的材料为二氧化硅、氮化硅或三氧化二铝中的任意一种或两种以上的组合，厚度为50~150nm，刻蚀掉的氮化镓层的厚度为0.5~1μm；

步骤2中，欧姆金属层（5）与氮化镓层接触，并形成具有低电阻特性的欧姆接触；

步骤5中，肖特基金属层（8）与势垒层（3）接触，且不与栅极金属层（7）接触，在刻蚀栅极金属层（7）刻蚀孔中的已生长形成的第二介质层（6）时，刻蚀区域与刻蚀孔侧壁的栅极金属层（7）有一定距离，保证淀积进刻蚀孔中肖特基金属层（8）被第二介质层（6）包围；

步骤2~9中，第二介质层的材质为二氧化硅、氮化硅或聚酰亚胺中的任意一种或两种以上的组合；

步骤9中，引脚与金属盘皆为金属材料，用于导电，基板是不导电的非金属材料；基板的长度为1~3cm；宽度为1~3cm，厚度为0.1~0.7cm；引脚的长度为0.5~3cm，宽度为0.05~1cm，厚度为0.05~1cm；四个引脚均匀分布在基板的一侧，间隔为0.1~0.5cm，引脚的一部分设在基板正上方与基板接触，该部分长0.2~1cm；两个金属盘的长度为1~3cm，宽度为0.1~0.5cm，厚度为1~100μm；两个金属盘位于基板左右两侧，且与基板接触，金属盘边缘不超过基板边缘，距离基板边缘的最大间距为1cm；级联型抗辐照GaN HEMT器件粘贴在基板中间位置，不与金属盘相接触，距离金属盘边缘至少0.2cm。