CN118099091A - 半导体结构的制备方法、半导体结构及电子设备 - Google Patents
半导体结构的制备方法、半导体结构及电子设备 Download PDFInfo
- Publication number
- CN118099091A CN118099091A CN202410479571.1A CN202410479571A CN118099091A CN 118099091 A CN118099091 A CN 118099091A CN 202410479571 A CN202410479571 A CN 202410479571A CN 118099091 A CN118099091 A CN 118099091A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- contact
- insulating layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 110
- 238000005530 etching Methods 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000945 filler Substances 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 56
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 239000002699 waste material Substances 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000010812 mixed waste Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及一种半导体结构的制备方法、半导体结构及电子设备。其中，半导体结构的制备方法包括：在衬底上依次外延生长沟道层与势垒层。并在势垒层上形成栅极。在势垒层背向沟道层的一侧沉积包覆栅极的绝缘层，再对绝缘层进行开孔并沉积形成至少两个接触电极。接触电极沿背向势垒层的方向延伸出绝缘层。对绝缘层进行刻蚀形成预制孔。预制孔暴露至少部分栅极背向势垒层的表面。在绝缘层背向势垒层的一侧沉积形成填充层。填充层包覆绝缘层。接触电极延伸进填充层内。填充层与绝缘层的材料不同。对填充层进行刻蚀形成多个预接触孔。多个预接触孔分别暴露至少部分栅极与接触电极背向势垒层的表面。暴露栅极表面的预接触孔经过预制孔延伸至栅极。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种半导体结构的制备方法、半导体结构及电子设备。
背景技术
在相关技术中，随着半导体技术的不断进步，功率半导体作为一类具备广泛应用场景的半导体产品类型，其也随着技术的不断发展而越发得到重视。其中，高电子迁移率晶体管（HEMT）由于其性质越来越多地应用于生产生活中。而对于HEMT器件，在其制备过程中，尤其是在通过刻蚀工艺与沉积工艺形成接触孔的环节中，容易产生接触电阻升高甚至通路被完全阻断的问题。
发明内容
根据本申请实施例的第一方面，提供一种半导体结构的制备方法，包括：
提供衬底，在所述衬底上依次外延生长沟道层与势垒层；并在所述势垒层背向所述沟道层的一侧沉积刻蚀形成栅极；所述沟道层位于所述衬底与所述势垒层之间，所述势垒层位于所述沟道层背向所述衬底的一侧；
在所述势垒层背向所述沟道层的一侧沉积绝缘层；所述绝缘层包覆所述栅极；对所述栅极两侧的所述绝缘层分别开孔并沉积形成至少两个接触电极；所述接触电极沿背向所述势垒层的方向延伸出所述绝缘层；
对所述绝缘层进行刻蚀形成预制孔；所述预制孔暴露至少部分所述栅极背向所述势垒层的表面；
在所述绝缘层背向所述势垒层的一侧沉积形成填充层；所述填充层包覆所述绝缘层，且填充所述预制孔；所述接触电极延伸进所述填充层内；所述填充层与所述绝缘层的材料不同；
对所述填充层进行刻蚀形成多个预接触孔；多个所述预接触孔分别暴露至少部分所述栅极与所述接触电极背向所述势垒层的表面；暴露所述栅极表面的所述预接触孔经过所述预制孔延伸至所述栅极；
在所述预接触孔内沉积导电材料形成过孔电极。
在一些实施例中，在对所述绝缘层刻蚀形成所述预制孔后，在沉积形成所述填充层之前，还包括：
通过清洗工艺去除刻蚀形成所述预制孔过程中的废料；
在对所述填充层刻蚀形成所述预接触孔后，在形成所述过孔电极之前，还包括：
通过清洗工艺去除刻蚀形成所述预接触孔过程中的废料。
在一些实施例中，所述预接触孔在所述栅极上的投影位于所述预制孔在所述栅极上的投影内。
在一些实施例中，在所述势垒层背向所述沟道层的一侧沉积所述绝缘层之前，在形成所述栅极与至少两个所述接触电极后，还包括：
在所述势垒层背向所述沟道层的一侧沉积刻蚀形成场板；
在沉积所述绝缘层时，所述绝缘层包覆所述场板；在对所述绝缘层进行刻蚀形成预制孔时，还包括对应所述场板形成所述预制孔，多个所述预制孔分别暴露至少部分所述栅极与所述场板背向所述势垒层的表面；
在对所述填充层刻蚀形成所述预接触孔时，还包括对应所述场板形成所述预接触孔，多个所述预接触孔分别暴露至少部分所述栅极、所述场板与所述接触电极背向所述势垒层的表面；暴露所述栅极与所述场板的所述预接触孔在所述势垒层上的投影，分别位于对应于所述栅极与所述场板的所述预制孔在所述势垒层上的投影内。
在一些实施例中，所述绝缘层的材料包括氮化硅，所述填充层的材料包括氧化硅。
根据本申请的第二方面，提供一种半导体结构，包括：衬底、沟道层、势垒层、栅极、两个接触电极、绝缘层与填充层；
所述沟道层位于所述衬底上，所述势垒层位于所述沟道层背向所述衬底的一侧；所述栅极与两个所述接触电极位于所述势垒层背向所述沟道层的一侧，两个所述接触电极位于所述栅极相对的两侧；所述绝缘层位于所述势垒层背向所述沟道层的一侧，所述填充层位于所述绝缘层背向所述势垒层的一侧；所述绝缘层且包覆所述栅极；两个所述接触电极沿背向所述势垒层的方向延伸出所述绝缘层，并延伸进所述填充层内；所述绝缘层与所述填充层的材料不同；
所述绝缘层设有预制孔，所述预制孔暴露至少部分所述栅极背向所述势垒层的表面；
所述填充层设有多个预接触孔；多个所述预接触孔分别暴露至少部分所述栅极与所述接触电极背向所述势垒层的表面；暴露所述栅极表面的所述预接触孔经过所述预制孔延伸至所述栅极。
在一些实施例中，所述预接触孔在所述栅极上的投影位于所述预制孔在所述栅极上的投影内。
在一些实施例中，还包括场板；
所述场板位于所述势垒层背向所述沟道层的一侧，且所述绝缘层包覆所述场板；
所述绝缘层对应所述场板设有所述预制孔，多个所述预制孔分别暴露至少部分所述栅极与所述场板背向所述势垒层的表面；
所述填充层对应所述场板设有所述预接触孔，多个所述预接触孔分别暴露至少部分所述栅极、所述场板与所述接触电极背向所述势垒层的表面；暴露所述栅极与所述场板的所述预接触孔在所述势垒层上的投影，分别位于对应于所述栅极与所述场板的所述预制孔在所述势垒层上的投影内。
在一些实施例中，所述绝缘层的材料包括氮化硅，所述填充层的材料包括氧化硅。
根据本申请的第三方面，提供一种电子设备，包括上述任一种半导体结构。
根据上述实施例可知，由于在形成绝缘层时，已经刻蚀形成了预制孔。因此，在填充层上刻蚀形成经过预制孔的预接触孔时，刻蚀的过程将基本发生在填充层内，而较少或者不对绝缘层进行刻蚀，从而，可以降低或避免在刻蚀的过程中需要连续先后刻蚀材料选择比不同的绝缘层与填充层的情况，进而，可以减少刻蚀过程中，因连续先后刻蚀材料选择比不同的绝缘层与填充层而导致的损伤，提升过孔电极的性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是根据本申请实施例示出的一种半导体结构的制备方法的流程图。
图2是根据本申请实施例示出的一种半导体结构的结构示意图。
图3是根据本申请实施例示出的半导体结构的制备过程中的一种中间结构。
图4是根据本申请实施例示出的半导体结构的制备过程中的另一种中间结构。
图5是根据本申请实施例示出的半导体结构的制备过程中的另一种中间结构。
图6是根据本申请实施例示出的半导体结构的制备过程中的另一种中间结构。
图7是根据本申请实施例示出的半导体结构的制备过程中的另一种中间结构。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在现有的制备高电子迁移率晶体管（HEMT）的制备过程中，需要在沉积绝缘层与填充层后，再通过刻蚀工艺刻蚀出过孔结构，以在过孔结构中沉积导电材料以形成过孔电极。因此，在刻蚀的过程中，会出现在刻蚀同一过孔的过程中，以同一刻蚀参数刻蚀层叠的填充层与绝缘层。而由于填充层与绝缘层一般会采用选择比不同的材料，因此，容易因刻蚀比不同而对填充层与绝缘层的刻蚀产生更大损伤，从而影响到后续通过沉积工艺在过孔结构中形成的过孔电极的性能。
并且，同样由于填充层与绝缘层一般采用选择比不同的材料。因此，在刻蚀产生的废料产物中，也会混合性质不同的废料，而使得这些混合后的废料更加难以通过清洗工艺去除。最终，由于这些废料位于接触电极与半导体结构的其他需要电连接的结构之间，也就会使得接触电极的电阻升高，甚至接触电极的通路被完全阻断。
为了解决前述问题，本申请实施例提供一种半导体结构10的制备方法。图1示出的是该半导体结构10的制备方法的流程图，图2示出的是图1所示的半导体结构10的结构示意图。如图1所示的流程图，并参考图2示出的结构示意图，该半导体结构10的制备方法，包括：步骤S110~步骤S160。
在步骤S110中，提供衬底11，在衬底11上依次外延生长沟道层12与势垒层13。并在势垒层13背向沟道层12的一侧沉积刻蚀形成栅极14。沟道层12位于衬底11与势垒层13之间，势垒层13位于沟道层12背向衬底11的一侧。
图3示出的是半导体结构10的制备过程中的一个中间结构，步骤S110得到的中间结构可以参考图3所示。
在步骤S120中，在势垒层13背向沟道层12的一侧沉积绝缘层16。绝缘层16包覆栅极14。对栅极14两侧的绝缘层16分别开孔并沉积形成至少两个接触电极15。接触电极15沿背向势垒层13的方向延伸出绝缘层16。
图4示出的是半导体结构10的制备过程中的一个中间结构，步骤S120得到的中间结构可以参考图4所示。其中，绝缘层16包覆栅极14处的部分，其厚度可以高于绝缘层16的其他部分。也即绝缘层16包覆栅极14处背向势垒层13的表面，到势垒层13朝向绝缘层16的表面之间的距离，可以大于绝缘层16的其他部分。
其中，位于栅极14相对的两侧的接触电极15可以为一对源极与漏极，而两个接触电极15则可以分别是源极与漏极。
并且，势垒层13与沟道层12直接接触，且形成势垒层13的材料的带隙高于形成沟道层12的材料的带隙，以使势垒层13与沟道层12在受到电场作用时，在势垒层13与沟道层12所形成的异质结结构内部，势垒层13与沟道层12的界面处朝向沟道层12的一侧，产生二维电子气（2DEG）。通过控制施加给势垒层13与沟道层12的电场，即可以实现半导体结构10的导通与关断。
而由于两个接触电极15与势垒层13接触。因此，若二维电子气存在时，两个接触电极15即可通过二维电子气导通。而通过栅极14控制势垒层13与沟道层12的界面处朝向沟道层12的一侧的二维电子气（2DEG）的形成，即可控制两个接触电极15之间的导通与关断。
在步骤S130中，对绝缘层16进行刻蚀形成预制孔161。预制孔161暴露至少部分栅极14背向势垒层13的表面B1。
图5示出的是半导体结构10的制备过程中的一个中间结构，步骤S130得到的中间结构可以参考图5所示。其中，预制孔161暴露至少部分栅极14背向势垒层13的表面B1，即预制孔161可以暴露部分栅极14背向势垒层13的表面B1，或者，预制孔161也可以暴露全部栅极14背向势垒层13的表面B1。
在步骤S140中，在绝缘层16背向势垒层的13一侧沉积形成填充层17。填充层17包覆绝缘层16，且填充预制孔161。接触电极15延伸进填充层17内。填充层17与绝缘层16的材料不同。
图6示出的是半导体结构10的制备过程中的一个中间结构，步骤S140得到的中间结构可以参考图6所示。通过填充层17的设置，可以使图5所示的中间结构的凹凸不平的表面，转变为图6所示的平整的表面，也即转变为图6示出的填充层17背向衬底11一侧的平整表面。
并且，填充层17与绝缘层16的材料不同，具体可以使填充层17的材料与绝缘层16的材料的选择比不同。
在步骤S150中，对填充层17进行刻蚀形成多个预接触孔171。多个预接触孔171分别暴露至少部分栅极14与接触电极15背向势垒层13的表面。暴露栅极14表面的预接触孔171经过预制孔161延伸至栅极14。
图7示出的是半导体结构10的制备过程中的一个中间结构，步骤S150得到的中间结构可以参考图7所示。具体的，多个预接触孔171分别暴露至少部分栅极14与接触电极15背向势垒层13的表面，可以是多个预接触孔171分别暴露至少部分栅极14背向势垒层13的表面B1，以及接触电极15背向势垒层13的表面B2。
其中，可以是多个预接触孔171分别暴露部分栅极14与部分接触电极15背向势垒层13的表面，或者，可以是多个预接触孔171分别暴露全部栅极14与部分接触电极15背向势垒层13的表面，或者，可以是多个预接触孔171分别暴露部分栅极14与全部接触电极15背向势垒层13的表面，或者，可以是多个预接触孔171分别暴露全部栅极14与全部接触电极15背向势垒层13的表面。
而暴露栅极14表面的预接触孔171经过预制孔161延伸至栅极14，也即暴露栅极14表面的预接触孔171在栅极14上的投影，与其所对应经过的预制孔161在栅极14上的投影重合至少部分。
在步骤S160中，在预接触孔171内沉积导电材料形成过孔电极18。通过在预接触孔171内沉积导电材料形成过孔电极18，以得到图2所示的半导体结构10。
由于在形成绝缘层16时，已经刻蚀形成了预制孔161。因此，在填充层17上刻蚀形成经过预制孔161的预接触孔171时，刻蚀的过程将基本发生在填充层17内，而较少或者不对绝缘层16进行刻蚀，从而，可以降低或避免在刻蚀的过程中需要连续先后刻蚀材料选择比不同的绝缘层16与填充层17的情况，进而，可以减少刻蚀过程中，因连续先后刻蚀材料选择比不同的绝缘层16与填充层17而导致的损伤，提升过孔电极18的性能。
在一些实施例中，参考图1所示的流程图，并参考图2至图7示出的中间结构的示意图，在对绝缘层16刻蚀形成预制孔161后，在沉积形成填充层17之前，还包括：
通过清洗工艺去除刻蚀形成预制孔161过程中的废料。
在对填充层17刻蚀形成预接触孔171后，在形成过孔电极18之前，还包括：
通过清洗工艺去除刻蚀形成预接触孔171过程中的废料。
由于在对刻蚀形成预制孔161过程中产生的废料，与刻蚀形成预接触孔171过程中产生的废料先后通过清洗工艺进行了去除，可以避免刻蚀绝缘层16产生的废料与刻蚀填充层17产生的废料相混合而难以去除。并且，清洗工艺的参数也可针对不同成分的废料做出相应调整，以更好地去除废料，从而，可以有效减少甚至消除留存于预接触孔171内的废料，避免这些废料影响过孔电极18的导电性能，进而，可以进一步提升过孔电极18的性能。
在一些实施例中，如图2与图7所示，预接触孔171在栅极14上的投影位于预制孔161在栅极14上的投影内。
这样设置，可以确保刻蚀预接触孔171的过程完全发生在填充层17内，而不对绝缘层16产生刻蚀效果，从而，可以避免在刻蚀的过程中需要连续先后刻蚀材料选择比不同的绝缘层16与填充层17的情况，进而，可以进一步减少刻蚀过程中，因连续先后刻蚀材料选择比不同的绝缘层16与填充层17而导致的损伤，进一步提升过孔电极18的性能。
在一些实施例中，参考图2至图7示出的中间结构的示意图，在势垒层13背向沟道层12的一侧沉积绝缘层16之前，在形成栅极14与至少两个接触电极15后，还包括：
在势垒层13背向沟道层12的一侧沉积刻蚀形成场板19。
在沉积绝缘层16时，绝缘层16包覆场板19。在对绝缘层16进行刻蚀形成预制孔161时，还包括对应场板形成预制孔161，多个预制孔161分别暴露至少部分栅极14与场板19背向势垒层13的表面。
在对填充层17刻蚀形成预接触孔171时，还包括对应场板19形成预接触孔171，多个预接触孔171分别暴露至少部分栅极14、场板19与接触电极15背向势垒层13的表面。暴露栅极14与场板19的预接触孔171在势垒层13上的投影，分别位于对应于栅极14与场板19的预制孔161在势垒层13上的投影内。
通过场板19的设置，可以增强半导体结构10的整体器件性能并改善栅极-漏极的击穿电压。而通过对应场板19的绝缘层16与填充层17采用与栅极14相同的刻蚀工艺过程，从而，可以使通过前述优化后的刻蚀工艺，同步提升与场板19电连接的过孔电极18的性能。
在一些实施例中，绝缘层16的材料包括氮化硅，填充层17的材料包括氧化硅。
本申请还提供一种半导体结构10。参考图2所示的半导体结构10的结构示意图，该半导体结构10，包括：衬底11、沟道层12、势垒层13、栅极14、两个接触电极15、绝缘层16与填充层17。
沟道层12位于衬底11上，势垒层13位于沟道层12背向衬底11的一侧。栅极14与两个接触电极15位于势垒层13背向沟道层12的一侧，两个接触电极15位于栅极14相对的两侧。绝缘层16位于势垒层13背向沟道层12的一侧，填充层17位于绝缘层16背向势垒层13的一侧。绝缘层16且包覆栅极14。两个接触电极15沿背向势垒层13的方向延伸出绝缘层16，并延伸进填充层17内。绝缘层16与填充层17的材料不同。
绝缘层16设有预制孔161，预制孔161暴露至少部分栅极14背向势垒层13的表面。
填充层17设有多个预接触孔171。多个预接触孔171分别暴露至少部分栅极14与接触电极15背向势垒层13的表面。暴露栅极14表面的预接触孔171经过预制孔161延伸至栅极14。
由于暴露栅极14表面的预接触孔171经过预制孔161延伸至栅极14。因此，在填充层17上刻蚀形成经过预制孔161的预接触孔171时，刻蚀的过程将基本发生在填充层17内，而较少或者不对绝缘层16进行刻蚀，从而，可以降低或避免在刻蚀的过程中需要连续先后刻蚀材料选择比不同的绝缘层16与填充层17的情况，进而，可以减少刻蚀过程中，因连续先后刻蚀材料选择比不同的绝缘层16与填充层17而导致的损伤，提升过孔电极18的性能。
在一些实施例中，如图2所示，预接触孔171在栅极14上的投影位于预制孔161在栅极14上的投影内。
这样设置，可以确保刻蚀预接触孔171的过程完全发生在填充层17内，而不对绝缘层16产生刻蚀效果，从而，可以避免在刻蚀的过程中需要连续先后刻蚀材料选择比不同的绝缘层16与填充层17的情况，进而，可以进一步减少刻蚀过程中，因连续先后刻蚀材料选择比不同的绝缘层16与填充层17而导致的损伤，进一步提升过孔电极18的性能。
在一些实施例中，如图2所示，该半导体结构10还包括场板19。
场板19位于势垒层13背向沟道层12的一侧，且绝缘层16包覆场板19。
绝缘层16对应场板19设有预制孔161，多个预制孔161分别暴露至少部分栅极14与场板19背向势垒层13的表面。
填充层17对应场板19设有预接触孔171，多个预接触孔171分别暴露至少部分栅极14、场板19与接触电极15背向势垒层13的表面。暴露栅极14与场板19的预接触孔171在势垒层13上的投影，分别位于对应于栅极14与场板19的预制孔161在势垒层13上的投影内。
通过场板19的设置，可以增强半导体结构10的整体器件性能并改善栅极-漏极的击穿电压。而通过对应场板19的绝缘层16与填充层17采用与栅极14相同的刻蚀工艺过程，从而，可以使通过前述优化后的刻蚀工艺，同步提升与场板19电连接的过孔电极18的性能。
在一些实施例中，如图2所示，绝缘层16的材料包括氮化硅，填充层17的材料包括氧化硅。
本申请还提供一种电子设备，包括上述任一种半导体结构10。
本申请的上述实施例，在不产生冲突的情况下，可互为补充。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
术语“多个”指两个或两个以上，除非另有明确的限定。
本领域技术人员在考虑说明书及实践后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，在所述衬底上依次外延生长沟道层与势垒层；并在所述势垒层背向所述沟道层的一侧沉积刻蚀形成栅极；所述沟道层位于所述衬底与所述势垒层之间，所述势垒层位于所述沟道层背向所述衬底的一侧；
在所述势垒层背向所述沟道层的一侧沉积绝缘层；所述绝缘层包覆所述栅极；对所述栅极两侧的所述绝缘层分别开孔并沉积形成至少两个接触电极；所述接触电极沿背向所述势垒层的方向延伸出所述绝缘层；
对所述绝缘层进行刻蚀形成预制孔；所述预制孔暴露至少部分所述栅极背向所述势垒层的表面；
在所述绝缘层背向所述势垒层的一侧沉积形成填充层；所述填充层包覆所述绝缘层，且填充所述预制孔；所述接触电极延伸进所述填充层内；所述填充层与所述绝缘层的材料不同；
对所述填充层进行刻蚀形成多个预接触孔；多个所述预接触孔分别暴露至少部分所述栅极与所述接触电极背向所述势垒层的表面；暴露所述栅极表面的所述预接触孔经过所述预制孔延伸至所述栅极；
在所述预接触孔内沉积导电材料形成过孔电极。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在对所述绝缘层刻蚀形成所述预制孔后，在沉积形成所述填充层之前，还包括：
通过清洗工艺去除刻蚀形成所述预制孔过程中的废料；
在对所述填充层刻蚀形成所述预接触孔后，在形成所述过孔电极之前，还包括：
通过清洗工艺去除刻蚀形成所述预接触孔过程中的废料。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述预接触孔在所述栅极上的投影位于所述预制孔在所述栅极上的投影内。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在所述势垒层背向所述沟道层的一侧沉积所述绝缘层之前，在形成所述栅极与至少两个所述接触电极后，还包括：
在所述势垒层背向所述沟道层的一侧沉积刻蚀形成场板；
在沉积所述绝缘层时，所述绝缘层包覆所述场板；在对所述绝缘层进行刻蚀形成预制孔时，还包括对应所述场板形成所述预制孔，多个所述预制孔分别暴露至少部分所述栅极与所述场板背向所述势垒层的表面；
在对所述填充层刻蚀形成所述预接触孔时，还包括对应所述场板形成所述预接触孔，多个所述预接触孔分别暴露至少部分所述栅极、所述场板与所述接触电极背向所述势垒层的表面；暴露所述栅极与所述场板的所述预接触孔在所述势垒层上的投影，分别位于对应于所述栅极与所述场板的所述预制孔在所述势垒层上的投影内。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述绝缘层的材料包括氮化硅，所述填充层的材料包括氧化硅。
6.一种半导体结构，其特征在于，包括：衬底、沟道层、势垒层、栅极、两个接触电极、绝缘层与填充层；
所述沟道层位于所述衬底上，所述势垒层位于所述沟道层背向所述衬底的一侧；所述栅极与两个所述接触电极位于所述势垒层背向所述沟道层的一侧，两个所述接触电极位于所述栅极相对的两侧；所述绝缘层位于所述势垒层背向所述沟道层的一侧，所述填充层位于所述绝缘层背向所述势垒层的一侧；所述绝缘层且包覆所述栅极；两个所述接触电极沿背向所述势垒层的方向延伸出所述绝缘层，并延伸进所述填充层内；所述绝缘层与所述填充层的材料不同；
所述绝缘层设有预制孔，所述预制孔暴露至少部分所述栅极背向所述势垒层的表面；
所述填充层设有多个预接触孔；多个所述预接触孔分别暴露至少部分所述栅极与所述接触电极背向所述势垒层的表面；暴露所述栅极表面的所述预接触孔经过所述预制孔延伸至所述栅极。
7.根据权利要求6所述的半导体结构，其特征在于，所述预接触孔在所述栅极上的投影位于所述预制孔在所述栅极上的投影内。
8.根据权利要求7所述的半导体结构，其特征在于，还包括场板；
所述场板位于所述势垒层背向所述沟道层的一侧，且所述绝缘层包覆所述场板；
所述绝缘层对应所述场板设有所述预制孔，多个所述预制孔分别暴露至少部分所述栅极与所述场板背向所述势垒层的表面；
所述填充层对应所述场板设有所述预接触孔，多个所述预接触孔分别暴露至少部分所述栅极、所述场板与所述接触电极背向所述势垒层的表面；暴露所述栅极与所述场板的所述预接触孔在所述势垒层上的投影，分别位于对应于所述栅极与所述场板的所述预制孔在所述势垒层上的投影内。
9.根据权利要求6所述的半导体结构，其特征在于，所述绝缘层的材料包括氮化硅，所述填充层的材料包括氧化硅。
10.一种电子设备，其特征在于，包括权利要求6至9任一项所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410479571.1A CN118099091B (zh) | 2024-04-19 | 2024-04-19 | 半导体结构的制备方法、半导体结构及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410479571.1A CN118099091B (zh) | 2024-04-19 | 2024-04-19 | 半导体结构的制备方法、半导体结构及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118099091A true CN118099091A (zh) | 2024-05-28 |
| CN118099091B CN118099091B (zh) | 2024-06-21 |
Family
ID=91157264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410479571.1A Active CN118099091B (zh) | 2024-04-19 | 2024-04-19 | 半导体结构的制备方法、半导体结构及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118099091B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040107973A (ko) * | 2003-06-16 | 2004-12-23 | 아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN110867372A (zh) * | 2018-08-27 | 2020-03-06 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| CN113161287A (zh) * | 2020-04-29 | 2021-07-23 | 台湾积体电路制造股份有限公司 | 互连结构及其形成方法 |
| CN113224056A (zh) * | 2020-02-05 | 2021-08-06 | 三星电子株式会社 | 半导体器件 |
| US20230061082A1 (en) * | 2021-08-27 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric protection layer in middle-of-line interconnect structure manufacturing method |
-
2024
- 2024-04-19 CN CN202410479571.1A patent/CN118099091B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040107973A (ko) * | 2003-06-16 | 2004-12-23 | 아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN110867372A (zh) * | 2018-08-27 | 2020-03-06 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| CN113224056A (zh) * | 2020-02-05 | 2021-08-06 | 三星电子株式会社 | 半导体器件 |
| CN113161287A (zh) * | 2020-04-29 | 2021-07-23 | 台湾积体电路制造股份有限公司 | 互连结构及其形成方法 |
| US20230061082A1 (en) * | 2021-08-27 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric protection layer in middle-of-line interconnect structure manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118099091B (zh) | 2024-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100317160B1 (ko) | 반도체장치및그제조방법 | |
| JP5242068B2 (ja) | ＧａＮ系半導体デバイスおよびその製造方法 | |
| CN111403292B (zh) | 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件 | |
| US20090020765A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
| TWI643338B (zh) | 半導體裝置 | |
| KR20210115016A (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| TW202105729A (zh) | 遮蔽閘金氧半場效電晶體及其製造方法 | |
| US20240038903A1 (en) | Two-dimensional material-based wiring conductive layer contact structures, electronic devices including the same, and methods of manufacturing the electronic devices | |
| CN118099091B (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| CN116844964A (zh) | 一种屏蔽栅沟槽mos结构及其制备方法 | |
| JP2013098203A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113506821B (zh) | 半导体器件 | |
| JPS5878469A (ja) | 垂直チヤンネル電界効果トランジスタ | |
| US11855191B2 (en) | Vertical FET with contact to gate above active fin | |
| CN117912946B (zh) | 一种功率器件及其制备方法 | |
| US11916140B2 (en) | Compound semiconductor device | |
| JP6741091B2 (ja) | 半導体装置の製造方法 | |
| JP6264586B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN117476557A (zh) | 一种cfet的制备方法及器件 | |
| JP2017168681A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN116705606A (zh) | 一种hemt器件及其制备方法 | |
| TW202249279A (zh) | 具有閘極連接格柵之垂直電晶體 | |
| JP2016012740A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN117976540A (zh) | 半导体功率器件及其制作方法 | |
| CN115881725A (zh) | 集成器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |