CN118098148A - 一种控制电路 - Google Patents

Abstract

本发明公开了一种控制电路，包括：PMOS管P1_0、P1_1、增益控制电路和NMOS管N0_0、N0_1；接收的LVDS差分信号分别送入到端子PAD_DN和端子PAD_DP；端子PAD_DN经电阻R4连接至PMOS管P1_1的栅极；端子PAD_DP经电阻R3连接至PMOS管P1_0的栅极；端子PAD_DN和端子PAD_DP通过电阻R2连接；PMOS管P1_0的源极和PMOS管P1_1的源极连接在一起后接入到增益控制电路的输出端；通过增益控制电路对电路中差分输入信号进行幅值调节，以满足电平转换的目的。

Description

一种控制电路

技术领域

本发明涉及集成电路CMOS工艺芯片中LVDS接口电路的设计领域，特别涉及一种应用于Micro-OLED显示驱动芯片中LVDS高速接口信号电平转换及增益控制电路。

背景技术

在目前通用的CMOS制造平台上，一般地一种工艺会提供两种电源电压的MOS管器件即使用于IO或模拟电路中和内部数字逻辑控制单元的MOS器件。但MOS器件只能承受其电气特性内的极限电源电压，如果要提供更高的电源电压、或传输更高电压信号时就会受到永久性的损坏。因此，产品应用会收到很大的限制，或者需要增加更高的制造成本。

随着科技发展，芯片面积越来越大，同时功耗也随之增大；为了在同样尺寸的晶圆上得到更多的颗粒数，集成电路CMOS工艺尺寸越来越小，采用更低电源域的MOS管器件来达到降低功耗目的，例如在Micro-OLED 55nm制程里有1.2V低压器件，同时中高压器件有5V、8V乃至更高(满足OLED驱动的需求)。在Micro-OLED微型显示器实现功能时，其驱动电路会接收到LVDS信号并基于此信号进行驱动控制，一般由LVDS发送端发送过来LVDS信号被接收，然后进行驱动处理；如专利申请号为201811115528.8的一种Micro-OLED微型显示器驱动电路，包括信号源模块、与所述信号源模块电性连接的FPGA((Field Programmable GateArray，现场可编程门阵列)模块、Micro-OLED模块以及用于分别给FPGA模块和Micro-OLED模块提供所需电压的电源模块；所述信号源模块提供图像视频信号给FPGA模块，该FPGA模块对图像视频信号进行解码编码处理，然后传输数据信息到Micro-OLED模块部位进行视频显示；所述信号源模块包括MIPI信号、HDMI信号、LVDS信号或EDP信号。

在LVDS发送端，一般其电源电压的最高电平在1.8V或2.5V，输出差分信号最高电压幅值达到1.5V或更高，要求接收端的器件能兼容这个输出最高电压幅值的需求。由于在Micro-OLED 55nm或更小尺寸的工艺里，没有1.8V或2.5V器件，如果用5V、8V的中高压器件来设计接收电路，其传输速率将严重下降；如果用1.2V低压器件来设计接收电路，其对LVDS发送端发送信号的最高电压有所限制，或接收高于低压MOS极限电源电压会造成低压MOS器件永久性损坏。基于此需要对LVDS接收电路中增加有差分信号电平的转换电路，现有技术的接收电路并没有设计有信号电平转换电路。

在Micro-OLED显示领域，高分辨率高刷新率作为发展趋势，意味着数据传输量越来越大、传输速率越来越高，决定了在Micro-OLED显示驱动芯片的LVDS接收器电路里，对输入的差分信号进行电平转换、以及增益的控制处理尤为重要。

发明内容

本发明的目的在于克服现有技术的不足，提供一种控制电路，用于实现对接收到的LVDS差分信号电平进行转换控制以满足电平兼容的目的。

为了实现上述目的，本发明采用的技术方案为：一种控制电路，包括：PMOS管P1_0、P1_1、增益控制电路和NMOS管N0_0、N0_1；接收的LVDS差分信号分别送入到端子PAD_DN和端子PAD_DP；端子PAD_DN经电阻R4连接至PMOS管P1_1的栅极；端子PAD_DP经电阻R3连接至PMOS管P1_0的栅极；端子PAD_DN和端子PAD_DP通过电阻R2连接；PMOS管P1_0的源极和PMOS管P1_1的源极连接在一起后接入到增益控制电路的输出端；

NMOS管N0_0的栅极和NMOS管N0_1的栅极连接在一起后分别经电阻R0连接至PMOS管P1_0的漏极、经电阻R2连接至PMOS管P1_1的漏极；

PMOS管P1_0的漏极引出端子vx1、PMOS管P1_1的漏极引出端子vx2，端子vx1、端子vx2输出转换控制后的LVDS电平信号；

端子vx1连接至NMOS管N0_0的源极，NMOS管N0_0的漏极接VSS；端子vx2连接至NMOS管N0_1的源极，NMOS管N0_1的漏极接VSS。

所述控制电路还包括NMOS管N1，NMOS管N1的源极连接至NMOS管N0_0或N0_1的栅极；NMOS管N1的漏极接地；NMOS管的栅极输入使能控制信号。

所述的增益控制电路包括多个PMOS管P0，每个PMOS管P0的源极均连接至电源VDD；每个PMOS管P0的漏极连接在一起形成增益控制电路的输出端，用以连接至PMOS管P1_0或P1_1的源极；每个PMOS管P0的栅极分别输入驱动控制信号PCTRL<0:n>，用以分别驱动每个PMOS管P0的导通与否。

所述的控制电路还包括幅值校正电路，所述幅值校正电路用于对端子vx1、vx2输出电压幅值进行调整，其用于分别连接至端子vx1、vx2。

所述的幅值校正电路包括第一幅值校正电路和第二幅值校正电路，第一幅值校正电路连接至端子vx1，第二幅值校正电路连接至端子vx2。

所述的第一幅值校正电路和第二幅值校正电路均分别包括多个NMOS管N2，第一幅值校正电路中：每个NMOS管N2源极均连接至端子vx1，每个NMOS管N2的漏极均连接至VSS，每个NMOS管N2的栅极分别输入驱动信号NCTRL0<0:n>；第二幅值校正电路中：每个NMOS管N2的源极均连接至端子vx2，每个NMOS管N2的漏极均连接至VSS，每个NMOS管N2的栅极分别输入驱动信号NCTRL1<0:n>，驱动信号NCTRL0<0:n>、驱动信号NCTRL1<0:n>用于分别驱动每个NMOS管N2导通状态。

所述控制电路还包括增益控制电流偏置模块，其用于根据寄存器控制来输出二进制数字信号控制码PCTRL<0:n>。

所述控制电路还包括幅值校正电流偏置模块，其用于根据寄存器控制来输出二进制数字信号控制码NCTRL0<0:n>、NCTRL1<0:n>。

本发明的优点在于：对接收到的LVDS差分信号电平进行转换控制以满足电平兼容的目的，避免电平不兼容对器件损坏等缺陷；电路简单，仅使用集成电路CMOS工艺中的中高压MOS管、低压MOS管、以及电阻即可实现电平转换，宜于集成；利用中高压PMOS可编程电流控制，配合中高压PMOS差分对，有效的限制差分输出信号幅值，同时差分输出信号增益实现了可调节的目的。利用改变低压NMOS流过的电流大小，实现了改变vx1/vx2中单个输出信号的幅值，有效抑制和改善在芯片在制造过程中产生的失配效应，以及在LVDS长距离传输过程中传输途径差异带来信号失配现象。

附图说明

下面对本发明说明书各幅附图表达的内容及图中的标记作简要说明：

图1：本发明实现电路原理图；

图2为本发明增益控制电流偏置模块、幅值校正电流偏置模块输出原理图。

具体实施方式

下面对照附图，通过对最优实施例的描述，对本发明的具体实施方式作进一步详细的说明。

本发明是为了克服上述背景技术中提及的传统设计的不足。在Micro-OLED显示驱动芯片的LVDS接收器电路里，对输入的差分信号进行电平转换处理，达到了该类芯片对LVDS发送器发送信号的最高电平有效兼容，同时满足了该类芯片高分辨率高刷新率对数据传输速率的要求，从而设计一种电平转换和增益控制电路。

另外，在对输入信号的增益控制，也有效的纠正了LVDS长距离传输带来信号衰减的效应，保证了接收数据的正确性、稳定性。

本发明电路简单，容易实现，同时功耗低。解决了现有技术单独使用5V、8V中高压器件设计电路降低传输速率，和单独使用1.2V低压器件设计电路限制发送端输出信号的最高电压幅值或接收高于低压MOS极限电源电压会造成低压MOS器件永久性损坏的问题。

本申请设计的一种Micro-OLED中LVDS接口信号电平转换控制电路，其电路结构如图1所示，包括：PMOS管P1_0、P1_1、增益控制电路和NMOS管N0_0、N0_1；接收的LVDS差分信号分别送入到端子PAD_DN和端子PAD_DP；端子PAD_DN经电阻R4连接至PMOS管P1_1的栅极；端子PAD_DP经电阻R3连接至PMOS管P1_0的栅极；端子PAD_DN和端子PAD_DP通过电阻R2连接；PMOS管P1_0的源极和PMOS管P1_1的源极连接在一起后接入到增益控制电路的输出端；

NMOS管N0_0的栅极和NMOS管N0_1的栅极连接在一起后分别经电阻R0连接至PMOS管P1_0的漏极、经电阻R2连接至PMOS管P1_1的漏极；

PMOS管P1_0的漏极引出端子vx1、PMOS管P1_1的漏极引出端子vx2，端子vx1、端子vx2输出转换控制后的LVDS电平信号；

端子vx1连接至NMOS管N0_0的源极，NMOS管N0_0的漏极接VSS；端子vx2连接至NMOS管N0_1的源极，NMOS管N0_1的漏极接VSS。

控制电路还包括NMOS管N1，NMOS管N1的源极连接至NMOS管N0_0或N0_1的栅极；NMOS管N1的漏极接地；NMOS管的栅极输入使能控制信号。N1用于控制本申请设计的控制电路使能工作与否。

增益控制电路包括多个PMOS管P0，即P0_0、P0_1…/P0_n，共n个P0，具体n的数量根据实际需求确认；每个PMOS管P0的源极均连接至电源VDD；每个PMOS管P0的漏极连接在一起形成增益控制电路的输出端，用以连接至PMOS管P1_0或P1_1的源极；每个PMOS管P0的栅极分别输入驱动控制信号PCTRL<0:n>，用以分别驱动每个PMOS管P0的导通与否。驱动控制信号PCTRL<0:n>由增益控制电流偏置模块输出二进制数字信号控制码来对每个P0进行控制。

控制电路还包括幅值校正电路，幅值校正电路用于对端子vx1、vx2输出电压幅值进行调整，其用于分别连接至端子vx1、vx2。幅值校正电路包括第一幅值校正电路和第二幅值校正电路，第一幅值校正电路连接至端子vx1，第二幅值校正电路连接至端子vx2。第一幅值校正电路和第二幅值校正电路均分别包括多个NMOS管N2，第一幅值校正电路中：每个NMOS管N2源极均连接至端子vx1，每个NMOS管N2的漏极均连接至VSS，每个NMOS管N2的栅极分别输入驱动信号NCTRL0<0:n>；第二幅值校正电路中：每个NMOS管N2的源极均连接至端子vx2，每个NMOS管N2的漏极均连接至VSS，每个NMOS管N2的栅极分别输入驱动信号NCTRL1<0:n>，驱动信号NCTRL0<0:n>、驱动信号NCTRL1<0:n>用于分别驱动每个NMOS管N2导通状态。驱动信号NCTRL0<0:n>、驱动信号NCTRL1<0:n>由幅值校正电流偏置模块输出二进制数字信号控制码来实现。第一幅值校正电路包括NMOS管N2_0_0、N2_0_1、…N2_0_n；第二幅值校正电路中包括NMOS管N2_1_0、N2_1_1、…N2_1_n。

以上为设计的电路的具体电路结构，下面对电路的原理、优点及具体实现介绍如下：

1.本发明电路结构如图1所示，VDD为5V或8V电源，VSS为地；P0_0/P0_1/…/P0_n、差分对P1_0/P1_1为5V/8V的中高压PMOS；N0_0/N0_1、N1、N2_0_0/N2_0_1/…/N2_0_n、N2_1_0/N2_1_1/…/N2_1_n为1.2V低压NMOS；

R0/R1/R3/R4为电阻；接收端电阻R2(典型值，100Ω)、以及图2所示的LVDS接收器数据处理模块、接收数据错误率统计以及处理单元、增益控制电流偏置模块、和幅值校正电流偏置模块组成。其中，

1)LVDS接收器数据处理模块，接收调整后的差分信号vx_1/vx_2后，转换为数字信号，并组成7bit数据流输出；

2)接收器数据错误率统计以及处理单元，根据接收的7bit数据流，进行数据错误率的统计，选择数据出错率为0最佳PCTRL<0:n>、NCTRL0<0:n>、以及NCTRL1<0:n>的设置，方法如下：

a)要求LVDS发送器(即TX)连续发送有一定特征的数据；

b)LVDS接收器(即RX)数据处理模块通过寄出器D0的输出控制增益控制电流偏置模块的输出PCTRL<0:n>，其中，PCTRL<0:n>为n+1位二进制数据，且分别对应控制P0_0/P0_1/…/P0_n共n+1个PMOS(即P0_0的栅极为PCRTL<0>，P0_1的栅极为PCRTL<1>，…，P0_n的栅极为PCTRL<n>)，此PMOS仅为开关作用，且分别在源端连接一个镜像电流模块，当该控制位的信号为0时，该PMOS导通其电流通过；相反当该控制信号为1时，该PMOS不导通，其上面连接的镜像电流无法通过。

使PCTRL<0:n>从最大到最小变化，同时NCTRL<0:n>保持默认设置，每次变化1bit，都进行LVDS接收数据和LVDS TX发送的特征数据进行比对，分别统计数据出错率；

例如，假定n＝3(即控制4路镜像电流电路)，从最大到最小变化为1111→1110→1101→1100→1011→1010→1001→1000→0111→0110→0101→0100→

0011→0010→0001→0000，每种设置下数据出错率结果(十进制数)为：a1、a2、…、0、0、0、…、b1、b2，此时选择PCTRL<0:n>设置为数据出错率结果为0且处于中间位置所对应的设置。

c)LVDS接收器(即RX)数据处理模块通过寄出器D1的输出控制幅值校正电流偏置模块的输出NCTRL0<0:n>/NCTRL1<0:n>，其中，NCTRL0<0:n>/NCTRL1<0:n>分别为n+1位二进制数据，且分别对应控制N2_0_0/N2_0_1/…/N2_0_n共n+1个NMOS(即N2_0_0的栅极为NCRTL0<0>，N2_0_1的栅极为NCRTL0<1>，…，N2_0_n的栅极为NCTRL0<n>；N2_1_0的栅极为NCRTL1<0>，N2_1_1的栅极为NCRTL1<1>，…，N2_1_n的栅极为NCTRL1<n>)，此NMOS仅为开关作用，且分别在漏端连接一个镜像电流模块，当该控制位的信号为1时，该NMOS导通其电流通过；相反当该控制信号为0时，该NMOS不导通，其上面连接的镜像电流无法通过。

使NCTRL0<0:n>/NCTRL1<0:n>从最大到最小变化，同时PCTRL<0:n>保持步骤b)的设置，每次变化1bit，都进行LVDS接收数据和LVDS TX发送的特征数据进行比对，分别统计数据出错率；

例如，假定n＝3(即控制4路镜像电流电路)，从最大到最小变化为1111→1110→1101→1100→1011→1010→1001→1000→0111→0110→0101→0100→

0011→0010→0001→0000，每种设置下数据出错率结果(十进制数)为：c2、c1、…、0、0、0、…、d1、d2，此时选择NCTRL0<0:n>/NCTRL1<0:n>设置为数据出错率结果为0且处于中间位置时所对应的设置。

3)增益控制电流偏置模块，通过寄存器D0控制PCTRL<0:n>的输出，再通过开关管P0_0/P0_1/…/P0_n来选择通过的镜像电流，实现电流大小的调节。其电流大小直接控制差分输出信号vx1/vx2的幅值，达到控制增益的目的。所述二进制数字信号控制码PCTRL<0:n>进行减1操作，即增加1路镜像偏置电流通过，以增加传输电流；所述二进制数字信号控制码PCTRL<0:n>进行加1操作，即减少1路镜像偏置电流通过，以减小传输电流；所述PCTRL<0:n>＝1时，P0_0/P0_1/…/P0_n关断。

4)差分对P1_0/P1_1，接收由外部差分电流信号通过接收端电阻R2(典型值为100Ω)产生的电压信号。此电压信号控制P1_0/P1_1的栅极，流过P1_0和P1_1总电流不变，结合N0_0/N0_1实现对输出信号vx1/vx2信号幅值进行有效的调整。

5)R3/R4，保护P1_0/P1_1栅极的作用，PAD_DP/PAD_DN分别直接连接至IO。

6)N1，是使能控制器件。其栅极为低电平时，N1关断，电路正常工作；当栅极为高电平时，N1导通接地，使得vx1/vx2为低电平，同时增益控制电流模块、和幅值校正电流偏置模块也同时处于不使能状态，其

PCTRL<0:n>/NCTRL0<0:n>/NCTRL1<0:n>输出电位分别为VDD/VSS/VSS，保证所控制的器件也处于不工作状态中。

7)幅值校正电流偏置模块，通过寄存器D1控制NCTRL0<0:n>、NCTRL1<0:n>的输出，再分别通过开关管N2_0_0/N2_0_1/…/N2_0_n、N2_1_0/N2_1_1/…

/N2_1_n来选择通过的镜像电流，实现电流大小的调节，根据电流大小来分别调整vx1/vx2的幅值。vx1/vx2是一对差分信号，由于工艺制作中MOS管存在失配现象和LVDS长距离传输途径的差异，带来了vx1和vx2在输出电压幅值上的失配，会造成后续电路的错误动作和结果，因此可以通过幅值校正电流偏置模块输出NCTRL0<0:n>/NCTRL1<0:n>对N2_0_0/N2_0_1/…/N2_0_n、N2_1_0、N2_1_1/…/N2_1_n的分别控制选择通过的镜像电流，实现调整其电流大小，使得vx1/vx2尽可能接近理想差分信号。所述二进制数字信号控制码NCTRL0<0:n>/NCTRL1<0:n>进行减1操作，即减少1路偏置电路通过，以减小N2_0_0/N2_0_1/…/N2_0_n、N2_1_0/N2_1_1/…/N2_1_n所传输的总电流；所述二进制数字信号控制码NCTRL0<0:n>、NCTRL1<0:n>进行加1操作，即增加1路镜像电流通过，以增大N2_0_0/N2_0_1/…/N2_0_n、N2_1_0/N2_1_1/…/N2_1_n所传输的总电流；NCTRL0<0:n>/NCTRL1<0:n>＝0时，N2_0_0/N2_0_1/…/N2_0_n、N2_1_0/N2_1_1/…/N2_1_n关断。

2.PAD_DP/PAD_DN，LVDS接收电路的差分输入信号。

以1.8V LVDS发送端为例说明，其LVDS发送端输出电流典型值为3.5mA，通过接收端电阻R2的作用，使得PAD_DP/PAD_DN的电压差为350mV；共模电压为1.2V，其PAD_DP/PAD_DN的输出最高电平达到1.5V。根据Micro-OLED 55nmCMOS集成电路工艺的要求，1.2V低压MOS管最大承受电源电压不得高于1.32V，否则会造成器件的永久性损坏。

LVDS是一种具有高速度、低噪声、低功耗、低成本、高集成度的信号传输电平标准。为了达到高速的目的，在电路设计时尽可能的使用传输速率更高的低压MOS管，同时也要考虑低压MOS管的最大承受电压范围。通过上述1中的差分对P1_0/P1_1和二进制数字信号控制码PCTRL<0:n>控制的P0_0/P0_1/…/P0_n，将输出差分信号vx1/vx2有效的限制在1.3V以内，保证了后续电路中1.2V低压MOS管接收的信号在安全电压幅值内；同时改变二进制数字信号控制码PCTRL<0:n>的输出，有效的实现vx1/vx2增益的变化，达到了-15dB～+15dB的范围。

在电路版图实现过程中，对图1中的差分对、和偏置电流MOS管的版图要求做到对称和匹配，但在集成电路生产过程中存在掺杂的浓度误差和梯度误差，造成了这些匹配MOS管的失配，同时在LVDS长距离传输过程中，其传输途径也存在差异。为了调整这些失配和差异带来的影响，可以分别通过上述1中的二进制数字信号控制码NCTRL0<0:n>/NCTRL1<0:n>的设置，针对性的调整vx1和vx2的幅值。例如，在vx1/vx2实测眼图中发现vx1幅值高于vx2幅值，通过二进制数字信号控制码NCTRL0<0:n>加1来增加N2_0_0/N2_0_1/…/N2_0_n所传输的电流来减小vx1的幅值，或通过二进制数字信号控制码NCTRL1<0:n>减1来减小N2_1_0/N2_1_1/…/N2_1_n所传输的电流来增大vx2的幅值；反之，vx2幅值高于vx1幅值时，通过二进制数字信号控制码NCTRL0<0:n>减1来减小N2_0_0/N2_0_1/…/N2_0_n所传输的电流来增大vx1的幅值，或通过二进制数字信号控制码NCTRL1<0:n>加1来增大N2_1_0/N2_1_1/…/N2_1_n所传输的电流来减小vx2的幅值；

本方案克服了目前集成电路CMOS工艺技术中传统设计的不足，利用中高压、低压器件提高LVDS接收器接收信号最高电平兼容性，同时满足了该类芯片高分辨率高刷新率对数据传输速率的要求，另外也减小电路、功耗开销以及提高LVDS接收电路稳定性、可靠性。

显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，均在本发明的保护范围之内。

Claims (9)

1.一种控制电路，其特征在于：包括：PMOS管P1_0、P1_1、增益控制电路和NMOS管N0_0、N0_1；接收的LVDS差分信号分别送入到端子PAD_DN和端子PAD_DP；端子PAD_DN经电阻R4连接至PMOS管P1_1的栅极；端子PAD_DP经电阻R3连接至PMOS管P1_0的栅极；端子PAD_DN和端子PAD_DP通过电阻R2连接；PMOS管P1_0的源极和PMOS管P1_1的源极连接在一起后接入到增益控制电路的输出端；

NMOS管N0_0的栅极和NMOS管N0_1的栅极连接在一起后分别经电阻R0连接至PMOS管P1_0的漏极、经电阻R2连接至PMOS管P1_1的漏极；

PMOS管P1_0的漏极引出端子vx1、PMOS管P1_1的漏极引出端子vx2，端子vx1、端子vx2输出转换控制后的LVDS电平信号；

端子vx1连接至NMOS管N0_0的源极，NMOS管N0_0的漏极接VSS；端子vx2连接至NMOS管N0_1的源极，NMOS管N0_1的漏极接VSS。

2.如权利要求1所述的一种控制电路，其特征在于：所述控制电路还包括NMOS管N1，NMOS管N1的源极连接至NMOS管N0_0或N0_1的栅极；NMOS管N1的漏极接地；NMOS管的栅极输入使能控制信号。

3.如权利要求1所述的一种控制电路，其特征在于：所述的增益控制电路包括多个PMOS管P0，每个PMOS管P0的源极均连接至电源VDD；每个PMOS管P0的漏极连接在一起形成增益控制电路的输出端，用以连接至PMOS管P1_0或P1_1的源极；每个PMOS管P0的栅极分别输入驱动控制信号PCTRL<0:n>，用以分别驱动每个PMOS管P0的导通与否。

4.如权利要求1-3任一所述的一种控制电路，其特征在于：

所述的控制电路还包括幅值校正电路，所述幅值校正电路用于对端子vx1、vx2输出电压幅值进行调整，其用于分别连接至端子vx1、vx2。

5.如权利要求4所述的一种控制电路，其特征在于：所述的幅值校正电路包括第一幅值校正电路和第二幅值校正电路，第一幅值校正电路连接至端子vx1，第二幅值校正电路连接至端子vx2。

6.如权利要求5所述的一种控制电路，其特征在于：所述的第一幅值校正电路和第二幅值校正电路均分别包括多个NMOS管N2，第一幅值校正电路中：每个NMOS管N2源极均连接至端子vx1，每个NMOS管N2的漏极均连接至VSS，每个NMOS管N2的栅极分别输入驱动信号NCTRL0<0:n>。

7.如权利要求6所述的一种控制电路，其特征在于：在第二幅值校正电路中：每个NMOS管N2的源极均连接至端子vx2，每个NMOS管N2的漏极均连接至VSS，每个NMOS管N2的栅极分别输入驱动信号NCTRL1<0:n>，驱动信号NCTRL0<0:n>、驱动信号NCTRL1<0:n>用于分别驱动每个NMOS管N2导通状态。

8.如权利要求1-7任一所述的一种控制电路，其特征在于：

所述控制电路还包括增益控制电流偏置模块，其用于根据寄存器控制来输出二进制数字信号控制码PCTRL<0:n>。

9.如权利要求1-7任一所述的一种控制电路，其特征在于：

所述控制电路还包括幅值校正电流偏置模块，其用于根据寄存器控制来输出二进制数字信号控制码NCTRL0<0:n>、NCTRL1<0:n>。