CN118057621A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN118057621A
CN118057621A CN202311518086.2A CN202311518086A CN118057621A CN 118057621 A CN118057621 A CN 118057621A CN 202311518086 A CN202311518086 A CN 202311518086A CN 118057621 A CN118057621 A CN 118057621A
Authority
CN
China
Prior art keywords
guard rings
region
peripheral surface
semiconductor device
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311518086.2A
Other languages
English (en)
Inventor
铃木龙太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Publication of CN118057621A publication Critical patent/CN118057621A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置具有多个下侧保护环(16a)和多个上侧保护环(16b)。多个下侧保护环各自的上部与多个上侧保护环中的对应的上侧保护环的下部重叠。多个下侧保护环各自的下侧内周面相对于多个上侧保护环中的对应的上侧保护环的上侧内周面向内外方向的一个朝向偏移。多个下侧保护环各自的下侧外周面相对于多个上侧保护环中的对应的上侧保护环的上侧外周面向内外方向的上述一个朝向偏移。

Description

半导体装置
技术领域
本说明书中公开的技术涉及半导体装置。
背景技术
半导体装置具备包括形成有元件构造的元件区域和位于元件区域的周围的末端区域的半导体层。在半导体层的末端区域，设有用来确保半导体装置的耐压的构造。在专利文献1～3中，公开了作为耐压构造而具备p型的多个保护环的半导体装置。
如果半导体装置截止(OFF)，则耗尽层从元件区域朝向末端区域扩展。耗尽层经由多个保护环而从末端区域的内周侧朝向外周侧扩展。由于从元件区域扩展的耗尽层从末端区域的内周侧朝向外周侧较大地扩展，所以半导体装置的耐压提高。
现有技术文献
专利文献
专利文献1：日本特开2012－84910号公报
专利文献2：国际公开第2012/056705号
专利文献3：日本特开2022－44997号公报
发明内容
关于这种半导体装置，为了降低损耗而希望使漂移区域高浓度化。为了在设有高浓度的漂移区域的半导体装置中将耗尽层良好地扩展，需要使相邻的保护环的间隔较窄。本说明书提供能够使相邻的保护环的间隔较窄的技术。
可以是，半导体装置具备半导体层，该半导体层包含形成有元件构造的元件区域和位于上述元件区域的周围的末端区域。可以是，位于上述末端区域的上述半导体层具有：第1导电型的漂移区域；第2导电型的多个下侧保护环，被上述漂移区域包围，设在第1深度范围中；以及第2导电型的多个上侧保护环，被上述漂移区域包围，设在与上述第1深度范围不同的第2深度范围中。可以是，在将上述半导体层俯视时，上述多个下侧保护环分别将上述元件区域的周围绕一圈而延伸，沿着将上述元件区域与上述末端区域连结的内外方向相互隔开间隔而配置。可以是，在将上述半导体层俯视时，上述多个上侧保护环分别将上述元件区域的周围绕一圈而延伸，沿着上述内外方向相互隔开间隔而配置。可以是，上述多个下侧保护环分别具有与上述元件区域对置的下侧内周面以及上述下侧内周面的相反侧的下侧外周面。可以是，上述多个上侧保护环分别具有与上述元件区域对置的上侧内周面以及上述上侧内周面的相反侧的上侧外周面。可以是，上述多个下侧保护环各自的上部与上述多个上侧保护环中的对应的上述上侧保护环的下部重叠。可以是，上述多个下侧保护环各自的上述下侧内周面相对于上述多个上侧保护环中的对应的上述上侧保护环的上述上侧内周面向上述内外方向的一个朝向偏移。可以是，上述多个下侧保护环各自的上述下侧外周面相对于上述多个上侧保护环中的对应的上述上侧保护环的上述上侧外周面向上述内外方向的上述一个朝向偏移。可以是，在将上述半导体层俯视时，上述多个下侧保护环各自的中心线以与上述多个上侧保护环中的对应的上述上侧保护环的中心线并行并且不交叉的方式延伸。
在上述半导体装置中，上述多个下侧保护环和上述多个上侧保护环的相对位置在上述内外方向上偏移，所以能够使相邻的上述下侧保护环与上述上侧保护环之间的最小间隔比最小加工尺寸小。
附图说明
图1是表示第1实施方式的半导体装置所具备的多个沟槽栅和多个保护环的布局的俯视图，是示意地表示将半导体层上的构造物去除后的状态的半导体装置的俯视图的图。
图2是本实施方式的半导体装置的主要部分剖视图，是示意地表示图1的II－II线的剖视图的图。
图3是示意地表示图2的主要部分剖视图中的多个保护环附近的放大剖视图的图。
图4是表示下侧保护环的中心线和上侧保护环的中心线并行的形态的图。
图5是第2实施方式的半导体装置的主要部分剖视图，是示意地表示图1的II－II线的剖视图的图。
图6是第3实施方式的半导体装置的主要部分剖视图，是示意地表示图1的II－II线的剖视图的图。
图7是第4实施方式的半导体装置的主要部分剖视图，是示意地表示图1的II－II线的剖视图的图。
图8是第5实施方式的半导体装置的主要部分剖视图，是示意地表示图1的II－II线的剖视图的图。
图9是第6实施方式的半导体装置的主要部分剖视图，是示意地表示图1的II－II线的剖视图的图。
具体实施方式
以下，参照附图对各实施方式进行说明。在各实施方式中对实质上通用的构成要素赋予通用的标号而省略其说明。此外，为了图示清晰，有对于反复配置的构成要素仅对其中的一部分赋予标号的情况。
(第1实施方式)
如图1及图2所示，本实施方式的半导体装置1具备半导体层10、将半导体层10的上表面10A上的一部分覆盖的源极电极22、将半导体层10的上表面10A上的一部分覆盖的层间绝缘膜24、将半导体层10的下表面10B上的整面覆盖的漏极电极26、和多个沟槽型绝缘栅极30。半导体装置1是纵型的MOSFET，被用作功率用半导体装置。另外，如图2所示，在半导体层10的上表面10A上设有源极电极22和层间绝缘膜24，但在图1中将这些构成要素省略而进行图示。
半导体层10没有被特别限定，例如可以是以碳化硅(SiC)为材料的半导体层。半导体层10具有元件区域101和末端区域102。如图1所示，元件区域101当从与半导体层10的上表面10A正交的方向(Z方向)观察时(以下称作“将半导体层10俯视时”)配置在半导体层10的中央部，在半导体层10内被划分为形成有开关元件构造(在该例中是MOSFET构造)的范围。末端区域102在将半导体层10俯视时配置在半导体层10的周边部即元件区域101的周围，在半导体层10内被划分为形成有耐压构造(在该例中是后述的多个保护环16)的范围。
如图2所示，半导体层10具有n+型的漏极区域11、n－型的漂移区域12、p型的体区域13、n+型的多个源极区域14、p+型的多个体接触区域15和p+型的多个保护环16。另外，在本实施方式中，例示了多个保护环16由3个保护环16构成的情况，但也可以由与其不同的个数构成。此外，也将保护环16称作FLR(Field Limiting Ring)。体区域13、多个源极区域14及多个体接触区域15选择性地形成在元件区域101的表层部。多个保护环16选择性地形成在末端区域102的表层部。在本实施方式中，由多个源极区域14中的最外周的源极区域14的周缘来划定元件区域101和末端区域102的边界。
漏极区域11在元件区域101及末端区域102的两者中配置在半导体层10的背层部，设置于在半导体层10的下表面10B露出的位置。漏极区域11以高浓度含有n型的杂质(例如氮或磷等)，与将半导体层10的下表面10B上覆盖的漏极电极26欧姆接触。
漂移区域12在元件区域101及末端区域102的两者中设在漏极区域11上。漂移区域12的n型的杂质浓度比漏极区域11的n型的杂质浓度低。
体区域13配置在位于元件区域101中的漂移区域12上，设在半导体层10的表层部。体区域13没有被特别限定，例如可以利用离子注入技术对半导体层10的表层部导入p型的杂质(例如铝或硼等)而形成。
源极区域14配置在位于元件区域101中的体区域13上，设于在半导体层10的上表面10A露出的位置。源极区域14被体区域13从漂移区域12隔开。源极区域14没有被特别限定，例如可以利用离子注入技术对半导体层10的表层部导入n型的杂质而形成。源极区域14高浓度地包含n型的杂质，与将半导体层10的上表面10A上覆盖的源极电极22欧姆接触。
体接触区域15配置在位于元件区域101中的体区域13上，设于在半导体层10的上表面10A露出的位置。体接触区域15没有被特别限定，例如可以利用离子注入技术对半导体层10的表层部导入p型的杂质而形成。体接触区域15高浓度地包含p型的杂质，与将半导体层10的上表面10A上覆盖的源极电极22欧姆接触。
如图1所示，在与元件区域101对应的范围的半导体层10的上表面10A，形成有在将半导体层10俯视时以条状配置的多个沟槽型绝缘栅极30。多个沟槽型绝缘栅极30分别沿着一个方向(Y方向)延伸。如图2所示，沟槽型绝缘栅极30具有氧化硅的栅极绝缘膜32及多晶硅的栅极电极34。栅极电极34隔着栅极绝缘膜32而与将漂移区域12和源极区域14隔开的部分的体区域13对置。由此，将漂移区域12和源极区域14隔开的部分的体区域13能够作为沟道区域发挥功能。
这样，在半导体层10的元件区域101中，形成有包括漏极区域11、漂移区域12、体区域13、源极区域14、体接触区域和沟槽型绝缘栅极30的MOSFET构造。另一方面，在半导体层10的末端区域102中，形成有包括多个保护环16的耐压构造。
如图2及图3所示，多个保护环16配置在位于末端区域102中的漂移区域12上，设于在半导体层10的上表面10A露出的位置。多个保护环16各自的电位是浮置的。如图1所示，多个保护环16分别在将半导体层10俯视时以将元件区域101的周围绕一圈的方式设置。这样，多个保护环16分别沿着将元件区域101与末端区域102连结的方向(图2及图3中的X方向，以下称作“内外方向”)相互隔开间隔地配置。
多个保护环16具有多个下侧保护环16a和多个上侧保护环16b。多个保护环16分别包括1个下侧保护环16a和1个上侧保护环16b。
如图3所示，多个下侧保护环16a被漂移区域12包围并且设在半导体层10的第1深度范围Dep1。第1深度范围Dep1是从半导体层10的上表面10A离开了的深度范围。多个下侧保护环16a分别在将半导体层10俯视时将元件区域101的周围绕一圈而延伸，沿着内外方向相互隔开间隔而配置。在将半导体层10俯视时，多个下侧保护环16a分别是相对于其他的下侧保护环16a同心的相似形状。多个下侧保护环16a分别具有与元件区域101对置的下侧内周面162和下侧内周面162的相反侧的下侧外周面164。多个下侧保护环16a各自的宽度、即沿着内外方向在下侧内周面162与下侧外周面164之间测量的宽度W1没有特别限定，在多个下侧保护环16a之间可以是共通的。下侧保护环16a利用离子注入技术对半导体层10的表层部导入p型的杂质而形成。在该例中，下侧保护环16a和体区域13通过使用共通的掩模的离子注入而形成。
多个上侧保护环16b被漂移区域12包围并且设在半导体层10的第2深度范围Dep2。第2深度范围Dep2是与第1深度范围Dep1不同的深度范围，是从半导体层10的上表面10A到规定深度的深度范围。另外，第2深度范围Dep2也可以是从半导体层10的上表面10A离开了的深度范围。在将半导体层10俯视时，多个上侧保护环16b分别将元件区域101的周围绕一圈而延伸，沿着内外方向相互隔开间隔而配置。在将半导体层10俯视时，多个上侧保护环16b分别是相对于其他的上侧保护环16b同心的相似形状。多个上侧保护环16b分别具有与元件区域101对置的上侧内周面166和上侧内周面166的相反侧的上侧外周面168。多个上侧保护环16b各自的宽度、即沿着内外方向在上侧内周面166与上侧外周面168之间测量的宽度W2没有特别限定，在多个上侧保护环16b之间可以是共通的。另外，下侧保护环16a的宽度W1和上侧保护环16b的宽度W2可以相同。上侧保护环16b利用离子注入技术对半导体层10的表层部导入p型的杂质而形成。在该例中，上侧保护环16b和体接触区域15通过使用共通的掩模的离子注入而形成。
多个下侧保护环16a各自的上部与多个上侧保护环16b中的对应的上侧保护环16b的下部重叠。换言之，多个下侧保护环16a各自的顶面存在于比多个上侧保护环16b中的对应的上侧保护环16b的底面靠上方、即半导体层10的较浅的位置。这样，下侧保护环16a所在的第1深度范围Dep1的上部与上侧保护环16b所在的第2深度范围Dep2的下部重叠，存在重叠的第3深度范围Dep3。
多个下侧保护环16a各自的下侧内周面162相对于多个上侧保护环16b中的对应的上侧保护环16b的上侧内周面166向内外方向的一侧偏移。在该例中，多个下侧保护环16a各自的下侧内周面162相对于多个上侧保护环16b中的对应的上侧保护环16b的上侧内周面166向内外方向的朝向元件区域101的方向偏移。
多个下侧保护环16a各自的下侧外周面164相对于多个上侧保护环16b中的对应的上侧保护环16b的上侧外周面168向内外方向的一侧偏移。在该例中，多个下侧保护环16a各自的下侧外周面164相对于多个上侧保护环16b中的对应的上侧保护环16b的上侧外周面168向内外方向的朝向元件区域101的方向偏移。
设经过多个下侧保护环16a各自的内外方向上的中心的线为中心线CL1，设经过多个上侧保护环16b各自的内外方向上的中心的线为中心线CL2。如图4所示，在将半导体层10俯视时，下侧保护环16a的中心线CL1以与上侧保护环16b的中心线CL2并行并且不交叉的方式延伸。另外，在图4中，仅表示了构成多个保护环16中的1个保护环16的下侧保护环16a的中心线CL1和上侧保护环16b的中心线CL2，但其他的保护环16也是同样的。这样，构成1个保护环16的下侧保护环16a和上侧保护环16b是有意地以不同的图案形成的扩散区域，超过使中心线CL1、CL2一致而形成的情况下的制造误差的范围而偏移。
如图3所示，在相邻的保护环16之间，在下侧保护环16a的下侧内周面162与上侧保护环16b的上侧外周面168之间形成最小间隔d2、d3。最小间隔d3比最小间隔d2大。在该例中，设有3个保护环16，但在末端区域102的外周侧设有追加的保护环16的情况下，由该保护环16形成的最小间隔比最小间隔d2、d3大。这样，多个下侧保护环16a和多个上侧保护环16b构成为，相邻的下侧保护环16a与上侧保护环16b之间的最小间隔从末端区域102的内周侧朝向外周侧依次增加。
进而，末端区域102的最内周的下侧保护环16a与元件区域101的p型区域(在该例中是体接触区域15)之间的最小间隔d1比最小间隔d2小。这样，在半导体装置1中，d1<d2<d3的关系成立。
接着，对半导体装置1的动作进行说明。在半导体装置1动作时，漏极电极26的电位比源极电极22的电位高那样的电压被施加在漏极—源极间。如果栅极电极34与源极电极22之间的电压变得比阈值高，则在与栅极绝缘膜32相接的范围的体区域13中形成沟道。于是，电子从源极电极22经由源极区域14、沟道、漂移区域12及漏极区域11向漏极电极26流动。另一方面，如果栅极电极34与源极电极22之间的电压成为阈值以下，则沟道消失，电子的流动停止。这样，半导体装置1能够基于栅极电极34与源极电极22之间的电压而控制在源极电极22与漏极电极26之间流动的电流。
如果半导体装置1截止，则耗尽层从漂移区域12与体区域13的pn结面扩展到漂移区域12内。在元件区域101的漂移区域12中，耗尽层从上表面10A侧朝向下表面10B侧扩展。在末端区域102的漂移区域12中，耗尽层从内周侧朝向外周侧扩展。在半导体装置1中，由于在末端区域102中设有多个保护环16，所以从元件区域101扩展的耗尽层能够经由多个保护环16而从末端区域102的内周侧朝向外周侧较大地扩展。具体而言，如果从位于末端区域102的最内周的保护环16扩展的耗尽层到达旁边的保护环16，则耗尽层从该保护环16开始扩展。这样，从元件区域101扩展的耗尽层从末端区域102的内周侧朝向外周侧一边依次经由多个保护环16一边扩展。
在这样的半导体装置1中，为了低损耗化而希望使漂移区域12高浓度化。但是，在使漂移区域12高浓度化的情况下，为了使耗尽层依次经由多个保护环16而扩展，需要使相邻的保护环16的间隔较窄。在半导体装置1中，由于多个下侧保护环16a和多个上侧保护环16b的相对位置以在内外方向上偏移的方式形成，所以能够使相邻的下侧保护环16a与上侧保护环16b之间的最小间隔比最小加工尺寸小。这样，半导体装置1能够兼顾低损耗和高耐压。
在半导体装置1中，多个下侧保护环16a相对于多个上侧保护环16b朝向内外方向的元件区域101偏移。该情况下，与多个下侧保护环16a相对于多个上侧保护环16b朝向内外方向的末端区域102偏移的情况相比，当半导体装置1截止时形成在包含多个保护环16的末端区域102中的等电位线的曲率变大。因此，能够抑制电场集中，所以半导体装置1能够具有高耐压的特性。
在半导体装置1中，相邻的下侧保护环16a与上侧保护环16b之间的最小间隔从末端区域102的内周侧朝向外周侧依次增加。在这样的半导体装置1中，即使在由于制造偏差从而在末端区域102的内周侧在内外方向上相邻的保护环16彼此连结那样的情况下，也能够使在末端区域102的外周侧在内外方向上相邻的保护环16彼此成为分离的状态。因此，在半导体装置1中，抑制了由制造偏差造成的保护环16彼此的连结从而导致的耐压下降。
在半导体装置1中，能够使相邻的下侧保护环16a与上侧保护环16b之间的最小间隔较窄，并且将相邻的上侧保护环16b之间的间隔确保得较宽。因此，能够在相邻的上侧保护环16b之间确保应耗尽的n型区域的电荷量(即，浓度×深度)，所以能够抑制耗尽层的过度扩展。因而，半导体装置1能够抑制末端区域102的面积增加并且具有高耐压的特性。
在半导体装置1中，多个下侧保护环16a通过与体区域13相同的离子注入工序形成，多个上侧保护环16b通过与体接触区域15相同的离子注入工序形成。由于不需要用来形成多个保护环16的专用的离子注入工序，所以能够以低制造成本制造半导体装置1。
(第2实施方式)
如图5所示，本实施方式的半导体装置2具备以与沟槽型绝缘栅极30的底面相接的方式设置的p型的电场缓和区域17。电场缓和区域17能够缓和沟槽型绝缘栅极30的底面的电场集中。在本实施方式的半导体装置2中，漂移区域12具有低浓度漂移区域122和高浓度漂移区域124。低浓度漂移区域122配置在漏极区域11与高浓度漂移区域124之间。高浓度漂移区域124配置在低浓度漂移区域122上，n型杂质的浓度比低浓度漂移区域122高。
位于元件区域101中的高浓度漂移区域124配置在低浓度漂移区域122与体区域13之间，在相邻的沟槽型绝缘栅极30之间延伸。电场缓和区域17以将高浓度漂移区域124贯通而达到低浓度漂移区域122的方式设置。位于元件区域101中的高浓度漂移区域124作为电流分散区域发挥功能，能够抑制由电场缓和区域17引起的JFET效应带来的电阻增加。
位于末端区域102中的高浓度漂移区域124以将多个保护环16包围的方式配置。这里，已知通常正电荷积蓄在位于末端区域102中的层间绝缘膜24内。这样的正电荷的积蓄量的偏差使耐压特性变动。在半导体装置2中，以将多个保护环16包围的方式设有高浓度漂移区域124。如果高浓度漂移区域124耗尽，则在高浓度漂移区域124内带电正电荷。在半导体装置2中，由于以高浓度形成高浓度漂移区域124，所以耗尽时的正的电荷量也多。由此，即使层间绝缘膜24内的正的电荷量存在偏差，也能够通过在高浓度漂移区域124内带电的正的电荷量使其影响相对下降。
(第3实施方式)
如图6所示，本实施方式的半导体装置3具备以从相邻的沟槽型绝缘栅极30之间的体区域13向下方突出的方式设置的p型的电场缓和区域18。电场缓和区域18从沟槽型绝缘栅极30的侧面离开而配置。电场缓和区域18以将高浓度漂移区域124贯通而达到低浓度漂移区域122的方式设置。电场缓和区域18能够缓和沟槽型绝缘栅极30的底面的电场集中。
在半导体装置3中，多个下侧保护环16a通过与电场缓和区域18相同的离子注入工序形成，多个上侧保护环16b通过与体区域13相同的离子注入工序形成。由于不需要用来形成多个保护环16的专用的离子注入工序，所以能够以低制造成本制造半导体装置3。
(第4实施方式)
如图7所示，在本实施方式的半导体装置4中，高浓度漂移区域124以将电场缓和区域18包围的方式形成。即使是这样的高浓度漂移区域124，也作为电流分散区域发挥功能，能够抑制由电场缓和区域18引起的JFET效应带来的电阻增加。
在半导体装置4中，多个下侧保护环16a通过与电场缓和区域18相同的离子注入工序形成，多个上侧保护环16b通过与体接触区域15相同的离子注入工序形成。由于不需要用来形成多个保护环16的专用的离子注入工序，所以能够以低制造成本制造半导体装置4。
(第5实施方式)
如图8所示，本实施方式的半导体装置5中，高浓度漂移区域124仅形成在多个上侧保护环16b所在的深度范围的一部分、并且是在半导体层10的上表面10A中露出的一部分。在该例中，也与上述同样，能够抑制层间绝缘膜24内的正的电荷量偏差的影响。另一方面，由于在相邻的下侧保护环16a与上侧保护环16b之间成为最小间隔的部分没有设置高浓度漂移区域124，所以在半导体装置1截止时耗尽层能够良好地扩展。
在半导体装置5中，多个下侧保护环16a通过与电场缓和区域18相同的离子注入工序形成，多个上侧保护环16b通过与体接触区域15相同的离子注入工序形成，高浓度漂移区域124通过与源极区域14相同的离子注入工序形成。由于不需要用来形成多个保护环16及高浓度漂移区域124的专用的离子注入工序，所以能够以低制造成本制造半导体装置5。另外，高浓度漂移区域124和源极区域14也可以代替离子注入工序而利用晶体生长技术通过相同工序形成。
(第6实施方式)
如图9所示，在本实施方式的半导体装置6中，半导体层10在元件区域101与末端区域102之间还具备连接区域103。在连接区域103中，设有通过与元件区域101的电场缓和区域18和末端区域102的多个下侧保护环16a相同的离子注入工序形成的p型的多个下侧连接p型区域42。在将半导体层10俯视时，多个下侧连接p型区域42分别将元件区域101的周围绕一圈而延伸，沿着内外方向相互隔开间隔而配置。在连接区域103中还设有通过与元件区域101的体接触区域15和末端区域102的多个上侧保护环16b相同的离子注入工序形成的p型的上侧连接p型区域44。在将半导体层10俯视时，上侧连接p型区域44将元件区域101的周围绕一圈而延伸，在内外方向上宽度较宽地形成。如果设有这样的连接区域103，则在雪崩中产生的空穴在横向上流动时的电阻减小。
在本实施方式的半导体装置6中，高浓度漂移区域124具有下侧层124a、中间层124b和上侧层124c。中间层124b配置在下侧层124a与上侧层124c之间的深度范围中。特别是，中间层124b被配置为，包含相邻的下侧保护环16a与上侧保护环16b之间为最小间隔的部分(即，包含图3所示的第3深度范围Dep3的部分)。
这样的3层构造的高浓度漂移区域124能够具有上述那样的元件区域101中的电流分散功能、抑制在末端区域102的层间绝缘膜24内积蓄的正电荷量的偏差的影响的功能、在半导体装置6截止时使耗尽层良好地扩展的功能。
以上，对实施方式详细地进行了说明，但这些不过是例示，并不限定权利要求的范围。在权利要求书所记载的技术中，包括将以上例示的具体例各种各样地变形、变更后的形态。在本说明书或附图中说明的技术要素单独地或通过各种组合来发挥技术有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图中例示的技术同时达成多个目的，达成其中1个目本身就具有技术有用性。

Claims (7)

1.一种半导体装置，其特征在于，
具备半导体层，该半导体层包含形成有元件构造的元件区域和位于上述元件区域的周围的末端区域；
位于上述末端区域的上述半导体层具有：
第1导电型的漂移区域；
第2导电型的多个下侧保护环，被上述漂移区域包围，设在第1深度范围中；以及
第2导电型的多个上侧保护环，被上述漂移区域包围，设在与上述第1深度范围不同的第2深度范围中；
在将上述半导体层俯视时，上述多个下侧保护环分别将上述元件区域的周围绕一圈而延伸，沿着将上述元件区域与上述末端区域连结的内外方向相互隔开间隔而配置；
在将上述半导体层俯视时，上述多个上侧保护环分别将上述元件区域的周围绕一圈而延伸，沿着上述内外方向相互隔开间隔而配置；
上述多个下侧保护环分别具有与上述元件区域对置的下侧内周面以及上述下侧内周面的相反侧的下侧外周面；
上述多个上侧保护环分别具有与上述元件区域对置的上侧内周面以及上述上侧内周面的相反侧的上侧外周面；
上述多个下侧保护环各自的上部与上述多个上侧保护环中的对应的上述上侧保护环的下部重叠；
上述多个下侧保护环各自的上述下侧内周面相对于上述多个上侧保护环中的对应的上述上侧保护环的上述上侧内周面向上述内外方向的一个朝向偏移；
上述多个下侧保护环各自的上述下侧外周面相对于上述多个上侧保护环中的对应的上述上侧保护环的上述上侧外周面向上述内外方向的上述一个朝向偏移；
在将上述半导体层俯视时，上述多个下侧保护环各自的中心线以与上述多个上侧保护环中的对应的上述上侧保护环的中心线并行并且不交叉的方式延伸。
2.如权利要求1所述的半导体装置，其特征在于，
上述多个下侧保护环和上述多个上侧保护环构成为，使在上述内外方向上相邻的最小间隔在上述内外方向的朝向上述末端区域的方向上依次增加。
3.如权利要求1所述的半导体装置，其特征在于，
上述多个下侧保护环各自的上述下侧内周面相对于上述多个上侧保护环中的对应的上述上侧保护环的上述上侧内周面在上述内外方向的朝向上述元件区域的朝向上偏移；
上述多个下侧保护环各自的上述下侧外周面相对于上述多个上侧保护环中的对应的上述上侧保护环的上述上侧外周面在上述内外方向的朝向上述元件区域的朝向上偏移。
4.如权利要求1所述的半导体装置，其特征在于，
上述漂移区域具有：
低浓度漂移区域；以及
高浓度漂移区域，设在上述低浓度漂移区域上，第1导电型的杂质浓度比上述低浓度漂移区域高；
上述高浓度漂移区域至少配置于在上述内外方向上相邻的上述上侧保护环之间的区域。
5.如权利要求4所述的半导体装置，其特征在于，
上述高浓度漂移区域还配置于在上述内外方向上相邻的上述下侧保护环之间的区域。
6.如权利要求5所述的半导体装置，其特征在于，
上述高浓度漂移区域具有下侧层、中间层和上侧层；
上述中间层的第1导电型的杂质浓度比上述下侧层和上述上侧层的第1导电型的杂质浓度低；
上述中间层被配置为，包含上述第1深度范围与上述第2深度范围重叠的深度范围。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，
上述半导体层是碳化硅。
CN202311518086.2A 2022-11-18 2023-11-15 半导体装置 Pending CN118057621A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022184657A JP2024073769A (ja) 2022-11-18 2022-11-18 半導体装置
JP2022-184657 2022-11-18

Publications (1)

Publication Number Publication Date
CN118057621A true CN118057621A (zh) 2024-05-21

Family

ID=91069415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311518086.2A Pending CN118057621A (zh) 2022-11-18 2023-11-15 半导体装置

Country Status (3)

Country Link
US (1) US20240170567A1 (zh)
JP (1) JP2024073769A (zh)
CN (1) CN118057621A (zh)

Also Published As

Publication number Publication date
JP2024073769A (ja) 2024-05-30
US20240170567A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
JP5511124B2 (ja) 絶縁ゲート型半導体装置
JP4621708B2 (ja) 半導体装置及びその製造方法
US7655975B2 (en) Power trench transistor
JP5198030B2 (ja) 半導体素子
US8957502B2 (en) Semiconductor device
JP4635067B2 (ja) 半導体装置及びその製造方法
US7732869B2 (en) Insulated-gate semiconductor device
CN116013974A (zh) 半导体装置
USRE48259E1 (en) Semiconductor device
US10204980B2 (en) Semiconductor device and manufacturing method of the same
CN113169229B (zh) 碳化硅半导体装置及其制造方法
CN110223980B (zh) 半导体装置
CN111293165A (zh) 半导体器件
CN118057621A (zh) 半导体装置
WO2022190488A1 (ja) 半導体装置
WO2024084778A1 (ja) 半導体装置とその製造方法
CN114072922B (zh) 半导体装置及其制造方法
JP2023173420A (ja) 炭化珪素半導体装置
JP2023173412A (ja) 炭化珪素半導体装置
JP2015119198A (ja) 半導体装置
CN117410287A (zh) 半导体装置
JP2023088816A (ja) 炭化珪素半導体装置
CN116264255A (zh) 碳化硅半导体装置
CN114464668A (zh) 功率半导体元件
JP2014140063A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination