CN118042870A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN118042870A
CN118042870A CN202311177656.6A CN202311177656A CN118042870A CN 118042870 A CN118042870 A CN 118042870A CN 202311177656 A CN202311177656 A CN 202311177656A CN 118042870 A CN118042870 A CN 118042870A
Authority
CN
China
Prior art keywords
active layer
electrode
disposed
channel region
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311177656.6A
Other languages
English (en)
Inventor
李道炯
丁燦墉
白朱爀
高永贤
崔弘洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118042870A publication Critical patent/CN118042870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示面板和显示装置，更具体地，涉及一种包括具有高可靠性和高电流产生特性的薄膜晶体管的显示面板和显示装置。所述显示面板包括：基板；第一有源层，所述第一有源层设置在所述基板上并且包括第一沟道区；第二有源层，所述第二有源层与所述第一有源层的一部分交叠并且包括第二沟道区，所述第二沟道区不与所述第一有源层的第一沟道区交叠；第一电极和第二电极，所述第一电极和所述第二电极分别设置在所述第一有源层和所述第二有源层的相应部分中并且彼此分隔；栅极绝缘层，所述栅极绝缘层设置在所述第一有源层和所述第二有源层的上表面的相应部分中；以及设置在所述栅极绝缘层上的第三电极。

Description

显示面板和显示装置
相关申请的交叉引用
本申请要求享有于2022年11月14日提交的韩国专利申请No.10-2022-0151748的优先权权益，通过引用将上述韩国专利申请整体并入本文。
技术领域
本发明涉及一种具有显示器的电装置，更具体地，涉及一种显示面板和显示装置。
背景技术
薄膜晶体管被广泛用作电子装置领域中的开关器件或驱动器件。
尤其是，由于薄膜晶体管可在玻璃基板或塑料基板上制造，所以其越来越多地用作诸如液晶显示装置、有机发光显示装置和/或量子点显示装置等之类的显示装置中的开关器件或驱动器件。由于这种晶体管的可靠性可能因为各种原因降低，或者由晶体管产生的电流量可减少，所以相应显示装置的电特性也可退化。
发明内容
传统的显示装置具有如下缺点：由于有源层的结构属性导致低可靠性或低电流量，这些显示装置的电特性会退化。本发明的一个或多个实施方式可提供一种能够解决这些问题的显示面板和显示装置。
本发明的一个或多个实施方式可提供一种显示面板和显示装置，其包括具有高电子迁移率和改进的可靠性的一个或多个薄膜晶体管。
本发明的一个或多个实施方式可提供一种显示面板和显示装置，其通过使一个或多个晶体管能够具有产生高电平电流的特性而包括具有高电流和高可靠性并且位于非显示区中的一个或多个晶体管。
根据本发明的多个方面，可提供一种显示面板，包括：基板；第一有源层，所述第一有源层设置在所述基板上并且包括第一沟道区；第二有源层，所述第二有源层与所述第一有源层的一部分交叠并且包括第二沟道区，所述第二沟道区不与所述第一有源层的第一沟道区交叠；第一电极和第二电极，所述第一电极和所述第二电极分别设置在所述第一有源层和所述第二有源层的相应部分中并且彼此分隔；栅极绝缘层，所述栅极绝缘层设置在所述第一有源层和所述第二有源层的上表面的相应部分中；以及设置在所述栅极绝缘层上的第三电极。所述第一有源层的第一沟道区和所述第二有源层的第二沟道区可彼此并行连接。
根据本发明的多个方面，可提供一种显示装置，包括：显示面板；以及用于驱动所述显示面板的驱动电路，其中所述显示面板包括：基板；第一有源层，所述第一有源层设置在所述基板上并且包括第一沟道区；第二有源层，所述第二有源层与所述第一有源层的一部分交叠并且包括第二沟道区，所述第二沟道区不与所述第一有源层的第一沟道区交叠；第一电极和第二电极，所述第一电极和所述第二电极分别设置在所述第一有源层和所述第二有源层的相应部分中并且彼此分隔；栅极绝缘层，所述栅极绝缘层设置在所述第一有源层和所述第二有源层的上表面的相应部分中；以及设置在所述栅极绝缘层上的第三电极。
根据本发明的一个或多个实施方式，可提供一种显示面板和显示装置，其具有如下结构：一个薄膜晶体管包括包含不同材料的有源层，并且有源层的沟道区并行连接。由此，显示面板和显示装置通过包括具有高电流产生特性和高可靠性的薄膜晶体管而能够具有高能力(capability)并产生高性能。
根据本发明的一个或多个实施方式，可提供一种显示面板和显示装置，其具有如下结构：一个晶体管被配置为具有交替设置的多个第一沟道区和多个第二沟道区。由此，显示面板和显示装置通过包括设置在非显示区中并具有高电流产生特性和高可靠性的薄膜晶体管而能够具有高能力并产生高性能。
附图说明
给本发明提供进一步理解并且并入本申请构成本申请一部分的附图图解了本发明的多个方面，并与说明书一起用于解释本发明的原理。在附图中：
图1图解了根据本发明多个方面的显示装置的示例性系统配置；
图2图解了根据本发明多个方面的显示装置中包括的子像素的示例性等效电路；
图3图解了根据本发明多个方面的显示装置中包括的子像素的另一示例性等效电路；
图4图解了根据本发明多个方面的显示装置的子像素中包括的示例性光屏蔽部；
图5是根据本发明多个方面的显示面板中包括的示例性薄膜晶体管的平面图；
图6是沿着图5的线A-B截取的示例性剖视图；
图7和8是沿着图5的线C-D截取的示例性剖视图；
图9和10是沿着图5的线E-F截取的示例性剖视图；
图11是沿着图5的线G-H截取的示例性剖视图；
图12是沿着图5的线I-J截取的示例性剖视图；
图13至17图解了制造图5和6所示的薄膜晶体管的示例性工艺；
图18和19图解了根据比较例1、比较例2和实施方式1的薄膜晶体管的示例性电特性；
图20是根据相应第一有源层的第一沟道区的面积和相应第二有源层的第二沟道区的面积，薄膜晶体管的栅极电压与漏极电流(在11小时的正偏置温度应力的条件下)的示例性曲线图；
图21是示出根据相应第一有源层的第一沟道区的面积和相应第二有源层的第二沟道区的面积，薄膜晶体管的电流量的示例性曲线图；
图22是图解在根据本发明多个方面的显示装置中，薄膜晶体管电连接至有机发光元件(例如OLED)的结构的示例性剖视图；
图23图解了在根据本发明多个方面的显示装置中，一个薄膜晶体管包括多个第一沟道区和多个第二沟道区的示例性结构；
图24图解了在根据本发明多个方面的显示装置中，第一有源层与除了第二有源层的第二沟道区之外的整个其余第二有源层交叠的示例性薄膜晶体管结构；
图25至28示意性图解了形成图24的薄膜晶体管的工艺。
具体实施方式
现在详细参考本发明的实施方式进行描述，其中的一些示例可在附图中示出。
在下文描述中，在此描述的结构、实施方式、实施方案、方法和操作不限于在此阐述的具体示例，而是可如本领域中已知的那样进行改变，除非另外指明。相似的参考标记通篇指代相似的元件，除非另外指明。在下文说明中使用的相应元件的名称仅为了便于书写说明书的目的而选用，因此其可不同于在实际产品中使用的那些名称。通过参照附图描述的下文示例性实施方式，本发明的优点和特征及其实现方法将很清楚。但是，本发明可实现为不同的形式，不应解释为限于在此阐述的示例性实施方式。而是，提供这些示例性实施方式是为了使本发明的公开内容充分完整透彻，以有助于所属领域的普通技术人员充分理解本发明的范围。此外，本发明的保护范围由权利要求书及其等同物限定。在下文描述中，当对相关已知功能或构造的详细描述可不必要地模糊本发明的多个方面时，可省略对这种已知功能或构造的详细描述。在附图中示出以描述本发明的各示例性实施方式的形状、尺寸、比率、角度、数量等仅通过示例的方式给出。因此，本发明不限图中所示。当采用术语“包括”、“具有”、“包含”、“构成”等时，可添加一个或多个其他要素，除非使用了诸如“仅”之类的术语。单数形式描述的要素旨在包括多个要素，反之亦然，除非上下文有清楚的另外指明。
尽管本文可使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等来描述各要素，但这些要素不应解释为受这些术语的限制，因为其并非用来限定特定的顺序或次序。这些术语仅用于将一个要素与另一要素区分开。例如，在不脱离本发明的范围的条件下，第一要素可称为第二要素，类似地，第二要素可称为第一要素。
当提及第一元件与第二元件“连接或接合”、“交叠”等时，应当解释为，第一元件与第二元件不仅可“直接连接或接合”或者“直接接触或交叠”，第三元件也可“插入”在第一元件和第二元件之间，或者第一元件和第二元件可经由第四元件彼此“连接或接合”、“交叠”等。在此，第二元件可包括在彼此“连接或接合”、“接触或交叠”等中的两个或更多个元件中的至少之一中。
当描述位置关系时，例如，当使用“在……上”、“在……上方”、“在……下方”、“在……上部”、“在……下部”、“在……旁边”或“在……之后”等描述两部分之间的位置关系，一个或多个其他部分可位于这两部分之间，除非使用了更限制性的术语比如“立即”、“直接”或“紧接”。例如，当一个元件或层设置在另一元件或层“上”时，第三元件或层可插置在其间。此外，术语“左”、“右”、“顶部”、“底部”、“向下”、“向上”、“上”、“下”等指代任意参考系。
此外，当提及任何尺寸、相对大小等时，应当认为，要素或特征的数值或者相应信息(例如电平、范围等)包含可由各种因素(例如工艺因素、内部或外部碰撞、噪声等)导致的容差或误差范围，即使未指明相关描述。此外，术语“可”完全涵盖术语“能”的所有含义。
下文中，将参照附图详细描述本发明的各实施方式。此外，为了便于描述，在附图中示出每个要素的比例(scale)可不同于实际比例。因此，图示的要素不限于在附图中示出的具体比例。
图1图解了根据本发明多个方面的显示装置100的示例性系统配置。
参照图1，根据本发明多个方面的显示装置100可包括显示面板110和用于驱动显示面板110的驱动电路。
驱动电路可包括数据驱动电路120、栅极驱动电路130等，并且进一步包括用于控制数据驱动电路120和栅极驱动电路130的控制器140。
显示面板110可包括：基板SUB；以及设置在基板SUB上的诸如多条数据线DL、多条栅极线GL等之类的信号线。显示面板110可包括与多条栅极线GL和多条数据线DL连接的多个子像素SP。
显示面板110可包括：显示区DA，其中可显示一个或多个图像；以及非显示区NDA，其位于显示区DA的外部并且不允许显示图像。例如，用于显示图像的多个子像素SP可设置在显示面板110的显示区DA中。驱动电路(120、130和140)可电连接至显示面板110的非显示区NDA或者可安装在显示面板110的非显示区NDA上，此外，与一个或多个集成电路或者一个或多个印刷电路连接的一个或多个焊盘可设置在非显示区NDA中。
数据驱动电路120可以是用于驱动多条数据线DL的电路，并且可向多条数据线DL提供数据信号。栅极驱动电路130可以是用于驱动多条栅极线GL的电路，并且可向多条栅极线GL提供栅极信号。控制器140可向数据驱动电路120提供数据控制信号DCS以便控制数据驱动电路120的操作时间。控制器140可向栅极驱动电路130提供栅极控制信号GCS以便控制栅极驱动电路130的操作时间。
控制器140可根据对于每个帧处理的相应时间来控制扫描操作开始，将从其他装置或其他图像提供源(例如主机系统)输入的图像数据转换成在数据驱动电路120中使用的数据信号，然后将根据转换得到的图像数据Data提供给数据驱动电路120，并且根据扫描工艺控制数据驱动以预定时间进行。
为了控制栅极驱动电路130，控制器140可提供多种类型的栅极控制信号GCS，比如栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能信号(GOE)等。
为了控制数据驱动电路120，控制器140可提供多种类型的数据控制信号DCS，比如源极起始脉冲(SSP)、源极采样时钟(SSC)、源极输出使能(SOE)信号等。
控制器140可被实现为与数据驱动电路120分离的组件，或者与数据驱动电路120集成为一起，由此实现为单个集成电路。
数据驱动电路120可通过将与从控制器140接收到的图像数据Data对应的数据电压提供给多条数据线DL来驱动多条数据线DL。数据驱动电路120也可称为源极驱动电路。
数据驱动电路120例如可包括一个或多个源极驱动器集成电路(SDIC)。
在一个或多个实施方式中，每个源极驱动器集成电路(SDIC)可使用带式自动焊接(TAB)技术连接至显示面板110，或者使用玻上芯片(COG)技术或面板上芯片(COP)技术连接至诸如显示面板110的焊接焊盘之类的导电焊盘，或者使用膜上芯片(COF)技术连接至显示面板110。
栅极驱动电路130可根据控制器140的控制提供导通电平电压的栅极信号或截止电平电压的栅极信号。栅极驱动电路130可通过向多条栅极线GL依次提供导通电平电压的栅极信号来依次驱动多条栅极线GL。
例如，栅极驱动电路130可使用带式自动焊接(TAB)技术连接至显示面板110，或者使用玻上芯片(COG)技术或面板上芯片(COP)技术连接至诸如显示面板110的焊接焊盘之类的导电焊盘，或者使用膜上芯片(COF)技术连接至显示面板110。在一个或多个实施方式中，栅极驱动电路130可使用面板内栅极(GIP)技术设置在显示面板110的非显示区NDA中。栅极驱动电路130可设置在基板SUB上，或者连接至基板SUB。在利用GIP技术实现栅极驱动电路130的示例中，栅极驱动电路130可设置在基板SUB的非显示区NDA中。在利用玻上芯片(COG)技术或膜上芯片(COF)技术等实现栅极驱动电路130的示例中，栅极驱动电路130可连接至基板SUB。
例如，数据驱动电路120和栅极驱动电路130的至少之一可设置在显示区DA中。在此示例中，数据驱动电路120和栅极驱动电路130的至少之一可被设置为不与子像素SP交叠，或者被设置为与子像素SP的一个或多个或全部交叠。
当通过栅极驱动电路120选定并驱动具体栅极线时，数据驱动电路120可将从控制器140接收到的图像数据Data转换成模拟形式的数据电压，并将根据转换得到的数据电压提供给多条数据线DL。
数据驱动电路120可位于显示面板110的仅一侧或部分(例如上边缘或下边缘)中和/或电连接至显示面板110的仅一侧或部分(例如上边缘或下边缘)，但不限于此。在一个或多个实施方式中，数据驱动电路120可根据驱动机面板设计机制等，位于显示面板110的两侧或部分(例如上边缘和下边缘)或者显示面板110的四侧或部分(例如上边缘、下边缘、左边缘和右边缘)中的至少两侧或部分中和/或电连接至显示面板110的两侧或部分(例如上边缘和下边缘)或者显示面板110的四侧或部分(例如上边缘、下边缘、左边缘和右边缘)中的至少两侧或部分，但不限于此。
栅极驱动电路130可位于显示面板110的仅一侧或部分(例如左边缘或右边缘)中和/或电连接至显示面板110的仅一侧或部分(例如左边缘或右边缘)，但不限于此。在一个或多个实施方式中，栅极驱动电路130可根据驱动机面板设计机制等，位于显示面板110的两侧或部分(例如左边缘和右边缘)或者显示面板110的四侧或部分(例如上边缘、下边缘、左边缘和右边缘)中的至少两侧或部分中和/或电连接至显示面板110的两侧或部分(例如左边缘和右边缘)或者显示面板110的四侧或部分(例如上边缘、下边缘、左边缘和右边缘)中的至少两侧或部分，但不限于此。
控制器140可以是在典型显示技术中使用的时序控制器，或者是除了时序控制器的典型功能之外还附加地执行其他控制功能的控制设备/装置。在一个或多个实施方式中，控制器140可以是不同于时序控制器的一个或多个其他控制电路，或者在控制设备/装置中的电路或组件。控制器140可使用诸如集成电路(IC)、现场可编程门阵列(FPGA)、专门应用集成电路(ASIC)和/或处理器等之类的各种电路或电子组件来实现。
控制器140可安装在印刷电路板或柔性印刷电路等上，并且可经由印刷电路板或柔性印刷电路等电连接至数据驱动电路120和栅极驱动电路130。
在一个或多个方面中，显示装置100可以是诸如液晶显示装置之类的包括背光单元的显示器，或者可以是诸如有机发光二极管(OLED)显示器、量子点(QD)显示器、微发光二极管(M-LED)显示器等之类的自发光显示器。
在根据本发明多个方面的显示装置100是OLED显示器或者使用OLED显示器实现的实施方式中，每个子像素SP可包括有机发光二极管(OLED)(有机发光二极管是自发光元件)作为发光元件。在根据本发明多个方面的显示装置100是QD显示器或者使用QD显示器实现的实施方式中，每个子像素SP可包括利用作为自发光半导体晶体的量子点配置的发光元件。在根据本发明多个方面的显示装置100是微LED显示器或者使用微LED显示器实现的实施方式中，每个子像素SP可包括微发光二极管(微LED)作为发光元件，其中微发光二极管是自发光元件并且包括无机材料。
图2图解了根据本发明多个方面的显示装置100中包括的子像素SP的示例性等效电路。图3图解了根据本发明多个方面的显示装置100中包括的子像素SP的另一示例性等效电路。
参照图2，在一个或多个实施方式中，在根据本发明多个方面的显示装置100的显示面板110中设置的多个子像素SP的每一个可包括诸如发光二极管等之类的发光元件ED、驱动薄膜晶体管DRT、扫描薄膜晶体管SCT和存储电容器Cst。
参照图2，发光元件ED可包括像素电极PE和公共电极CE，并且包括位于像素电极PE和公共电极CE之间的发光层EL。
发光元件ED的像素电极PE可以是设置在每个子像素SP中的电极，公共电极CE可以是由多个子像素SP中的全部或者至少一些共享的电极。例如，像素电极PE可以是阳极，公共电极CE可以是阴极。在另一示例中，像素电极PE可以是阴极，公共电极CE可以是阳极。
在一个或多个实施方式中，发光元件ED可以是有机发光二极管(OLED)、发光二极管(LED)或量子点发光元件等。
驱动薄膜晶体管DRT可以是用于驱动发光元件ED的薄膜晶体管，例如包括第一节点N1、第二节点N2和第三节点N3。
驱动薄膜晶体管DRT的第一节点N1可以是驱动薄膜晶体管DRT的源极节点(或源极)或者漏极节点(或漏极)，并且电连接至发光元件ED的像素电极PE。驱动薄膜晶体管DRT的第二节点N2可以是驱动薄膜晶体管DRT的漏极节点(或漏极)或者源极节点(或源极)，并且电连接至用于提供驱动电压EVDD的驱动电压线DVL。驱动薄膜晶体管DRT的第三节点N3可以是驱动薄膜晶体管DRT的栅极节点(或栅极)，并且电连接至扫描薄膜晶体管SCT的源极节点(或源极)或者漏极节点(或漏极)。
扫描薄膜晶体管SCT可通过作为一种栅极信号的扫描用扫描信号(scanning scansignal)SCAN而导通或截止，并且可连接在驱动薄膜晶体管DRT的第三节点N3与数据线DL之间。换句话说，扫描薄膜晶体管SCT可通过经由作为一种栅极线GL的扫描用栅极线(scanning gate line)承载的扫描用栅极信号(scanning gate signal)SCAN而导通或截止，并且可控制在数据线DL与驱动薄膜晶体管DRT的第三节点N3之间的电连接。
扫描薄膜晶体管SCT可通过具有导通电平电压的扫描用栅极信号SCAN导通，并且将经由数据线DL提供的数据电压Vdata传输给驱动薄膜晶体管DRT的第三节点N3。
在扫描薄膜晶体管SCT是n型晶体管的示例中，扫描用栅极信号SCAN的导通电平电压可以是高电平电压。在扫描薄膜晶体管SCT是p型晶体管的另一示例中，扫描用栅极信号SCAN的导通电平电压可以是低电平电压。
存储电容器Cst可连接在驱动薄膜晶体管DRT的第一节点N1和第三节点N3之间。存储电容器Cst可存储与其两个端子之间的电压差对应的电荷量，并且将两个端子之间的电压差保持预定帧时间。因此，子像素SP可在预定帧时间内发光。
参照图3，在一个或多个实施方式中，在根据本发明多个方面的显示装置100的显示面板110中设置的多个子像素SP的每一个可进一步包括感测薄膜晶体管SENT。
感测薄膜晶体管SENT可通过作为一种栅极信号的感测用栅极信号(sensing gatesignal)SENSE导通或截止，并且可连接在驱动薄膜晶体管DRT的第一节点N1和基准电压线RVL之间。换句话说，感测薄膜晶体管SENT可通过经由作为另一种栅极线GL的感测用栅极线SENL承载的感测用栅极信号SENSE而导通或截止，并且可控制在基准电压线RVL和驱动薄膜晶体管DRT的第一节点N1之间的电连接。
感测薄膜晶体管SENT可通过具有导通电平电压的感测用栅极信号SENSE导通，并且将经由基准电压线RVL提供的基准电压Vref传输给驱动薄膜晶体管DRT的第一节点N1。
此外，感测薄膜晶体管SENT可通过具有导通电平电压的感测用栅极信号SENSE导通，并且将驱动薄膜晶体管DRT的第一节点N1中的电压传输给基准电压线RVL。
在感测薄膜晶体管SENT是n型晶体管的示例中，感测用栅极信号SENSE的导通电平电压可以是高电平电压。在感测薄膜晶体管SENT是p型晶体管的另一示例中，感测用栅极信号SENSE的导通电平电压可以是低电平电压。
将驱动薄膜晶体管DRT的第二节点N22的电压传输给基准电压线RVL的感测薄膜晶体管SENT的功能可用在感测子像素SP的至少一个特性值的感测驱动或感测模式中。在此实施方案中，传输给基准电压线RVL的电压可以是计算子像素SP的至少一个特性值的电压或者被添加或计数(count)子像素SP的至少一个特性值的电压。
在显示面板110中包括的驱动薄膜晶体管DRT、扫描薄膜晶体管SCT和感测薄膜晶体管SENT的每一个可以是n型晶体管或p型晶体管。在此，为了便于描述，在显示面板110中包括的驱动薄膜晶体管DRT、扫描薄膜晶体管SCT和感测薄膜晶体管SENT被考虑为n型晶体管。
存储电容器Cst可以是有意设计为位于驱动薄膜晶体管DRT的外部的外部电容器，而不是可形成在驱动薄膜晶体管DRT的栅极节点和源极节点(或漏极节点)之间的内部电容器比如寄生电容器(例如Cgs、Cgd)。
在一个实施方式中，扫描用栅极线SCL和感测用栅极线SENL可以是彼此不同的栅极线GL。在本实施方式中，扫描用栅极信号SCAN和感测用栅极信号SENSE可以是分离的栅极信号，在一个子像素SP中包括的扫描薄膜晶体管SCT和感测薄膜晶体管SENT的相应导通时间和截止时间可彼此独立。也就是说，在一个子像素SP中包括的扫描薄膜晶体管SCT和感测薄膜晶体管SENT的相应导通时间和截止时间可相同或彼此不同。
在另一实施方式中，扫描用栅极线SCL和感测用栅极线SENL可以是彼此相同的栅极线GL。也就是说，在一个子像素SP中包括的扫描薄膜晶体管SCT和感测薄膜晶体管SENT的相应栅极节点可连接至一条栅极线GL。在本实施方式中，扫描用栅极信号SCAN和感测用栅极信号SENSE可以是相同的栅极信号，在一个子像素SP中包括的扫描薄膜晶体管SCT和感测薄膜晶体管SENT的相应导通时间和截止时间可相同。
图2和3所示的子像素结构仅仅是示例，其可通过进一步包括一个或多个薄膜晶体管或者一个或多个电容器而进行各种修改。
此外，尽管基于显示装置100是自发光显示装置的示例提供了关于图2和3的子像素结构的讨论，但是在显示装置100是液晶显示器的示例中，每个子像素SP可包括薄膜晶体管、像素电极等。
图4图解了根据本发明多个方面的显示装置100的子像素(例如图3的子像素)中包括的示例性光屏蔽部。
参照图4，在显示装置100的子像素SP中包括的驱动薄膜晶体管DRT可具有诸如阈值电压、迁移率等之类的一个或多个独有的电特性。当驱动薄膜晶体管DRT的一个或多个独有的电特性改变时，驱动薄膜晶体管DRT的驱动电流能力(电流提供能力)可改变，由此包括驱动薄膜晶体管DRT的子像素SP的发光特性也可改变。
驱动薄膜晶体管DRT的一个或多个电特性(例如阈值电压、迁移率等)可随着驱动薄膜晶体管DRT的驱动时间的增加而改变。在光照射到驱动薄膜晶体管DRT(尤其是，光照射到驱动薄膜晶体管DRT的沟道区)的情形中，驱动薄膜晶体管DRT的一个或多个电特性(例如阈值电压、迁移率等)可改变。
为了解决这些问题，如图4所示，为了减少驱动薄膜晶体管DRT的一个或多个电特性(例如阈值电压、迁移率等)的变化，光屏蔽部(light shield)LS可设置在驱动薄膜晶体管DRT周围。例如，光屏蔽部LS可设置在驱动薄膜晶体管DRT的沟道区的下方。
除了用于屏蔽光之外，光屏蔽部LS可在位于驱动薄膜晶体管DRT的沟道区的下方的同时用作驱动薄膜晶体管DRT的主体(body)。
由此，在驱动薄膜晶体管DRT中可出现体效应(body effect)。为了减小体效应的影响，用作驱动薄膜晶体管DRT的主体的光屏蔽部LS可电连接至驱动薄膜晶体管DRT的第一节点N1。驱动薄膜晶体管DRT的第一节点N1例如可以是驱动薄膜晶体管DRT的源极节点。
在一个或多个实施方式中，除了驱动薄膜晶体管DRT的沟道区的下方之外，光屏蔽部LS还可设置在一个或多个其他薄膜晶体管(例如SCT和/或SENT)的相应沟道区的下方。
在一个或多个实施方式中，薄膜晶体管(DRT、SCT和/或SENT)可设置在显示面板110的显示区DA中包括的每个子像素SP中。在栅极驱动电路130使用面板内栅极(GIP)技术设置在显示面板110的非显示区NDA中的一个或多个实施方式中，在使用GIP技术实现的栅极驱动电路130中包括的多个晶体管可设置在显示面板110的非显示区NDA中。
图5是根据本发明多个方面的显示面板110中包括的示例性薄膜晶体管的平面图。图6是沿着图5的线A-B截取的示例性剖视图。图7和8是沿着图5的线C-D截取的示例性剖视图。图9和10是沿着图5的线E-F截取的示例性剖视图。图11是沿着图5的线G-H截取的示例性剖视图。图12是沿着图5的线I-J截取的示例性剖视图。
在一个或多个实施方式中，显示面板110可包括：显示区DA，其中可显示一个或多个图像；以及不同于显示区DA的非显示区NDA。多个薄膜晶体管可设置在显示区DA和/或非显示区NDA中。
在一个或多个实施方式中，设置在显示面板110中的薄膜晶体管的全部或至少一些可以是在显示面板110的显示区DA中设置的多个子像素SP的每一个中包括的薄膜晶体管(DRT、SCT和/或SENT)。
在一个或多个实施方式中，设置在显示面板110中的薄膜晶体管的全部或至少一些可以是在显示面板110的非显示区NDA中使用GIP技术实现的栅极驱动电路130中包括的薄膜晶体管。
下文中，基于设置在显示区DA中的每个子像素SP中包括的驱动薄膜晶体管DRT作为示例性薄膜晶体管，提供关于根据本发明实施方式的薄膜晶体管结构的讨论。
参照图5和6，在一个或多个实施方式中，显示装置100的显示面板110可包括：基板600；在基板600上的缓冲层601；在缓冲层601上的第一有源层510；以及设置在第一有源层510上的第一电极530、第二电极540和第三电极550。
在一个或多个实施方式中，根据本发明多个方面的显示面板110可包括至少一个薄膜晶体管(Tr)，至少一个薄膜晶体管(Tr)可包括第一有源层510、第二有源层520、第一电极530、第二电极540和第三电极550。
在一个实施方式中，第一电极530可以是薄膜晶体管(Tr)的源极，第二电极540可以是薄膜晶体管(Tr)的漏极。在另一实施方式中，第一电极530可以是薄膜晶体管(Tr)的漏极，第二电极540可以是薄膜晶体管(Tr)的源极。第三电极550可以是薄膜晶体管(Tr)的栅极。
参照图6，第二有源层520可设置在第一有源层510的下方。例如，第二有源层520可设置在缓冲层601和第一有源层510之间。
第一有源层510可包括第一沟道区CH1，第二有源层520可包括第二沟道区CH2。
第一沟道区CH1和第二沟道区CH2的每一个可与第三电极550交叠。第一沟道区CH1和第二沟道区CH2可彼此不交叠。
第一有源层510和第二有源层520可包括氧化物半导体材料。第一有源层510和第二有源层520可包括不同的氧化物半导体材料。氧化物半导体材料可以是通过经由氧化物材料的掺杂来控制导电性并调节带隙(bandgap)而获得的半导体材料，并且通常可以是具有宽带隙的透明半导体材料。
例如，第一有源层510和第二有源层520的每一个可包括氧化铟锌(IZO)、掺杂薄且透明的钨(W)的铟锌氧化物(WIZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟镓锡锌(IGZTO)、氮氧化锌(ZnON)和氧化铟镓(IGO)的至少之一，但是，本发明的实施方式不限于此。例如，能够使第一有源层510和第二有源层520的每一个具有高迁移率的任何氧化物半导体材料可包括在第一有源层510和第二有源层520中。在这些示例中，第一有源层510和第二有源层520的相应迁移率可彼此不同。
在一个实施方式中，第一有源层510可包括氧化铟锌(IZO)，第二有源层520可包括氧化铟镓锌(IGZO)，但是本发明的实施方式不限于此。
在第一有源层510和第二有源层520分别包括氧化铟锌(IZO)和氧化铟镓锌(IGZO)的示例中，氧化铟锌(IZO)的铟含量可以是50％至70％，氧化铟镓锌(IGZO)的铟含量可以是75％或更高并且低于100％。以这种方式，可通过调节这种氧化物半导体材料的相应铟含量来实现具有高迁移率的氧化物半导体层材料。
当一个或多个有源层包括上述讨论的氧化物半导体材料时，包括一个或多个有源层的薄膜晶体管可称为氧化物薄膜晶体管。
参照图6，栅极绝缘层602可设置在第一有源层510和第二有源层520上。栅极绝缘层602可设置在第一有源层510和第二有源层520的上表面的相应部分中。
栅极绝缘层602可设置在第一有源层510的与第二有源层520交叠的部分上、第二有源层520的不与第一有源层510交叠的部分上、以及在位于第一有源层510下方的区域中的不与第一有源层510交叠的区域的一部分中。
栅极绝缘层602可与第一有源层510的第一沟道区CH1和第二有源层520的第二沟道区CH2交叠。
第一电极530、第二电极540和第三电极550可设置在第一有源层510和第二有源层520上。
第一有源层510的第一沟道区CH1和第二有源层520的第二沟道区CH2可与栅极(例如第三电极550)交叠。在第二有源层520上设置在第二沟道区CH2周围并且与第三电极550交叠的第一有源层510的区域可以是第一有源层510的除了第一沟道区CH1之外的其余区域的至少一部分。
尽管图5和6示出了用作栅极的第三电极550设置在第一有源层510和第二有源层520上的结构，但本发明的实施方式不限于此。例如，第三电极550可设置在第一有源层510和第二有源层520的下方。
尽管图5和6示出了栅极绝缘层602仅设置在第三电极550的下方的结构，但本发明的实施方式不限于此。例如，栅极绝缘层602还可设置在除了第一电极530和第二电极540与第一有源层510接触的区域之外的其余区域的至少一部分中。
参照图5和6，第一电极530、第二电极540和第三电极550可彼此分隔。
在一个或多个实施方式中，参照图6，第一电极530和第二电极540可被设置为接触第一有源层510的上表面的相应部分。
第三电极550可设置在栅极绝缘层602上。
第一电极530、第二电极540和第三电极550的每一个可利用单层或多层来配置。例如，第一电极530、第二电极540和第三电极550的每一个可利用包括铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)和/或钼钛(MoTi)的单层来配置。
在第一电极530、第二电极540和第三电极550的至少之一利用多层来配置的示例中，第一电极530、第二电极540和第三电极550的至少之一(530、540和/或550)可包括彼此电连接的相应下电极和相应上电极。
下电极可包括第一金属，上电极可包括不同于第一金属的第二金属。例如，第一金属可包括钼(Mo)、钛(Ti)或钼钛(MoTi)等，第二金属可包括铜(Cu)或铝(Al)等。但是，本发明的实施方式不限于此。
如图5和6所示，第一电极530和第二电极540的每一个可设置在第一有源层510的相应部分中例如第一有源层510的上表面的相应部分中并且电连接至第一有源层510。
在一个或多个实施方式中，第一电极530和第二电极540的每一个可在部分区域中与第一有源层510和第二有源层520都交叠，和/或可在另一部分区域中仅与第一有源层510交叠。
例如，如图5所示，设置在第一有源层510下方的第二有源层520可在除了第二沟道区CH2之外的其余区域中与第一有源层510交叠。
在一个或多个实施方式中，根据本发明多个方面的显示装置100可包括至少一个薄膜晶体管，其包括一个或多个第一有源层510、一个或多个第二有源层520、一个第一电极530、一个第二电极540和一个第三电极550。
至少一个薄膜晶体管可具有如下结构：具有位于不同区域中的相应沟道区的第一有源层510和第二有源层520共享一个第一电极530、一个第二电极540和一个第三电极550。
在第一有源层510包括氧化铟锌(IZO)的示例中，薄膜晶体管的电子迁移率可在第一有源层510电连接至氧化铟锌(IZO)时增加。因此，可提供降低显示装置100的功耗的效果。
在第二有源层520包括氧化铟镓锌(IGZO)的示例中，薄膜晶体管的导通电流(on-current)可增加，可改善薄膜晶体管的可靠性。
换句话说，根据本发明实施方式的薄膜晶体管可具有高电子迁移率和改善的可靠性。
参照图7和8，第二有源层520可在第二有源层520不与第一有源层510交叠的区域中具有第二沟道区CH2。
参照图7和8，栅极绝缘层602可设置在第二有源层520的第二沟道区CH2上以及第一有源层510的一部分上。与栅极绝缘层602交叠的第一有源层510可被设置为：使得第一有源层510围绕第二沟道区CH2。
第二沟道区CH2的第一宽度W1可不同于栅极绝缘层602的第二宽度W2。
例如，如图7和8所示，第一宽度W1可小于或等于第二宽度W2。
第二有源层520的第二沟道区CH2的第一宽度W1可根据第一有源层510的位置来确定。
例如，随着设置在第二有源层520上的第一有源层510与栅极绝缘层602的交叠面积的增大，第二沟道区CH2的第一宽度W1可减小。在另一示例中，随着设置在第二有源层520上的第一有源层510与栅极绝缘层602的交叠面积的减小，第二沟道区CH2的第一宽度W1可增大。
以这种方式，第二有源层520的第二沟道区CH2的第一宽度W1可通过调节在第一有源层510和栅极绝缘层602之间的交叠面积来调节，这使得第二有源层520能够在无需单独工艺的条件下更有效地具有短沟道区。
参照图9和10，栅极绝缘层602可设置在第一有源层510的第一沟道区CH1上。
第一沟道区CH1的第一宽度W3可与栅极绝缘层602的第二宽度W2相同。尽管图9和10示出了第二宽度W2和第三宽度W3相同的结构，但是本发明的实施方式不限于此。例如，第二宽度W2可小于第三宽度W3。
在对用于形成设置在第一有源层510上的栅极绝缘层602的栅极绝缘层材料执行干蚀刻的工艺期间，第一有源层510可变为局部导电，第一有源层510的与最终设置有栅极绝缘膜602的区域对应的区域不会变成导电，因为等离子体在此区域上不起作用。
但是，第一有源层510变成导电的区域可根据干蚀刻工艺条件而改变。
上文描述的第一宽度W1、第二宽度W2和第三宽度W3可指在与栅极绝缘层602在第一有源层510上的堆叠方向垂直的方向上的相应最小长度。
尽管图7和9示出了缓冲层601和基板600设置在第一有源层510或第二有源层520的下方的结构，但是根据本发明实施方式的结构不限于此。
例如，如图8和10所示，可进一步设置至少一个光屏蔽部860，使得至少一个光屏蔽部860对应于设置有第一沟道区CH1和第二沟道区CH2的区域。
第一沟道区CH1和第二沟道区CH2的整个区域可与光屏蔽部860交叠。以这种方式，可防止由于光照射到第一沟道区CH1和第二沟道区CH2导致的一个或多个薄膜晶体管的一个或多个特性的退化。
参照图11，第一有源层510可设置在第一电极530的下方。
第二有源层520可设置在第一有源层510的下方。第二有源层520的一部分可与第一有源层510的一部分交叠。
缓冲层601和基板600可设置在第一有源层510的下方。
参照图5和11，第一电极530可设置在第一有源层510和第二有源层520彼此交叠的区域的一部分中，并且还可设置在第一有源层510不与第二有源层520交叠的区域的一部分中。
尽管图11示出了第一有源层510和第二有源层520设置在第一电极530的下方的结构，但本发明的实施方式不限于此。例如，在第一电极530下方设置的元件以及形成的结构可基本等同地应用于或形成在第二电极540的下方。
参照图12，栅极绝缘层602可设置在第三电极550的下方。第一有源层510和第二有源层520可在栅极绝缘层602的下方彼此分隔。
图12所示的第一有源层510和第二有源层520分别可以是在第一有源层510和第二有源层520的相应区域中与第一沟道区CH1和第二沟道区CH2对应的区域。
参照图12，缓冲层601和基板600可设置在第一有源层510和第二有源层520的下方。
下文中，将讨论图5和6所示的薄膜晶体管的制造工艺。
图13至17图解了制造图5和6所示的薄膜晶体管的示例性工艺。
参照图13，缓冲层601可设置在基板600上。
参照图14，第二有源层520可设置在缓冲层601的上表面的一部分中。
第二有源层的材料可形成在缓冲层601上，第二有源层520可被形成为：使得缓冲层601的上表面的一部分经由使用掩模的图案化工艺而暴露。
参照图15，第一有源层图案1510可设置在其上形成有第二有源层520的缓冲层601上。
第一有源层图案1510可被设置为：使得第二有源层520的上表面的一部分暴露。
换句话说，如图15所示，第一有源层图案1510的一部分可设置在第二有源层520的一部分上。
例如，如图15所示，第一有源层图案1510可形成为形，第一有源层图案1510的至少一部分可与第二有源层520分隔。
同时，在图15中，不与第一有源层图案1510交叠的第二有源层520的区域可以是被显影为第二有源层520的第二沟道区CH2的部分。
参照图15，第一有源层图案1510可包括：第一部分1511，其在第一方向上延伸并且与第二有源层520部分地交叠；第二部分1512，其在第一方向上延伸，与第二有源层520部分地交叠，并且与第一部分1511分隔；以及第三部分1513，其在与第一方向交叉的第二方向上延伸，设置在第一部分1511和第二部分1512之间，并且不与第二有源层520交叠。可选地，第三部分1513可与第二有源层520交叠。
第三部分1513可以是包括在后续工艺中形成的第一有源层510的第一沟道区CH1的部分。
尽管图15示出了被显影为第二有源层520的第二沟道区CH2的部分与作为被显影为第一有源层510的第一沟道区CH1的部分的第三部分1513彼此分隔，但是在一个或多个实施方式中，被显影为第二沟道区CH2的部分的侧表面与第三部分1513的侧表面可彼此接触。
例如，第三部分1513可在第二方向上延伸，并且接触被显影为第二有源层520的第二沟道区CH2的部分。以这种方式，第三部分1513的尺寸可根据相应薄膜晶体管(TR)所需的特性而改变。
在另一示例中，第二有源层520可在第二方向上延伸，并且接触被显影为第一有源层510的第一沟道区CH1的部分。
参照图16，栅极绝缘层材料1602可设置在其上设置有第二有源层520和第一有源层图案1510的基板600上。
之后，在栅极绝缘层材料1602上可设置电极材料。
如图17所示，通过经由掩模工艺将电极材料图案化，可形成第一电极530、第二电极540和第三电极550。
之后，如图17所示，栅极绝缘层材料1602可经由使用第一至第三电极(530、540和550)作为掩模的干蚀刻工艺而被图案化，由此，可形成将第一有源层图案的上表面的一部分暴露的栅极绝缘层602。
在干蚀刻工艺中，位于未设置第一至第三电极(530、540和550)和栅极绝缘层602的区域中的第一有源层图案可通过等离子体变成导电，由此，可形成第一有源层510。也就是说，第一有源层510的除了与第一电极530、第二电极540和第三电极550交叠的区域之外的区域可以是导电使能区(conductivity-enable area)。第一电极530可设置在第一部分1511的一部分上。第二电极540可设置在第二部分1512的一部分上。第一电极530和第二电极540的每一个可与设置在第二有源层520上的第一有源层510的区域以及第一有源层510的不与第二有源层520交叠的区域的一部分交叠。第三电极550可与第一有源层510的第三部分1513交叠。第一有源层510的第一沟道区CH1可与第二有源层520交叠，并且第二有源层520的第二沟道区CH2可与第一有源层510交叠。可选地，第一电极530和第二电极540的每一个的全部可与第一有源层510和第二有源层520交叠。
设置在第一至第三电极(530、540和550)和栅极绝缘层602保留下来的区域中的第一有源层510的部分不会变成导电。换句话说，在第一有源层510的区域中，设置在第一至第三电极(530、540和550)和栅极绝缘层602下方的区域不会变成导电。
由于栅极绝缘层602或第一有源层510设置在第二有源层520上，所以第二有源层520在形成栅极绝缘层602的工艺期间不会变成导电。
第一有源层510的与栅极绝缘层602交叠的区域可包括第一沟道区CH1，第二有源层520的与栅极绝缘层602交叠的区域可包括第二沟道区CH2。
经由上文讨论的工艺形成的薄膜晶体管可对于每个薄膜晶体管包括两个沟道区，两个沟道区可并行连接(in parallel)。此外，沟道区(第一和第二沟道区)可包括不同的材料。
通过这种结构，根据本发明实施方式的薄膜晶体管可具有高电子迁移率和改善的可靠性的特性。
图18和19图解了根据比较例1、比较例2和实施方式1的薄膜晶体管的示例性电特性。
图18和19的比较例1的薄膜晶体管可以是包括一个有源层以及设置在有源层上的第一至第三电极的典型薄膜晶体管，其中有源层包括氧化铟镓锌(IGZO)。比较例2的薄膜晶体管可以是包括一个有源层以及设置在有源层上的第一至第三电极的典型薄膜晶体管，其中有源层包括氧化铟锌(IZO)。实施方式1的薄膜晶体管可代表上文讨论的图5的薄膜晶体管。
图18是根据比较例1、比较例2和实施方式1的薄膜晶体管的栅极电压与漏极电流(在11小时的正偏置温度应力(PBTS11hr)的条件下)的曲线图。图19是根据相应第一有源层的第一沟道区的面积和相应第二有源层的第二沟道区的面积，每个薄膜晶体管的电流量和每个薄膜晶体管的阈值电压(Vth)变化量ΔVth(在11小时的正偏置温度应力的条件下)的曲线图。
如图18和19所示，根据比较例1的薄膜晶体管具有高可靠性特性，但由于其低导通电流特性和低电流量而不会适用于低功耗显示装置。
如图18和19所示，根据比较例2的薄膜晶体管产生高电流量，但是由于其低可靠性而不会适用于需要高性能的显示装置。
与此相对照，根据实施方式1的薄膜晶体管具有高导通电流特性、高可靠性和高电流产生特性，因此可适用于高性能和高能力的显示装置。此外，根据实施方式1的薄膜晶体管尤其可应用于需要高可靠性和高迁移率特性(高电流量)的低功耗显示面板。
同时，在与图15相关的讨论中，描述了第一有源层510或第二有源层520的大小可改变。下文中将参照图20和21讨论根据第一有源层510和第二有源层520的沟道区的相应面积得到的薄膜晶体管特性。
图20是根据相应第一有源层的第一沟道区的面积和相应第二有源层的第二沟道区的面积，薄膜晶体管的栅极电压与漏极电流(在11小时的正偏置温度应力的条件下)的示例性曲线图。图21是示出图20的薄膜晶体管的电流量的示例性曲线图。
与图15至17一起参照图20和21，根据实施方式2的薄膜晶体管可具有如下结构：第一有源层510的第一沟道区CH1的面积是第二有源层520的第二沟道区CH2的面积的1/3(即，第一沟道区CH1的面积与第二沟道区CH2的面积之比是1:3)。根据实施方式3的薄膜晶体管可具有如下另一结构：第一有源层510的第一沟道区CH1的面积等于第二有源层520的第二沟道区CH2的面积(即，第一沟道区CH1的面积与第二沟道区CH2的面积之比是1:1)。根据实施方式4的薄膜晶体管可具有如下又一结构：第一有源层510的第一沟道区CH1的面积是第二有源层520的第二沟道区CH2的面积的3倍(即，第一沟道区CH1的面积与第二沟道区CH2的面积之比是3:1)。
参照图21，随着第一沟道区CH1的面积的增大，电流量增大，但是如图20所示，可以看出，由于偏置应力导致出现退化的可能性增大。
例如，当导致驼峰现象(观察到好像一个晶体管在栅极电压与漏极电流的曲线图中具有两个阈值电压)时，这种薄膜晶体管的稳定性可降低。
图20和21所示的实施方式3的薄膜晶体管的结构可与图18和19所示的实施方式1的薄膜晶体管的结构相同。
当根据如图20所示的实施方式2至4的薄膜晶体管的栅极电压与漏极电流的曲线图与根据图18所示比较例2的薄膜晶体管的栅极电压与漏极电流的曲线图进行比较时，可以看出，在实施方式2至4的薄膜晶体管中未出现驼峰现象(hump phenomenon)，但是在比较例2的薄膜晶体管中出现驼峰现象。因此，在根据实施方式2至4的薄膜晶体管可具有高可靠性的同时，比较例2的薄膜晶体管可具有低可靠性。
当根据图21所示的实施方式2至4的薄膜晶体管的电流量与根据图19所示比较例1的薄膜晶体管的电流量进行比较时，可以看出，根据实施方式2至4的薄膜晶体管的电流量高于根据图19所示比较例1的薄膜晶体管的电流量。
由此，当薄膜晶体管包括包含一种氧化物半导体材料的一个有源层(例如比较例1和比较例2的薄膜晶体管)时，薄膜晶体管可具有如下特性：在薄膜晶体管的可靠性相对较高的同时，其电流量相对较低；或者在可靠性相对较低的同时，电流量相对较高。
换句话说，诸如比较例1和比较例2之类的典型薄膜晶体管不会允许既具有高可靠性又具有高电流产生特性。
与此相对照，根据本发明实施方式的薄膜晶体管通过包括包含不同氧化物半导体材料的第一有源层510和第二有源层520能够既具有高可靠性又具有高电流产生特性。
尤其是，参照图20和21，第一有源层510的第一沟道区CH1的面积与第二有源层520的第二沟道区CH2的面积之比可以是1:3至3:1。
在第二沟道区CH2的面积超过第一沟道区CH1的面积的三倍的示例中，相应薄膜晶体管的电流产生特性可退化，结果，当这种薄膜晶体管应用于显示装置时，功耗可增加。
在第二沟道区CH2的面积小于第一沟道区CH1的面积的1/3的示例中，可出现驼峰现象，薄膜晶体管的可靠性可降低。
根据本发明实施方式的薄膜晶体管可用作应用于显示装置100的各种薄膜晶体管。
例如，根据上述实施方式的薄膜晶体管可用作驱动薄膜晶体管，下文参照图22对其进行描述。
图22是图解在根据本发明多个方面的显示装置100中，薄膜晶体管电连接至有机发光元件(例如OLED)的结构的示例性剖视图。
在下文描述中，为了便于描述，可能不会重复描述上文讨论的实施方式或示例的一些构造、效果等。但是，应当理解，本发明的范围包括上文已经讨论的这些省略的构造。此外，在下文描述中，对于与上述实施方式或示例相同或基本相同或几乎相同的构造或元件，将采用相似的参考标记。
参照图22，薄膜晶体管TR(见图23)、存储电容器Cst和有机发光元件OLED可设置在基板600上。
具体地，光屏蔽部860可设置在基板600上。
缓冲层601可设置在光屏蔽部860上。
第一有源层510、第二有源层520和第一存储电容器电极2210可设置在缓冲层601上。第一存储电容器电极2210可与第一有源层510设置在相同层上。
参照图22，第一有源层510的一部分可设置在缓冲层601的上表面的一部分上，第一有源层510的另一部分可设置在第二有源层520上。
参照图22，第一存储电容器电极2210可设置在缓冲层601的上表面的一部分上，并且可包括与第一有源层510相同的材料。
栅极绝缘层602可设置在第一有源层510的上表面的一部分、第二有源层520的上表面的一部分、以及第一存储电容器电极2210上。
第一电极530、第二电极540、第三电极550和第二存储电容器电极2150可设置在其上设置有栅极绝缘层602的基板600上。第二存储电容器电极2150可与第一电极530、第二电极540、第三电极550设置在相同层上。
参照图22，第一电极530可接触设置在第二有源层520上的第一有源层510的上表面的一部分。第一电极530可经由形成在缓冲层601中的接触孔电连接至光屏蔽部860。
参照图22，不仅第一存储电容器电极2210和第二存储电容器电极2150，而且光屏蔽部860，都可用作存储电容器电极，由此可形成双存储电容器Cst。
钝化层2203可设置在其上设置有第一电极530、第二电极540、第三电极550和第二存储电容器电极2150的基板600上。
涂覆层2204可设置在钝化层2203上。
如图22所示，涂覆层2204可设置在非发光区NEA的一部分中，并且可不设置在发光区EA中，但本发明的实施方式不限于此。例如，涂覆层2204还可设置在发光区EA的至少一部分中。
有机发光元件OLED的阳极2260可设置在涂覆层2204和钝化层2203上。
限定发光区EA和非发光区NEA的堤部2205可设置在涂覆层2204和阳极2260的上表面的一部分上。设置有堤部2205的区域可以是非发光区NEA，未设置堤部2205的区域可以是发光区EA。
如图22所示，阳极2260可经由形成在涂覆层2204和钝化层2203中的接触孔电连接至设置在非发光区NEA中的薄膜晶体管的第二电极540。
有机发光元件OLED的发光层2270可设置在堤部2205和阳极2260上，有机发光元件OLED的阴极2280可设置在发光层2270上。
在一个或多个实施方式中，阳极2260和阴极2280的其中之一可包括反射电极，但本发明的实施方式不限于此。例如，阳极2260和阴极2280可不包括反射电极。
在一个或多个实施方式中，阳极2260和阴极2280的至少之一可利用多层来配置，但本发明的实施方式不限于此。
在一个或多个实施方式中，薄膜晶体管可具有如下结构：第一有源层510的多个第一沟道区CH1与第二有源层520的多个第二沟道区CH2交替设置。
参照图23进一步讨论这种结构。
图23图解了在根据本发明多个方面的显示装置100中，一个薄膜晶体管包括多个第一沟道区和多个第二沟道区的示例性结构。
在下文描述中，为了便于描述，可能不会重复描述上文讨论的实施方式或示例的一些构造、效果等。但是，应当理解，本发明的范围包括上文已经讨论的这些省略的构造。此外，在下文描述中，对于与上述实施方式或示例相同或基本相同或几乎相同的构造或元件，将采用相似的参考标记。
参照图23，在一个或多个实施方式中，薄膜晶体管TR可包括一个第一有源层510、多个第二有源层520、一个第一电极530、一个第二电极540以及一个第三电极550。一个第一有源层510可与多个第二有源层520交叠。
例如，参照图23，多个第二有源层520可被设置为在一个第一有源层510的下方彼此分隔。
在薄膜晶体管TR中包括的一个第一有源层510和多个第二有源层520可共享一个第一电极530、一个第二电极540以及一个第三电极550。
参照图23，多个第二有源层520的每一个可包括第二沟道区CH2。第一有源层510的第一沟道区CH1可设置在多个第二沟道区CH2之间。
例如，多个第一沟道区CH1和多个第二沟道区CH2可交替设置。
多个第一沟道区CH1和多个第二沟道区CH2可具有并行连接的结构。以这种方式，薄膜晶体管TR可利用宽沟道区实现，由此，可增大薄膜晶体管TR产生的电流量。
如上所述，由于一个薄膜晶体管TR包括第一有源层510和第二有源层520，所以还可确保薄膜晶体管的可靠性(参见图20和21)。
因此，图23所示的薄膜晶体管TR可用作需要高电流产生特性和高可靠性特性的大尺寸晶体管。例如，这种晶体管可应用于栅极驱动电路。
在一个或多个实施方式中，薄膜晶体管可具有如下结构：除了第二有源层520的第二沟道区CH2之外的整个其余第二有源层520与第一有源层510彼此交叠。
参照图24至28进一步讨论这种结构。
图24图解了在根据本发明多个方面的显示装置100中，第一有源层与除了第二有源层的第二沟道区之外的整个其余第二有源层交叠的示例性薄膜晶体管结构。图25至28示意性图解了形成图24的薄膜晶体管的工艺。
在下文描述中，为了便于描述，可能不会重复描述上文讨论的实施方式或示例的一些构造、效果等。但是，应当理解，本发明的范围包括上文已经讨论的这些省略的构造。此外，在下文描述中，对于与上述实施方式或示例相同或基本相同或几乎相同的构造或元件，将采用相似的参考标记。
参照图24和25，缓冲层601可设置在基板600上。第二有源层520可设置在缓冲层601上。
参照图24和26，第一有源层图案2610可设置在其上设置有第二有源层520的基板600上。参照图26，第一有源层图案2610可被设置为：使得第一有源层图案2610暴露第二有源层520的上表面的一部分。
之后，参照图27，栅极绝缘层材料2620可设置在其上设置有第一有源层图案2610的基板600上。
电极材料可设置在栅极绝缘层材料2620上。
电极材料可经由掩模工艺被图案化，由此，可形成彼此分隔的第一至第三电极530、540和550。
参照图28，栅极绝缘层602的材料可经由干蚀刻工艺被图案化，由此可形成暴露第一有源层510的上表面的一部分的栅极绝缘层602。
在干蚀刻工艺中，位于未设置第一至第三电极(530、540和550)和栅极绝缘层602的区域中的第一有源层图案可通过等离子体变成导电，由此可形成第一有源层510。
与栅极绝缘层602交叠的第一有源层510和第二有源层520可以是非导电区。
由此，第一有源层510可包括第一沟道区CH1，第二有源层520可包括第二沟道区CH2。
第一有源层510的第一沟道区CH1可与栅极绝缘层602和第三电极550交叠，但不与第二有源层520交叠。
第二有源层520的第二沟道区CH2可与栅极绝缘层602和第三电极550交叠。
上述本发明的实施方式可简要描述如下。
根据本文描述的实施方式的薄膜晶体管TR可包括：第一有源层510，所述第一有源层设置在基板600上并且包括第一沟道区CH1；第二有源层520，所述第二有源层与所述第一有源层510的一部分交叠、包括第二沟道区CH2并且不与所述第一有源层510的第一沟道区CH1交叠；第一电极530和第二电极540，所述第一电极和所述第二电极设置在所述第一有源层510和所述第二有源层520的相应部分中并且彼此分隔；栅极绝缘层602，所述栅极绝缘层设置在所述第一有源层510和所述第二有源层520的上表面的相应部分中；以及设置在所述栅极绝缘层602上的第三电极550，其中所述第一有源层510的第一沟道区CH1和所述第二有源层520的第二沟道区CH2并行连接。
根据本文描述的实施方式的薄膜晶体管TR可包括：第一有源层510，所述第一有源层设置在基板600上并且包括第一沟道区CH1；第二有源层520，所述第二有源层与所述第一有源层510的一部分交叠、包括第二沟道区CH2并且不与所述第一有源层510的第一沟道区CH1交叠；第一电极530和第二电极540，所述第一电极和所述第二电极设置在所述第一有源层510和所述第二有源层520的相应部分中并且彼此分隔；栅极绝缘层602，所述栅极绝缘层设置在所述第一有源层510和所述第二有源层520的上表面的相应部分中；以及设置在所述栅极绝缘层602上的第三电极550。
根据本文描述的实施方式，可提供一种显示面板110和显示装置100，其具有如下结构：一个薄膜晶体管包括包含不同材料的有源层，并且有源层的沟道区并行连接。由此，显示面板和显示装置通过包括具有高电流产生特性和高可靠性的薄膜晶体管而能够具有高能力并产生高性能。
根据本文描述的实施方式，可提供一种显示面板110和显示装置100，其具有如下结构：一个晶体管被配置为具有交替设置的多个第一沟道区和多个第二沟道区。由此，显示面板和显示装置通过包括设置在非显示区中并具有高电流产生特性和高可靠性的薄膜晶体管而能够具有高能力并产生高性能。
提供上文描述以使得所属领域的任何普通技术人员能够使用并实践本发明的技术特征，并且在具体应用及其要求的环境下提供了上文描述作为示例。上述实施方式的各种修改、添加和替换对于所属领域普通技术人员来说将是显而易见的，本文限定的大致原理可应用于其他实施方式和应用而不脱离本发明的范围。上文描述和附图仅是为了例示的目的提供了本发明的技术特征的示例。也就是说，所公开的实施方式旨在例示本发明的技术特征的范围。

Claims (30)

1.一种显示面板，包括：
基板；
第一有源层，所述第一有源层设置在所述基板上并且包括第一沟道区；
第二有源层，所述第二有源层与所述第一有源层的一部分交叠并且包括第二沟道区，所述第二沟道区不与所述第一有源层的第一沟道区交叠；
第一电极和第二电极，所述第一电极和所述第二电极分别设置在所述第一有源层和所述第二有源层的相应部分中并且彼此分隔；
栅极绝缘层，所述栅极绝缘层设置在所述第一有源层和所述第二有源层的上表面的相应部分中；以及
设置在所述栅极绝缘层上的第三电极，
其中所述第一有源层的第一沟道区和所述第二有源层的第二沟道区彼此并行连接。
2.根据权利要求1所述的显示面板，其中所述第一有源层的材料和所述第二有源层的材料彼此不同，所述第一有源层的迁移率和所述第二有源层的迁移率彼此不同。
3.根据权利要求2所述的显示面板，其中所述第一有源层和所述第二有源层的每一个包括氧化铟锌(IZO)、掺杂薄且透明的钨的铟锌氧化物(WIZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟镓锡锌(IGZTO)、氮氧化锌(ZnON)和氧化铟镓(IGO)的至少之一。
4.根据权利要求1所述的显示面板，其中所述第二有源层设置在所述第一有源层的下方，并且除了所述第二沟道区之外的第二有源层与所述第一有源层交叠。
5.根据权利要求1所述的显示面板，其中所述第一沟道区的宽度小于所述栅极绝缘层的宽度，并且所述第二沟道区的宽度等于或小于所述栅极绝缘层的宽度。
6.根据权利要求1所述的显示面板，其中所述第一有源层的除了与所述第一电极、所述第二电极和所述第三电极交叠的区域之外的区域是导电使能区。
7.根据权利要求1所述的显示面板，其中：
彼此分隔的所述第一电极、所述第二电极和所述第三电极设置在所述基板上；
所述第二有源层设置在位于所述第一电极的下方的第一有源层的下方；
所述第一有源层以及设置在所述第一有源层的下方的第二有源层设置在位于所述第一电极和所述第三电极之间的区域的一部分中；
所述第一有源层以及设置在所述第一有源层的下方的第二有源层设置在位于所述第三电极和所述第二电极之间的区域的一部分中；
所述第一有源层以及设置在所述第一有源层的下方的第二有源层设置在所述第二电极的下方；
所述第二有源层的整个第二沟道区与所述第三电极的一部分交叠；
在所述第二有源层上设置在所述第二沟道区周围并且与所述第三电极交叠的所述第一有源层的区域是所述第一有源层的除了所述第一沟道区之外的其余区域的至少一部分。
8.根据权利要求1所述的显示面板，其中所述第一有源层包括：
第一部分，所述第一部分在第一方向上延伸并且与所述第二有源层部分地交叠；
第二部分，所述第二部分与所述第一部分分隔、在所述第一方向上延伸并且与所述第二有源层部分地交叠；以及
第三部分，所述第三部分设置在所述第一部分和所述第二部分之间、不与所述第二有源层交叠并且包括所述第一沟道区。
9.根据权利要求8所述的显示面板，其中：
所述第一电极设置在所述第一部分的一部分上；
所述第二电极设置在所述第二部分的一部分上；
所述第一电极和所述第二电极的每一个与设置在所述第二有源层上的所述第一有源层的区域以及所述第一有源层的不与所述第二有源层交叠的区域的一部分交叠；
所述第三电极与所述第一有源层的第三部分交叠。
10.根据权利要求1所述的显示面板，其中所述第一有源层包括：
第一部分，所述第一部分在第一方向上延伸并且与所述第二有源层交叠；
第二部分，所述第二部分与所述第一部分分隔、在所述第一方向上延伸并且与所述第二有源层交叠；以及
第三部分，所述第三部分设置在所述第一部分和所述第二部分之间、与所述第二有源层交叠并且包括所述第一沟道区。
11.根据权利要求10所述的显示面板，其中：
所述第一电极设置在所述第一部分的一部分上；
所述第二电极设置在所述第二部分的一部分上；
所述第一电极和所述第二电极的每一个的全部与所述第一有源层和所述第二有源层交叠。
12.根据权利要求10所述的显示面板，其中所述第一有源层的第一沟道区与所述第二有源层交叠，并且所述第二有源层的第二沟道区不与所述第一有源层交叠。
13.根据权利要求1所述的显示面板，其中所述第一沟道区和所述第二沟道区彼此分隔。
14.根据权利要求1所述的显示面板，其中所述第一沟道区的面积是所述第二沟道区的面积的1/3至3倍。
15.根据权利要求1所述的显示面板，其中一个第一有源层与多个第二有源层交叠。
16.根据权利要求15所述的显示面板，其中所述多个第二有源层在所述一个第一有源层的下方彼此分隔地设置，并且所述多个第二有源层的每一个包括第二沟道区。
17.根据权利要求16所述的显示面板，其中所述第一有源层的第一沟道区设置在所述多个第二沟道区之间。
18.根据权利要求16所述的显示面板，其中所述一个第一有源层和所述多个第二有源层设置在栅极驱动电路中。
19.根据权利要求1所述的显示面板，还包括：
设置在所述第一电极、所述第二电极和所述第三电极上的至少一个绝缘层；以及
设置在所述至少一个绝缘层上的阳极，
其中所述阳极经由形成在所述至少一个绝缘层中的接触孔电连接至所述第一电极或所述第二电极。
20.根据权利要求19所述的显示面板，其中所述阳极延伸到发光区，并且在所述发光区中，发光层和设置在所述发光层上的阴极设置在所述阳极上。
21.根据权利要求1所述的显示面板，还包括设置在所述第二有源层的下方的光屏蔽部，
其中所述光屏蔽部通过与第一存储电容器电极和第二存储电容器电极交叠而形成存储电容器，其中所述第一存储电容器电极与所述第一有源层设置在相同层上，所述第二存储电容器电极与所述第一电极、所述第二电极和所述第三电极设置在相同层上。
22.根据权利要求21所述的显示面板，其中所述第一沟道区和所述第二沟道区的整个区域与光屏蔽部交叠。
23.根据权利要求3所述的显示面板，其中所述第一有源层包括氧化铟锌，且铟含量是50％至70％，
其中所述第二有源层包括氧化铟镓锌，且铟含量是75％或更高并且低于100％。
24.根据权利要求1所述的显示面板，其中所述栅极绝缘层设置在所述第一有源层的与所述第二有源层交叠的部分上、所述第二有源层的不与所述第一有源层交叠的部分上、以及在位于所述第一有源层下方的区域中的不与所述第一有源层交叠的区域的一部分中。
25.根据权利要求1所述的显示面板，其中具有位于不同区域中的相应沟道区的所述第一有源层和所述第二有源层共享一个第一电极、一个第二电极和一个第三电极。
26.根据权利要求1所述的显示面板，其中所述第一沟道区和所述第二沟道区包括不同的氧化物半导体材料。
27.一种显示装置，包括：
显示面板；以及
用于驱动所述显示面板的驱动电路，
其中所述显示面板包括：
基板；
第一有源层，所述第一有源层设置在所述基板上并且包括第一沟道区；
第二有源层，所述第二有源层与所述第一有源层的一部分交叠并且包括第二沟道区，所述第二沟道区不与所述第一有源层的第一沟道区交叠；
第一电极和第二电极，所述第一电极和所述第二电极分别设置在所述第一有源层和所述第二有源层的相应部分中并且彼此分隔；
栅极绝缘层，所述栅极绝缘层设置在所述第一有源层和所述第二有源层的上表面的相应部分中；以及
设置在所述栅极绝缘层上的第三电极。
28.根据权利要求27所述的显示装置，其中所述第一有源层的第一沟道区和所述第二有源层的第二沟道区彼此并行连接。
29.根据权利要求27所述的显示装置，其中所述第一沟道区和所述第二沟道区包括不同的氧化物半导体材料。
30.根据权利要求27所述的显示装置，其中所述第一沟道区的面积是所述第二沟道区的面积的1/3至3倍。
CN202311177656.6A 2022-11-14 2023-09-13 显示面板和显示装置 Pending CN118042870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0151748 2022-11-14
KR1020220151748A KR20240070203A (ko) 2022-11-14 2022-11-14 표시 패널 및 표시장치

Publications (1)

Publication Number Publication Date
CN118042870A true CN118042870A (zh) 2024-05-14

Family

ID=88296752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311177656.6A Pending CN118042870A (zh) 2022-11-14 2023-09-13 显示面板和显示装置

Country Status (6)

Country Link
US (1) US20240162239A1 (zh)
JP (1) JP2024071349A (zh)
KR (1) KR20240070203A (zh)
CN (1) CN118042870A (zh)
DE (1) DE102023129543A1 (zh)
GB (1) GB2624278A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN107068694B (zh) * 2017-04-26 2019-10-01 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
CN110211974B (zh) * 2019-06-12 2022-05-24 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
KR20220151748A (ko) 2021-05-07 2022-11-15 삼성전자주식회사 비휘발성 메모리 장치
KR20230067042A (ko) * 2021-11-09 2023-05-16 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230103659A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치

Also Published As

Publication number Publication date
GB202313446D0 (en) 2023-10-18
DE102023129543A1 (de) 2024-05-16
GB2624278A (en) 2024-05-15
US20240162239A1 (en) 2024-05-16
JP2024071349A (ja) 2024-05-24
KR20240070203A (ko) 2024-05-21

Similar Documents

Publication Publication Date Title
US10038046B2 (en) Organic light emitting diode display
US10998346B2 (en) Display device
US11482170B2 (en) Display panel and display device
US11227875B2 (en) Display device
CN111354787A (zh) 薄膜晶体管及使用该薄膜晶体管的显示面板
US20240046862A1 (en) Display panel
US11515425B2 (en) Thin film transistor array substrate and electronic device including the same
US20210399142A1 (en) Thin Film Transistor Array Substrate and Display Device
CN115394201A (zh) 显示面板和显示装置
CN116435308A (zh) 薄膜晶体管阵列基板及包括该薄膜晶体管阵列基板的电子装置
US20240162239A1 (en) Display panel and display device
TW202420569A (zh) 顯示面板和顯示裝置
US20230413616A1 (en) Display device and manufacturing method thereof
US20240222512A1 (en) Thin Film Transistor and Display Device
TWI836608B (zh) 顯示裝置
US20240090276A1 (en) Display panel and display device
US20240215341A1 (en) Display panel, display device, and method for manufacturing display device
US11864429B2 (en) Organic light emitting panel and organic light emitting display device including the same
KR102649412B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
CN116437727B (zh) 显示面板和显示装置
US20240188331A1 (en) Display panel and display device
US20240107827A1 (en) Display panel, display device, and method of manufacturing display panel
US20230145843A1 (en) Display device
KR20240003263A (ko) 트랜지스터 및 표시 장치
KR20240039742A (ko) 표시 패널 및 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination