CN118041724A - 信号处理设备和信号处理方法 - Google Patents

Abstract

本申请涉及一种信号处理设备和信号接收方法，该信号处理设备包括：时钟恢复电路和均衡电路；均衡电路包括电平反馈电路。其中，时钟恢复电路，用于生成接收信号的时钟信号；均衡电路，用于根据时钟信号和电平反馈电路输出的反馈信号，对接收信号进行时钟数据恢复，得到接收信号对应的时钟数据恢复信号。采用该信号处理设备处理得到的信号质量较高。

Description

信号处理设备和信号处理方法

技术领域

本申请涉及芯片设计技术领域，特别是涉及一种信号处理设备和信号处理方法。

背景技术

随着通信技术的发展，对信号传输的要求越来越高。基于此，在信号从发送器传输至接收器的过程中，通常需要信号处理设备对接收到的信号进行处理，以满足传输要求。

以信号为四电平脉冲幅度调制（4 Pulse Amplitude Modulation，PAM4）信号为例，相关技术中，在信号处理设备接收到PAM4信号的情况下，需要进一步对PAM4信号进行时钟恢复和数据恢复，得到处理后的PAM4信号。

然而，相关技术中信号处理设备处理得到的信号质量较差。

发明内容

基于此，有必要针对上述技术问题，提供一种信号处理设备和信号处理方法，提升信号处理设备处理得到信号的质量。

第一方面，本申请提供了一种信号处理设备，信号处理设备包括：时钟恢复电路和均衡电路；均衡电路包括电平反馈电路；

时钟恢复电路，用于生成接收信号的时钟信号；

均衡电路，用于根据时钟信号和电平反馈电路输出的数据信号，对接收信号进行时钟数据恢复，得到时钟数据恢复信号。

本申请实施例的信号处理设备包括：时钟恢复电路和均衡电路，均衡电路包括电平反馈电路。其中，时钟恢复电路用于生成接收信号的时钟信号；均衡电路用于根据时钟信号和电平反馈电路输出的数据信号，对接收信号进行时钟数据恢复，得到时钟数据恢复信号。该信号处理设备中，通过时钟恢复电路获取接收信号对应的时钟信号，通过电平反馈电路对接收信号进行电平反馈，以补偿接收信号在传输路径上的损耗，最大程度恢复接收信号的数据信号。在此基础上，均衡电路根据时钟信号和数据信号生成的时钟数据恢复信号也就更全面、准确，时钟数据恢复信号的质量也就更高。

在其中一个实施例中，均衡电路还包括修正单元和多个移位单元；

修正单元，用于根据数据信号，对接收信号进行修正；

各移位单元，用于对修正后的接收信号进行移位采样，生成多个数据信号。

本申请实施例的信号处理设备中，通过多个移位单元对接收信号进行多电平反馈，从多个维度消除接收信号中存在的抖动，提升接收信号的时钟恢复信号和数据恢复信号，较大程度还原接收信号的内容。

在其中一个实施例中，每个移位单元均包括电平移位子单元、信号判决子单元和信号采样子单元；

电平移位子单元，用于对修正后的接收信号进行电平移位得到参考电平；

信号判决子单元，用于根据参考电平对修正后的接收信号进行过零点检测，生成温度计码；

信号采样子单元，用于对温度计码进行中心采样和边缘采样，得到数据信号。

本申请实施例的信号处理设备中，移位单元中依次由电平移位子单元、信号判决子单元和信号采样子单元分别执行电平移位功能、电平判决功能和采样功能，各器件分工明确且拓扑结构简洁，在减小硬件开销的同时，实现多电平反馈，根据这样的移位单元构建的均衡电路具备更较强的频率锁定能力和抖动容限。

在其中一个实施例中，时钟恢复电路包括振荡单元和缓冲单元；

振荡单元，用于通过缓冲单元向均衡电路提供时钟信号。

本申请实施例的信号处理设备中，时钟恢复电路包括振荡单元和缓冲单元，基于振荡单元生成的时钟信号以及缓冲单元对时钟信号的分配处理能力，构建了时钟信号的产生以及传输通路，结构简单且硬件开销较小，在增强信号处理设备抖动容忍限度的同时，加快了时钟信号的频率锁定速度。

在其中一个实施例中，振荡单元包括相位插值子单元和相位选择子单元；

相位选择子单元，用于向相位插值子单元发送正交时钟信号对；

相位插值子单元，用于对正交时钟信号对进行插值处理，生成时钟信号，并向缓冲单元发送时钟信号。

本申请实施例的信号处理设备中，考虑到相位选择子单元和相位插值子单元的局限性，将相位选择子单元和相位插值子单元进行组合，生成的时钟恢复电路，既支持对离散信号的处理，也支持对连续信号的处理，提升了时钟恢复电路的场景适用性的同时，具备相位跟踪精度、良好的抖动性能和快速锁定等优势。

在其中一个实施例中，振荡单元还包括时钟产生子单元；

时钟产生子单元，用于根据参考时钟信号生成多相位时钟信号，并向相位选择子单元发送多相位时钟信号。

本申请实施例的信号处理设备中，将多相位时钟引入时钟恢复电路中，为相位选择子单元提供具有不同相位差的多相位时钟，以支持相位选择子单元快速获取符合控制需求的相位时钟，提升时钟恢复电路生成时钟信号的速度。并且，本申请实施例中的时钟产生子单元也不需要参考外部时钟，成本较低。

在其中一个实施例中，信号处理设备还包括模拟滤波电路；

模拟滤波电路，用于对接收信号进行信号滤波，并将滤波后的接收信号分别发送至均衡电路和时钟恢复电路。

本申请实施例的信号处理设备中，考虑到高速数字信号在通过有损通道进行传输的过程中存在信号衰减，通过模拟滤波电路对接收信号进行补偿，以增强接收信号的高频分量，进而补偿接收信号在高频通道的损耗信号，改善信号处理设备处理得到的信号的质量。

在其中一个实施例中，信号处理设备还包括解码电路；

解码电路，用于对均衡电路的输出信号进行解码，生成时钟数据恢复信号。

本申请实施例的信号处理设备中，通过解码电路将均衡电路输出的多路反馈信号进行解码，得到两路非归零码信号，以清晰明确地表征接收信号的时钟数据恢复信号。

第二方面，提供了一种信号处理方法，该方法包括：

获取接收信号的时钟信号和反馈信号；反馈信号是基于对接收信号修正并移位采样得到的；

根据时钟信号和反馈信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

本申请实施例的技术方案中，首先获取接收信号的时钟信号和数据信号，接着根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。其中，数据信号是基于对接收信号修正并移位采样得到的。该方法中，相当于在接收信号的处理过程中，综合考虑到接收信号的时钟信号丢失，以及数据信号不准确等问题，根据时钟信号，对接收信号进行时钟维度的恢复，根据数据信号，对接收信号进行数据维度的恢复，充分还原出接收信号的时钟信号和数据信号，时钟数据恢复信号的质量也就更高。

在其中一个实施例中，获取接收信号的时钟信号，包括：

对接收信号进行滤波，得到接收信号对应的控制信号；

根据控制信号，从预设的多相时钟信号中确定正交时钟信号对；

对正交时钟信号对进行插值处理，得到时钟信号。

本申请实施例的技术方案中，对接收信号进行滤波，得到接收信号对应的控制信号，接着根据控制信号，从预设的多相时钟信号中确定正交时钟信号对，并对正交时钟信号对进行插值处理，进行时钟相位跟踪和数据相位校准，生成与接收信号相适配的时钟信号。

第三方面，本申请还提供了一种信号处理装置，包括：

获取模块，用于获取接收信号的时钟信号和数据信号；数据信号是基于对接收信号修正并移位采样得到的；

恢复模块，用于根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

第四方面，本申请还提供了一种计算机设备。该计算机设备包括存储器和处理器，该存储器存储有计算机程序，该处理器执行计算机程序时实现上述第二方面中任一项实施例中的方法的步骤。

第五方面，本申请还提供了一种计算机可读存储介质。该计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述第二方面中任一项实施例中的方法的步骤。

第六方面，本申请还提供了一种计算机程序产品。该计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述第二方面中任一项实施例中的方法的步骤。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中信号处理设备的结构示意图；

图2为另一个实施例中信号处理设备的结构示意图；

图3为另一个实施例中信号处理设备的结构示意图；

图4为另一个实施例中信号处理设备的结构示意图；

图5为另一个实施例中信号处理设备的结构示意图；

图6为另一个实施例中信号处理设备的结构示意图；

图7为另一个实施例中信号处理设备的结构示意图；

图8为另一个实施例中信号处理设备的结构示意图；

图9为一个实施例中信号处理方法的流程示意图；

图10为一个实施例中时钟信号获取步骤的流程示意图；

图11为一个实施例中信号处理装置的结构框图；

图12为一个实施例中计算机设备的内部结构图。

附图标记说明：

01： 信号处理设备； 10： 均衡电路；

101： 电平反馈电路； 102： 修正单元；

103： 移位单元； 103a： 电平移位子单元；

103b： 信号判决子单元； 103c： 信号采样子单元；

20： 时钟恢复电路； 201： 鉴相单元；

202： 转换单元； 203： 滤波单元；

204： 振荡单元； 204a： 相位插值子单元；

204b： 相位选择子单元； 204c： 时钟产生子单元；

205： 缓冲单元； 30： 模拟滤波电路；

40： 解码电路。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。在本申请实施例的描述中，“多个”，“多层”的含义是两个以上，除非另有明确具体的限定。在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

在本申请实施例的描述中，技术术语“长度”“宽度”“厚度”“上”“下”“前”“后”“左”“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。在本申请实施例的描述中，除非另有明确的规定和限定，技术术语“安装”“相连”“连接”“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；也可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。

随着通信技术的发展，对信号传输的要求越来越高。基于此，在信号从发送器传输至接收器的过程中，通常需要接收器端的信号处理设备对接收到的信号进行处理，以满足传输要求。

在串行高速通信系统中，高速信号以差分形式进行传输，只传输数据而不传输时钟，因此有必要设计一种用于接收时钟数据的时钟恢复电路。

另外，由于高速数据在传输过程中受到非理想因素的干扰，例如受PVT（ProviderVLAN Transport，提供商VLAN传输技术）不匹配的影响，容易导致路径延时不同，冗长的边沿选择逻辑容易产生毛刺，而这些毛刺直接作用于后续电路，造成信号抖动，如何从抖动数据中恢复低抖动的同步时钟信号是时钟恢复技术亟待解决的难题。

因此，如何设计一种可以接收时钟数据，且能够保证信号处理质量的电路拓扑结构为亟待解决的技术问题。基于此，本申请实施例提供了一种信号处理设备的拓扑结构，通过提升信号处理设备对接收信号的处理能力，进而提升处理得到的信号质量。下面，通过一个实施例，对本申请实施例提供的信号处理设备进行说明。

在一个示例性的实施例中，如图1所示，信号处理设备01包括：时钟恢复电路20和均衡电路10；均衡电路10包括电平反馈电路101。

其中，时钟恢复电路20，用于生成接收信号的时钟信号；均衡电路10，用于根据时钟信号和电平反馈电路101输出的数据信号，对接收信号进行时钟数据恢复，得到时钟数据恢复信号。

在图1所示的信号处理设备01中，均衡电路1可以是判决反馈均衡器（DecisionFeedback Equalization，DFE），时钟恢复电路20可以是数据恢复（Clock Data Recovery，CDR）电路。

其中，时钟恢复电路20根据接入的接收信号，对接收信号的相位和频率进行锁定，实现接收信号的时钟恢复。本申请实施例中，时钟恢复电路20输出的时钟信号接入均衡电路10中，也就是由时钟恢复电路20向均衡电路10提供接收信号对应的时钟信号。

均衡电路10将时钟恢复电路20提供的时钟信号作为接收信号的时钟恢复信号。同时，根据电平反馈电路101对接收信号中待传输的数据进行非线性均衡处理得到的数据信号，过滤接收信号中干扰信号，以减少接收信号的码间干扰，进而得到接收信号对应的数据恢复信号。在获取时钟恢复信号和数据恢复信号的情况下，均衡电路10将二者进行叠加，得到接收信号对应的时钟数据恢复电路。

本申请实施例中，信号处理设备包括：时钟恢复电路和均衡电路，均衡电路包括电平反馈电路。其中，时钟恢复电路用于生成接收信号的时钟信号；均衡电路用于根据时钟信号和电平反馈电路输出的数据信号，对接收信号进行时钟数据恢复，得到时钟数据恢复信号。该信号处理设备中，通过时钟恢复电路获取接收信号对应的时钟信号，通过电平反馈电路对接收信号进行电平反馈，以补偿接收信号在传输路径上的损耗，最大程度恢复接收信号的数据信号。在此基础上，均衡电路根据时钟信号和数据信号生成的时钟数据恢复信号也就更全面、准确，时钟数据恢复信号的质量也就更高。

前述实施例中对均衡电路的功能进行了说明，下面通过一个实施例，结合均衡电路10的拓扑结构，对电平反馈电路101输出的数据信号的原理进行说明。

在一个示例性的实施例中，如图2所示，均衡电路10还包括修正单元102和多个移位单元103。

其中，修正单元102，用于根据电平反馈电路101输出的数据信号，对接收信号进行修正；各移位单元103，用于对修正后的接收信号进行移位采样，生成多个数据信号。

进一步地，各数据信号进入电平反馈电路101，电平反馈电路101基于数据信号，反馈输出新的数据信号。

基于上述内容，可得到均衡电路10中，电平反馈电路101、修正单元102和移位单元103的连接关系为：修正单元102的输入端与电平反馈电路101的输出端连接，修正单元102的输出端与各移位单元103的输入端连接；各移位单元103的输出端接入电平反馈电路101。

以均衡电路10包括三个移位单元103为例，请参见图2，均衡电路10包括一个电平反馈电路101、一个修正单元102和三个并联的移位单元103。其中，三个并联的移位单元103处于修正单元102和电平反馈电路之间，且各移位单元103均与时钟恢复电路20连接，以接收时钟恢复电路20输出的时钟信号。需要说明的是，图2所示的均衡电路10包括三电平反馈回路，其目的在于增强均衡电路10输出信号的抖动容限。

图2中，电平反馈电路101、修正单元102和三个移位单元103分别构成三个电平反馈回路，每一电平反馈回路中，修正单元102对接入的接收信号和电平反馈电路输出的数据信号进行求和，以滤除接收信号中的干扰信号，得到修正后的接收信号。接着，移位单元103根据修正单元102输出的修正后的接收信号、以及时钟恢复电路20提供的时钟信号，进行信号电平移位、信号电平判决以及信号电平采样等处理，获取多个数据信号。然后，均衡电路根据各数据信号的补偿系数，计算各电平反馈回路输出的各数据信号与对应补偿系数的加权均值，得到新的数据信号，将新的数据信号输入至修正单元。

需要说明的是，图2所示的三个移位单元103中的涉及到的器件虽然是相同的，但是各器件进行电平移位处理的具体数值是不同的，基于此，各移位单元103进行判决处理和采样处理也不相同。例如，移位单元A将修正单元102输出的电平信号向上进行移位、移位单元B对修正单元102输出的电平信号不进行移位、移位单元C将修正单元102输出的电平信号向下进行移位。

本申请实施例中，通过多个移位单元对接收信号进行多电平反馈，从多个维度消除接收信号中存在的抖动，提升接收信号的时钟恢复信号和数据恢复信号，较大程度还原接收信号的内容。

由前述实施例可知，移位单元103需要实现移位、判决、采样等多种处理功能。基于此，下面通过一个实施例，对移位单元103中如何实现移位、判决以及采样的原理以及拓扑结构进行说明。

在一个示例性的实施例中，如图3所示，每个移位单元103均包括电平移位子单元103a、信号判决子单元103b和信号采样子单元103c。

其中，电平移位子单元103a，用于对修正后的接收信号进行电平移位得到参考电平；信号判决子单元103b，用于根据参考电平对修正后的接收信号进行过零点检测，生成温度计码；信号采样子单元103c，用于对温度计码进行中心采样和边缘采样，得到数据信号。

请参见图3，在图3所示的信号处理设备01的结构示意图中，电平移位子单元103a、信号判决子单元103b和信号采样子单元103c依次串联连接，每个移位单元103中电平移位子单元103a的输入端与修正单元102连接以及信号采样子单元103c的输出端与电平反馈电路101连接。

仍以输入信号为四电平调制信号（PAM4），信号处理设备01中包括三个移位单元103为例，对三个移位单元103的实现原理进行说明：各电平移位子单元103a，对修正单元102输出的接收信号的电平移位分成上，中，下三路，输出对应的三个参考电平；各信号判决子单元103b，根据各电平移位子单元103a输出的参考电平，生成对应的三路计码；各信号采样子单元103c，根据各信号判决子单元103b输出的三路计码以及时钟恢复电路20提供的时钟信号，进行中心采样和边缘采样，得到对应的三路信号，即数据信号。

本申请实施例中，移位单元中依次由电平移位子单元、信号判决子单元和信号采样子单元分别执行电平移位功能、电平判决功能和采样功能，各器件分工明确且拓扑结构简洁，在减小硬件开销的同时，实现多电平反馈，根据这样的移位单元构建的均衡电路具备更较强的频率锁定能力和抖动容限。

由前述实施例可知，信号处理设备01中包括均衡电路10和时钟恢复电路20。上述图1~图3对应的实施例对信号处理设备01中均衡电路10的拓扑结果和实现原理进行了说明，下面对时钟恢复电路20的拓扑结构和工作原理进行说明。

在一个示例性的实施例中，如图4所示，时钟恢复电路20包括振荡单元204和缓冲单元205，振荡单元204，用于通过缓冲单元205向均衡电路提供时钟信号。

需要说明的是，为实现对接收信号的滤波、数据转换等基础处理，时钟恢复电路20还可以包括：鉴相器鉴相单元201、转换单元202、滤波单元203。

如图4所示，信号处理设备01的时钟恢复电路20包括：依次串联的鉴相单元201、转换单元202、滤波单元203、振荡单元204和缓冲单元205。

其中，鉴相单元201为能够鉴别出输入信号的相位差的器件，具体是指使输出电压与两个输入信号之间的相位差有确定关系的电路，例如Bang-Bang鉴相器；转换单元202为电压电流转换器，用于将鉴相单元201输出的电压转换为电流；滤波单元203为低通滤波器，用于对转换单元202输出的电流进行滤波；振荡单元204根据滤波单元203输出的滤波信号，通过调节电路中的电容、电感或电阻，产生一个基准频率的信号；缓冲单元（CLK Buffer）205基于振荡单元204输出的滤波信号，将一路时钟源信号通过频率复制生成多路时钟信号的器件。另外，缓冲单元205还兼具时钟分配功能，用于将生成的多路时钟信号发送至均衡电路103中不同的移位单元103。

本申请实施例中，时钟恢复电路包括振荡单元和缓冲单元，基于振荡单元生成的时钟信号以及缓冲单元对时钟信号的分配处理能力，构建了时钟信号的产生以及传输通路，结构简单且硬件开销较小，在增强信号处理设备抖动容忍限度的同时，加快了时钟信号的频率锁定速度。

在时钟恢复电路中，振荡单元是指可以产生可调节频率信号的电子器件，下面通过一个实施例，对振荡单元的拓扑结构进行说明。

在一个示例性的实施例中，振荡单元204包括相位插值子单元204a和相位选择子单元204b。

其中，相位选择子单元204b，用于向相位插值子单元204a发送正交时钟信号对；相位插值子单元204a，用于对正交时钟信号对进行插值处理，生成时钟信号，并向缓冲单元205发送时钟信号。

在实际应用场景中，相位插值子单元（Phase Interpolator，PI）204a，适用于连续的相位时钟信号进行处理，具体是通过数模转换器将连续的多相位时钟进行离散化处理，得到多相时钟信号，然后执行加权插值，从而生成恢复的时钟信号。

相位选择子单元（Phase Selector，PS）204b，适用于对离散的相位时钟信号进行处理，具体是基于多个离散的相位时钟，使用适当的时钟相位跟踪和校准数据相位，从而生成恢复的时钟信号。

如图5所示，图5所示的信号处理设备01中，振荡单元204包括数模转换器、相位插值子单元204a和相位选择子单元204b。数模转换器的输入端、相位选择子单元204b的第一输入端均与滤波单元203连接，数模转换器的输出端、相位选择子单元204b的输出端均与相位插值子单元204a连接，相位插值子单元204a与缓冲单元205连接。

图5中，相位选择子单元204b基于滤波单元203中输出的滤波信号，从多路时钟信号中选择一对正交时钟信号，输入至相位插值子单元204a。

在面对连续的输入信号时，相位插值子单元204a可以根据数模转换器输出的多个时钟信号，进行加权插值，生成时钟信号，并发送至缓冲单元205。在面对离散的输入信号时，相位插值子单元204a基于相位选择子单元204b发送的正交时钟信号对，对该信号对中的两个时钟信号进行加权插值，生成时钟信号，并发送至缓冲单元205。

本申请实施例中，考虑到相位选择子单元和相位插值子单元的局限性，将相位选择子单元和相位插值子单元进行组合，生成的时钟恢复电路，既支持对离散信号的处理，也支持对连续信号的处理，提升了时钟恢复电路的场景适用性的同时，具备相位跟踪精度、良好的抖动性能和快速锁定等优势。

由前述实施例可知，相位选择子单元204b适用于对离散输入的相位时钟信号进行处理，相位插值子单元204a适用于对连续输入的相位时钟信号进行处理，那么在相位选择子单元204b和相位插值子单元204a进行组合时，自然也就需要相位选择子单元204b为相位插值子单元204a提供多相位时钟信号，以支持相位插值子单元204a生成时钟信号。基于此，下面通过一个实施例，结合振荡单元204的拓扑结构，对相位选择子单元204b为相位插值子单元204a提供正交时钟信号对的来源进行说明。

在一个示例性的实施例中，如图6所示，振荡单元204还包括时钟产生子单元204c。其中，时钟产生子单元204c，用于根据参考时钟信号生成多相位时钟信号，并向相位选择子单元204c发送多相位时钟信号。

请参见图6，图6所示的信号处理设备01中，时钟产生子单元204c与相位选择子单元204b连接，以供相位选择子单元204b从时钟产生子单元204c生成的多相时钟信号中选择正交时钟信号对。

时钟产生子单元204c根据接收输入的参考时钟，生成多相时钟信号，该时钟产生子单元204c可以是锁相环系统。基于锁相环的时钟恢复电路结构简单，借鉴锁相环的成熟理论，适用于高速传输系统，另外，基于简单的锁相环型时钟恢复电路结构，具有较强的频率锁定能力和抖动容限，适用于高速串行传输。

本申请实施例中，将多相位时钟引入时钟恢复电路中，为相位选择子单元提供具有不同相位差的多相位时钟，以支持相位选择子单元快速获取符合控制需求的相位时钟，提升时钟恢复电路生成时钟信号的速度。并且，本申请实施例中的时钟产生子单元也不需要参考外部时钟，成本较低。

在信号处理设备中，接收信号在输入至均衡电路10、时钟恢复电路20之前，还可以对接收信号进行平衡和补偿，以改善信号处理设备处理得到信号的质量。则在一个示例性的实施例中，如图7所示，信号处理设备01还包括模拟滤波电路30，其中，模拟滤波电路30，用于对接收信号进行信号滤波，并将滤波后的接收信号分别发送至均衡电路10和时钟恢复电路20。

图7所示的信号处理设备中，模拟滤波电路30对接收信号进行滤波，并将滤波后的接收信号发送至时钟恢复电路20，以供时钟恢复电路20基于滤波后的接收信号，生成时钟信号。

同时，模拟滤波电路30还将滤波后的接收信号发送至均衡电路10，以供均衡电路10对滤波后的接收信号进行非线性均衡处理，结合时钟恢复电流20输出的时钟信号，生成接收信号对应的时钟数据恢复信号。

本申请实施例中，考虑到高速数字信号在通过有损通道进行传输的过程中存在信号衰减，通过模拟滤波电路对接收信号进行补偿，以增强接收信号的高频分量，进而补偿接收信号在高频通道的损耗信号，改善信号处理设备处理得到的信号的质量。

本申请实施例中，基于电平反馈电路对接收信号的多个采样数据信号进行反馈，生成数据信号，相当于是对接收信号的编码过程，那么在信号处理设备生成最终的时钟数据恢复信号时，也就需要对数据信号进行解码，以得到与接收信号对应的时钟数据恢复信号，最大程度还原接收信号。

在一个示例性的实施例中，如图8所示，信号处理设备01还包括解码电路40，解码电路40，用于对均衡电路10的输出信号进行解码，生成时钟数据恢复信号。

图8所示的信号处理设备01中，解码电路40对均衡电路10的输出的多路反馈信号进行解码，生成两路非归零码信号：MSB 和LSB，得到接收信号的时钟数据恢复信号。

本申请实施例提供的信号处理设备，通过解码电路将均衡电路输出的多路反馈信号进行解码，得到两路非归零码信号，以清晰明确地表征接收信号的时钟数据恢复信号。

请继续参见图8，以输入信号为PAM4、模拟滤波电路30为连续时间线性均衡器（Continuous Time Linear Equalizer，CTLE）为例，对图8所示的信号处理设备的处理步骤进行说明：

衰减的PAM4信号首先通过CTLE进行平衡和补偿，接着将均衡得到的信号经过电平移位分成上，中，下三路送入判决器生成三路温度计码。由信号采样子单元根据三路温度计码和时钟信号生成三个电平信号，并由补偿系数三组对应的补偿系数与电平信号进行加权，然后反馈到电平偏移前，然后再添加到CTLE的输出中，从而在第一个抽头执行补偿均衡电路，解码器PAM4将三通道温度测量码DA，DB，DC解码为原始的两路NRZ信号MSB 和LSB。

在 CDR 结构中，以鉴相器采用 Bang-Bang 鉴相器为例，采用 Bang-Bang 鉴相器和锁相环路结构，取消了边沿选择模块，直接把中间判决的信号送入到 Bang-Bang 鉴相器中，并在Bang-Bang 鉴相器中对其进行相继的边沿采样和两次数据采样产生DB，EB，DBZ-1信号，V/I 转换器，振荡单元和缓冲单元则沿用NRZ 模式下CDR的设计。直接把中间判决路的信号送入 CDR 中，相当于利用了最中间跳变沿的信息进行边沿采样，以损失 PAM4 转换密度为代价，避免设计边沿选择模块中复杂的数字组合逻辑链。

相比传统的基于锁相环路结构的时钟恢复电路，本申请实施例基于相位选择子单元/相位插值子单元的时钟恢复电路，利用锁相环路产生多相位的高速参考时钟信号，再将多相位时钟输入时钟恢复电路中，提升PAM4信号的数据和时钟恢复能力。并且，本申请实施例设计组合了相位选择子单元和相位插值子单元 时钟恢复电路的优点，具有相位追踪的精度高，抖动性能好，锁定快等优点。

另外，在一个示例性的实施例中，如图9所示，本申请提供了一种信号处理方法，包括以下步骤：

S901，获取接收信号的时钟信号和数据信号；数据信号是基于对接收信号修正并移位采样得到的。

根据接收信号的频率和相位，获取接收信号的时钟信号，并通过对接收信号进行不同电平移位以及反馈，得到接收信号对应的数据信号。

可选的，将接收信号输入至时钟恢复模块中，输出接收信号的时钟信号。时钟恢复模块的拓扑结构可参见上述实施例中对信号处理设备中时钟恢复电路的说明，在此不再赘述。

可选的，将接收信号输入至电平反馈模块中，提供电平反馈模块对接收信号进行不同电平移位，以及基于多个电平移位信号进行加权反馈，得到接收信号对应的多个电平移位信号，进而得到数据信号。电平反馈模块的拓扑结构可参见上述实施例中对信号处理设备中电平反馈电路的说明，在此不再赘述。

S902，根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

将时钟信号和数据信号进行叠加，得到具有时钟信息和数据信息两个维度的时钟数据恢复信号。

在另一种场景中，数据信号还可能会包括初始时钟信号，在这种情况下，可以根据时钟信号，对数据信号的初始时钟信号进行补偿，得到时钟数据信号。接着，对时钟数据信号进行分析解码，生成与接收信号对应的两路非归零码信号，即时钟数据恢复信号。

本申请实施例中，首先获取接收信号的时钟信号和数据信号，接着根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。其中，数据信号是基于对接收信号修正并移位采样得到的。该方法中，相当于在接收信号的处理过程中，综合考虑到接收信号的时钟信号丢失，以及数据信号不准确等问题，根据时钟信号，对接收信号进行时钟维度的恢复，根据数据信号，对接收信号进行数据维度的恢复，充分还原出接收信号的时钟信号和数据信号，时钟数据恢复信号的质量也就更高。

下面通过一个实施例，对前述实施例S901中“获取接收信号的时钟信号”的一种可实现方式进行说明，请参见图10，时钟信号的获取步骤，包括：

S1001，对接收信号进行滤波，得到接收信号对应的控制信号。

对接收信号进行滤波生成接收信号对应的控制信号，该控制信号用于指示时钟恢复电路所需的多相位时钟的相位要求。

在一种场景中，在对接收信号进行滤波之前，可以通过鉴相器提取接收信号并恢复时钟相位差。

S1002，根据控制信号，从预设的多相时钟信号中确定正交时钟信号对。

S1003，通过正交时钟信号对对模拟信号进行插值处理，得到时钟信号。

本申请实施例中，对接收信号进行滤波，得到接收信号对应的控制信号，接着根据控制信号，从预设的多相时钟信号中确定正交时钟信号对，并对正交时钟信号对进行插值处理，进行时钟相位跟踪和数据相位校准，生成与接收信号相适配的时钟信号。

在一个示例性的实施例中，信号处理方法，包括：

（1）对接收信号进行滤波，得到接收信号对应的控制信号。

（2）根据控制信号，从预设的多相时钟信号中确定正交时钟信号对。

（3）通过正交时钟信号对对模拟信号进行插值处理，得到时钟信号。

（4）获取接收信号的数据信号。

其中，数据信号是基于对接收信号修正并移位采样得到的。

（5）根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

本申请实施例中，首先获取接收信号的时钟信号和数据信号，接着根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。其中，数据信号是基于对接收信号修正并移位采样得到的。该方法中，相当于在接收信号的处理过程中，综合考虑到接收信号的时钟信号丢失，以及数据信号不准确等问题，根据时钟信号，对接收信号进行时钟维度的恢复，根据数据信号，对接收信号进行数据维度的恢复，充分还原出接收信号的时钟信号和数据信号，时钟数据恢复信号的质量也就更高。

可以理解的是，以上过程通过计算机程序指令实现，这些计算机程序指令提供到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器中，使得通过该计算机或其他可编程数据处理设备的处理器执行的指令可实现本实施例根据变压策略输出目标待测器件的测试电压。当然，这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品。或者，这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行该计算机程序指令实现上述功能。

基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的信号接收方法的信号接收装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个信号接收装置实施例中的具体限定可以参见上文中对于信号接收方法的限定，在此不再赘述。

在一个示例性的实施例中，如图11所示，提供了一种信号接收装置，包括：获取模块1101和恢复模块1102，其中：

获取模块1101，用于获取接收信号的时钟信号和数据信号；数据信号是基于对接收信号修正并移位采样得到的；

恢复模块1102，用于根据时钟信号和数据信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

在一个示例性的实施例中，获取模块1101，包括滤波单元、确定单元和插值单元，其中：

滤波单元，用于对接收信号进行滤波，得到接收信号对应的控制信号；

确定单元，用于根据控制信号，从预设的多相时钟信号中确定正交时钟信号对；

插值单元，用于对正交时钟信号对进行插值处理，得到时钟信号。

上述信号传输装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个示例性的实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图12所示。该计算机设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口、显示单元和输入装置通过输入/输出接口连接到系统总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC（近场通信）或其他技术实现。该计算机程序被处理器执行时以实现一种信号传输方法。该计算机设备的显示单元用于形成视觉可见的画面，可以是显示屏、投影装置或虚拟现实成像装置。显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个示例性的实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：

获取接收信号的时钟信号和反馈信号；反馈信号是基于对接收信号修正并移位采样得到的；

根据时钟信号和反馈信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

在一个实施例中，处理器执行计算机程序时还实现以下步骤：

对接收信号进行滤波，得到接收信号对应的控制信号；

根据控制信号，从预设的多相时钟信号中确定正交时钟信号对；

对正交时钟信号对进行插值处理，得到时钟信号。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：

获取接收信号的时钟信号和反馈信号；反馈信号是基于对接收信号修正并移位采样得到的；

根据时钟信号和反馈信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

对接收信号进行滤波，得到接收信号对应的控制信号；

根据控制信号，从预设的多相时钟信号中确定正交时钟信号对；

对正交时钟信号对进行插值处理，得到时钟信号。

在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：

获取接收信号的时钟信号和反馈信号；反馈信号是基于对接收信号修正并移位采样得到的；

根据时钟信号和反馈信号，对接收信号进行时钟数据恢复，生成时钟数据恢复信号。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

对接收信号进行滤波，得到接收信号对应的控制信号；

根据控制信号，从预设的多相时钟信号中确定正交时钟信号对；

对正交时钟信号对进行插值处理，得到时钟信号。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-OnlyMemory，ROM）、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器（ReRAM）、磁变存储器（Magnetoresistive Random Access Memory，MRAM）、铁电存储器（Ferroelectric Random Access Memory，FRAM）、相变存储器（Phase Change Memory，PCM）、石墨烯存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种信号处理设备，其特征在于，所述信号处理设备包括：时钟恢复电路和均衡电路；所述均衡电路包括电平反馈电路；

所述时钟恢复电路，用于生成接收信号的时钟信号；

所述均衡电路，用于根据所述时钟信号和所述电平反馈电路输出的数据信号，对所述接收信号进行时钟数据恢复，得到时钟数据恢复信号。

2.根据权利要求1所述的信号处理设备，其特征在于，所述均衡电路还包括修正单元和多个移位单元；

所述修正单元，用于根据所述数据信号，对所述接收信号进行修正；

各所述移位单元，用于对修正后的接收信号进行移位采样，生成所述数据信号。

3.根据权利要求2所述的信号处理设备，其特征在于，每个所述移位单元均包括电平移位子单元、信号判决子单元和信号采样子单元；

所述电平移位子单元，用于对所述修正后的接收信号进行电平移位得到参考电平；

所述信号判决子单元，用于根据所述参考电平对所述修正后的接收信号进行过零点检测，生成温度计码；

所述信号采样子单元，用于对所述温度计码进行中心采样和边缘采样，得到所述数据信号。

4.根据权利要求1-3任一项所述的信号处理设备，其特征在于，所述时钟恢复电路包括振荡单元和缓冲单元；

所述振荡单元，用于通过所述缓冲单元向所述均衡电路提供所述时钟信号。

5.根据权利要求4所述的信号处理设备，其特征在于，所述振荡单元包括相位插值子单元和相位选择子单元；

所述相位选择子单元，用于向所述相位插值子单元发送正交时钟信号对；

所述相位插值子单元，用于对所述正交时钟信号对进行插值处理，生成所述时钟信号，并向所述缓冲单元发送所述时钟信号。

6.根据权利要求5所述的信号处理设备，其特征在于，所述振荡单元还包括时钟产生子单元；

所述时钟产生子单元，用于根据参考时钟信号生成多相位时钟信号，并向所述相位选择子单元发送所述多相位时钟信号。

7.根据权利要求1-3任一项所述的信号处理设备，其特征在于，所述信号处理设备还包括模拟滤波电路；

所述模拟滤波电路，用于对所述接收信号进行信号滤波，并将滤波后的接收信号分别发送至所述均衡电路和所述时钟恢复电路。

8.根据权利要求1-3任一项所述的信号处理设备，其特征在于，所述信号处理设备还包括解码电路；

所述解码电路，用于对所述均衡电路的输出信号进行解码，生成所述时钟数据恢复信号。

9.一种信号处理方法，其特征在于，所述方法包括：

获取接收信号的时钟信号和数据信号；所述数据信号是基于对所述接收信号修正并移位采样得到的；

根据所述时钟信号和所述数据信号，对所述接收信号进行时钟数据恢复，生成时钟数据恢复信号。

10.根据权利要求9所述的方法，其特征在于，所述获取接收信号的时钟信号，包括：

对所述接收信号进行滤波，得到所述接收信号对应的控制信号；

根据所述控制信号，从预设的多相时钟信号中确定正交时钟信号对；

对所述正交时钟信号对进行插值处理，得到所述时钟信号。