CN118041356A - 基于小数分频锁相环的fmcw产生方法、装置、雷达 - Google Patents

基于小数分频锁相环的fmcw产生方法、装置、雷达 Download PDF

Info

Publication number
CN118041356A
CN118041356A CN202410043928.1A CN202410043928A CN118041356A CN 118041356 A CN118041356 A CN 118041356A CN 202410043928 A CN202410043928 A CN 202410043928A CN 118041356 A CN118041356 A CN 118041356A
Authority
CN
China
Prior art keywords
voltage
fmcw
frequency
controlled oscillator
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410043928.1A
Other languages
English (en)
Inventor
李路
李迪
周春元
罗俊
刘文冬
高伟
张慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Weidu Xinchuang Technology Co ltd
Original Assignee
Zhuhai Weidu Xinchuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Weidu Xinchuang Technology Co ltd filed Critical Zhuhai Weidu Xinchuang Technology Co ltd
Priority to CN202410043928.1A priority Critical patent/CN118041356A/zh
Publication of CN118041356A publication Critical patent/CN118041356A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种基于小数分频锁相环的FMCW产生方法、装置、雷达，装置包括：鉴频鉴相器；通过第一开关连接鉴频鉴相器的环路滤波器；连接鉴频鉴相器的多模分频器；通过压控振荡器控制电路连接环路滤波器的压控振荡器，压控振荡器控制电路包括模数转换器、D触发器和数模转换器，模数转换器通过第二开关连接环路滤波器，D触发器分别连接模数转换器和数模转换器，数模转换器通过第三开关连接压控振荡器；连接多模分频器的德尔塔‑西格玛调制器；连接德尔塔‑西格玛调制器的啁啾产生电路。本申请在锁相环路中引入压控振荡器控制电路，在FMCW下降沿时断开环路重置压控振荡器，保证FMCW在较低相位噪声的同时提升线性度。

Description

基于小数分频锁相环的FMCW产生方法、装置、雷达
技术领域
本申请涉及但不限于雷达信号处理技术领域，尤其涉及一种基于小数分频锁相环的FMCW产生方法、装置、雷达。
背景技术
啁啾(chirp)即调频连续波(FMCW，frequency modulated continuous wave)，是毫米波雷达的主要发射波形之一，在FMCW雷达系统中，常见的FMCW的产生方法是利用小数分频锁相环。但是，传统的小数分频锁相环的锁相环路带宽会对FMCW信号的相位噪声和线性度同时产生影响，例如，在FMCW雷达用于探测高速运动目标时，最大测速值Vmax与FMCW信号周期成反比，为了提高FMCW雷达的最大测速范围，就只能进一步减小FMCW信号的周期，即发射快速啁啾，进而需要更大的环路带宽，有限的环路带宽会滤除锯齿状啁啾信号中的高频成分，产生非线性失真，进而无法得到稳定的差频信号来求解目标的距离和速度信息；若为了提升线性度而增加环路带宽，则高频相位噪声会迅速恶化，导致整个FMCW雷达系统的信噪比下降。因此，如何在保证FMCW信号在较低相位噪声的同时提升线性度，是FMCW产生电路亟待解决的问题。
发明内容
本申请实施例提供了一种基于小数分频锁相环的FMCW产生方法、装置、雷达，能够保证调频连续波在较低相位噪声的同时提升线性度。
第一方面，本申请实施例提供了一种FMCW产生装置，包括：
鉴频鉴相器；
环路滤波器，所述环路滤波器通过第一开关与所述鉴频鉴相器电连接；
多模分频器，所述多模分频器与所述鉴频鉴相器电连接；
压控振荡器，所述压控振荡器通过压控振荡器控制电路与所述环路滤波器电连接，其中，所述压控振荡器控制电路包括模数转换器、D触发器和数模转换器，所述模数转换器通过第二开关与所述环路滤波器电连接，所述D触发器分别连接所述模数转换器和所述数模转换器，所述数模转换器通过第三开关与所述压控振荡器电连接；
德尔塔-西格玛调制器，所述德尔塔-西格玛调制器与所述多模分频器电连接；
啁啾产生电路，所述啁啾产生电路与所述德尔塔-西格玛调制器电连接。
在一些实施例中，所述鉴频鉴相器为电荷泵式鉴频鉴相器。
在一些实施例中，所述D触发器的具体数量与所述模数转换器的位数相同。
第二方面，本申请实施例提供了一种FMCW雷达，包括第一方面的FMCW产生装置。
第三方面，本申请实施例提供了一种基于小数分频锁相环的FMCW产生方法，该方法应用于第一方面的FMCW产生装置或第二方面的FMCW雷达，其中，在预设时间段内，所述FMCW产生装置的所述压控振荡器产生多个FMCW，所述FMCW包括上升沿和下降沿，一个所述FMCW对应一个FMCW周期，所述FMCW周期包括上升沿时间段和下降沿时间段，该方法包括：
在FMCW开始扫频之前，闭合所述第一开关和所述第二开关，断开所述第三开关，所述压控振荡器的输出频率为第一频率，所述环路滤波器和所述压控振荡器的控制电压为第一电压；
将所述第一电压输入至所述模数转换器进行采样处理，并将对应的采样结果保存在所述D触发器中；
断开所述第二开关和所述第三开关，所述FMCW开始扫频，所述压控振荡器输出第一FMCW的上升沿，所述压控振荡器的输出频率从所述第一频率线性扫频为第二频率，所述环路滤波器和所述压控振荡器的控制电压从所述第一电压线性扫频为第二电压，所述第一FMCW为预设时间段内的首个FMCW；
当检测到所述第一FMCW处于所述下降沿时间段的开始时刻，断开所述第一开关和所述第二开关，闭合所述第三开关，所述数模转换器处于运行状态，所述模数转换器处于关闭状态，以使所述数模转换器将所述第二电压重置为所述第一电压，将所述压控振荡器的输出频率重置为所述第一频率，所述压控振荡器输出第一FMCW的下降沿；
针对第二FMCW，在所述第二FMCW处于所述上升沿时间段的开始时刻，闭合所述第一开关，断开所述第二开关和所述第三开关，同时所述多模分频器输出第一时钟，并将所述第一时钟与第二时钟输入至所述鉴频鉴相器，其中，所述第二FMCW为预设时间段内除了所述第一FMCW以外剩余的FMCW，所述第二时钟为系统预设的参考时钟，所述第一时钟的时钟沿与所述第二时钟的时钟沿相互对齐，所述压控振荡器输出所述第二FMCW的上升沿，所述压控振荡器的输出频率从所述第一频率线性扫频为所述第二频率；
当检测到所述第二FMCW处于所述下降沿时间段的开始时刻，断开所述第一开关和所述第二开关，闭合所述第三开关，所述数模转换器处于运行状态，所述模数转换器处于关闭状态，以使所述数模转换器将所述第二电压重置为所述第一电压，从而将所述压控振荡器的输出频率重置为所述第一频率，所述压控振荡器输出所述第二FMCW的下降沿。
在一些实施例中，所述压控振荡器的输出频率根据以下公式得到：
FVCO_OUT＝FCLK_REF*(N+F)；
其中，FVCO_OUT为所述压控振荡器的输出频率，FCLK_REF为参考时钟频率，N为所述德尔塔-西格玛调制器输出的分频比的整数部分，F为所述德尔塔-西格玛调制器输出的分频比的小数部分。
在一些实施例中，所述第一时钟根据以下步骤得到：
所述啁啾产生电路生成整数和小数频率控制字，并将所述整数和小数频率控制字发送至所述德尔塔-西格玛调制器；
所述德尔塔-西格玛调制器将所述整数和小数频率控制字调制为动态变化的分频比，并将所述动态变化的分频比发送至所述多模分频器；
所述多模分频器接收所述压控振荡器的输出信号，并根据所述动态变化的分频比将所述输出信号进行动态分频处理，得到所述第一时钟。
在一些实施例中，所述将所述压控振荡器的输出频率重置为所述第一频率，包括：
所述数模转换器通过所述D触发器获取所述采样结果，根据所述采样结果得到所述第一电压；
所述数模转换器输出所述第一电压至所述压控振荡器，将所述压控振荡器的输出频率重置为所述第一电压对应的所述第一频率。
本申请实施例提供了一种基于小数分频锁相环的FMCW产生方法、装置、雷达，装置包括：鉴频鉴相器；环路滤波器，所述环路滤波器通过第一开关与所述鉴频鉴相器电连接；多模分频器，所述多模分频器与所述鉴频鉴相器电连接；压控振荡器，所述压控振荡器通过压控振荡器控制电路与所述环路滤波器电连接，其中，所述压控振荡器控制电路包括模数转换器、D触发器和数模转换器，所述模数转换器通过第二开关与所述环路滤波器电连接，所述D触发器分别连接所述模数转换器和所述数模转换器，所述数模转换器通过第三开关与所述压控振荡器电连接；德尔塔-西格玛调制器，所述德尔塔-西格玛调制器与所述多模分频器电连接；啁啾产生电路，所述啁啾产生电路与所述德尔塔-西格玛调制器电连接。根据本申请实施例提供的方案，在锁相环路中引入压控振荡器控制电路，以较小的硬件代价，通过在啁啾下降沿时断开环路重置压控振荡器的方式，解决了有限的环路带宽造成的FMCW的非线性问题，使FMCW雷达在保证高信噪比的同时得到高线性度。
附图说明
图1是本申请一个实施例提供的FMCW产生装置的结构图；
图2是本申请另一个实施例提供的基于小数分频锁相环的FMCW产生方法的步骤流程图；
图3是本申请另一个实施例提供的获取第一时钟的步骤流程图；
图4是本申请另一个实施例提供的重置压控振荡器的输出频率的步骤流程图；
图5是本申请另一个实施例提供的在一帧内压控振荡器输出的FMCW与压控振荡器控制电路的电路状态关系的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
可以理解的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书、权利要求书或上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
啁啾(chirp)即FMCW(FMCW，frequency modulated continuous wave)，是毫米波雷达的主要发射波形之一，在FMCW雷达系统中，常见的FMCW的产生方法是利用小数分频锁相环。但是，传统的小数分频锁相环的锁相环路带宽会对FMCW信号的相位噪声和线性度同时产生影响，例如，在FMCW雷达用于探测高速运动目标时，最大测速值Vmax与FMCW信号周期成反比，为了提高FMCW雷达的最大测速范围，就只能进一步减小FMCW信号的周期，即发射快速啁啾，进而需要更大的环路带宽，有限的环路带宽会滤除锯齿状啁啾信号中的高频成分，产生非线性失真，进而无法得到稳定的差频信号来求解目标的距离和速度信息；若为了提升线性度而增加环路带宽，则高频相位噪声会迅速恶化，导致整个FMCW雷达系统的信噪比下降。因此，如何在保证FMCW信号在较低相位噪声的同时提升线性度，是FMCW产生电路亟待解决的问题。
为解决上述存在的问题，本申请实施例提供了一种基于小数分频锁相环的FMCW产生方法、装置、雷达，装置包括：鉴频鉴相器；环路滤波器，所述环路滤波器通过第一开关与所述鉴频鉴相器电连接；多模分频器，所述多模分频器与所述鉴频鉴相器电连接；压控振荡器，所述压控振荡器通过压控振荡器控制电路与所述环路滤波器电连接，其中，所述压控振荡器控制电路包括模数转换器、D触发器和数模转换器，所述模数转换器通过第二开关与所述环路滤波器电连接，所述D触发器分别连接所述模数转换器和所述数模转换器，所述数模转换器通过第三开关与所述压控振荡器电连接；德尔塔-西格玛调制器，所述德尔塔-西格玛调制器与所述多模分频器电连接；啁啾产生电路，所述啁啾产生电路与所述德尔塔-西格玛调制器电连接。根据本申请实施例提供的方案，在锁相环路中引入压控振荡器控制电路，以较小的硬件代价，通过在FMCW下降沿时断开环路重置压控振荡器的方式，解决了有限的环路带宽造成的FMCW的非线性问题，使FMCW雷达在保证高信噪比的同时得到高线性度。
下面结合附图，对本申请实施例作进一步阐述。
参考图1，图1是本申请一个实施例提供的FMCW产生装置的结构图，本申请实施例提供了一种FMCW产生装置，该装置包括：
鉴频鉴相器110；
环路滤波器120，环路滤波器120通过第一开关S1与鉴频鉴相器110电连接；
多模分频器150，多模分频器150与鉴频鉴相器110电连接；
压控振荡器140，压控振荡器140通过压控振荡器控制电路130与环路滤波器120电连接，其中，压控振荡器控制电路130包括模数转换器131、D触发器132和数模转换器133，模数转换器131通过第二开关S2与环路滤波器120电连接，D触发器132分别连接模数转换器131和数模转换器133，数模转换器133通过第三开关S3与压控振荡器140电连接；
德尔塔-西格玛调制器160，德尔塔-西格玛调制器160与多模分频器150电连接；
啁啾产生电路170，啁啾产生电路170与德尔塔-西格玛调制器160电连接。
需要说明的是，本申请实施例的鉴频鉴相器110为电荷泵式鉴频鉴相器110，电荷泵式鉴频鉴相器110具有低功耗、高速、低抖动和低成本等特点，能够保障FMCW产生装置的高性能，还可以是普通型边沿触发式PFD、预充电式PFD等。
需要说明的是，针对模数转换器131，分辨率表示输出数字量变化一个相邻数码所需输入模拟电压的变化量，模数转换器131的量化误差是由模数转换器131的有限分辨率引起的误差，转换精度与分辨率基本一致，位数相同，分辨率则相同，本实施例的D触发器132的具体数量与模数转换器131的位数相同，一定程度上保障了D触发器132从模数转换器131中获取并存储的电压值的精度。
需要说明的是，本申请实施例并不限制模数转换器131和数模转换器133的位数，本领域技术人员可以根据实际情况选用位数较多的模数转换器131和数模转换器133，以减小模数转换器131的量化误差，从而减少环路从不稳定状态中回复的时间。
可以理解的是，本申请实施例的FMCW产生装置基于传统的小数分频锁相环电路，在环路中引入压控振荡器控制电路130，该压控振荡器控制电路130包括一个模数转换器131、一组D触发器132、一个数模转换器133、第二开关S2和第三开关S3，并且在环路滤波器120与鉴频鉴相器110之间引入第一开关S1，以较小的硬件代价，通过在压控振荡器140输出FMCW下降沿的时刻，控制断开第一开关S1和第二开关S2，闭合第三开关S3，断开环路，使得数模转换器133将从D触发器132获取到的电压输出至压控振荡器140，从而实现重置压控振荡器140的电压，从而重置压控振荡器140的输出频率为压控振荡器140输出FMCW在上升沿时刻的频率，在保持较低的相位噪声的同时，有效避免快速FMCW产生非线性失真。
需要说明的是，数模转换器133仅在环路断开期间向压控振荡器140输出电压，而在FMCW上升沿时，第三开关S3断开，因此数模转换器133的输出噪声对压控振荡器140没有影响。
另外，本申请实施例还提供了一种FMCW雷达，该FMCW雷达包括有上述实施例的FMCW产生装置。
可以理解的是，由于FMCW雷达利用回波信号与发射信号的混频结果，即差频信号的频率和相位来求解目标的距离和速度信息，在工业检测、安防成像、汽车雷达等各个领域均有广泛使用，设置有上述实施例的FMCW产生装置的FMCW雷达，能够使得FMCW雷达在保障FMCW的高信噪比的同时得到高线性度，进而保障求解目标的距离和速度信息的准确性，提升FMCW雷达的系统性能。
参考图2，图2是，本申请实施例提供了一种基于小数分频锁相环的FMCW产生方法，该方法应用于上述实施例的FMCW产生装置或者应用于上述实施例的FMCW雷达，在预设时间段内，FMCW产生装置的压控振荡器140产生多个FMCW，FMCW包括上升沿和下降沿，一个FMCW对应一个FMCW周期，FMCW周期包括上升沿时间段和下降沿时间段，该方法包括但不限于有以下步骤：
步骤S210，在FMCW开始扫频之前，闭合第一开关S1和第二开关S2，断开第三开关S3，压控振荡器140的输出频率为第一频率F1，环路滤波器120和压控振荡器140的控制电压为第一电压VC1；
步骤S220，将第一电压VC1输入至模数转换器131进行采样处理，并将对应的采样结果保存在D触发器132中；
可以理解的是，参照图5，图5为预设时间段为一帧的情况下，一帧内生成多个FMCW的过程中，压控振荡器控制电路130以及第一开关S1的电路状态示意图。在每一帧的起始时刻，在FMCW开始扫频之前，闭合第一开关S1和第二开关S2，断开第三开关S3，此时环路闭合，将锁相环的输出频率锁定在第一频率F1处，第一频率F1为FMCW起始频率，此时压控振荡器140的控制电压VCO_OUT为第一电压VC1，对应的输出频率为第一频率F1，此时第一电压VC1被模数转换器131采样并将采样结果保存在D触发器132中，从而为后续重置压控振荡器140的输出电压和输出频率提供有效的数据基础。
需要说明的是，压控振荡器140的输出频率根据以下公式得到：
FVCO_OUT＝FCLK_REF*(N+F)；
其中，FVCO_OUT为压控振荡器的输出频率，FCLK_REF为参考时钟频率，N为德尔塔-西格玛调制器输出的分频比的整数部分，F为德尔塔-西格玛调制器输出的分频比的小数部分。
步骤S230，断开第二开关S2和第三开关S3，FMCW开始扫频，压控振荡器140输出第一FMCW的上升沿，压控振荡器140的输出频率从第一频率F1线性扫频为第二频率F2，环路滤波器120和压控振荡器140的控制电压VCO_OUT从第一电压VC1线性扫频为第二电压VC2，其中，第一FMCW为预设时间段内的首个FMCW；
保持第一开关S1闭合，断开第二开关S2和第三开关S3，此时环路闭合，数模转换器133和模数转换器131均处于关闭状态，此时FMCW开始扫频，根据预设的扫频带宽从第一频率F1线性扫频到第二频率F2，压控振荡器140输出第一FMCW的上升沿，以使压控振荡器140的输出频率为从第一频率F1线性扫频为第二频率F2，环路滤波器120和压控振荡器140的控制电压VCO_OUT从第一电压VC1线性扫频为第二电压VC2，其中，第一FMCW为一帧内的首个FMCW。
可以理解的是，在FMCW上升沿阶段，数模转换器133和模数转换器131均处于关闭状态，因此功耗和面积的代价相对整个小数分频锁相环占比很小。
步骤S240，当检测到第一FMCW处于下降沿时间段的开始时刻，断开第一开关S1和第二开关S2，闭合第三开关S3，数模转换器133处于运行状态，模数转换器131处于关闭状态，以使数模转换器133将第二电压VC2重置为第一电压VC1，将压控振荡器140的输出频率重置为第一频率F1，压控振荡器140输出第一FMCW的下降沿；
可以理解的是，当检测到第一FMCW处于下降沿时间段的开始时刻，如图5所示，断开第一开关S1和第二开关S2，闭合第三开关S3，此时环路断开，数模转换器133处于运行状态，模数转换器131处于关闭状态，从而使得数模转换器133将第二电压VC2重置为第一电压VC1，将压控振荡器140的输出频率重置为第一频率F1，压控振荡器140输出第一FMCW的下降沿，避免快速FMCW产生非线性失真。
步骤S250，针对第二FMCW，在第二FMCW处于上升沿时间段的开始时刻，闭合第一开关S1，断开第二开关S2和第三开关S3，同时多模分频器150输出第一时钟，并将第一时钟与第二时钟输入至鉴频鉴相器110，其中，第二FMCW为预设时间段内除了第一FMCW以外剩余的FMCW，第二时钟为系统预设的参考时钟，第一时钟的时钟沿与第二时钟的时钟沿相互对齐，压控振荡器140输出第二FMCW的上升沿，压控振荡器140的输出频率从第一频率F1线性扫频为第二频率F2；
步骤S260，当检测到第二FMCW处于下降沿时间段的开始时刻，断开第一开关S1和第二开关S2，闭合第三开关S3，数模转换器133处于运行状态，模数转换器131处于关闭状态，以使数模转换器133将第二电压VC2重置为第一电压VC1，从而将压控振荡器140的输出频率重置为第一频率F1，压控振荡器140输出第二FMCW的下降沿。
可以理解的是，在生成第一FMCW之后，针对一帧内剩余的全部FMCW，即第二FMCW，在第二FMCW处于上升沿时间段的开始时刻，闭合第一开关S1，断开第二开关S2和第三开关S3，同时多模分频器150输出第一时钟，并将第一时钟与第二时钟输入至鉴频鉴相器110，其中，第二时钟为系统预设的参考时钟，第一时钟的时钟沿与第二时钟的时钟沿相互对齐，压控振荡器140输出第二FMCW的上升沿，且压控振荡器140的输出频率从第一频率F1线性扫频为第二频率F2，此时模数转换器131和数模转换器133处于关闭状态，在第二FMCW处于下降沿时间段的开始时刻，断开第一开关S1和第二开关S2，闭合第三开关S3，数模转换器133处于运行状态，模数转换器131处于关闭状态，以使数模转换器133将第二电压VC2重置为第一电压VC1，从而将压控振荡器140的输出频率从第二频率F2重置为第一频率F1，压控振荡器140输出第二FMCW的下降沿，接着重复步骤S250至步骤S260，直至一帧结束。
可以理解的是，本实施例仅在生成每一帧的首个FMCW，即第一FMCW时，启动模数转换器131采样一次，采样率低，易于设计，功耗小，对应的硬件代价小，进而减小FMCW产生装置以及FMCW雷达的硬件开销。
可以理解的是，在利用小数分频锁相环电路生成FMCW的过程中，有限的环路带宽会破坏FMCW线性度，主要是由于锯齿状的FMCW下降沿比较陡峭，并且FMCW的下降沿切换到下一个上升沿的过程频率变化快，所包含的高频分量比重较大，这些高频分量无法通过具有低通特性的锁相环路，最终导致FMCW的上升沿需要较长时间才能恢复正常线性调频。基于此，本申请实施例在FMCW上升沿阶段保持环路带宽较小，以保证较低相位的噪声性能，在FMCW上升沿结束后将环路断开，然后利用压控振荡器控制电路130将压控振荡器140的输出电压强制拉到FMCW扫频之前的起始频率，即第一频率F1对应的第一电压VC1，实现重置电压，在下一个FMCW开始时刻再将小数分频锁相环电路的环路闭合，同时，多模分频器150将第二时钟的时钟沿与第一时钟的时钟沿对齐，从而使得小数分频锁相环电路从第一频率F1开始下一个FMCW的线性扫描，有效避免因小数分频锁相环电路的环路带宽太小造成FMCW存在长时间的非线性过程。
需要说明的是，本申请实施例的预设时间段可以为一帧，并且，本实施例在一帧内生成对应的FMCW之后，在下一帧开始自动刷新一次，重新启动上述步骤S210至步骤S260的方法，对在下一帧内生成对应数量的FMCW，从而具有很好的鲁棒性，对环境温度、供电电压等电路外围因素的变化不敏感。
另外，参照图2，在一些实施例中，生成第一时钟的步骤但不限于有以下步骤：
步骤S310，啁啾产生电路170生成整数和小数频率控制字，并将整数和小数频率控制字发送至德尔塔-西格玛调制器160；
步骤S320，德尔塔-西格玛调制器160将整数和小数频率控制字调制为动态变化的分频比，并将动态变化的分频比发送至多模分频器150；
步骤S330，多模分频器150接收压控振荡器140的输出信号，并根据动态变化的分频比将输出信号进行动态分频处理，得到第一时钟。
可以理解的是，啁啾产生电路170生成整数和小数频率控制字frequency_words＝N+F并发送给德尔塔-西格玛调制器160之后，德尔塔-西格玛调制器160将小数频率控制字frequency_words＝N+F调制为动态变化的分频比MMD_words，MMD_words在一定时间内的平均值即为frequency_words＝N+F，德尔塔-西格玛调制器160将动态变化的分频比MMD_words发送至多模分频器150，多模分频器150接收压控振荡器140的输出信号，并根据动态变化的分频比将输出信号进行动态分频处理，得到第一时钟CLK_PFD，从而为小数分频锁相环电路从第一频率F1开始下一个FMCW的线性扫描提供有效的数据基础。
另外，参照图3，在一些实施例中，图1所示的步骤S140包括但不限于有以下步骤：
步骤S410，数模转换器133通过D触发器132获取采样结果，根据采样结果得到第一电压VC1；
步骤S420，数模转换器133输出第一电压VC1至压控振荡器140，将压控振荡器140的输出频率重置为第一电压VC1对应的第一频率F1。
可以理解的是，数模转换器133通过D触发器132获取采样结果，根据采样结果得到第一电压VC1，数模转换器133输出第一电压VC1至压控振荡器140，将压控振荡器140的输出频率重置为第一电压VC1对应的第一频率F1，从而压控振荡器140输出第一FMCW的下降沿，避免快速FMCW产生非线性失真。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包括计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的共享条件下还可作出种种等同的变形或替换，这些等同的变形或替换均包括在本发明权利要求所限定的范围内。

Claims (8)

1.一种FMCW产生装置，其特征在于，包括：
鉴频鉴相器；
环路滤波器，所述环路滤波器通过第一开关与所述鉴频鉴相器电连接；
多模分频器，所述多模分频器与所述鉴频鉴相器电连接；
压控振荡器，所述压控振荡器通过压控振荡器控制电路与所述环路滤波器电连接，其中，所述压控振荡器控制电路包括模数转换器、D触发器和数模转换器，所述模数转换器通过第二开关与所述环路滤波器电连接，所述D触发器分别连接所述模数转换器和所述数模转换器，所述数模转换器通过第三开关与所述压控振荡器电连接；
德尔塔-西格玛调制器，所述德尔塔-西格玛调制器与所述多模分频器电连接；
啁啾产生电路，所述啁啾产生电路与所述德尔塔-西格玛调制器电连接。
2.根据权利要求1所述的FMCW产生装置，其特征在于，所述鉴频鉴相器为电荷泵式鉴频鉴相器。
3.根据权利要求1所述的FMCW产生装置，其特征在于，所述D触发器的具体数量与所述模数转换器的位数相同。
4.一种FMCW雷达，其特征在于，包括权利要求1至4任意一项所述的FMCW产生装置。
5.一种基于小数分频锁相环的FMCW产生方法，其特征在于，应用于权利要求1至3任意一项所述的FMCW产生装置或权利要求4所述的FMCW雷达，在预设时间段内，所述FMCW产生装置的所述压控振荡器产生多个FMCW，所述FMCW包括上升沿和下降沿，一个所述FMCW对应一个FMCW周期，所述FMCW周期包括上升沿时间段和下降沿时间段，所述方法包括：
在FMCW开始扫频之前，闭合所述第一开关和所述第二开关，断开所述第三开关，所述压控振荡器的输出频率为第一频率，所述环路滤波器和所述压控振荡器的控制电压为第一电压；
将所述第一电压输入至所述模数转换器进行采样处理，并将对应的采样结果保存在所述D触发器中；
断开所述第二开关和所述第三开关，所述FMCW开始扫频，所述压控振荡器输出第一FMCW的上升沿，所述压控振荡器的输出频率从所述第一频率线性扫频为第二频率，所述环路滤波器和所述压控振荡器的控制电压从所述第一电压线性扫频为第二电压，所述第一FMCW为预设时间段内的首个FMCW；
当检测到所述第一FMCW处于所述下降沿时间段的开始时刻，断开所述第一开关和所述第二开关，闭合所述第三开关，所述数模转换器处于运行状态，所述模数转换器处于关闭状态，以使所述数模转换器将所述第二电压重置为所述第一电压，将所述压控振荡器的输出频率重置为所述第一频率，所述压控振荡器输出第一FMCW的下降沿；
针对第二FMCW，在所述第二FMCW处于所述上升沿时间段的开始时刻，闭合所述第一开关，断开所述第二开关和所述第三开关，同时所述多模分频器输出第一时钟，并将所述第一时钟与第二时钟输入至所述鉴频鉴相器，其中，所述第二FMCW为预设时间段内除了所述第一FMCW以外剩余的FMCW，所述第二时钟为系统预设的参考时钟，所述第一时钟的时钟沿与所述第二时钟的时钟沿相互对齐，所述压控振荡器输出所述第二FMCW的上升沿，所述压控振荡器的输出频率从所述第一频率线性扫频为所述第二频率；
当检测到所述第二FMCW处于所述下降沿时间段的开始时刻，断开所述第一开关和所述第二开关，闭合所述第三开关，所述数模转换器处于运行状态，所述模数转换器处于关闭状态，以使所述数模转换器将所述第二电压重置为所述第一电压，从而将所述压控振荡器的输出频率重置为所述第一频率，所述压控振荡器输出所述第二FMCW的下降沿。
6.根据权利要求5所述的基于小数分频锁相环的FMCW产生方法，其特征在于，所述压控振荡器的输出频率根据以下公式得到：
FVCO_OUT＝FCLK_REF*(N+F)；
其中，FVCO_OUT为所述压控振荡器的输出频率，FCLK_REF为参考时钟频率，N为所述德尔塔-西格玛调制器输出的分频比的整数部分，F为所述德尔塔-西格玛调制器输出的分频比的小数部分。
7.根据权利要求5所述的基于小数分频锁相环的FMCW产生方法，其特征在于，所述第一时钟根据以下步骤得到：
所述啁啾产生电路生成整数和小数频率控制字，并将所述整数和小数频率控制字发送至所述德尔塔-西格玛调制器；
所述德尔塔-西格玛调制器将所述整数和小数频率控制字调制为动态变化的分频比，并将所述动态变化的分频比发送至所述多模分频器；
所述多模分频器接收所述压控振荡器的输出信号，并根据所述动态变化的分频比将所述输出信号进行动态分频处理，得到所述第一时钟。
8.根据权利要求5所述的基于小数分频锁相环的FMCW产生方法，其特征在于，所述将所述压控振荡器的输出频率重置为所述第一频率，包括：
所述数模转换器通过所述D触发器获取所述采样结果，根据所述采样结果得到所述第一电压；
所述数模转换器输出所述第一电压至所述压控振荡器，将所述压控振荡器的输出频率重置为所述第一电压对应的所述第一频率。
CN202410043928.1A 2024-01-11 2024-01-11 基于小数分频锁相环的fmcw产生方法、装置、雷达 Pending CN118041356A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410043928.1A CN118041356A (zh) 2024-01-11 2024-01-11 基于小数分频锁相环的fmcw产生方法、装置、雷达

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410043928.1A CN118041356A (zh) 2024-01-11 2024-01-11 基于小数分频锁相环的fmcw产生方法、装置、雷达

Publications (1)

Publication Number Publication Date
CN118041356A true CN118041356A (zh) 2024-05-14

Family

ID=91003362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410043928.1A Pending CN118041356A (zh) 2024-01-11 2024-01-11 基于小数分频锁相环的fmcw产生方法、装置、雷达

Country Status (1)

Country Link
CN (1) CN118041356A (zh)

Similar Documents

Publication Publication Date Title
CN105897258B (zh) 时数转换器和锁相环
US4857866A (en) Phase-locked loop having elongated time for charge and discharge
US8179174B2 (en) Fast phase locking system for automatically calibrated fractional-N PLL
US9020089B2 (en) Phase-locked loop (PLL)-based frequency synthesizer
US5629696A (en) Parallel to serial data converter
US20100301953A1 (en) Phase lock loop with a multiphase oscillator
US9698807B1 (en) Time signal conversion using dual time-based digital-to-analog converters
JP5436332B2 (ja) Ｆｍｃｗレーダ装置の周波数変調回路
KR101242670B1 (ko) 시그마-델타 기반 위상 고정 루프
JPH04506735A (ja) 周波数ステアリング機能を有する２状態位相検波器
US6642754B1 (en) Clock signal generator employing a DDS circuit
US20100182049A1 (en) Digital Phase Detection
KR101247449B1 (ko) 디지털 위상 록킹 루프에서의 누산된 위상-디지털 변환
CN118041356A (zh) 基于小数分频锁相环的fmcw产生方法、装置、雷达
US6959063B1 (en) Fractional-N phase locked loop
CN115765727A (zh) 一种实现快速锁定的锁相环、收发机和通信设备
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
EP3487073B1 (en) Variable delay circuit, pll frequency synthesizer, and electronic device
US10374618B1 (en) Frequency locked loop with multi-bit sampler
US6593815B2 (en) Full digital phase locked loop and circuitry for utilizing the same
WO2013027314A1 (ja) 周波数掃引信号生成器、周波数成分分析装置、無線装置及び周波数掃引信号生成方法
CN114024547B (zh) 一种线性调频连续波锁相环的数字电路系统及锁相环
CN216216839U (zh) 一种线性调频连续波锁相环的数字电路系统及锁相环
KR102335998B1 (ko) 주파수 변조 연속파 생성기 및 이를 포함하는 주파수 변조 연속파 레이더 시스템
CN117375606A (zh) 两点调制背景校准fmcw电荷泵锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination