CN118039463A - 掩膜的制造方法和半导体器件的制造方法 - Google Patents
掩膜的制造方法和半导体器件的制造方法 Download PDFInfo
- Publication number
- CN118039463A CN118039463A CN202410080861.9A CN202410080861A CN118039463A CN 118039463 A CN118039463 A CN 118039463A CN 202410080861 A CN202410080861 A CN 202410080861A CN 118039463 A CN118039463 A CN 118039463A
- Authority
- CN
- China
- Prior art keywords
- mask
- layer
- mask layer
- orthographic projection
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims description 148
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- -1 boron ions Chemical class 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 230000003667 anti-reflective effect Effects 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本公开提供一种掩膜的制造方法和半导体器件的制造方法，涉及半导体技术领域，掩膜的制造方法包括：提供包括第一和第二掩膜层的掩膜层，第二掩膜层有第一掩膜部和与第一掩膜部均相邻的第二和第三掩膜部；在相邻掩膜部间贯穿第二掩膜层的第一开口填充绝缘部；形成有第二和第三开口的掩膜结构，第二开口在第一掩膜层的正投影与第二掩膜部在第一掩膜层的正投影交叠并与第一掩膜部在第一掩膜层的正投影不交叠，第三开口在第一掩膜层的正投影与第三掩膜部在第一掩膜层的正投影部分交叠，并与第一掩膜部在第一掩膜层的正投影不交叠；用掩膜结构执行刻蚀以截断第二和第三掩膜部，在刻蚀期间，第二和第三掩膜部的刻蚀速率大于绝缘部的刻蚀速率。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种掩膜的制造方法和半导体器件的制造方法。
背景技术
相关技术中的一种截断工艺通过对掩膜图形进行转印实现。
发明内容
根据本公开实施例的一方面，提供一种掩膜的制造方法，包括：提供掩膜层，所述掩膜层包括第一掩膜层和在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，相邻的掩膜部之间具有贯穿所述第二掩膜层的第一开口，所述多个掩膜部包括第一掩膜部、以及与所述第一掩膜部均相邻的第二掩膜部和第三掩膜部；在所述第一开口中填充绝缘部；在所述绝缘部和所述多个掩膜部上形成第一掩膜结构，所述第一掩膜结构具有第二开口和第三开口，其中：所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠，所述第三开口在所述第一掩膜层上的正投影与所述第三掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠；以及以所述绝缘部和所述第一掩膜层为停止层，利用所述第一掩膜结构执行第一刻蚀，以截断所述第二掩膜部和所述第三掩膜部，其中，在所述第一刻蚀期间，所述第二掩膜部和所述第三掩膜部的刻蚀速率大于所述绝缘部的刻蚀速率。
在一些实施例中，所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部相邻的所述绝缘部在所述第一掩膜层上的正投影的部分交叠；和/或所述第三开口在所述第一掩膜层上的正投影与所述第三掩膜部相邻的所述绝缘部在所述第一掩膜层上的正投影的部分交叠。
在一些实施例中，提供掩膜层包括：提供初始掩膜层，所述初始掩膜层包括所述第一掩膜层和在所述第一掩膜层上的第二掩膜材料层；在所述初始掩膜层上形成具有多个第四开口的第二掩膜结构，所述多个第四开口使得所述第二掩膜材料层的多个部分暴露；利用所述第二掩膜结构对所述多个部分进行离子注入；去除所述第二掩膜结构；以及在去除所述第二掩膜结构后，利用湿法刻蚀去除所述第二掩膜材料层中除所述多个部分外的其余部分，以得到所述第二掩膜层，其中，保留的所述多个部分作为所述多个掩膜部。
在一些实施例中，所述多个部分在所述离子注入后与所述绝缘部之间的蚀刻选择比大于所述多个部分在所述离子注入前与所述绝缘部之间的蚀刻选择比。
在一些实施例中，所述多个部分在所述离子注入后与所述第一掩膜层之间的蚀刻选择比大于所述多个部分在所述离子注入前与第一掩膜层之间的蚀刻选择比。
在一些实施例中，所述第二掩膜材料层的材料包括非晶硅，所述离子注入的工艺参数包括：注入的离子包括硼离子；注入的离子的能量为2KeV至10KeV；注入的离子的剂量为4×1014atoms/cm2至4×1015atoms/cm2。
在一些实施例中，所述多个掩膜部与所述绝缘部之间的蚀刻选择比大于20：1。
在一些实施例中，所述多个掩膜部包括相邻的第四掩膜部和第五掩膜部；所述方法还包括：在所述第一刻蚀后，形成具有第五开口的第三掩膜结构，所述第五开口在所述第一掩膜层上的正投影分别与所述第四掩膜部和所述第五掩膜部在所述第一掩膜层上的正投影部分交叠，并且还与所述第四掩膜部和所述第五掩膜部之间的所述绝缘部在所述第一掩膜层上的正投影部分交叠；以及以所述第一掩膜层为停止层，利用所述第三掩膜结构执行第二刻蚀，以截断所述第四掩膜部、所述第五掩膜部以及所述第四掩膜部与所述第五掩膜部之间的所述绝缘部。
在一些实施例中，以所述第一掩膜层为停止层，利用所述第三掩膜结构执行第二刻蚀包括：以所述绝缘部和所述第一掩膜层为停止层，利用所述第三掩膜结构执行第一子刻蚀，以截断所述第四掩膜部和所述第五掩膜部；形成具有第六开口的第四掩膜结构，所述第六开口在所述第一掩膜层上的正投影与所述第四掩膜部和所述第五掩膜部之间的所述绝缘部在所述第一掩膜层上的正投影部分交叠；以及以所述第一掩膜层为停止层，利用所述第四掩膜结构执行第二子刻蚀，以截断所述第四掩膜部与所述第五掩膜部之间的所述绝缘部。
在一些实施例中，在所述第一刻蚀后得到所述第二掩膜部的截断区域和所述第三掩膜部的截断区域各自对应第一凹槽，所述第二刻蚀后得到与所述第四掩膜部、所述第五掩膜部以及所述第四掩膜部与所述第五掩膜部之间的所述绝缘部的截断区域对应第二凹槽；所述方法还包括：在所述第一凹槽和所述第二凹槽中分别填充掩膜材料；以所述第一掩膜层为停止层，去除所述多个掩膜部的剩余部分和所述绝缘部的剩余部分，并保留所述掩膜材料。
在一些实施例中，所述第四掩膜部和所述第五掩膜部中的一个为所述第一掩膜部，所述第四掩膜部和所述第五掩膜部中的另一个为所述第二掩膜部或所述第三掩膜部。
根据本公开实施例的另一方面，提供一种掩膜的制造方法，包括：提供掩膜层，所述掩膜层包括第一掩膜层和在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，相邻的掩膜部之间具有贯穿所述第二掩膜层的第一开口，所述多个掩膜部包括第一掩膜部、以及与所述第一掩膜部均相邻的第二掩膜部和第三掩膜部；在所述第一开口中填充绝缘部；在所述绝缘部和所述多个掩膜部上形成第一掩膜结构，所述第一掩膜结构具有第二开口和第三开口，其中：所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠，所述第三开口在所述第一掩膜层上的正投影与所述第三掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠；以及以所述绝缘部和所述第一掩膜层为停止层，利用所述第一掩膜结构执行第一刻蚀，以去除所述第二掩膜部中与所述第二开口在所述第一掩膜层上的正投影交叠的部分，并去除所述第三掩膜部中与所述第三开口在所述第一掩膜层上的正投影交叠的部分，其中，在所述第一刻蚀期间，所述第二掩膜部和所述第三掩膜部的刻蚀速率大于所述绝缘部的刻蚀速率。
根据本公开实施例的又一方面，提供一种掩膜的制造方法，包括：提供掩膜层，所述掩膜层包括第一掩膜层和在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，相邻的掩膜部之间具有贯穿所述第二掩膜层的第一开口，所述多个掩膜部包括相邻的第一掩膜部和第二掩膜部；在所述第一开口中填充绝缘部；在所述绝缘部和所述多个掩膜部上形成第一掩膜结构，所述第一掩膜结构具有第二开口，其中，所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠；以及以所述绝缘部和所述第一掩膜层为停止层，利用所述第一掩膜结构执行刻蚀，以截断所述第二掩膜部，其中，在所述刻蚀期间，所述第二掩膜部的刻蚀速率大于所述绝缘部的刻蚀速率。
根据本公开实施例的还一方面，提供一种半导体器件的制造方法，包括：按照上述任意一个实施例所述的掩膜的制造方法，在位于衬底上的待刻蚀材料层上形成掩膜；以及利用所述掩膜对所述待刻蚀材料层进行刻蚀。
在一些实施例中，所述掩膜包括在所述第一刻蚀后得到的所述第二掩膜部的截断区域和所述第三掩膜部的截断区域各自对应的第一凹槽，所述待刻蚀材料层包括彼此间隔开的多个材料部，所述多个材料部包括第一材料部、以及与所述第一材料部均相邻的第二材料部和第三材料部，所述第二掩膜部的截断区域对应的所述第一凹槽在所述衬底上的正投影与所述第二材料部在所述衬底上的正投影部分交叠，并且，所述第三掩膜部的截断区域对应的所述第一凹槽在所述衬底上的正投影与所述第三材料部在所述衬底上的正投影部分交叠；利用所述掩膜对所述待刻蚀材料进行刻蚀包括：沿着所述第二掩膜部的截断区域对应的所述第一凹槽进行刻蚀以截断所述第二材料部，并沿着所述第三掩膜部的截断区域对应的所述第一凹槽进行刻蚀以截断所述第三材料部。
根据本公开实施例的还一方面，提供一种掩膜，包括：第一掩膜层；在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，所述多个掩膜部包括第一掩膜部、以及与所述第一掩膜部均相邻的第二掩膜部和第三掩膜部；以及位于相邻的掩膜部之间的绝缘部；其中，所述第二掩膜部和所述第三掩膜部分别由对应的第一凹槽间隔成多个子部，所述第二掩膜部对应的第一凹槽与所述第三掩膜部对应的第一凹槽之间的连线穿过所述第一掩膜部。
本公开实施例提供的掩膜的制造方法中，在关键尺寸微缩的情况下，即便光刻机精度较低，通过将利用一张光罩定义的掩膜的图形转印到待刻蚀材料层，仍可以使得第一材料部位于第二材料部的截断区域与第三材料部的截断区域之间的部分不被刻蚀。如此，能够在降低对光刻机精度的要求的同时，减少使用的光罩的数量，从而降低截断工艺的成本。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，在附图中：
图1～图3是相关技术的一种截断工艺的一些阶段的示意图；
图4是根据本公开一些实施例的掩膜的制造方法的流程示意图；
图5A～图9B是根据本公开一些实施例的掩膜的制造方法的一些阶段的示意图；
图10是根据本公开一些实施例的提供掩膜层的流程示意图；
图11～图13是根据本公开一些实施例的提供掩膜层的一些阶段的示意图；
图14是根据本公开另一些实施例的掩膜的制造方法的流程示意图；
图15A～图19是根据本公开另一些实施例的掩膜的制造方法的一些阶段的示意图；
图20A～图23B是根据本公开又一些实施例的掩膜的制造方法的一些阶段的示意图。
应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
图1～图3是相关技术的一种截断工艺的一些阶段的示意图。
首先，可以提供如图1所示的待刻蚀材料层100，待刻蚀材料层100可以形成于衬底(图1未示出)上。
待刻蚀材料层100包括彼此间隔开的多个材料部110(图1示意性示出5个)。多个材料部110包括第一材料部110a、以及与第一材料部110a均相邻的第二材料部110b和第三材料部110c。
可以理解，在图1所示出的5个材料部110中，例如，按照从左至右的顺序排列的第2个材料部110和第4个材料部110均可以作为第一材料部110a。
在第2个材料部110为第一材料部110a的情况下，与第2个材料部110均相邻的第1个材料部110和第3个材料部110可以分别作为第二材料部110b和第三材料部110c中的一个和另一个。
在第4个材料部110为第一材料部110a的情况下，与第2个材料部110均相邻的第1个材料部110和第3个材料部110可以分别作为第二材料部110b和第三材料部110c中的一个和另一个。
然后，可以提供具有如图2所示的图形的掩膜200。掩膜200具有多个凹槽T，每个凹槽T在衬底上的正投影与第二材料部110b或第三材料部110c在衬底上的正投影部分交叠。图2示意性地示出了3个凹槽T，分别是凹槽T1、凹槽T2和凹槽T3。
通过将掩膜200的图形转印至待刻蚀材料层100，也即，沿着多个凹槽T对待刻蚀材料层100进行刻蚀，可以得到如图3所示的已刻蚀材料层300。
如图3所示，第二材料部110b和第三材料部110c被截断，而第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分未被截断(或者说未被刻蚀)。
正常情况下，这种截断工艺可以用一张光罩定义掩膜200的图形。然而，在关键尺寸微缩(即相邻材料部110之间的间距越小、相邻凹槽T之间的间距越小)的情况下，只有通过精度更高的光刻机才能以一张光罩定义掩膜200的图形，否则，无法确保第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分不被刻蚀。
相关技术中，为了在关键尺寸微缩的情况下降低对光刻机精度的要求，可以用两张光罩分别定义具有相应图形的两个掩膜(例如，一个掩膜具有凹槽T1和凹槽T3，另一个掩膜具有凹槽T2)。
通过将这两个掩膜的图形分别转印到待刻蚀材料层，可以确保第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分不被刻蚀。
然而，这种方式会增加使用的光罩的数量，从而导致截断工艺的成本增加。
有鉴于此，本公开提出如下解决方案，能够在降低对光刻机精度的要求的同时，减少使用的光罩的数量，从而降低截断工艺的成本。
首先结合图4和图5A～图9B，对本公开一些实施例的掩膜的制造方法进行说明。图4是根据本公开一些实施例的掩膜的制造方法的流程示意图。图5A～图9B是根据本公开一些实施例的掩膜的制造方法的一些阶段的示意图。
如图4所示，掩膜的制造方法包括步骤402～步骤408。
首先，在步骤402，提供掩膜层。
下面结合图5A和图5B对本公开一些实施例的掩膜层进行说明。图5A是根据本公开一些实施例的掩膜层的俯视图。图5B是根据本公开一些实施例的沿着图5A所示的A-A’截取的截面示意图。
如图5A和图5B所示，掩膜层500包括第一掩膜层510和在第一掩膜层510上的第二掩膜层520。
在一些实施例中，第一掩膜层510的材料可以包括硅的氮化物，例如氮化硅(Si3N4)。
在一些实施例中，第二掩膜层520的材料可以包括非晶硅。
在一些实施例中，掩膜层500还包括未示出的第三掩膜层，第一掩膜层510在第三掩膜层上。第三掩膜层的材料可以包括硅的氧化物，例如氧化硅(SiO2)。
第二掩膜层520具有多个掩膜部521，并且，相邻的掩膜部521之间具有贯穿第二掩膜层520的第一开口V1，即，第一开口V1使得第一掩膜层510的部分暴露。多个掩膜部521包括第一掩膜部521a、以及与第一掩膜部521a均相邻的第二掩膜部521b和第三掩膜部521c。多个掩膜部521在某一方向上间隔排列。例如，多个掩膜部521在第一方向上间隔排列，并且在与第一方向不同的第二方向上延伸。例如，第二方向垂直于第一方向。
可以理解，图5A和图5B仅仅是示意性地示出多个掩膜部521的数量为3的情况，然而本公开实施例不限于此。
接下来，在步骤404，在第一开口中填充绝缘部。
在一些实施例中，可以按照以下方式在第一开口中填充绝缘部。
首先，可以通过沉积的方式(例如原子层沉积工艺)，形成如图6所示的填充第一开口V1且覆盖多个掩膜部521的绝缘材料层610。
然后，去除绝缘材料层610的一部分，从而使得绝缘材料层610的剩余部分(即绝缘部611)的上表面与多个掩膜部521的上表面基本齐平，以得到图7所示的在第一开口V1中的绝缘部611。例如，可以利用干法刻蚀或化学机械研磨方法对绝缘材料层610进行回蚀或平坦化处理，以去除绝缘材料层610的一部分。
需要说明的是，本文中提及的“基本齐平”是在半导体工艺偏差范围内的齐平。
在一些实施例中，绝缘部611的材料可以包括硅的氧化物，例如氧化硅。
之后，在步骤406，在绝缘部和多个掩膜部上形成第一掩膜结构。
下面结合图8A和图8B对本公开一些实施例的第一掩膜结构进行说明。图8A是根据本公开一些实施例的形成第一掩膜结构后的俯视图。图8B是根据本公开一些实施例的沿着图8A所示的A-A’截取的截面示意图。
如图8A和图8B所示，第一掩膜结构810具有第二开口V2和第三开口V3。
这里，第二开口V2在第一掩膜层510上的正投影与第二掩膜部521b在第一掩膜层510上的正投影部分交叠，并且与第一掩膜部521a在第一掩膜层510上的正投影不交叠。
第三开口V3在第一掩膜层510上的正投影与第三掩膜部521c在第一掩膜层510上的正投影部分交叠，并且与第一掩膜部521a在第一掩膜层510上的正投影不交叠。
在一些实施例中，参见图8B，第一掩膜结构810包括图案化的光刻胶813(也可以称为光阻)，图案化的光刻胶813具有第二开口V2和第三开口V3。在另一些实施例中，第一掩膜结构810包括依次位于绝缘部611和多个掩膜部521上的硬掩膜层811、抗反射层812和图案化的光刻胶813。
硬掩膜层811例如可以包括通过旋涂工艺形成的碳层，即旋涂碳层。抗反射层812例如可以是含硅的抗反射层。图案化的光刻胶813例如可以利用光罩对光罩下的光刻胶材料进行光刻得到。
在一些实施例中，参见图8B，第二开口V2在第一掩膜层510上的正投影还与第二掩膜部521b相邻的绝缘部611在第一掩膜层510上的正投影的部分交叠。
在另一些实施例中，参见图8B，第三开口V3在第一掩膜层510上的正投影还与第三掩膜部521c相邻的绝缘部611在第一掩膜层510上的正投影部分交叠。
在步骤408，以绝缘部和第一掩膜层为停止层，利用第一掩膜结构执行刻蚀，以去除第二掩膜部中与第二开口在第一掩膜层上的正投影交叠的部分，并去除第三掩膜部中与第三开口在第一掩膜层上的正投影交叠的部分。
为了便于区分，后文中将步骤408执行的刻蚀称为第一刻蚀。
作为一些实现方式，通过执行步骤408，可以截断第二掩膜部521b和第三掩膜部521c。换言之，在这些实现方式下，以绝缘部611和第一掩膜层510为停止层，利用第一掩膜结构810执行第一刻蚀，可以去除第二掩膜部521b中与第二开口V2在第一掩膜层510上的正投影交叠的部分，从而截断第二掩膜部521b，并且可以去除第三掩膜部521c中与第三开口V3在第一掩膜层510上的正投影交叠的部分，从而截断第三掩膜部521c。
在第一刻蚀截断第二掩膜部521b和第三掩膜部521c的情况下，第二开口V2在第一方向上的尺寸大于第二掩膜部521b在第一方向上的尺寸，并且，第三开口V3在第一方向上的尺寸大于第三掩膜部521c在第一方向上的尺寸。
这里，在第一刻蚀期间，第二掩膜部521b和第三掩膜部521c的刻蚀速率大于绝缘部611的刻蚀速率。这种情况下，在第一刻蚀期间，绝缘部611可以完全未被刻蚀，或者，可以仅有少部分被刻蚀。
在一些实施例中，在第一刻蚀期间，可以以光刻胶813为掩膜，对抗反射层812(如果存在)、硬掩膜层811、以及第二掩膜部521b和第三掩膜部521c进行刻蚀。然后，可以去除光刻胶813、抗反射层812的剩余部分和硬掩膜层811的剩余部分，从而得到图9A和图9B所示的掩膜900。
在得到掩膜900后，后续可以利用掩膜900进行其他刻蚀。
图9A是利用本公开一些实施例的掩膜的制造方法得到的掩膜的俯视图。图9B是根据本公开一些实施例的沿着图9A所示的A-A’截取的截面示意图。
在图9A和图9B所示的掩膜900的绝缘部611中，仅有与第二开口V2或第三开口V3在第一掩膜层510上的正投影交叠的部分的上部被刻蚀一部分而呈弧状，而其余部分均未被刻蚀。
这种情况下，绝缘部611可以有效地保护第一掩膜部521a位于第二掩膜部521b的截断区域TA’与第三掩膜部521c的截断区域TA’之间的部分不被刻蚀。后续利用这种掩膜900对待刻蚀材料层100进行刻蚀即可确保第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分不被刻蚀，达到端对端(tip to tip)自对准的效果。
上述实施例的掩膜的制造方法中，在关键尺寸微缩的情况下，即便光刻机精度较低，通过将利用一张光罩定义的掩膜900的图形转印到待刻蚀材料层100，仍可以使得第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分不被刻蚀。如此，能够在降低对光刻机精度的要求的同时，减少使用的光罩的数量，从而降低截断工艺的成本。
可以理解，上文以掩膜层500的多个掩膜部521至少包括第一掩膜部521a、第二掩膜部521b和第三掩膜部521c的情况进行说明，然而本公开实施例不限于此。
例如，本公开实施例还提供一种掩膜的制造方法，包括上述步骤402～步骤408。
在步骤402，提供掩膜层。这里，参见图5A和5B，掩膜层500包括第一掩膜层510和在第一掩膜层上的第二掩膜层520，第二掩膜层520具有多个掩膜部521。相邻的掩膜部521之间具有贯穿第二掩膜层520的第一开口V1，并且，多个掩膜部521包括相邻的第一掩膜部521a和第二掩膜部522b。
在步骤404，在第一开口中填充绝缘部。
在步骤406，在绝缘部和多个掩膜部上形成第一掩膜结构。这里，参见图8A和8B，第一掩膜结构810具有第二开口V2。第二开口V2在第一掩膜层510上的正投影与第二掩膜部522b在第一掩膜层510上的正投影部分交叠，并且与第一掩膜部521a在第一掩膜层510上的正投影不交叠。
在步骤408，以绝缘部和第一掩膜层为停止层，利用第一掩膜结构执行刻蚀，以截断第二掩膜部。在刻蚀期间，第二掩膜部的刻蚀速率大于绝缘部的刻蚀速率。
在按照这种方法得到的掩膜中，第二掩膜部的截断区域对应第一凹槽，后续沿着第二掩膜部的截断区域对应的第一凹槽对待刻蚀材料层进行刻蚀，可以截断待刻蚀材料层中的第二材料部。
如此，在关键尺寸微缩、光刻机精度较低的情况下，通过将按上述方法得到的掩膜的图形转印到待刻蚀材料层100，可以使得相邻的第一材料部110a和第二材料部110b中的一个被截断而另一个不被截断。如此，也能够在降低对光刻机精度的要求的同时，减少使用的光罩的数量，从而降低截断工艺的成本。
接下来，结合图10～图13对本公开一些实施例的提供掩膜层的流程进行说明。图10是根据本公开一些实施例的提供掩膜层的流程示意图。图11～图13是根据本公开一些实施例的提供掩膜层的一些阶段的示意图。
如图10所示，提供掩膜层的流程包括步骤4021～步骤4025。
在步骤4021，提供初始掩膜层。
参见图11所示的初始掩膜层的侧视图，初始掩膜层500’包括第一掩膜层510和在第一掩膜层510上的第二掩膜材料层520’。
在步骤4022，在初始掩膜层上形成具有多个第四开口的第二掩膜结构。
在一些实施例中，参见图12，可以在第二掩膜材料层520’上依次形成硬掩膜层1211、抗反射层1212和图案化的光刻胶1213。
然后，可以以光刻胶1213为掩膜，对抗反射层1212(如果存在)和硬掩膜层1211进行刻蚀，从而得到如图13所示的具有多个第四开口V4的第二掩膜结构1210。多个第四开口V4使得第二掩膜材料层520’的多个部分521暴露。
在步骤4023，利用第二掩膜结构对多个部分进行离子注入。
参见图13，在离子注入后，第二掩膜材料层520’被多个第四开口V4暴露的多个部分521被改性。
在一些实施例中，第二掩膜材料层520’的材料包括非晶硅。
在一些实施例中，离子注入的工艺参数包括以下中的一项或多项：注入的离子包括硼离子、注入的离子的能量为2KeV至10KeV、注入的离子的剂量为4×1014atoms/cm2至4×1015atoms/cm2。利用这样的工艺参数进行离子注入，可以使得第二掩膜材料层520’被注入后的部分和未被注入的部分之间具有更合适的蚀刻选择比，以便后续更容易去除未被注入的部分。
可以理解，第一部分与第二部分之间的蚀刻选择比即相同刻蚀条件下第一部分的刻蚀速率与第二部分的刻蚀速率之比。
作为一些实现方式，注入的离子的能量为4KeV至8KeV，例如，为5KeV、6KeV等。作为另一些实现方式，注入的离子的剂量为6×1014atoms/cm2至2×1015atoms/cm2，例如为8×1014atoms/cm2、1×1015atoms/cm2等。
在步骤4024，去除第二掩膜结构。
作为一些实现方式，可以以干法刻蚀工艺或湿法刻蚀工艺去除第二掩膜结构。
在步骤4025，在去除第二掩膜结构后，利用湿法刻蚀去除第二掩膜材料层中除多个部分外的其余部分，以得到第二掩膜层。
这里，保留的多个部分521作为多个掩膜部521。应理解，一个部分521作为一个掩膜部521。
作为一些实现方式，可以使用氢氧化铵(NH4OH)进行湿法刻蚀，以去除第二掩膜材料层520’中除多个部分521外的其余部分。
由于第二掩膜材料层520’的多个部分521在离子注入后被改性，故，第二掩膜材料层520’的多个部分521与其余部分之间具有不同的刻蚀选择比。这种情况下，简单地利用湿法刻蚀工艺即可去除第二掩膜材料层520’中除多个部分521外的其余部分，从而得到第二掩膜层520。如此，可以简化工艺流程。
在一些实施例中，多个部分521在离子注入后与绝缘部611之间的蚀刻选择比大于多个部分521在离子注入前与绝缘部611之间的蚀刻选择比。
这种情况下，在第一刻蚀期间，第二掩膜部521b和第三掩膜部521c的刻蚀速率各自与绝缘部611的刻蚀速率之间的差值增大，从而使得绝缘部611可以更有效地保护第一掩膜部521a位于第二掩膜部521b的截断区域TA’与第三掩膜部521c的截断区域TA’之间的部分不被刻蚀。
作为一些实现方式，多个掩膜部521与绝缘部611之间的蚀刻选择比大于20：1，例如，为22：1、25：1等。如此，在第一刻蚀期间，绝缘部611可以更有效地保护第一掩膜部521a位于第二掩膜部521b的截断区域TA’与第三掩膜部521c的截断区域TA’之间的部分不被刻蚀。
在一些实施例中，多个部分521在离子注入后与第一掩膜层510之间的蚀刻选择比大于多个部分521在离子注入前与第一掩膜层510之间的蚀刻选择比。这种情况下，可以在第一刻蚀期间较好地保护第一掩膜层510不被刻蚀。
作为一些实现方式，多个掩膜部521与第一掩膜层510之间的蚀刻选择比大于20：1，例如，为22：1、25：1等。如此，可以在第一刻蚀期间更好地保护第一掩膜层510不被刻蚀。
在一些实施例中，多个掩膜部521包括相邻的第四掩膜部和第五掩膜部。这种情况下，掩膜的制造方法还可以包括其他步骤。
下面结合图14～图19进行说明。图14是根据本公开另一些实施例的掩膜的制造方法的流程示意图。图15A～图19是根据本公开另一些实施例的掩膜的制造方法的一些阶段的示意图。
如图14所示，掩膜的制造方法还可以包括步骤1402～步骤1404。
在步骤1402，在第一刻蚀后，形成具有第五开口的第三掩膜结构。
下面结合图15A和图15B对本公开一些实施例的第三掩膜结构进行说明。图15A是根据本公开一些实施例的形成第三掩膜结构后的俯视图。图15B是根据本公开一些实施例的沿着图15A所示的B-B’截取的截面示意图。
如图15A和图15B所示，第三掩膜结构1510具有第五开口V5。
这里，第五开口V5在第一掩膜层510上的正投影分别与第四掩膜部521d和第五掩膜部521e在第一掩膜层510上的正投影部分交叠，并且还与第四掩膜部521d和第五掩膜部521e之间的绝缘部611在第一掩膜层510上的正投影部分交叠。
在一些实施例中，参见图15B，第三掩膜结构1510包括在绝缘部611和多个掩膜部521上依次形成的硬掩膜层1511、抗反射层1512和图案化的光刻胶1513。图案化的光刻胶1513可以定义第五开口V5的图案。
在步骤1404，以第一掩膜层为停止层，利用第三掩膜结构执行第二刻蚀，以截断第四掩膜部、第五掩膜部以及第四掩膜部与第五掩膜部之间的绝缘部。
换言之，在步骤1404，以第一掩膜层510为停止层，利用第三掩膜结构1510执行第二刻蚀，可以去除第四掩膜部521d和第五掩膜部521e中与第五开口V5在第一掩膜层510上的正投影交叠的部分，从而截断第四掩膜部521d和第五掩膜部521e，并且还可以去除第四掩膜部521d和第五掩膜部521e之间的绝缘部611中与第五开口V5在第一掩膜层510上的正投影交叠的部分，从而截断第四掩膜部521d和第五掩膜部521e之间的绝缘部611。
在一些实施例中，在第二刻蚀期间，可以以光刻胶1513为掩膜，对抗反射层1512(如果存在)、硬掩膜层1511、第四掩膜部521d、第五掩膜部521e、以及第四掩膜部521d与第五掩膜部521e之间的绝缘部611进行刻蚀。
作为一些实现方式，首先可以以绝缘部611和第一掩膜层510为停止层，利用第三掩膜结构1510执行第一子刻蚀，以截断第四掩膜部521d和第五掩膜部521e。
例如，在第一子刻蚀期间，可以以光刻胶1513为掩膜对抗反射层1512(如果存在)、硬掩膜层1511、第四掩膜部521d和第五掩膜部521e进行刻蚀，并在第一子刻蚀结束后，去除第三掩膜结构1510的剩余部分，以得到图16所示的结构。
然后，参见图17，可以形成具有第六开口V6的第四掩膜结构1710。这里，第六开口V6在第一掩膜层510上的正投影与第四掩膜部521d和第五掩膜部521e之间的绝缘部611在第一掩膜层510上的正投影部分交叠。
例如，第六开口V6在第一掩膜层510上的正投影可以与第五开口V5在第一掩膜层510上的正投影相同。
在一些实施例中，参见图17，第四掩膜结构1710可以包括依次形成的硬掩膜层1711、抗反射层1712和图案化的光刻胶1713。图案化的光刻胶1713可以定义第六开口V6的图案。
接下来，以第一掩膜层510为停止层，利用第四掩膜结构1710执行第二子刻蚀，以截断第四掩膜部521d与第五掩膜部521e之间的绝缘部611。
例如，在第二子刻蚀期间，可以以光刻胶1713为掩膜对抗反射层1712(如果存在)、硬掩膜层1711、以及第四掩膜部521d与第五掩膜部521e之间的掩膜部611进行刻蚀，并在第二子刻蚀结束后，去除第四掩膜结构1710的剩余部分，以得到图18所示的结构。
在一些实施例中，在第二子刻蚀期间，绝缘部611与第一掩膜层510的蚀刻选择比大于5：1。例如，绝缘部611与第一掩膜层510的蚀刻选择比为7：1、8：1、10：1等。
上述实现方式下，首先利用第三掩膜结构1510执行第一子刻蚀，以截断第四掩膜部521d和第五掩膜部521e，然后利用第四掩膜结构1710执行第二子刻蚀以截断第四掩膜部521d与第五掩膜部521e之间的绝缘部611，而不是利用一次刻蚀工艺一次性截断第四掩膜部521d、第五掩膜部521e以及第四掩膜部521d与第五掩膜部521e之间的绝缘部611。如此，可以更方便地选择适合进行第一子刻蚀和第二子刻蚀的刻蚀剂，从而可以降低工艺复杂度，提高制造效率。
图19是利用本公开另一些实施例的掩膜的制造方法得到的掩膜的俯视图。
参见图19，掩膜1900具有利用两种图形进行刻蚀得到的截断区域。第一种图形即图8A和图8B所示的短截断图形，第二种图形即图15A和图15B所示的长截断图形。
图19示意性地示出第四掩膜部521d和第五掩膜部521e中的一个为第一掩膜部521a，并且第四掩膜部521d和第五掩膜部521e中的另一个为第二掩膜部521b或第三掩膜部521c的情况。
在图19所示的这种情况下，第二掩膜部521b和第三掩膜部521c均具有利用短截断图形进行刻蚀得到的截断区域和利用长截断图形进行刻蚀工艺得到的截断区域，而第一掩膜部521a仅具有利用长截断图形进行刻蚀得到的截断区域。
利用上述实施例的掩膜的制造方法，可以得到相邻的第四掩膜部521d和第五掩膜部521e、以及第四掩膜部521d与第五掩膜部521e之间的绝缘部611均被截断的掩膜1900。后续将这种掩膜1900的图形转印到待刻蚀材料层100，可以使得待刻蚀材料层100中相邻的材料部110被一次性截断。如此，可以更好地满足各种截断需求。
可以理解，沿着图19所示的A-A’截取，可以得到图9B所示的截面图；沿着图19所示的B-B’截取，可以得到图18所示的截面图。
在一些实施例中，参见图9B，在第一刻蚀后得到第二掩膜部521b的截断区域TA’和第三掩膜部521c的截断区域TA’各自对应的第一凹槽t1，并且，参见图18，在第二刻蚀后得到与第四掩膜部521d、第五掩膜部521e以及第四掩膜部521d与第五掩膜部521e之间的绝缘部611的截断区域TA”对应的第二凹槽t2。在一些实施例中，还可以在第一凹槽t1和第二凹槽t2中分别填充掩膜材料。
作为一些实现方式，参见图20A和图20B，可以形成掩膜材料层2010。掩膜材料层2010填充第一凹槽t1和第二凹槽t2，并且覆盖多个掩膜部521的剩余部分的上表面和绝缘部611的剩余部分的上表面。
然后，去除掩膜材料层2010的一部分，从而使得掩膜材料层2010的剩余部分(即掩膜材料)2011的上表面与多个掩膜部521的剩余部分和绝缘部611的剩余部分的上表面基本齐平，以得到图21A所示的在第一凹槽t1中的掩膜材料2011、以及图21B所示的在第二凹槽t2中的掩膜材料2011。例如，可以利用干法刻蚀或化学机械研磨方法对掩膜材料层2010进行回蚀或平坦化处理，以去除掩膜材料层2010的一部分。
在得到掩膜材料2011后，可以以第一掩膜层510为停止层，去除多个掩膜部521的剩余部分和绝缘部611的剩余部分，并保留掩膜材料2011。
作为一些实现方式，可以首先去除多个掩膜部521的剩余部分(参见图22)，然后再去除绝缘部611的剩余部分，从而得到如图23A和图23B所示的掩膜2300。
在得到掩膜2300后，后续可以利用掩膜2300进行其他刻蚀。
本公开实施例还提供一种半导体器件的制造方法，包括：按照上述任意一个实施例所述的掩膜的制造方法，在位于衬底上的待刻蚀材料层上形成掩膜；然后，利用形成的掩膜对待刻蚀材料层进行刻蚀。
待刻蚀材料层例如可以包括但不限于栅极、接触孔、金属导线等。
衬底例如可以包括硅衬底等半导体衬底。衬底上可以形成有晶体管，例如鳍式场效应晶体管。待刻蚀材料层例如可以包含在晶体管中，例如，包含在晶体管的全包围栅极结构中。
在一些实施例中，参见图9B，掩膜900包括在第一刻蚀后得到的第二掩膜部的截断区域TA’和第三掩膜部的截断区域TA’各自对应的第一凹槽t1，并且，参见图1，待刻蚀材料层100包括彼此间隔开的多个材料部110。多个材料部110包括第一材料部110a、以及与第一材料部110a均相邻的第二材料部110b和第三材料部110c。
这里，第二掩膜部的截断区域TA’对应的第一凹槽t1在衬底上的正投影与第二材料部110b在衬底上的正投影部分交叠，并且，第三掩膜部的截断区域TA’对应的第一凹槽t1在衬底上的正投影与第三材料部110c在衬底上的正投影部分交叠。
在这些实施例中，沿着第二掩膜部的截断区域TA’对应的第一凹槽t1进行刻蚀以截断第二材料部110b，并沿着第三掩膜部的截断区域TA’对应的第一凹槽t1进行刻蚀以截断第三材料部110c。如此，以利用一张光罩形成的掩膜进行截断工艺即可使得第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分不被刻蚀。
本公开实施例还提供一种掩膜。
参见图9A和图9B，掩膜900包括第一掩膜层510以及在第一掩膜层510上的第二掩膜层520。
第二掩膜层520具有多个掩膜部521。多个掩膜部521包括第一掩膜部521a、以及与第一掩膜部521a均相邻的第二掩膜部521b和第三掩膜部521c。
参见图9A和图9B，掩膜900还包括位于相邻掩膜部521之间的绝缘部611。或者换言之，绝缘部611位于相邻掩膜部521之间的第一开口V1中。
这里，第二掩膜部521b和第三掩膜部521c分别由对应的第一凹槽t1间隔成多个子部，并且，第二掩膜部521b对应的第一凹槽t1与第三掩膜部521c对应的第一凹槽t1之间的连线穿过第一掩膜部521a。
利用这种掩膜对待刻蚀材料层进行刻蚀，可以使得第一材料部110a位于第二材料部110b的截断区域TA与第三材料部110c的截断区域TA之间的部分不被刻蚀。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。
Claims (13)
1.一种掩膜的制造方法，包括：
提供掩膜层，所述掩膜层包括第一掩膜层和在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，相邻的掩膜部之间具有贯穿所述第二掩膜层的第一开口，所述多个掩膜部包括第一掩膜部、以及与所述第一掩膜部均相邻的第二掩膜部和第三掩膜部；
在所述第一开口中填充绝缘部；
在所述绝缘部和所述多个掩膜部上形成第一掩膜结构，所述第一掩膜结构具有第二开口和第三开口，其中：
所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠，
所述第三开口在所述第一掩膜层上的正投影与所述第三掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠；以及
以所述绝缘部和所述第一掩膜层为停止层，利用所述第一掩膜结构执行第一刻蚀，以截断所述第二掩膜部和所述第三掩膜部，其中，在所述第一刻蚀期间，所述第二掩膜部和所述第三掩膜部的刻蚀速率大于所述绝缘部的刻蚀速率。
2.根据权利要求1所述的方法，其中：
所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部相邻的所述绝缘部在所述第一掩膜层上的正投影的部分交叠；和/或
所述第三开口在所述第一掩膜层上的正投影与所述第三掩膜部相邻的所述绝缘部在所述第一掩膜层上的正投影的部分交叠。
3.根据权利要求1所述的方法，其中，提供掩膜层包括：
提供初始掩膜层，所述初始掩膜层包括所述第一掩膜层和在所述第一掩膜层上的第二掩膜材料层；
在所述初始掩膜层上形成具有多个第四开口的第二掩膜结构，所述多个第四开口使得所述第二掩膜材料层的多个部分暴露；
利用所述第二掩膜结构对所述多个部分进行离子注入；
去除所述第二掩膜结构；以及
在去除所述第二掩膜结构后，利用湿法刻蚀去除所述第二掩膜材料层中除所述多个部分外的其余部分，以得到所述第二掩膜层，其中，保留的所述多个部分作为所述多个掩膜部。
4.根据权利要求3所述的方法，其中：
所述多个部分在所述离子注入后与所述绝缘部之间的蚀刻选择比大于所述多个部分在所述离子注入前与所述绝缘部之间的蚀刻选择比；和/或
所述多个部分在所述离子注入后与所述第一掩膜层之间的蚀刻选择比大于所述多个部分在所述离子注入前与第一掩膜层之间的蚀刻选择比。
5.根据权利要求3所述的方法，其中，所述第二掩膜材料层的材料包括非晶硅，所述离子注入的工艺参数包括：
注入的离子包括硼离子；
注入的离子的能量为2KeV至10KeV；
注入的离子的剂量为4×1014atoms/cm2至4×1015atoms/cm2。
6.根据权利要求1所述的方法，其中，所述多个掩膜部与所述绝缘部之间的蚀刻选择比大于20：1。
7.根据权利要求1-6任意一项所述的方法，其中，所述多个掩膜部包括相邻的第四掩膜部和第五掩膜部；
所述方法还包括：
在所述第一刻蚀后，形成具有第五开口的第三掩膜结构，所述第五开口在所述第一掩膜层上的正投影分别与所述第四掩膜部和所述第五掩膜部在所述第一掩膜层上的正投影部分交叠，并且还与所述第四掩膜部和所述第五掩膜部之间的所述绝缘部在所述第一掩膜层上的正投影部分交叠；以及
以所述第一掩膜层为停止层，利用所述第三掩膜结构执行第二刻蚀，以截断所述第四掩膜部、所述第五掩膜部以及所述第四掩膜部与所述第五掩膜部之间的所述绝缘部。
8.根据权利要求7所述的方法，其中，以所述第一掩膜层为停止层，利用所述第三掩膜结构执行第二刻蚀包括：
以所述绝缘部和所述第一掩膜层为停止层，利用所述第三掩膜结构执行第一子刻蚀，以截断所述第四掩膜部和所述第五掩膜部；
形成具有第六开口的第四掩膜结构，所述第六开口在所述第一掩膜层上的正投影与所述第四掩膜部和所述第五掩膜部之间的所述绝缘部在所述第一掩膜层上的正投影部分交叠；以及
以所述第一掩膜层为停止层，利用所述第四掩膜结构执行第二子刻蚀，以截断所述第四掩膜部与所述第五掩膜部之间的所述绝缘部。
9.根据权利要求7所述的方法，其中，在所述第一刻蚀后得到所述第二掩膜部的截断区域和所述第三掩膜部的截断区域各自对应第一凹槽，所述第二刻蚀后得到与所述第四掩膜部、所述第五掩膜部以及所述第四掩膜部与所述第五掩膜部之间的所述绝缘部的截断区域对应第二凹槽；
所述方法还包括：
在所述第一凹槽和所述第二凹槽中分别填充掩膜材料；
以所述第一掩膜层为停止层，去除所述多个掩膜部的剩余部分和所述绝缘部的剩余部分，并保留所述掩膜材料。
10.根据权利要求7所述的方法，其中，所述第四掩膜部和所述第五掩膜部中的一个为所述第一掩膜部，所述第四掩膜部和所述第五掩膜部中的另一个为所述第二掩膜部或所述第三掩膜部。
11.一种掩膜的制造方法，包括：
提供掩膜层，所述掩膜层包括第一掩膜层和在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，相邻的掩膜部之间具有贯穿所述第二掩膜层的第一开口，所述多个掩膜部包括第一掩膜部、以及与所述第一掩膜部均相邻的第二掩膜部和第三掩膜部；
在所述第一开口中填充绝缘部；
在所述绝缘部和所述多个掩膜部上形成第一掩膜结构，所述第一掩膜结构具有第二开口和第三开口，其中：
所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠，
所述第三开口在所述第一掩膜层上的正投影与所述第三掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠；以及
以所述绝缘部和所述第一掩膜层为停止层，利用所述第一掩膜结构执行第一刻蚀，以去除所述第二掩膜部中与所述第二开口在所述第一掩膜层上的正投影交叠的部分，并去除所述第三掩膜部中与所述第三开口在所述第一掩膜层上的正投影交叠的部分，其中，在所述第一刻蚀期间，所述第二掩膜部和所述第三掩膜部的刻蚀速率大于所述绝缘部的刻蚀速率。
12.一种掩膜的制造方法，包括：
提供掩膜层，所述掩膜层包括第一掩膜层和在所述第一掩膜层上的第二掩膜层，所述第二掩膜层具有多个掩膜部，相邻的掩膜部之间具有贯穿所述第二掩膜层的第一开口，所述多个掩膜部包括相邻的第一掩膜部和第二掩膜部；
在所述第一开口中填充绝缘部；
在所述绝缘部和所述多个掩膜部上形成第一掩膜结构，所述第一掩膜结构具有第二开口，其中，所述第二开口在所述第一掩膜层上的正投影与所述第二掩膜部在所述第一掩膜层上的正投影部分交叠，并且与所述第一掩膜部在所述第一掩膜层上的正投影不交叠；以及
以所述绝缘部和所述第一掩膜层为停止层，利用所述第一掩膜结构执行刻蚀，以截断所述第二掩膜部，其中，在所述刻蚀期间，所述第二掩膜部的刻蚀速率大于所述绝缘部的刻蚀速率。
13.一种半导体器件的制造方法，包括：
按照权利要求1-12任意一项所述的掩膜的制造方法，在位于衬底上的待刻蚀材料层上形成掩膜；以及
利用所述掩膜对所述待刻蚀材料层进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410080861.9A CN118039463A (zh) | 2024-01-19 | 2024-01-19 | 掩膜的制造方法和半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410080861.9A CN118039463A (zh) | 2024-01-19 | 2024-01-19 | 掩膜的制造方法和半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118039463A true CN118039463A (zh) | 2024-05-14 |
Family
ID=90984941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410080861.9A Pending CN118039463A (zh) | 2024-01-19 | 2024-01-19 | 掩膜的制造方法和半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118039463A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108352304A (zh) * | 2015-09-24 | 2018-07-31 | 东京毅力科创株式会社 | 形成用于亚分辨率衬底图案化的刻蚀掩模的方法 |
| CN111834213A (zh) * | 2019-04-23 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20210210379A1 (en) * | 2020-01-07 | 2021-07-08 | International Business Machines Corporation | Patterning line cuts before line patterning using sacrificial fill material |
| CN117080054A (zh) * | 2023-09-22 | 2023-11-17 | 深圳市新凯来技术有限公司 | 半导体结构的制备方法 |
-
2024
- 2024-01-19 CN CN202410080861.9A patent/CN118039463A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108352304A (zh) * | 2015-09-24 | 2018-07-31 | 东京毅力科创株式会社 | 形成用于亚分辨率衬底图案化的刻蚀掩模的方法 |
| CN111834213A (zh) * | 2019-04-23 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20210210379A1 (en) * | 2020-01-07 | 2021-07-08 | International Business Machines Corporation | Patterning line cuts before line patterning using sacrificial fill material |
| CN117080054A (zh) * | 2023-09-22 | 2023-11-17 | 深圳市新凯来技术有限公司 | 半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110739210B (zh) | 半导体结构及其形成方法 | |
| US7709275B2 (en) | Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor | |
| US7927782B2 (en) | Simplified double mask patterning system | |
| TW201610207A (zh) | 提供多種材料與選擇性移除的反相製程 | |
| CN104681410A (zh) | 形成图案的机制 | |
| CN108206217B (zh) | 半导体装置的形成方法 | |
| US20090325106A1 (en) | Method for Implant Imaging with Spin-on Hard Masks | |
| EP0779556A2 (en) | Method of fabricating a semiconductor device | |
| CN111668093B (zh) | 半导体器件及其形成方法 | |
| US5846873A (en) | Method of creating ultra-small nibble structures during mosfet fabrication | |
| CN118039463A (zh) | 掩膜的制造方法和半导体器件的制造方法 | |
| CN111370309B (zh) | 半导体结构及其形成方法 | |
| US8409994B2 (en) | Gate trim process using either wet etch or dry etch approach to target CD for selected transistors | |
| CN112908836A (zh) | 半导体结构及其形成方法 | |
| US9368365B1 (en) | Method for forming a semiconductor structure | |
| US11688610B2 (en) | Feature patterning using pitch relaxation and directional end-pushing with ion bombardment | |
| CN111933521B (zh) | 一种半导体器件制造方法 | |
| US11189495B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20240136185A1 (en) | Method of manufacturing memory device using self-aligned double patterning (sadp) | |
| KR102434061B1 (ko) | 라인 엔드 확장 방법 및 디바이스 | |
| CN114743927A (zh) | 半导体结构的形成方法 | |
| CN115775726A (zh) | 半导体结构的形成方法 | |
| JP2003008017A (ja) | 半導体装置の製造方法 | |
| KR100246784B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| CN118281045A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |