CN118016702A - 一种震荡抑制功率器件及其制作方法 - Google Patents

Abstract

本申请公开了一种震荡抑制功率器件及其制作方法，包括衬底、有源层、介电层、源极层、集电极层、以及背面电极，衬底具有处理表面和背面，处理表面形成有第一沟槽和第二沟槽，第一沟槽和第二沟槽内壁绝缘处理，第一沟槽内设置有门极栅，第二沟槽内设置有虚拟栅，衬底于第二沟槽底部形成有与衬底反极性的浮空底结；有源层形成于衬底靠近处理表面的一端，且包括位于第一沟槽两侧和第二沟槽两侧的沟道区；介电层形成于第一沟槽和第二沟槽上方，并使得门极栅和虚拟栅为嵌埋结构；源极层设置于介电层上，且底部延伸至沟道区，且底部还延伸至虚拟栅内；集电极层设置于衬底的背面。本申请具有减少关断尖峰电压震荡幅度大的效果，以减低生产成本。

Description

一种震荡抑制功率器件及其制作方法

技术领域

本申请涉及半导体功率器件的技术领域，尤其是涉及一种震荡抑制功率器件及其制作方法。

背景技术

目前一些功率开关器件由于本身存在寄生电感和电容，在关断过程中会产生一个寄生的关断尖峰电压V=L*di/dt；同时寄生电感和电容产生谐振进而产生电压震荡。

实际实用中尖峰电压电路设计人员留更多的击穿余量因此需要电压更高的器件；而更高的击穿电压器件会带来导通和开关性能的降低同时增加了成本。另外震荡会导致电磁干扰，需要用更多的外围器件滤波，导致系统成本和性能要求进一步上升。

发明内容

本申请的主要目的一是提供一种震荡抑制功率器件，主要进步在于减少关断尖峰电压震荡幅度大的问题。

本申请的主要目的二是提供一种震荡抑制功率器件的制作方法，用以生产能够减少关断尖峰电压震荡幅度大的震荡抑制功率器件。

本申请的主要目的一是通过以下技术方案得以实现的：

一种震荡抑制功率器件，包括：

衬底，具有处理表面和与处理表面相对应的背面，所述处理表面形成有第一沟槽和第二沟槽，第一沟槽和第二沟槽开口朝向处理表面且内壁绝缘处理，所述第一沟槽内设置有门极栅，所述第二沟槽内设置有虚拟栅，且所述衬底于第二沟槽底部形成有与衬底反极性的浮空底结；

有源层，形成于所述衬底靠近处理表面的一端，且包括位于第一沟槽两侧和第二沟槽两侧的沟道区；

介电层，所述介电层形成于第一沟槽和第二沟槽上方，并使得门极栅和虚拟栅为嵌埋结构；

源极层，所述源极层设置于介电层上，且底部等电位延伸至第一沟槽和第二沟槽两侧的沟道区，且底部还等电位延伸至虚拟栅内；

集电极层，设置于衬底的背面；

以及，设置于集电极层远离处理表面一侧的背面电极。

通过采用上述技术方案，设置集电极层、衬底、有源层、以及绝缘处理的门极栅从而形成功率器件的主体结构，通过源极层和背面电极接入电路中，使得功率器件能够作为IGBT器件具备电路通断的作用；

另外通过设置第二沟槽和位于第二沟槽内的虚拟栅，使得被绝缘的虚拟栅能够形成电容结构，并且在衬底内设置有位于第二沟槽底部，并且和虚拟栅绝缘的浮空底结来形成电阻结构，浮空底结贴合在第二沟槽底部，可以认为电容结构和电阻结构相串联并接入至IGBT器件电路中；

当功率器件使用时，电子流因为浮空底结区域存在较大的阻抗，使得电子流可以从第一沟槽两侧进行移动，即此时形成的电容和电阻结构不对原功能造成影响；当功率器件管道时，有源区不再进行离子的移动，从而不具备导通电路的功能，此时功率器件关断时产生关断尖峰电压和对应的电流，电流能够通过电阻结构并通过电容结构感应进行调节，进而调整关断尖峰电压的震荡幅度，进而提高电路稳定性，无需额外设置其他结构和调整电路电压值，起到降低成本的作用。

本申请在较佳示例中可以进一步配置为：所述第一沟槽和第二沟槽数量共计至少两个，且第一沟槽和第二沟槽依次平行间隔设置。

通过采用上述技术方案，通过将第一沟槽和第二沟槽间隔设置，使得门极栅也能够间隔设置，能够在功率器件工作、电流在集电极区和源极层之间移动时，能够使得功率器件中离子分布和流动均匀，即电流密度降低，从而具备更好的导电效果。同样，将浮空底结设置于虚拟栅底部，且各个浮空底结之间通过门极栅隔开、各个虚拟栅之间也通过门极栅隔开，使得形成的电容和电阻功能结构一一对应，并且能够均匀分布在衬底内，且对应于电子流的分布位置，从而提高电子流利用率和移动效率，进一步提高降低关断尖峰电压震动幅度的作用。

本申请在较佳示例中可以进一步配置为：所述第一沟槽和第二沟槽结构一致，且深度相等。

通过采用上述技术方案，第一沟槽和第二沟槽结构一致、深度相等，能够便于进行设计和生产，即在一道工艺步骤中同时进行刻蚀即可，在后续工艺步骤中也可以选择性进行形成门级栅或虚拟栅。

本申请在较佳示例中可以进一步配置为：所述浮空底结包覆在第二沟槽底部，且宽度大于第二沟槽的宽度。

通过采用上述技术方案，使得在功率器件关闭时，电子流能够先通过浮空底结，并且浮空底结更大，能够提高电子流的流动速度和接收电子流的量，进而降低关断峰值电压起始时瞬时的震荡幅度。

本申请在较佳示例中可以进一步配置为：所述有源层还包括位于第一沟槽两侧和第二沟槽两侧的源极领域结，源极领域结位于沟道区和介电层之间；所述源极层穿过源极领域结至沟道区，并和源极领域结相接触。

通过采用上述技术方案，有源区通过设置沟道区和源极领域结而形成PN结结构，使得在门极栅施加不同电压时，能够起到连通或关断有源区，以便形成或限制电子流的移动。

本申请在较佳示例中可以进一步配置为：所述源极层穿过源极领域结的端部、所述源极层穿入虚拟栅内的部分的端部均设置有欧姆接触区。

通过采用上述技术方案，通过设置源极层，使得有源区和虚拟栅能够和电路导通，并且通过设置欧姆接触区，能够降低连接位置的阻抗，提高导通效率。

本申请在较佳示例中可以进一步配置为：所述第一沟槽和第二沟槽内壁设置有隔离氧化层，位于第一沟槽内壁的所述隔离氧化层用于将门极栅和衬底隔开，位于第二沟槽内壁的所述隔离氧化层用于将虚拟栅同时和浮空底结和衬底隔开。

通过采用上述技术方案，第一沟槽和第二沟槽通过隔离氧化层的方式实现内外部的绝缘，并且隔离氧化层能够和第二沟槽内的虚拟栅形成电容结构，以降低关断峰值电压的震荡幅度。

本申请在较佳示例中可以进一步配置为：所述衬底于背面的一端设置有同极性的缓冲层。

通过采用上述技术方案，缓冲层用于调节电路中的电流大小和分布，以及在输入信号较小时防止衬底中的噪声干扰对电路性能的影响，从而提高电路的性能和稳定性。

本申请的主要目的二是通过以下技术方案得以实现的：

提出一种震荡抑制功率器件的制造方法，用以制造如上所述任意技术方案可能组合的震荡抑制功率器件，该制造方法包括：

提供衬底，所述衬底具有处理表面和与处理表面相对应的背面；

在处理表面上刻蚀形成间隔设置的第一沟槽和第二沟槽；

在第二沟槽底部注入填充的方式形成和衬底反极性的浮空底结；

在处理表面、第一沟槽内壁和第二沟槽内壁上形成隔离氧化层，使得第一沟槽和第二沟槽的内壁绝缘处理；

在第一沟槽内以淀积的方式形成门极栅，在第二沟槽内以淀积的方式形成虚拟栅；

在所述处理表面下以能量注入的方式形成有源层，所述有源层包括和衬底反极性的沟道区，所述有源层通过第一沟槽和第二沟槽分隔设置；

以沉淀覆盖方式在所述门极栅与所述虚拟栅上形成介电层,使所述门极栅与所述虚拟栅为嵌埋结构；

在介电层上形成源极层，所述源极层等电位连接虚拟栅，且等电位连接位于第一沟槽和第二沟槽两侧的沟道区。

通过采用上述技术方案，利用在衬底内形成的虚拟栅和隔离氧化层形成电容结构，通过浮空底结形成电阻结构，使得在功率器件关断时，能够使得通过电容结构和电阻结构对关断尖峰电压震荡幅度，并且通过间隔设置第一沟槽和第二沟槽，降低生产难度和工艺次数，并且降低电流密度，使得电子流区更为均匀化。

本申请在较佳示例中可以进一步配置为：

在形成第一沟槽和第二沟槽的部分步骤中，第一沟槽和第二沟槽结构一致、深度相同，且依次间隔设置；

或/与，在形成浮空底结的步骤之前，先在处理表面上以淀积的方式形成掩膜层，所述掩膜层填充至第一沟槽和第二沟槽内，再以光刻或刻蚀的方式去除第二沟槽内的掩膜层，以打开第二沟槽；

或/与，在形成浮空底结的步骤时，所述浮空底结包覆在第二沟槽底部，且宽度大于第二沟槽的宽度；

或/与，在形成有源层的步骤中，有源层还包括位于沟道区和介电层之间，且和沟道区反极性的源极领域结，所述沟道区和虚拟栅内均设置有欧姆接触区，所述欧姆接触区用于和源极层相连接；

或/与，在形成所述源极层的步骤中，所述源极层还覆盖于所述内介电层上，所述源极层的材质为金属；

或/与，在形成所述源极层的步骤后，对所述衬底的背面进行晶背减薄、注入形成和衬底同极性的缓冲层，并将衬底晶背金属化。

可以通过采用上述优选技术特点，利用上述对应的特征或其组合达到如上所述相应的技术效果。

综上所述，本申请包括以下至少一种对现有技术作出贡献的技术效果：

1.本申请的结构在具备原本作为功率器件作用的同时，能够通过虚拟栅结构形成电容结构，而浮空底结形成电阻结构，两者能够以相互串联的方式整体并入至功率器件原本的电路之内，并按照一套工艺流程进行生产，无需预留更多的击穿余量，且无需设置外围器件滤波器件，进而降低生产成本；

2.将第一沟槽和第二沟槽结构设置为一致，便于进行生产；

3.第一沟槽和第二沟槽间隔设置，从而降低电流密度，提高电子流的流动均匀性；

4.设置缓冲层用于调节电路中的电流大小和分布，以及在输入信号较小时防止衬底中的噪声干扰对电路性能的影响，从而提高电路的性能和稳定性。

附图说明

图1是本申请对比例的电路示意图；

图2是本申请对比例的集电极与发射极之间的电压随时间变化示意图；

图3是本申请一些较佳实施例的功率器件在横切柵极的局部结构示意图；

图4是本申请一些较佳实施例的功率器件的电路示意图；

图5是本申请一些较佳实施例的功率器件的集电极与发射极之间的电压随时间变化示意图；

图6是本申请一些较佳实施例的制作功率器件的过程中在衬底上淀积表面酸化膜的示意图；

图7是本申请一些较佳实施例的制作功率器件的过程中在衬底上刻蚀形成第一沟槽和第二沟槽的示意图；

图8是本申请一些较佳实施例的制作功率器件的过程中在衬底上淀积掩膜层并打开第二沟槽的示意图；

图9是本申请一些较佳实施例的制作功率器件的过程中在第二沟槽底部注入离子形成浮空底结的示意图；

图10是本申请一些较佳实施例的制作功率器件的过程中在衬底处理表面上形成隔离氧化栅的示意图；

图11是本申请一些较佳实施例的制作功率器件的过程中在处理表面上淀积poly层的示意图；

图12是本申请一些较佳实施例的制作功率器件的过程中将poly层突出处理表面部分去除后的示意图；

图13是本申请一些较佳实施例的制作功率器件的过程中从处理表面注入离子形成沟道层的示意图；

图14是本申请一些较佳实施例的制作功率器件的过程中从处理表面注入离子形成源极领域结的示意图；

图15是本申请一些较佳实施例的制作功率器件的过程中在处理表面上淀积介电层的示意图；

图16是本申请一些较佳实施例的制作功率器件的过程中在介电层上开设接触孔的示意图；

图17是本申请一些较佳实施例的制作功率器件的过程中在接触孔底部注入形成欧姆接触区、并淀积形成源极层的示意图；

图18是本申请一些较佳实施例的制作功率器件的过程中在介电层上淀积并图形化钝化层，以形成PAD区的示意图；

图19是本申请一些较佳实施例的制作功率器件的过程中减薄衬底背部，并形成缓冲层、集电极和背面电极的示意图。

附图标记说明：1、衬底；101、处理表面；102、背面；103、第一沟槽；104、第二沟槽；105、表面酸化膜；106、浮空底结；107、隔离氧化层；2、门极栅；3、虚拟栅；4、介电层；5、接触孔；6、有源层；61、欧姆接触区；62、源极领域结；63、沟道区；7、源极层；8、钝化层；9、PAD区；10、缓冲层；11、集电极层；12、背面电极；13、掩膜层；14、poly层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本发明的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本发明中的实施例，本领域普通技术人员在理解本发明的发明构思前提下所获得的所有其他实施例，都属于本发明保护的范围内。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本发明的技术方案,以下将本发明的一种震荡抑制功率器件做进一步详细描述与解释，但不作为本发明限定的保护范围。以下实施例中以功率器件表示，并且,本领域技术人员应当知道说明书所指的源极与漏极是一种相对概念,不是绝对概念,在变化例具体应用中,示例的源极可以作为漏极连接使用,示例的漏极可以作为源极连接使用,当说明书中记载的源极作为源极连接,当说明书中记载的漏极必然作为漏极连接；当说明书中记载的源极作为漏极连接,当说明书中记载的漏极必然作为源极连接。为了方便理解本申请的技术方案,说明书与保护范围仍使用“源极”与“漏极”,实际上不限定于源极与漏极,而是使用上代表两个不同电位极的第一电极与第二电极。

此外,说明书中记载的“反极”即是与基础极相反的电极,例如源漏极的基础极是N型,则反极是P型,反之亦然。因此,本领域技术人员在理解本发明的技术方案后能把半导体器件的“源极”与“漏极”进行互换,也能把N型源漏极与沟道区63的组合更换为P型源漏极与N型沟道的组合,本发明的保护范围自然也包含这样的等效互换。

此外,文中提及的“隔离氧化层107”的隔离功能不单纯只考虑个别厚度,而要是与其他叠层介电层4相加下能发挥场效应隔离作用也称之为“隔离氧化层107”。

图1和图2是本申请对比例的电路示意图和集电极与发射极之间的电压随时间变化示意图，图3是绘示本发明一些较佳实施例的功率器件在横切柵极的局部结构示意图,图4和图5是本发明一些较佳实施例的电路示意图和集电极与发射极之间的电压随时间变化示意图，图6至图19绘示本发明一些较佳实施例的功率器件在制程个别步骤的示意图。附图所示包括多个实施例具有共性的部分，变化例具有差异或区别的部分另以文字方式描述。因此，应当基于产业特性与技术本质，熟知本领域的技术人员应正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。

对比例

功率开关器件在电路中起到控制和调节电流的作用，能够实现高效率、高可靠性的能源转换和控制，具有多种类型，例如一些类型的晶体管、继电器等，其中绝缘栅双极晶体管（IGBT）具有输入阻抗高、驱动电流小、开关速度快、通态电压低、承受电流大、可靠性强等优点，被广泛运用于各种电路中。

参照图1为一种绝缘栅双极晶体管电路关断时的电路示意图，其中下方曲线为绝缘栅双极晶体管两端的控制电路的电压，上方电压则为关断尖峰电压。使用时，集电极（C极）和发射极（E极）接入电路中，通过门极（G极）接入控制电路，从而控制集电极和发射极之间的通断。

参照图2，但由于绝缘栅双极晶体管（IGBT）存在寄生电感和电容，在关断过程中会产生一个寄生的关断尖峰电压V=L*di/dt；同时寄生电感和电容产生谐振进而产生电压震荡，使得关断尖峰电压（上方的波形）振荡幅度较大，导致为了减少出现击穿的现象，设计人员需要预留更多的击穿余量，因此需要电压更高的器件；而更高的击穿电压器件会带来导通和开关性能的降低同时增加了成本。另外震荡会导致电磁干扰，需要设置更多的外围器件滤波，导致系统成本和性能进一步上升，有待进一步对绝缘栅双极晶体管（IGBT）进行改进。

实施例1

参照图3和图4，本申请公开一种震荡抑制功率器件，在本身具备绝缘栅双极晶体管（IGBT）结构和功能的同时，并具备对关断尖峰电压进行稳定削弱的功能。参照图4和图5，其中下方曲线为绝缘栅双极晶体管两端的控制电路的电压，上方电压则为关断尖峰电压。可以理解为，本申请的震荡抑制功率器件依靠自身的结构，能够近似于在集电极（C极）和发射极（E极）之间并联一个电阻和电容，且电容和电阻相串联，尖峰电压所产生的电流可以通过电阻结构和电容控制方向和存放、消耗，从而使得关断尖峰电压的变化幅度能够降低，随时间逐渐趋于稳定，从而起到降低生产成本和工作成本的作用。

参照图3，一种震荡抑制功率器件包括衬底1、位于衬底1顶部的源极层7（或发射极）、位于源极层7和衬底1间的有源层6、位于衬底1底部的集电极层11、位于衬底1内的门极栅2，以实现功率器件的开关功能。衬底1内还设置有能够形成附加电容功能的虚拟栅3，以及设置于虚拟栅3底部能够形成附加电阻功能的浮空底结106，从而实现在关断过程中，对电流进行控制，进而调整关断尖峰电压的变化幅度。

衬底1在半导体制程中是半导体晶圆,在产品中是切单后的芯片基础层，衬底1的基础材质通常是硅,也可以是碳化硅、III-V族或II-VI化合物,在掺杂电子提供物质或电洞提供物质后具有导电性,掺杂区域在芯片有效区,可以全面也可以区块状,示例是重N型掺杂。衬底1通常是单晶结构,就本申请N型晶体管具体例如是N+单晶硅。

具体的，衬底1具有顶部的处理表面101与对应的背面102，由处理表面101向背面102方向形成有相互平行的第一沟槽103和第二沟槽104，第一沟槽103和第二沟槽104间隔设置且开口朝向处理表面101，第一沟槽103和第二沟槽104的内壁绝缘处理。图中以三条第一沟槽103和两条第二沟槽104为例，且第一沟槽103和第二沟槽104依次设置。但实际上第一沟槽103和第二沟槽104的数量之和可以为两条及以上，满足相同的排布方式即可。为便于通过一道工序进行加工，第一沟槽103和第二沟槽104结构可以一致，且深度可以相同。

参照图3，门极栅2淀积于第一沟槽103内，虚拟栅3淀积于第二沟槽104内，浮空底结106位于衬底1内且位于第二沟槽104底部。通过间隔设置第一沟槽103，使得门极栅2也能够间隔设置，能够在功率器件工作、电流在集电极层11和源极层7之间移动时，能够使得功率器件中离子分布和流动均匀，即电流密度降低，从而具备更好的导电效果。同样，将浮空底结106设置于虚拟栅3底部，且各个浮空底结106之间通过门极栅2隔开、各个虚拟栅3之间也通过门极栅2隔开，使得形成的电容和电阻功能结构一一对应，并且能够均匀分布在衬底1内，且对应于电子流的分布位置，从而提高电子流利用率和移动效率，进一步提高降低关断尖峰电压震动幅度的作用。在本申请其他较佳的实施例中，第一沟槽103和第二沟槽104也可以不依次间隔设置，例如在两个第一沟槽103之间设置多个第二沟槽104、在两个第二沟槽104之间设置多个第一沟槽103亦可。在其他较佳的实施例中，第一沟槽103和第二沟槽104结构也可以不相同，深度也可以不相等，满足第二沟槽104和第二沟槽104底部位于有源层6下方即可。

在本申请中，门极栅2和虚拟栅3具有导电性,材质优选为多晶态的导电硅或其他导电性半导体材料,能与衬底1有着相同或相近的热膨胀适配性；在其他示例中也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、铝,常用为钨。门极栅2和虚拟栅3均和衬底1之间通过隔离氧化层107进行绝缘连接，从而能够通过控制门极栅2而形成的库仑力效应调整带电离子的移动方向，从而实现功率器件的通断，而虚拟栅3和对应的隔离氧化层107则形成电容结构的两极，从而能够在产生关断尖峰电压时，用于调整相应电流和电压的作用。

参照图3，浮空底结106位于第二沟槽104底部，且对第二沟槽104底部成包覆状，浮空底结106宽度（沿平行于背面102的方向）大于第二沟槽104的沿该方向的长度，从而能够增大接触面积，提高电子流的移动速度。浮空底结106通过往衬底1中注入掺杂离子而形成，且浮空底结106为绝缘或导电性能弱于衬底1的P-区域，从而能够在电流流经时，起到降低关断尖峰电压的变化幅度的作用。浮空底结106还能起到分流隔离作用,防止电子流在衬底1内提早汇集；故相同性能下第二沟槽104的槽深度可以减少,降低虚拟栅3的填充难度。在本申请的其他较佳实施例中，浮空底结106的位置可以做调整，满足始终位于沟道区63和缓冲层10之间，并始终和隔离氧化层107接触即可，例如位于靠近第二沟槽104侧部的位置；浮空底结106的大小也做调整，例如宽度小于第二沟槽104的宽度，满足能够在功率器件关断时，能够导通电流即可。

参照图3，有源层6包括于衬底1处理表面101向下依次形成的源极领域结62和沟道区63,源极领域结62为N+掺杂区域，而沟道区63为P-掺杂区域。衬底1于处理表面101上淀积有介电层4（或ILD层），源极层7淀积于介电层4上，介电层4向下开设有多个延伸至沟道区63内的接触孔5及对应延伸至虚拟栅3内的接触孔5，并在接触孔5底部注入离子形成欧姆接触区61，欧姆接触区61具体为P+型掺杂区域，源极层7也底部对应延伸至接触孔5内至和欧姆接触区61接触。

介电层4形成于门极栅2和虚拟栅3上,使门极栅2和虚拟栅3为嵌埋结构。介电层4为绝缘性质,隔离了门极栅2与源极层7，以及隔离了虚拟栅3与源极层7，介电层4的材质具体可为氧化硅、PSG（磷硅玻璃）或BPSG（硼磷硅玻璃）,以有效隔离源极与柵极。图中绘示的介电层4虽然只有一层,在不同变化示例中可以是多层叠加的绝缘结构。并且通过有源层6由所述源极层7与有源层6之间为欧姆接触的结合,能缩小两者的电阻。

就P型掺杂浓度而言, 欧姆接触区61高于沟道区63；故沟道区63在第一柵极两侧会有晶体管沟道效应, 欧姆接触区61在源极层7的表面不会有晶体管沟道效应,欧姆接触区61倾向于具有导电性，能够提供良好的导通性能和低电阻连接。

本实施例中，源极层7是几乎整面覆盖在处理表面101上的单元台面区，还能保留柵极接触区，即源极层7在柵极接触区分割为柵极接触。源极层7导通至欧姆接触区61，源极层7为导电性,材质优选为铝或其他导电金属材料,额外具有金属垫的作用,以省略金属垫的制作；在其他示例中源极层7也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、多晶态的导电硅。该源极层7的结构可以如图所示的单层结构也可以是多层叠加结构。

参照图3，被嵌埋的门极栅2与虚拟栅3可以利用其本身的端部延伸或连接引线将电信号引拉到台面区域之外，门极栅2与源极层7的场电位可以独立调整或共同调整。由于源极层7底部通过接触孔5贯穿介电层4，使门极栅2与虚拟栅3均与源极层7等电位连接，不需要额外设置控制信号线与控制电极。

参照图3，衬底1于背面102还注入形成有缓冲层10（butter层），缓冲层10为N-掺杂区域，缓冲层10用于调节电路中的电流大小和分布，以及在输入信号较小时防止衬底1中的噪声干扰对电路性能的影响，从而提高电路的性能和稳定性。

集电极层11注入形成于缓冲层10底部，具体为P掺杂区域，集电极层11还金属化形成有背面电极12，即背面102金属电极，而源极层7上还淀积有钝化层8，钝化层8图形化形成PAD层，通过PAD层和背面电极12以将功率器件接入电路中。

本申请实施例一种震荡抑制功率器件的实施原理为：

参照图4和图5，在本申请中，可以将震荡抑制功率器件理解为一个PNP型的三极管和一个NMOS管串联，并在三极管上并联一个相串联的电容和电阻，且电阻靠近震荡抑制功率器件的发射极。其中P掺杂的集电极、N+型的衬底1，以及P-掺杂的沟道区63，作为PNP三极管结构；而有源层6、介电层4、源极层7等结构则作为NMOS管结构，从而实现震荡抑制功率器件的作为常规开关的功能。

参照图4和图5，当震荡抑制功率器件常规使用时，电子流从底部向上移动，离子不通过虚拟栅3和对应的浮空底结106，从门极栅2两侧进行移动。当震荡抑制功率器件关断时，产生关断尖峰电压，高频往复的关断尖峰电流则不从门极栅2两侧移动，而直接通过浮空底结106后，在通过虚拟栅3和隔离氧化层107所形成的电容结构进行感应或储存和释放，进而起到调整关断尖峰电压震荡幅度的作用，进而提高电路稳定性，无需额外设置其他结构和调整电路电压值，起到降低成本的作用。

实施例2

本申请实施例2还公开了一种震荡抑制功率器件的制作方法，用于制造上述任意技术方案组合的场效晶体管结构,工艺步骤S6至S19采用与附图标号相同对应的方式以方便理解并说明如后，具体如下：

参照图6，对应步骤S6提供一种衬底1，该步骤中，衬底1通常为晶圆形态,具体是硅晶圆，衬底1于处理表面101上先形成有一表面酸化膜105，具有硬掩膜的作用，以利后工艺中第一沟槽103和第二沟槽104的形成。所述表面酸化膜105具体可以是表面淀积掩蔽膜层,其材质可以是但不限于SIO2或SIN,其厚度介于1000A～8000A,表面酸化膜105的一种具体制造方法可以是先生长200A～1000A热氧厚度层,然后淀积厚度不大于7000A的叠加膜层；当热氧厚度层的厚度足够(至少大于1000A),叠加膜层的淀积可以不实施,使所述表面酸化膜105具有挖设第一沟槽103和第二沟槽104的掩膜作用。

参照图7，对应步骤S7是由所述处理表面101刻蚀形成相互平行且间隔设置的第一沟槽103和第二沟槽104,第一沟槽103和第二沟槽104形成后移除表面酸化膜105。以光刻与刻蚀方式选定区域掩蔽膜的图案,屏蔽体场板沟槽刻蚀，根据器件的特性不同，由处理表面101往内计算，第一沟槽103和第二沟槽104的刻蚀深度具体介于1.0～10um，本申请中第一沟槽103和第二沟槽104的深度和大小可以保持一致，以便进行生产操作。在第一沟槽103和第二沟槽104的形成过程,表面酸化膜105有可能被部分消耗。

参照图8，对应步骤S8是在开设第一沟槽103和第二沟槽104后的处理表面101上再淀积形成一层的掩膜层13，具体可以采用过渡氧化层，起到保护第一沟槽103和第二沟槽104的作用，使得第一沟槽103在未使用之前可以保持清洁。具体形成方式可以优选为高密度等离子化学气相淀积法（HDP-CVD），使得掩膜层13能够填充满第一沟槽103和第二沟槽104的空间。通过以光刻与刻蚀方式选定区域掩蔽膜的图案,屏蔽体场板沟槽刻蚀的方式再打开第二沟槽104的位置，此时第一沟槽103被掩盖。步骤S7和S8的目的，在于便于工序的进行，并且避免注入掺杂物进入至第一沟槽103内第一沟槽103的绝缘处理不利，进而使得后续隔离氧化层107厚度能够更容易保持一致。

参照图9，对应步骤S9是在第二沟槽104底部注入B11，从而形成P-掺杂的浮空底结106。

参照图10，对应步骤S10，是在衬底1表面上通过氧化工艺形成栅氧结构，即本申请的隔离氧化层107，从而使得第一沟槽103和第二沟槽104内壁绝缘处理。隔离氧化层107具体是热氧化层或/与淀积氧化层，但不限于此两种。

参照图11，对应步骤S11，在通过光刻或者牺牲层刻蚀的方式，将步骤S8所形成的过渡氧化层全部清除后，在衬底1上以沉淀填充的方式形成填充满第一沟槽103和第二沟槽104的poly层14，即多晶硅层，沉淀方式可以为LPCVD(低压力化学气相淀积法)方式，并且poly层14于处理表面101的厚度介于1000～15000A，再通过原位掺杂（In-situ doping）或者注入物掺杂(implant doping)的方式使得poly层14具备导电性，掺杂类型示例是N型,但也可以是P型，从而在第一沟槽103内形成门极栅2，在第二沟槽104内形成虚拟栅3。

参照图12，对应步骤S12，通过化学机械研磨(CMP)与回刻蚀(etch back)的方式或者光刻的方式将位于处理表面101上部的poly层14去除。

参照图13，对应步骤S13在处理表面101上以反型能量注入方式形成沟道区63，注入物为B11等P型掺杂物，可含多次注入,以形成P-掺杂区。

参照图14，对应步骤S14，在处理表面101上进行正极型注入，以形成源极领域结62，源极领域结62位于第一沟槽103和第二沟槽104开口两侧，第一沟槽103与第二沟槽104开口侧的两相邻源极领域结62不会相接。采用例如示例的N+注入,注入掺杂物具体为砷(As)或磷(P)等VA族元素,可包括多次注入。

参照图15，对应步骤S15，包括以沉淀覆盖方式在门极栅2与虚拟栅3上形成介电层4,使门极栅2与虚拟栅3嵌埋结构。介电层4的一种示例但不限定的形成方式是CVD氧化层淀积,淀积介质层具体为LTO(低温氧化硅)或HTO(高温氧化硅)加上BPSG(硼磷硅玻璃)或PSG(磷硅玻璃)的组合。

参照图16，对应步骤S16，采用光刻的方式，在介电层4上刻蚀多个接触孔5，第一沟槽103和第二沟槽104两侧均刻蚀有接触孔5，且虚拟栅3顶部也对应刻蚀有接触孔5，接触孔5刻蚀深度一致，且位于第一沟槽103和第二沟槽104两侧的接触孔5贯穿源极领域结62后 ，端部和沟道区63相接触。参照图17，对应步骤S17，通过注入方式在接触孔5内注入B11、BF2等掺杂物，从而在接触孔5底部形成P+掺杂的欧姆接触区61。

参照图17，对应步骤S17，在介电层4上形成源极层7，源极层7的材质为金属；所述源极层7由淀积金属层形成，具体可包括但不限于金属阻挡层和导电金属层两层，具体金属材料可以是但不限于以下的选择组合：Ti\TiN\Ta\TaN\TiW\W与AL\AlCu\AlSiCu等，源极层7延伸至接触孔5内，并且和欧姆接触区61形成欧姆接触。

通过S13-S17步骤形成功率器件的有源层6和源极层7，并且通过源极层7和欧姆接触区61接触的方式实现电路的导通，并有利于电流的输入和输出，实现功率器件的常规功能。虚拟栅3通过欧姆接触区61和源极层7连接，也使得虚拟栅3能够接入电路中，以形成电容结构接入至电路中，从而达到降低关断尖峰电压震荡幅度的作用。

参照图18，对应步骤S18，同样通过淀积的方式，在源极层7上形成钝化层8，通过光刻定义栅区和发射区，刻蚀形成PAD区9，形成功率区间的接口，用于将功率器件内电路和外部电路连接起来，可以实现输入、输出功能。

参照图19，对应步骤S19，对衬底1的背面102进行晶背减薄、通过注入掺杂物的方式形成N-型掺杂的缓冲层10（butter层）和P型掺杂的集电极层11，最后进行晶背金属化形成背面电极12即可。通过设置缓冲层10，缓冲层10用于调节电路中的电流大小和分布，以及在输入信号较小时防止衬底1中的噪声干扰对电路性能的影响，从而提高电路的性能和稳定性。

方法实施例的基础原理为：利用在衬底1内形成的虚拟栅3和隔离氧化层107形成电容结构，通过浮空底结106形成电阻结构，使得在功率器件关断时，能够使得通过电容结构和电阻结构对关断尖峰电压震荡幅度，并且通过间隔设置第一沟槽103和第二沟槽104，降低生产难度和工艺次数，并且降低电流密度，使得电子流区更为均匀化。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (10)

1.一种震荡抑制功率器件，其特征在于，包括：

衬底（1），具有处理表面（101）和与处理表面（101）相对应的背面（102），所述处理表面（101）形成有第一沟槽（103）和第二沟槽（104），第一沟槽（103）和第二沟槽（104）开口朝向处理表面（101）且内壁绝缘处理，所述第一沟槽（103）内设置有门极栅（2），所述第二沟槽（104）内设置有虚拟栅（3），且所述衬底（1）于第二沟槽（104）底部形成有与衬底（1）反极性的浮空底结（106）；

有源层（6），形成于所述衬底（1）靠近处理表面（101）的一端，且包括位于第一沟槽（103）两侧和第二沟槽（104）两侧的沟道区（63）；

介电层（4），所述介电层（4）形成于第一沟槽（103）和第二沟槽（104）上方，并使得门极栅（2）和虚拟栅（3）为嵌埋结构；

源极层（7），所述源极层（7）设置于介电层（4）上，且底部等电位延伸至第一沟槽（103）和第二沟槽（104）两侧的沟道区（63），且底部还等电位延伸至虚拟栅（3）内；

集电极层（11），设置于衬底（1）的背面（102）；

以及，设置于集电极层（11）远离处理表面（101）一侧的背面电极（12）。

2.根据权利要求1所述的一种震荡抑制功率器件，其特征在于，所述第一沟槽（103）和第二沟槽（104）数量共计至少两个，且第一沟槽（103）和第二沟槽（104）依次平行间隔设置。

3.根据权利要求1或2所述的一种震荡抑制功率器件，其特征在于，所述第一沟槽（103）和第二沟槽（104）结构一致，且深度相等。

4.根据权利要求1或2所述的一种震荡抑制功率器件，其特征在于，所述浮空底结（106）包覆在第二沟槽（104）底部，且宽度大于第二沟槽（104）的宽度。

5.根据权利要求1所述的一种震荡抑制功率器件，其特征在于，所述有源层（6）还包括位于第一沟槽（103）两侧和第二沟槽（104）两侧的源极领域结（62），源极领域结（62）位于沟道区（63）和介电层（4）之间；所述源极层（7）穿过源极领域结（62）至沟道区（63），并和源极领域结（62）相接触。

6.根据权利要求5所述的一种震荡抑制功率器件，其特征在于，所述源极层（7）穿过源极领域结（62）的端部、所述源极层（7）穿入虚拟栅（3）内的部分的端部均设置有欧姆接触区（61）。

7.根据权利要求1所述的一种震荡抑制功率器件，其特征在于，所述第一沟槽（103）和第二沟槽（104）内壁设置有隔离氧化层（107），位于第一沟槽（103）内壁的所述隔离氧化层（107）用于将门极栅（2）和衬底（1）隔开，位于第二沟槽（104）内壁的所述隔离氧化层（107）用于将虚拟栅（3）同时和浮空底结（106）和衬底（1）隔开。

8.根据权利要求1所述的一种震荡抑制功率器件，其特征在于，所述衬底（1）于背面（102）的一端设置有同极性的缓冲层（10）。

9.一种震荡抑制功率器件的制作方法，其特征在于，包括以下步骤：

提供衬底（1），所述衬底（1）具有处理表面（101）和与处理表面（101）相对应的背面（102）；

在处理表面（101）上刻蚀形成间隔设置的第一沟槽（103）和第二沟槽（104）；

在第二沟槽（104）底部注入填充的方式形成和衬底（1）反极性的浮空底结（106）；

在处理表面（101）、第一沟槽（103）内壁和第二沟槽（104）内壁上形成隔离氧化层（107），使得第一沟槽（103）和第二沟槽（104）的内壁绝缘处理；

在第一沟槽（103）内以淀积的方式形成门极栅（2），在第二沟槽（104）内以淀积的方式形成虚拟栅（3）；

在所述处理表面（101）下以能量注入的方式形成有源层（6），所述有源层（6）包括和衬底（1）反极性的沟道区（63），所述有源层（6）通过第一沟槽（103）和第二沟槽（104）分隔设置；

以沉淀覆盖方式在所述门极栅（2）与所述虚拟栅（3）上形成介电层（4）,使所述门极栅（2）与所述虚拟栅（3）为嵌埋结构；

在介电层（4）上形成源极层（7），所述源极层（7）等电位连接虚拟栅（3），且等电位连接位于第一沟槽（103）和第二沟槽（104）两侧的沟道区（63）。

10.根据权利要求9所述的一种震荡抑制功率器件的制作方法，其特征在于，

在形成第一沟槽（103）和第二沟槽（104）的部分步骤中，第一沟槽（103）和第二沟槽（104）结构一致、深度相同，且依次间隔设置；

或/与，在形成浮空底结（106）的步骤之前，先在处理表面（101）上以淀积的方式形成掩膜层（13），所述掩膜层（13）填充至第一沟槽（103）和第二沟槽（104）内，再以光刻或刻蚀的方式去除第二沟槽（104）内的掩膜层（13），以打开第二沟槽（104）；

或/与，在形成浮空底结（106）的步骤时，所述浮空底结（106）包覆在第二沟槽（104）底部，且宽度大于第二沟槽（104）的宽度；

或/与，在形成有源层（6）的步骤中，有源层（6）还包括位于沟道区（63）和介电层（4）之间，且和沟道区（63）反极性的源极领域结（62），所述沟道区（63）和虚拟栅（3）内均设置有欧姆接触区（61），所述欧姆接触区（61）用于和源极层（7）相连接；

或/与，在形成所述源极层（7）的步骤中，所述源极层（7）还覆盖于所述内介电层（4）上，所述源极层（7）的材质为金属；

或/与，在形成所述源极层（7）的步骤后，对所述衬底（1）的背面（102）进行晶背减薄、注入形成和衬底（1）同极性的缓冲层（10），并将衬底（1）晶背金属化。