CN117998869A - 存储装置及其制作方法 - Google Patents

Abstract

提供一种存储装置及其制作方法，存储装置包括第一存储器和第二存储器；第一存储器包括沿第一方向层叠设置的第一电极、第一阻变层和第二电极；第二存储器包括沿第一方向层叠设置的第三电极、第二阻变层和第四电极；第一电极包括彼此连接的第一材料层和第二材料层，第一材料层的材料与至少部分第二材料层的材料不同；第一材料层和第二材料层均与第一阻变层接触，且至少部分第二材料层与第三电极同层设置。本公开提供的存储装置及其制作方法，能够简化第一存储器和第二存储器的集成工艺，而且无需占用额外的版图面积即可实现更复杂的电路系统功能。

Description

存储装置及其制作方法

技术领域

本公开至少一个实施例涉及一种存储装置及其制作方法。

背景技术

存储装置广泛用于将信息存储在诸如计算机、无线通信装置、相机、数字显示器等的各种电子装置中，可通过将存储装置内的存储器编程为各种状态来存储信息。为了满足特定的性能、功耗等需求，存储装置中可包括多种类型的存储器，以提高存储装置的性能。

发明内容

本公开至少一个实施例提供一种存储装置及其制作方法。

本公开至少一个实施例提供一种存储装置，包括第一存储器和第二存储器；其中，所述第一存储器，包括沿第一方向层叠设置的第一电极、第一阻变层和第二电极；所述第二存储器，包括沿所述第一方向层叠设置的第三电极、第二阻变层和第四电极；其中，所述第一电极包括彼此连接的第一材料层和第二材料层，所述第一材料层的材料与至少部分所述第二材料层的材料不同；所述第一材料层和所述第二材料层均与所述第一阻变层接触，且至少部分所述第二材料层与所述第三电极同层设置。

例如，根据本公开的至少一实施例，所述第一存储器被配置为能够执行多次编程操作，所述第二存储器被配置为能够执行一次编程操作；所述第一存储器的编程操作次数大于所述第二存储器的编程操作次数。

例如，根据本公开的至少一实施例，所述第一存储器和所述第二存储器被配置为满足以下条件中的至少一者：所述第一阻变层与所述第二阻变层同层设置，且材料相同；所述第二电极与所述第四电极同层设置，且材料相同。

例如，根据本公开的至少一实施例，所述第一材料层的材料包括氮化钛，所述第二材料层的材料包括氮化钽，所述阻变层的材料包括氧化铪。

例如，根据本公开的至少一实施例，所述第一材料层的至少部分围绕所述第二材料层设置。

例如，根据本公开的至少一实施例，所述第一材料层与所述第一阻变层的接触面积为第一面积，所述第二材料层与所述第一阻变层的接触面积为第二面积；所述第一面积与所述第二面积的比值大于或等于9。

例如，根据本公开的至少一实施例，所述第二材料层包括沿所述第一方向层叠设置的第一子层和第二子层；所述第二子层位于所述第一子层与所述第一阻变层之间，且所述第二子层的材料与所述第一材料层的材料相同；所述第一子层与所述第三电极同层设置。

例如，根据本公开的至少一实施例，所述第一电极在所述第一方向上的尺寸为第一尺寸，所述第一电极在第二方向上的尺寸为第二尺寸，所述第二方向与所述第一方向相垂直；所述第一尺寸与所述第二尺寸的比值大于1。

例如，根据本公开的至少一实施例，所述第二材料层的靠近所述第一阻变层的一侧表面为第一表面，所述第二材料层的远离所述第一阻变层的一侧表面为第二表面；所述第一表面的面积大于或等于所述第二表面的面积。

例如，根据本公开的至少一实施例，所述存储装置还包括衬底基板；所述衬底基板包括沿所述第一方向层叠设置的衬底、元件层和层间介电层，所述元件层位于所述衬底和所述层间介电层之间；所述层间介电层中包括第一电极孔和第二电极孔；所述第一电极位于所述第一电极孔内，且与所述元件层电连接；所述第三电极位于所述第二电极孔内，且与所述元件层电连接。

本公开至少一个实施例提供一种存储装置的制作方法，包括：提供衬底基板；所述衬底基板包括沿第一方向层叠设置的衬底、元件层和层间介电层，所述元件层位于所述衬底和所述层间介电层之间；对所述层间介电层进行刻蚀形成暴露所述元件层的第一电极孔；在所述层间介电层的远离所述衬底的一侧和所述第一电极孔中形成第一电极材料层；对所述第一电极材料层进行刻蚀以形成凹槽；在所述层间介电层的远离所述衬底的一侧和所述凹槽中形成第二电极材料层；进行平坦化工艺移除位于所述层间介电层的远离所述衬底一侧的电极材料层，以形成位于所述第一电极孔中的第一材料层和第二材料层，且所述第一材料层和所述第二材料层共同构成第一电极；对所述层间介电层进行刻蚀形成暴露所述元件层的第二电极孔；在所述第二电极孔中形成第三电极，所述第三电极的材料和至少部分所述第二材料层的材料相同；在所述第一电极的远离所述衬底的一侧依次形成第一阻变层和第二电极，以形成第一存储器；在所述第三电极的远离所述衬底的一侧依次形成第二阻变层和第四电极，以形成第二存储器。

例如，根据本公开的至少一实施例，在所述凹槽中形成所述第二电极材料层之前对所述层间介电层进行刻蚀以形成所述第二电极孔，且所述第二电极材料层还同时形成在所述第二电极孔中；以及在所述平坦化工艺后，余留在所述第二电极孔中的所述第二电极材料层形成所述第三电极。

例如，根据本公开的至少一实施例，所述第一电极材料层具有孔洞；形成所述凹槽包括对所述第一电极材料层进行刻蚀至暴露所述孔洞，以形成所述凹槽。

例如，根据本公开的至少一实施例，所述平坦化工艺移除的所述电极材料层包括所述第二电极材料层的部分或者所述第二电极材料层的部分和所述第一电极材料层的部分，且所述平坦化工艺使得所述第一电极远离所述衬底的一侧表面、所述第三电极远离所述衬底的一侧表面均与所述层间介电层远离所述衬底的一侧表面平齐。

例如，根据本公开的至少一实施例，形成所述第一阻变层和所述第二电极以及形成所述第二阻变层和所述第四电极包括：依次形成阻变材料层和第三电极材料层；以及对所述第三电极材料层和所述阻变材料层进行图案化工艺，以将所述第三电极材料层图案化成所述第二电极和所述第四电极，并将所述阻变材料层图案化成所述第一阻变层和所述第二阻变层。

本公开至少一个实施例提供的存储装置及其制作方法，第一材料层与第二材料层的材料不同，且至少部分第二材料层与第三电极同层设置，能够简化第一存储器和第二存储器的集成工艺。而且，由于第一电极、第一阻变层和第二电极沿第一方向层叠设置，且第三电极、第二阻变层和第四电极沿第一方向层叠设置，无需占用额外的版图面积即可实现更复杂的电路系统功能。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1示出了一种存储装置的示意图。

图2为本公开至少一个实施例所提供的存储装置的示意图。

图3为一种RRAM存储器的示意图。

图4A为一种存储器的示意图。

图4B为图4A所示存储器的电镜图。

图5为本公开至少一个实施例所提供的第一电极的示意性平面图。

图6为本公开至少一个实施例所提供的存储装置的示意图。

图7A至图7F为本公开至少一个实施例所提供的存储装置的制作方法的流程示意图。

图8A至图8E为本公开至少一个实施例所提供的形成第一电极的流程示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

本公开中使用的“垂直”、“平行”以及“相同”等特征均包括严格意义的“垂直”、“平行”、“相同”等特征，以及“大致垂直”、“大致平行”、“大致相同”等包含一定误差的情况，考虑到测量和与特定量的测量相关的误差(也就是，测量系统的限制)，表示在本领域的普通技术人员所确定的对于特定值的可接受的偏差范围内。本公开实施例中的“中心”可以包括严格的位于几何中心的位置以及位于几何中心周围一小区域内的大致中心的位置。例如，“大致”能够表示在一个或多个标准偏差内，或者在所述值的10％或者5％内。

一次性可编程存储器(One-Time Programmable，OTP)和多次编程存储器(Multiple-Time Programmable，MTP)都属于非易失性存储器。OTP存储器通常用于存储一次性配置或者固化的数据。OTP存储器一旦被编程，其内容就不能被擦除或者重新编程，因此具有很好的安全性和稳定性。MTP存储器则可以根据用户需要进行多次重新编程和更新。阻变存储器(Resistive Random Access Memory，RRAM)是MTP存储器中的一种，能够基于阻值变化来记录存储数据信息，具有许多优点，如高速、低功耗、简单结构、高密度、多态性等，有望应用于人工智能、边缘计算、类脑计算等领域。

在研究中，本申请的发明人发现，在将不同类型的存储器(例如为OTP存储器与RRAM存储器)进行集成时，需要在前道工艺和后道工艺中分别独立完成，而且受限于OTP存储器的结构特性，需要占用额外的版图面积。

图1示出了一种存储装置的示意图。

参考图1，在逻辑工艺下，可以在衬底90上方的第一金属层10和第二金属层20间的互连通孔中制作阻变存储器，并在无阻变存储器的区域完成逻辑电路金属互连。如图1所示，可以在后道工艺中，在第一金属层10上通过叠层材料的沉积、刻蚀等处理工艺，形成包括沿第一方向Y层叠设置在第一金属层10上的底电极31、阻变层32和顶电极33的阻变存储器。该阻变存储器可以位于晶体管40的上方，无需占用额外的版图面积。

对于OTP器件的结构特性，此处以OTP存储器中的电熔丝(eFuse)器件和反熔丝(anti-Fuse)器件为例进行说明。eFuse器件的工艺制备方法为采用晶体管材料，例如多晶硅或高介电(High-K)材料，形成电阻丝，属于前道工艺，需要在晶体管有源区外占用较大的额外面积。Anti-Fuse器件则采用栅极氧化物击穿作为编程机制，需要额外的一个晶体管作为编程对象，也需要额外的面积开销。

本公开至少一个实施例提供一种存储装置，存储装置包括第一存储器和第二存储器；第一存储器，包括沿第一方向层叠设置的第一电极、第一阻变层和第二电极；第二存储器，包括沿第一方向层叠设置的第三电极、第二阻变层和第四电极；第一电极包括彼此连接的第一材料层和第二材料层，第一材料层的材料与至少部分第二材料层的材料不同；第一材料层和第二材料层均与第一阻变层接触，且至少部分第二材料层与第三电极同层设置。

本公开至少一个实施例提供一种存储装置的制作方法，制作方法包括：提供衬底基板；衬底基板包括沿第一方向层叠设置的衬底、元件层和层间介电层，元件层位于衬底和层间介电层之间；对层间介电层进行刻蚀形成暴露元件层的第一电极孔；在层间介电层的远离衬底的一侧和第一电极孔中形成第一电极材料层；对第一电极材料层进行刻蚀以形成凹槽；在层间介电层的远离衬底的一侧和凹槽中形成第二电极材料层；进行平坦化工艺移除位于层间介电层的远离衬底一侧的电极材料层，以形成位于第一电极孔中的第一材料层和第二材料层，且第一材料层和第二材料层共同构成第一电极；对层间介电层进行刻蚀形成暴露元件层的第二电极孔；在第二电极孔中形成第三电极，第三电极的材料和至少部分第二材料层的材料相同；在第一电极远离衬底的一侧依次形成第一阻变层和第二电极，以形成第一存储器；在第三电极远离衬底的一侧依次形成第二阻变层和第四电极，以形成第二存储器。

本公开至少一个实施例提供的存储装置及其制作方法，第一材料层与第二材料层的材料不同，且至少部分第二材料层与第三电极同层设置，能够简化第一存储器和第二存储器的集成工艺。而且，由于第一电极、第一阻变层和第二电极沿第一方向层叠设置，且第三电极、第二阻变层和第四电极沿第一方向层叠设置，无需占用额外的版图面积即可实现更复杂的电路系统功能。

下面结合附图并通过一些实施例对存储装置及其制作方法进行说明。

图2为本公开至少一个实施例所提供的存储装置的示意性截面图。

参考图2，本公开至少一个实施例提供一种存储装置，存储装置包括第一存储器100和第二存储器200。第一存储器100包括沿第一方向Y层叠设置的第一电极110、第一阻变层120和第二电极130。第二存储器200包括沿第一方向Y层叠设置的第三电极210、第二阻变层220和第四电极230。第一电极110、第一阻变层120和第二电极130沿第一方向Y层叠设置，且第三电极210、第二阻变层220和第四电极230沿第一方向Y层叠设置，无需占用额外的版图面积即可实现更复杂的电路系统功能。

如图2所示，第一电极110包括彼此连接的第一材料层111和第二材料层112，第一材料层111的材料与至少部分第二材料层112的材料不同。由第一材料层111和第二材料层112彼此连接而形成的第一电极110，可以利用不同材料的不同性质，防止单一材料的电极可能造成的性能缺陷。

如图2所示，第一材料层111和第二材料层112均与第一阻变层120接触，且至少部分第二材料层112与第三电极210同层设置。第一材料层111与第二材料层112在彼此连接的同时，还均与第一阻变层120接触，从而防止位于第一电极110上方的第一阻变层120、第二电极130发生结构或性能的改变。此外，第一材料层111与第二材料层112的材料不同，且至少部分第二材料层112与第三电极210同层设置，能够在满足不同类型的存储器的性能需求的同时，简化第一存储器100和第二存储器200的集成工艺。例如，至少部分第二材料层112可以与第三电极210同时形成，也可以先后形成。例如，上述“至少部分”可以指第二材料层112和/或第三电极210的至少部分膜层。例如，第二材料层112可以与第三电极210的材料完全相同。

例如，存储装置可以包括位于第一电极与第一阻变层之间、第三电极与第二阻变层之间的其他功能层，例如热增强层，以提高第一存储器和第二存储器的特性。例如，存储装置可以包括位于第一阻变层与第二电极之间、第二阻变层与第四电极之间的其他功能层，例如热增强层，以提高第一存储器和第二存储器的特性。

如图2所示，例如，存储装置还包括衬底基板300，衬底基板300包括沿第一方向Y层叠设置的衬底310、元件层320和层间介电层330。元件层320位于衬底310和层间介电层330之间。例如，元件层320可以包括晶体管和导电层，导电层位于晶体管与存储器之间。在衬底310和层间介电层330之间还包括围绕元件层320的其他介电层。层间介电层330中包括第一电极孔331和第二电极孔332，第一电极110位于第一电极孔331内，且与元件层320电连接；第三电极210位于第二电极孔332内，且与元件层320电连接。

如图2所示，例如，元件层320可以包括多个晶体管，各晶体管可以包括栅极、源极、漏极，第一电极110可以通过导电层中对应的导电线和/或导电通孔与相应晶体管的源极或漏极电连接，第三电极210可以通过导电层中对应的导电线和/或导电通孔与相应晶体管的源极或漏极电连接。例如，晶体管的设置位置可参考图1中晶体管的设置位置。

如图2所示，例如，存储装置还包括设置在第一存储器100和/或第二存储器200远离衬底310的一侧的导电层400和绝缘层500等结构，导电层400可以包括至少一层金属层，金属层可以与第二电极130电连接，金属层可以与第四电极230电连接，从而分别将第一存储器100与第二存储器200与其他器件连接，以实现存储等功能。当然，存储装置还可以包括其他膜层或其他结构，本公开对此不作限制。

如图2所示，例如，第一存储器100和第二存储器200被配置为满足以下条件中的至少一者：第一阻变层120与第二阻变层220同层设置，且材料相同。第二电极130与第四电极230同层设置，且材料相同。例如，第一阻变层120与第二阻变层220可以在一道图案化工艺中同时形成，也可以分别形成。例如，第二电极130与第四电极230可以在一道图案化工艺中同时形成，也可以分别形成。由此，能够简化制程，节省了工艺加工成本并提高了效率。

例如，第一材料层的材料与第二材料层的材料分别包括金属材料或金属氮化物材料。例如，金属材料可以包括铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌、铂中的一种或多种。例如，金属氮化物材料可以包括氮化钛、氮化钽或其他金属氮化物材料。例如，第一材料层的材料可以选自钛的氮化物，例如是TiN；第二材料层的材料可以选自钽的氮化物，例如是TaN。

例如，第一阻变层和第二阻变层的材料可以包括金属氧化物或其他氧化物。例如，包括铪、钛、锆、钽或铝的氧化物等。

例如，第一材料层的材料包括氮化钛，第二材料层的材料包括氮化钽，阻变层的材料包括氧化铪。

经发明人研究发现，相对于第一材料层(例如氮化钛)，第二材料层(例如，氮化钽)的台阶覆盖率较好，保形能力强。通过设置例如为氮化钽材料的第二材料层，能够为第一阻变层和第二电极提供可靠的支撑，防止第一电极内出现孔洞，避免第一阻变层和第二电极塌陷。同时，在使用氧化物(例如氧化铪)作为阻变层材料的情况下，第一材料层和第二材料层均与第一阻变层接触，能够减小第一阻变层与金属活性更强的第二材料层的接触面积，防止出现第一阻变层厚度减薄或导致其他更严重的电性问题。此外，结合后述实施例，利用氮化钛材料作为第一材料层能够实现多次编程进行Set和Reset的材料特性，并利用氮化钽作为第二材料层和第三电极能够实现单次编程的材料特性，从而实现第一存储器和第二存储器的不同特性。

例如，第二电极与第四电极的材料可以包括金属材料或金属氮化物材料。例如，金属材料可以包括铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌、铂中的一种或多种。例如，金属氮化物材料可以包括氮化钛、氮化钽或其他金属氮化物材料。。

例如，第一电极和第一阻变层之间还可以设置热增强层。例如，第二电极和第一阻变层之间还可以设置热增强层。例如，第三电极和第二阻变层之间还可以设置热增强层。例如，第四电极和第二阻变层之间还可以设置热增强层。例如，热增强层的材料可以包括钽。例如，热增强层的材料可以包括铝的氧化物、钽的氧化物、钛的氧化物。

如图2所示，例如，第一存储器100被配置为能够执行多次编程操作，第二存储器200被配置为能够执行一次编程操作；第一存储器100的编程操作次数大于第二存储器200的编程操作次数。例如，在对第一电极110和第二电极130施加特定电压而形成的电场的作用下，第一存储器100的第一阻变层120可以在高阻态和低阻态之间实现多次可逆转换，从而执行多次编程操作。例如，第一存储器100可执行的编程操作次数大于1×10³次。例如，在对第三电极210和第四电极230施加特定电压而形成的电场的作用下，第二存储器200的第二阻变层220可在高阻态和低阻态之间实现一次转换，且不能由低阻态切换至高阻态，从而实现一次编程操作。例如，第一存储器100可以为RRAM存储器，第二存储器200可以为OTP存储器。

发明人研究发现，一些存储装置在制作OTP存储器时，通常在前道工艺制作OTP存储器，使得OTP存储器占用较大的版图面积。本申请通过设置第二材料层112与第三电极210同层设置、第一阻变层120与第二阻变层220同层设置，且第二电极130与第四电极230同层设置，实现了在后道工艺中集成制作OTP存储器和RRAM存储器，减小了OTP存储器所占用的占用面积，从而减小存储装置的整体面积。

图3为一种RRAM存储器的示意图。

参考图3，以RRAM存储器为例，对高阻态与低阻态之间的状态切换进行说明。RRAM存储器是一种由下电极301、阻变层302和上电极303层叠设置形成的三明治结构的存储器。RRAM存储器还可以在阻变层302与上电极303之间设置热增强层304来提高性能。RRAM存储器通过改变阻变层302中的导电纤维或氧空位的状态来存储数据。RRAM存储器的初始状态处于高阻态，通过对RRAM存储器施加较大的正向操作电压，使得下电极301与上电极303之间的阻变层302因软介电击穿而形成导电细丝，RRAM存储器由高阻态切换为低阻态。这一过程被称为电成型(Forming)过程。设置过程(Set)与此类似，但所需的正向操作电压相对较小。对RRAM存储器施加反向操作电压，能够使得导电细丝无法与电极相连接，从而由低阻态切换为高阻态，这一过程被称为复位过程(Reset)。

参考图3，在研究中，本公开的发明人发现，在下电极301的材料采用钽的氮化物(例如为氮化钽)、阻变层302的材料采用铪的氧化物时，由于氮化钽的金属活性较强，在与阻变层302直接接触时，容易被阻变层302中的氧氧化，致使存储器的结构发生变化。一方面，部分铪的氧化物会被还原为铪，阻变层302的有效部分变薄，导致实际器件与设计器件结构不符，带来操作电压的波动和数据保持能力的退化。另一方面，采用氮化钽的下电极301与采用铪的氧化物的阻变层302无法由低阻态切换到高阻态。

图4A为一种存储器的示意图。图4B为图4A所示存储器的电镜图。

如图4A和图4B所示，在研究中，本公开的发明人还发现，在下电极301的材料采用钛的氮化物(例如为氮化钛)时，由于钛的氮化物应力大、硬度高，在填充电极孔时台阶覆盖性较差，导致下电极301中易出现孔洞H(参考图4A和图4B的H处)。孔洞既可以是直观可见的空缺结构，也可以是指相较于其他位置材料密度更小的区域。如图4B所示，孔洞H中的材料密度较小，呈现出相比于周边区域较浅的颜色。一方面，孔洞H会导致下电极301上方的阻变层302和上电极303发生塌陷，造成阻变层302厚度减薄甚至更严重的电性问题。另一方面，孔洞H的出现还可能降低存储器的其他物理可靠性，例如导致存储器发生原子层面的物理变化，例如降低存储器的耐擦写能力及使用寿命等。

参考图2至图4B，本公开实施例中通过设置第一材料层111与第二材料层112共同构成的第一电极110，不仅能够防止第一阻变层120因被还原而变薄，而且能够提高第一电极110对第一阻变层120和第二电极130的支撑效果，防止出现孔洞。以第一材料层111为氮化钛、第二材料层112为氮化钽为例进行说明。通过设置与第一阻变层120直接接触的第一材料层111，能够减小第一阻变层120被还原的面积，从而维持第一阻变层120的厚度。此外，通过第一材料层111能够实现多次编程操作。通过设置第二材料层112，能够将第一材料层111中的孔洞进行填充，且第二材料层112的台阶覆盖率优于第一材料层110，使得由第一材料层110和第二材料层112构成的第一电极实质上无孔洞，从而防止第一阻变层120与第二电极130发生塌陷，提高第一存储器100的可靠性。而且，由于氮化钽具有不会由低阻态切换至高阻态的特性，通过使得第三电极210与第二材料层112的材料相同，例如使得第三电极210与第二材料层112均采用氮化钽，能够使得第二存储器200实现一次性编程操作。

参考图2至图4B，在第一存储器110的编程操作过程中，可以至少通过第一材料层111、第一阻变层120和第二电极130，实现高阻态和低阻态之间的切换，以实现第一存储器110的多次编程操作。

参考图2至图4B，第二存储器120在Forming阶段，导电细丝形成在第三电极210和第四电极230之间，使得第二阻变层220从高阻态切换为低阻态，从而实现一次性编程操作。

图5为本公开至少一个实施例所提供的第一电极的示意性平面图。

参考图5，例如，第一材料层111的至少部分围绕第二材料层112设置，以防止出现孔洞。例如，第一材料层111沿周向围绕第二材料层112设置。例如，在平行于衬底主表面的方向上，第一材料层111包围第二材料层112。可以理解的是，图5仅示意性示出了第一材料层围绕第二材料层的方式，第一材料层和第二材料层的平面形状并非限于圆形。例如，参考图2和图5，部分第一材料层111还可以位于第二材料层112远离第一阻变层120的一侧表面。结合后述示例，部分第一材料层111可以位于第二材料层112和元件层320之间，以将第二材料层112与元件层320隔开。

参考图1和图5，例如，第一材料层111与第一阻变层120的接触面积为第一面积，第二材料层112与第一阻变层120的接触面积为第二面积。第一面积与第二面积的比值大于或等于9。由此，在填充孔洞的同时，第二材料层112与第一阻变层120的接触面积更小，减小第一阻变层120可能被还原的面积，进而防止第一阻变层120的有效部分减薄。

图6为本公开至少一个实施例所提供的存储装置的示意图。

在一些示例中，第二材料层112包括沿第一方向Y层叠设置的第一子层1121和第二子层1122。第二子层1122位于第一子层1121与第一阻变层120之间，且第二子层1122的材料与第一材料层111的材料相同，以使得第二材料层112与第一阻变层120接触的一侧表面的材料与第一材料层111相同，从而既能通过第一子层1121填充孔洞，还能够通过第一子层1121防止第一阻变层120和第二电极130塌陷。第一子层1121与第三电极210同层设置，从而能够简化制程，通过一道掩膜形成第一子层1121与第三电极210。例如，第一子层1121可以与第三电极210同时形成，也可以分别形成。

图7A至图7F为本公开至少一个实施例所提供的存储装置的制作方法的流程示意图。

参考图7A至图7F，本公开至少一个实施例提供一种存储装置的制作方法，包括：参考图7A，提供衬底基板300，衬底基板300包括沿第一方向Y层叠设置的衬底310、元件层320和层间介电层330，元件层320位于衬底310和层间介电层330之间。对层间介电层330进行刻蚀形成暴露元件层320的第一电极孔331。在一些实施例中，第一电极孔331的深宽比大于1。在本文中，电极孔的深宽比是指其在第一方向Y上的尺寸(即，深度)与第二方向X上的尺寸(即，宽度)之比。

参考图7A和图7B，在层间介电层330的远离衬底310的一侧和第一电极孔331中形成第一电极材料层01。例如，可以采用物理气相沉积(PVD)等沉积方法，在层间介电层330的远离衬底310的一侧和第一电极孔331中填充生长第一电极材料层01。如图7B所示，由于第一电极材料层01的材料特性限制，台阶覆盖率较差，在第一电极孔的深宽比较大的情况下填孔能力不足，可能存在工艺缺陷而出现孔洞(Void)H。例如，可以使得生长的至少部分的第一电极材料层01的厚度大于第一电极孔331的深度，以使得第一电极材料层01填充于第一电极孔331，并延伸至层间介电层330远离衬底310的一侧表面。

参考图7B和图7C，对第一电极材料层01进行刻蚀以形成凹槽011。例如，第一电极材料层01具有孔洞H，形成凹槽011包括对第一电极材料层01进行刻蚀至暴露孔洞H，以形成凹槽011。可以理解的是，孔洞既可以如图7B所示，为封闭在第一电极材料层内的结构，孔洞也可以是顶部具有开口的非封闭结构。在孔洞封闭在第一电极材料层内的情况下，可以移除孔洞顶部的第一电极材料层，使得孔洞暴露出来。在孔洞是非封闭的情况下，可以通过移除第一电极材料层的部分，使得孔洞远离衬底一侧的开口尺寸增大。

例如，可以在刻蚀凹槽011的过程中，通过第一电极材料层01的刻蚀量来控制凹槽011的尺寸，以保留足量的第一电极材料层01。例如，刻蚀可包括回刻工艺。在回刻工艺中，远离衬底310一侧的第一电极材料层01可能被完全移除，也可能被部分移除。

参考图7C和图7E，在层间介电层330的远离衬底310的一侧和凹槽011中形成第二电极材料层02。例如，可以采用物理气相沉积(PVD)等沉积方法，在回刻形成的凹槽011中填充生长第二电极材料层02。例如，可以使得生长的第二电极材料层02的厚度大于凹槽011的深度，以确保第二电极材料层02填满于凹槽011。

参考图7E和图7F，进行平坦化工艺移除位于层间介电层330的远离衬底310一侧的电极材料层，以形成位于第一电极孔331中的第一材料层111和第二材料层112，且第一材料层111和第二材料层112共同构成第一电极110。例如，可以通过机械研磨工艺、化学机械抛光(CMP)工艺等平坦化工艺，移除电极材料层。例如，若对第一电极材料层01进行刻蚀以形成凹槽011时，回刻工艺已完全移除位于层间介电层330的远离衬底310一侧的部分第一电极材料层01，则所述平坦化工艺所移除的电极材料层包括位于层间介电层330的远离衬底310一侧的第二电极材料层02。例如，若回刻工艺未完全移除位于层间介电层330的远离衬底310一侧的第一电极材料层01，则所述平坦化工艺所移除的电极材料层包括位于层间介电层330的远离衬底310一侧的部分第二电极材料层02和部分第一电极材料层01。

图8A至图8E为本公开至少一个实施例所提供的形成第一电极的流程示意图。

结合前述制作方法，对形成第一电极110的步骤继续进行说明。例如，先在图8A所示的层间介电层330上刻蚀出第一电极孔331后，形成如图8B所示的第一电极材料层01，受限于材料特性会形成孔洞H。参考图8C，可以通过回刻(Etch Back)工艺对第一电极材料层01进行刻蚀，以形成凹槽011。例如，可以在生长第一电极材料层01后，通过回刻工艺将孔洞的开口暴露，以确认孔洞位置，并对孔洞继续刻蚀而形成凹槽011，以利于后续的材料填充。如图8D所示，在将第二电极材料层02填充于凹槽011后，可以使得图8E中形成的第一电极110内不再出现孔洞。参考图8E，进行平坦化处理后，即可得到完全位于第一电极孔331内的第一电极110。

参考图8A至图8E，经发明人研究发现，在制作存储装置的过程中，在将电极材料填充于电极孔内以形成第一电极110的过程中，受限于电极材料的材料特性，在电极孔(例如为图8A或图8E所示的第一电极孔331)的深宽比较大时，出现孔洞的可能性更大。而在此种电极孔内填充而形成的第一电极110，也具有相应的尺寸特性。参考图8E，例如，第一电极110在第一方向Y上的尺寸与在第二方向X上的尺寸的比值也相对较大。例如，第一电极110在第一方向Y上的尺寸为第一尺寸L1，第一电极110在第二方向X上的尺寸为第二尺寸L2，第二方向X与第一方向Y相垂直。第一尺寸L1与第二尺寸L2的比值大于1。例如，第一尺寸L1为第一电极110在第一方向Y上的平均尺寸或最大尺寸。例如，第二尺寸L2为第一电极110在第二方向X上的平均尺寸或最大尺寸。

例如，第二材料层112的靠近第一阻变层120的一侧表面为第一表面S1，第二材料层112的远离第一阻变层120的一侧表面为第二表面S2。第一表面S1的面积大于或等于第二表面S2的面积。例如，第一表面S1在第二方向X上的尺寸D1大于第二表面S2在第二方向X上的尺寸D2。例如，在对第一材料层111进行刻蚀以暴露第一材料层111中的孔洞时，可以使得刻蚀的开口处的面积更大，从而便于后续的电极材料填充。

参考图7D，制作方法还包括，对层间介电层330进行刻蚀形成暴露元件层320的第二电极孔332。例如，可以在回刻形成凹槽011后，对层间介电层330进行刻蚀而形成第二电极孔332。

参考图7D、图7E和图7F，制作方法还包括，在第二电极孔332中形成第三电极210，第三电极210的材料和至少部分第二材料层112的材料相同。例如，在凹槽011中形成第二电极材料层02之前，可以对层间介电层330进行刻蚀以形成第二电极孔332，且第二电极材料层02还同时形成在第二电极孔332中，在平坦化工艺后，余留在第二电极孔332中的第二电极材料层02形成第三电极210。在另一些实施例中，第三电极也可与第二材料层分开形成。例如，可以在形成第一电极之后，刻蚀形成第二电极孔，并在第二电极孔中形成第三电极，本公开对此不作限制。

参考图7D、图7E和图7F，例如，平坦化工艺移除的电极材料层包括第二电极材料层02的部分或者第二电极材料层02的部分和第一电极材料层01的部分。可以理解的是，结合前述示例，既可以通过一道平坦化工艺同时移除第一电极材料层的部分和第二电极材料层的部分，也可以先后移除位于层间介电层的远离衬底一侧的第一电极材料层的部分和第二电极材料层的部分。平坦化工艺可以使得第一电极远离衬底310的一侧表面、第三电极210远离衬底310的一侧表面均与层间介电层330远离衬底310的一侧表面平齐，由此，第一电极110完全设置在第一电极孔331内，第三电极210完全设置在第二电极孔332内。

参考图7F和图1，制作方法还包括，在第一电极110远离衬底310的一侧依次形成第一阻变层120和第二电极130，以形成第一存储器100。在第三电极210远离衬底310的一侧依次形成第二阻变层220和第四电极230，以形成第二存储器200。由此，即可得到图1所示的存储装置中的第一存储器100和第二存储器200。例如，既可以先形成第一存储器再形成第二存储器，也可以先形成第二存储器再形成第一存储器。

参考图1，例如，形成第一阻变层120和第二电极130以及形成第二阻变层220和第四电极230包括：依次形成阻变材料层和第三电极材料层；以及对第三电极材料层和阻变材料层进行图案化工艺，以将第三电极材料层图案化成第二电极130和第四电极230，并将阻变材料层图案化成第一阻变层120和第二阻变层220。例如，可以在层间介电层330、第一电极110和第三电极210的远离衬底310的一侧形成包括阻变材料层、第三电极材料层的存储堆叠层，所述存储堆叠层还可包括热增强层或其他材料层，接着对所述存储堆叠层进行图案化工艺，从而通过一道图案化工艺而形成第一阻变层120和第二阻变层220，并通过一道图案化工艺而形成第二电极130和第四电极230。

例如，所述存储堆叠层还包括在第三电极材料层的远离衬底310的一侧形成的掩膜材料层，且所述图案化工艺将掩膜材料层图案化成第一掩膜层601和第二掩膜层602，以分别通过第一掩膜层601和第二掩膜层602防止对应的第二电极130和第四电极230在后续的工艺中被过刻。

例如，图案化工艺可以包括涂布光刻胶、曝光、显影、刻蚀等过程，本公开对此不作限制。

有以下几点需要说明：

(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (15)

1.一种存储装置，包括第一存储器和第二存储器；其中，

所述第一存储器，包括沿第一方向层叠设置的第一电极、第一阻变层和第二电极；

所述第二存储器，包括沿所述第一方向层叠设置的第三电极、第二阻变层和第四电极；

其中，所述第一电极包括彼此连接的第一材料层和第二材料层，所述第一材料层的材料与至少部分所述第二材料层的材料不同；

所述第一材料层和所述第二材料层均与所述第一阻变层接触，且至少部分所述第二材料层与所述第三电极同层设置。

2.根据权利要求1所述的存储装置，其中，所述第一存储器被配置为能够执行多次编程操作，所述第二存储器被配置为能够执行一次编程操作；

所述第一存储器的编程操作次数大于所述第二存储器的编程操作次数。

3.根据权利要求1或2所述的存储装置，其中，所述第一存储器和所述第二存储器被配置为满足以下条件中的至少一者：

所述第一阻变层与所述第二阻变层同层设置，且材料相同；

所述第二电极与所述第四电极同层设置，且材料相同。

4.根据权利要求1或2所述的存储装置，其中，所述第一材料层的材料包括氮化钛，所述第二材料层的材料包括氮化钽，所述阻变层的材料包括氧化铪。

5.根据权利要求1或2所述的存储装置，其中，所述第一材料层的至少部分围绕所述第二材料层设置。

6.根据权利要求5所述的存储装置，其中，所述第一材料层与所述第一阻变层的接触面积为第一面积，所述第二材料层与所述第一阻变层的接触面积为第二面积；

所述第一面积与所述第二面积的比值大于或等于9。

7.根据权利要求1或2所述的存储装置，其中，所述第二材料层包括沿所述第一方向层叠设置的第一子层和第二子层；

所述第二子层位于所述第一子层与所述第一阻变层之间，且所述第二子层的材料与所述第一材料层的材料相同；

所述第一子层与所述第三电极同层设置。

8.根据权利要求1或2所述的存储装置，其中，所述第一电极在所述第一方向上的尺寸为第一尺寸，所述第一电极在第二方向上的尺寸为第二尺寸，所述第二方向与所述第一方向相垂直；

所述第一尺寸与所述第二尺寸的比值大于1。

9.根据权利要求1或2所述的存储装置，其中，所述第二材料层的靠近所述第一阻变层的一侧表面为第一表面，所述第二材料层的远离所述第一阻变层的一侧表面为第二表面；

所述第一表面的面积大于或等于所述第二表面的面积。

10.根据权利要求1或2所述的存储装置，还包括衬底基板；

所述衬底基板包括沿所述第一方向层叠设置的衬底、元件层和层间介电层，所述元件层位于所述衬底和所述层间介电层之间；

所述层间介电层中包括第一电极孔和第二电极孔；

所述第一电极位于所述第一电极孔内，且与所述元件层电连接；

所述第三电极位于所述第二电极孔内，且与所述元件层电连接。

11.一种存储装置的制作方法，包括：

提供衬底基板；所述衬底基板包括沿第一方向层叠设置的衬底、元件层和层间介电层，所述元件层位于所述衬底和所述层间介电层之间；

对所述层间介电层进行刻蚀形成暴露所述元件层的第一电极孔；

在所述层间介电层的远离所述衬底的一侧和所述第一电极孔中形成第一电极材料层；

对所述第一电极材料层进行刻蚀以形成凹槽；

在所述层间介电层的远离所述衬底的一侧和所述凹槽中形成第二电极材料层；

进行平坦化工艺移除位于所述层间介电层的远离所述衬底一侧的电极材料层，以形成位于所述第一电极孔中的第一材料层和第二材料层，且所述第一材料层和所述第二材料层共同构成第一电极；

对所述层间介电层进行刻蚀形成暴露所述元件层的第二电极孔；

在所述第二电极孔中形成第三电极，所述第三电极的材料和至少部分所述第二材料层的材料相同；

在所述第一电极的远离所述衬底的一侧依次形成第一阻变层和第二电极，以形成第一存储器；

在所述第三电极的远离所述衬底的一侧依次形成第二阻变层和第四电极，以形成第二存储器。

12.根据权利要求11所述的制作方法，其中，在所述凹槽中形成所述第二电极材料层之前对所述层间介电层进行刻蚀以形成所述第二电极孔，且所述第二电极材料层还同时形成在所述第二电极孔中；以及

在所述平坦化工艺后，余留在所述第二电极孔中的所述第二电极材料层形成所述第三电极。

13.根据权利要求11所述的制作方法，其中，所述第一电极材料层具有孔洞；

形成所述凹槽包括对所述第一电极材料层进行刻蚀至暴露所述孔洞，以形成所述凹槽。

14.根据权利要求11-13任一项所述的制作方法，其中，所述平坦化工艺移除的所述电极材料层包括所述第二电极材料层的部分或者所述第二电极材料层的部分和所述第一电极材料层的部分，且所述平坦化工艺使得所述第一电极远离所述衬底的一侧表面、所述第三电极远离所述衬底的一侧表面均与所述层间介电层远离所述衬底的一侧表面平齐。

15.根据权利要求11-13任一项所述的制作方法，其中，形成所述第一阻变层和所述第二电极以及形成所述第二阻变层和所述第四电极包括：

依次形成阻变材料层和第三电极材料层；以及

对所述第三电极材料层和所述阻变材料层进行图案化工艺，以将所述第三电极材料层图案化成所述第二电极和所述第四电极，并将所述阻变材料层图案化成所述第一阻变层和所述第二阻变层。