CN117998748A - 四层hdi叠构的fc bga封装基板及其制作方法 - Google Patents
四层hdi叠构的fc bga封装基板及其制作方法 Download PDFInfo
- Publication number
- CN117998748A CN117998748A CN202410188378.2A CN202410188378A CN117998748A CN 117998748 A CN117998748 A CN 117998748A CN 202410188378 A CN202410188378 A CN 202410188378A CN 117998748 A CN117998748 A CN 117998748A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- hdi
- manufacturing
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052802 copper Inorganic materials 0.000 claims abstract description 46
- 239000010949 copper Substances 0.000 claims abstract description 46
- 229910000679 solder Inorganic materials 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000005553 drilling Methods 0.000 claims abstract description 20
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 101100201843 Cyprinus carpio rsph1 gene Proteins 0.000 claims abstract description 9
- 101100328516 Mus musculus Cnpy2 gene Proteins 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 230000005611 electricity Effects 0.000 claims abstract description 6
- 238000003825 pressing Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 186
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- 238000005507 spraying Methods 0.000 claims description 23
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 238000005488 sandblasting Methods 0.000 claims description 14
- 239000012792 core layer Substances 0.000 claims description 12
- 239000004576 sand Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000011218 segmentation Effects 0.000 claims description 7
- 238000011161 development Methods 0.000 claims description 6
- 230000018109 developmental process Effects 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000011148 porous material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000003814 drug Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229940028356 diethylene glycol monobutyl ether Drugs 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- JCGNDDUYTRNOFT-UHFFFAOYSA-N oxolane-2,4-dione Chemical compound O=C1COC(=O)C1 JCGNDDUYTRNOFT-UHFFFAOYSA-N 0.000 description 1
- 238000009824 pressure lamination Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种四层HDI叠构的FC BGA封装基板及其制作方法，涉及封装基板技术领域。该方法包括：获取双面覆铜基板；对双面覆铜基板进行机械钻孔，形成第一通孔；对双面覆铜基板进行一次沉铜和一次板电；对第一通孔进行树脂塞孔；在双面覆铜基板的表面制作内层线路，并对双面覆铜基板设置内层靶孔和定位圆环；对第一铜板、第一半固化片、双面覆铜基板、第二半固化片和第二铜板压合形成HDI基板；对HDI基板进行镭射钻孔，形成盲孔；在HDI基板的表面通过mSAP工艺制作外层线路；在HDI基板的表面制作防焊层，并对防焊层开窗，形成BGA焊盘。根据本发明实施例的方法，能够实现精细线路的制作，并提升线路良率。
Description
技术领域
本发明涉及封装基板技术领域，尤其是涉及一种四层HDI叠构的FC BGA封装基板及其制作方法。
背景技术
FC BGA(Flip Chip Ball Grid Array)这种被称为倒装芯片球栅格阵列的封装格式，是图形加速芯片最主要的封装格式，采用这一封装格式不仅能提供优异的电性效能，同时可以减少组件互连间的损耗及电感，降低电磁干扰的问题，并承受较高的频率。其次，采用WireBond(引线键合)技术的I/O引线都是排列在芯片的四周，但采用FC BGA封装以后，I/O引线可以以阵列的方式排列在芯片的表面，提供更高密度的I/O布局，产生最佳的使用效率。最后，基于FC BGA独特的倒装封装形式，芯片的背面可接触到空气，能直接散热，同时基板亦可透过金属层来提高散热效率，或在芯片背部加装金属散热片，更进一步强化芯片散热的能力，大幅提高芯片在高速运行时的稳定性。
目前，对于应用于FC BGA这种封装格式的封装基板，其制作工艺较为复杂，无法满足制作精细线路的需求；而且，现有的FC BGA封装基板，在镭射钻孔时，盲孔的孔径较大，容易使线路的孔环破裂，进而导致基板报废。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出了一种四层HDI叠构的FC BGA封装基板及其制作方法，能够满足精细线路的制作要求，并降低盲孔孔径，进而降低破孔率。
一方面，根据本发明实施例的四层HDI叠构的FC BGA封装基板的制作方法，包括以下步骤：
获取双面覆铜基板；所述双面覆铜基板包括核心层、第一铜层和第二铜层，所述第一铜层设置于所述核心层的上表面，所述第二铜层设置于所述核心层的下表面；
对所述双面覆铜基板进行机械钻孔，形成贯穿所述双面覆铜基板的第一通孔；
对所述双面覆铜基板进行一次沉铜和一次板电；
对所述第一通孔进行树脂塞孔，并对所述双面覆铜基板进行二次沉铜和二次板电；
在所述双面覆铜基板的表面制作内层线路，并对所述双面覆铜基板设置内层靶孔和定位圆环，所述定位圆环由呈环形阵列分布的多个圆孔构成；
在所述双面覆铜基板的上表面依次放置第一半固化片和第一铜板，在所述双面覆铜基板的下表面依次放置第二半固化片和第二铜板，压合形成HDI基板；
调整镭射参数，并根据所述内层靶孔和所述镭射参数，对所述HDI基板进行镭射钻孔，形成孔径小于50um的盲孔，并对所述盲孔进行填孔电镀；
根据所述定位圆环，在所述HDI基板的表面通过mSAP工艺制作外层线路；
在所述HDI基板的表面制作防焊层，并对所述防焊层开窗，形成BGA焊盘。
根据本发明的一些实施例，所述盲孔的第一侧与所述外层线路导通，所述盲孔的第二侧与所述内层线路导通，且所述盲孔的孔径从所述第一侧到所述第二侧逐渐减小；所述盲孔的第一侧的孔径小于50um，所述盲孔的第二侧的孔径小于第一侧的孔径且大于第一侧的孔径的70％。
根据本发明的一些实施例，所述盲孔的第一侧通过孔焊盘与所述外层线路导通，所述盲孔位于所述孔焊盘的中心，且所述孔焊盘的孔径为150um。
根据本发明的一些实施例，所述根据所述定位圆环，在所述HDI基板的表面通过mSAP工艺制作外层线路，具体包括：
根据所述定位圆环，进行线路曝光对位；
对位完成后，采用条分割的方式，对所述外层线路进行分区域曝光；
对所述外层线路进行显影和闪蚀，形成所述外层线路；所述外层线路的线宽/间距为24/12um或15/10um，在闪蚀过程中，单边侧蚀量小于5um。
根据本发明的一些实施例，所述在所述HDI基板的表面制作防焊层，并对所述防焊层开窗，形成BGA焊盘，具体包括：
在所述HDI基板的表面设置防焊干膜；
根据预设的压平参数，对所述防焊干膜进行压平；
根据预设的曝光参数，采用条分割的方式，对所述防焊干膜进行分区域曝光；
根据预设的显影参数，对所述防焊干膜进行显影，形成所述防焊层和所述BGA焊盘。
根据本发明的一些实施例，所述压平参数为：真空段温度70-90℃、抽真空时间15-25s、第一加压时间15-25s、第一压力0.4-0.8kg/m2、压平温度65-75℃、第二加压时间25-40s、第二压力0.5-0.9kg/m2；所述曝光参数为200-350mj的曝光能量；显影参数为线速1±0.2m/min。
根据本发明的一些实施例，所述BGA焊盘的开窗直径小于90um，且所述BGA焊盘的开窗曝光对位公差在±15um以内。
根据本发明的一些实施例，所述方法还包括以下步骤：
对所述BGA焊盘进行喷金刚砂处理，形成第一喷砂层；其中，喷砂压力为0.7-1.0kg/cm2，喷砂速度为1.6-2.0m/min；
在所述第一喷砂层的表面，进行电镍处理，形成镍层；
对所述第一镍层的表面进行喷金刚砂处理，形成第二喷砂层；
在所述第二喷砂层的表面，进行电金处理，形成金层。
根据本发明的一些实施例，所述方法还包括以下步骤：
对所述HDI基板进行钻孔，形成NPTH孔。
另一方面，根据本发明实施例的四层HDI叠构的FC BGA封装基板，通过上述实施例所述的四层HDI叠构的FC BGA封装基板的制作方法制作而成。
根据本发明实施例的四层HDI叠构的FC BGA封装基板及其制作方法，至少具有如下有益效果：通过优化镭射参数和对位方法，降低盲孔的孔径，提高孔环值，从而降低破孔率，改善线路孔环破裂的问题，提升FC BGA封装基板的线路良率；采用内层Tenting与外层mSAP相结合的工艺，来制作内层线路和外层线路，改善线路制作工艺，并优化线路曝光对位，实现精细线路的制作，提升线路AOI良率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的四层HDI叠构的FC BGA封装基板的制作方法的步骤流程图；
图2为本发明实施例的双面覆铜基板的结构示意图；
图3为对双面覆铜基板进行机械钻孔后的结构示意图；
图4为对双面覆铜基板进行一次沉铜和一次板电后的结构示意图；
图5为对第一通孔进行树脂塞孔后的结构示意图；
图6为制作内层线路后的结构示意图；
图7为本发明实施例的HDI基板的结构示意图；
图8为对HDI基板进行镭射钻孔后的结构示意图；
图9为对盲孔进行填孔电镀和制作外层线路后的结构示意图；
图10为制作防焊层后的结构示意图；
图11为定位圆环的结构示意图。
附图标记：
双面覆铜基板100、核心层110、第一铜层120、第二铜层130、第一通孔200、铜箔300、树脂400、内层线路500、第一半固化片600、第一铜板700、第二半固化片800、第二铜板900、盲孔1000、外层线路1100、防焊层1200、定位圆环1300、圆孔1400。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
以下对本发明实施例涉及的名词进行解释：
PTH：Plate Through Hole，镀通孔，PTH工艺的原理是在基板上先钻孔，然后通过孔内涂覆导电材料，使得两侧的线路层得以连接。这种工艺可以实现高密度的电路布线，提高电路板的可靠性和稳定性。
AOI：Automated Optical Inspection，自动光学检测，基于光学原理来对焊接生产中遇到的常见缺陷进行检测，进行自动光学检测时，机器通过摄像头自动扫描PCB，采集图像，测试的焊点与数据库中的合格的参数进行比较，经过图像处理，检查出PCB上缺陷，并通过显示器或自动标志把缺陷显示/标示出来，供维修人员修整。
NPTH：Non Plating Through Hole，无铜孔，一般作为封装基板的定位孔或管控孔等。
FC BGA：Flip Chip Ball Grid Array，倒装芯片球栅格阵列，是图形加速芯片最主要的封装格式，采用这一封装格式不仅能提供优异的电性效能，同时可以减少组件互连间的损耗及电感，降低电磁干扰的问题，并承受较高的频率。相比于传统的WireBond(引线键合)技术，WireBond技术的I/O引线都是排列在芯片的四周，而对于FC BGA技术，I/O引线可以以阵列的方式排列在芯片的表面，提供更高密度的I/O布局，产生最佳的使用效率。而且，基于FC BGA独特的倒装封装形式，芯片的背面可接触到空气，能直接散热，同时基板亦可透过金属层来提高散热效率，或在芯片背部加装金属散热片，更进一步强化芯片散热的能力，大幅提高芯片在高速运行时的稳定性。
目前，对于应用于FC BGA这种封装格式的封装基板，其制作工艺较为复杂，无法满足制作精细线路的需求；而且，现有的FC BGA封装基板，在镭射钻孔时，盲孔的孔径较大，容易使线路的孔环破裂，进而导致基板报废。
为此，本发明实施例提供了一种四层HDI叠构的FC BGA封装基板的制作方法，通过优化镭射参数和对位方法，降低盲孔的孔径，提高孔环值，从而降低破空率，改善线路孔环破裂的问题，提升FC BGA封装基板的线路良率；采用内层Tenting与外层mSAP相结合的工艺，来制作内层线路和外层线路，而且外层线路的线路曝光采用条分割对位方式，提升线路对位曝光精度，提升线路AOI良率，实现精细线路的制作；通过采用防焊干膜代替油墨，并优化压平参数、曝光参数、显影参数，改善BGA焊盘的开窗尺寸及公差，提升曝光能力，采用条分割曝光对位制作，通过优化设定曝光参数，减少BGA焊盘开窗曝光对位公差，提升FCBGA产品的品质良率。
下面结合附图，详细描述本发明实施例的四层HDI叠构的FC BGA封装基板及其制作方法。
一方面，本发明实施提出了一种四层HDI叠构的FC BGA封装基板的制作方法，如图1所示，该方法包括以下步骤：
步骤S100：获取双面覆铜基板100；双面覆铜基板100包括核心层110、第一铜层120和第二铜层130，第一铜层120设置于核心层110的上表面，第二铜层130设置于核心层110的下表面。
具体地，如图2所示，首先进行开料，根据设计尺寸，准备好所需的双面覆铜基板100，该双面覆铜基板100包括绝缘的核心层110以及设置于核心层110上下表面的第一铜层120和第二铜层130。然后，对双面覆铜基板100进行烤板，去除双面覆铜基板100的水分。同时，如果第一铜层120和第二铜层130的厚度较厚，则还需要对双面覆铜基板100的表面进行减铜。
步骤S200：对双面覆铜基板100进行机械钻孔，形成贯穿双面覆铜基板100的第一通孔200。
如图3所示，通过机械钻孔的方式，对双面覆铜基板100进行钻孔，形成第一通孔200，便于后续导通双面覆铜基板100上下表面的线路。在机械钻孔的过程中，会产生胶渣或是其它的杂质，为了避免影响后续的制程，在钻孔过后，可以通过除渣药水去除钻孔后产生的胶渣；除渣药水包含160～200mL/L的二甘醇一丁醚与乙二醇混合液、40～55g/L的Mn04、0～20g/L的Mn042和30～45g/L的NaOH，通过除渣药水，将附着在双面覆铜基板100表面和第一通孔200孔壁的胶渣等杂质完全去除，保持整个双面覆铜基板100的整洁。
步骤S300：对双面覆铜基板100进行一次沉铜和一次板电。
如图4所示，通过PTH工艺，对双面覆铜基板100进行一次沉铜和一次板电，在双面覆铜基板100的上下表面以及第一通孔200的孔壁电镀上一层薄薄的铜箔300，一方面，便于后续在双面覆铜基板100的表面制作内层线路500，另一方面，使得第一通孔200能够将双面覆铜基板100的上下表面的内层线路500导通。
步骤S400：对第一通孔200进行树脂塞孔，并对双面覆铜基板100进行二次沉铜和二次板电。
如图5所示，利用树脂400对第一通孔200进行树脂塞孔，从而将第一通孔200填平填满，保证整个双面覆铜基板100的强度；同时，在树脂塞孔后，需要将超出双面覆铜基板100表面的树脂打磨平整。然后，对整板进行二次沉铜和二次板电，从而对第一通孔200的孔口及双面覆铜基板100的表面的铜箔300进行加厚到所需的厚度，便于后续制作内层线路500。
步骤S500：在双面覆铜基板100的表面制作内层线路500，并对双面覆铜基板100设置内层靶孔和定位圆环1300，定位圆环1300由呈环形阵列分布的多个圆孔1400构成。
如图6所示，为了制作内层线路500，可以在双面覆铜基板100的上下表面贴附感光干膜，并对感光干膜进行曝光和显影，得到内层线路500的图形，然后通过蚀刻形成内层线路500，再褪去感光干膜。其中，内层线路500与第一通孔200的孔壁的铜箔300导通，从而使得双面覆铜基板100的上下表面的内层线路500通过第一通孔200实现导通。在完成内层线路500的制作后，可以对双面覆铜基板100进行AOI检测，确保内层线路500不存在问题。同时，在双面覆铜基板100上设置内层靶孔，在后续进行镭射钻孔时，能够以内层靶孔为基准进行定位，提高对位准确度；如图11所示，还在双面覆铜基板100上设置定位圆环1300，定位圆环1300由呈环形阵列分布的多个圆孔1400构成，在后续进行外层线路1100的时候，能够以定位圆环1300为基准进行定位，从而提升线路对位曝光的精确度。
步骤S600：在双面覆铜基板100的上表面依次放置第一半固化片600和第一铜板700，在双面覆铜基板100的下表面依次放置第二半固化片800和第二铜板900，压合形成HDI基板。
如图7所示，在进行压合前，先将第一铜板700、第一半固化片600、双面覆铜基板100、第二半固化片800和第二铜板900按照自上而下的顺序叠放好并进行铆合，然后再经高温高压压合形成HDI基板。
步骤S700：调整镭射参数，并根据内层靶孔和镭射参数，对HDI基板进行镭射钻孔，形成孔径小于50um的盲孔1000，并对盲孔1000进行填孔电镀。
如图8所示，为了在HDI基板钻出孔径小于50um的盲孔1000，首先，调整镭射参数，镭射参数包括镭射电压、镭射频率、脉冲宽度等参数，通过多次测试和验证，最终确定镭射参数为：镭射电压5600V、镭射频率为100Hz、脉冲宽度为15ms。在此镭射参数下，能够使得盲孔1000的孔径小于50um。在进行镭射钻孔时，通过X-RAY找到内层靶孔的位置，然后根据内层靶孔进行定位，对HDI基板进行激光钻孔，从而提升激光钻孔的精确度。为了使得盲孔1000与后续的外层线路1100导通，在盲孔1000的表面需设置孔焊盘，盲孔1000位于孔焊盘的中心，且孔焊盘的孔径为150um。盲孔1000的开口与孔焊盘之间的区域为孔环，在孔焊盘的直径不变的情况下，盲孔1000的孔径越小，孔环的区域越大，通过将盲孔1000的孔径降低到50um以下，增大孔环的面积，有利于提高后续外层线路1100的对位良率及AOI良率，减少因孔环破裂而导致的报废，进而满足FC BGA封装基板的精细线路布线要求。如图8和图9所示，盲孔1000的第一侧(外侧)与外层线路1100导通，盲孔1000的第二侧(内侧)与内层线路500导通，且盲孔1000的孔径从第一侧到第二侧(从外侧到内侧)逐渐减小；盲孔1000的第一侧的孔径小于50um，盲孔1000的第二侧的孔径小于第一侧的孔径且大于第一侧的孔径的70％。最后，如图9所示，需要对盲孔1000进行填孔电镀，在盲孔1000内部填满铜，使得盲孔1000能够导通外层线路1100和内层线路500。
步骤S800：根据定位圆环1300，在HDI基板的表面通过mSAP工艺制作外层线路1100。
外层线路1100如图9所示，外层线路1100通过盲孔1000与内层线路500导通。在制作内层线路500时，采用Tenting工艺进行制作，而在制作外层线路1100时，采用mSAP工艺进行制作，利用Tenting工艺结合mSAP工艺，从而在简化线路制作的同时，实现精细线路的布线。更进一步地，上述的步骤S800，具体包括以下三个步骤：
(1)根据定位圆环1300，进行线路曝光对位；
(2)对位完成后，采用条分割的方式，对外层线路1100进行分区域曝光；
(3)对外层线路1100进行显影后，电镀形成外层线路1100，并进行闪蚀；外层线路1100的线宽/间距为24/12um或15/10um，在闪蚀过程中，单边侧蚀量小于5um。
具体地，由于在双面覆铜基板100上设置了定位圆环1300，定位圆环1300由多个孔径为0.25mm的圆孔1400构成，所以在制作外层线路1100前，通过X-RAY找到定位圆环1300的位置，然后根据定位圆环1300进行定位，再对线路进行曝光，从而提高线路对位曝光精度，提升线路AOI良率。同时，在对外层线路1100进行曝光时，采用条分割的方式进行曝光，即将外层线路1100划分为多个区域，按顺序对每个区域逐个进行曝光；采用条分割的方式，相较于传统的二分割或四分割对位的方式，其更适用于线宽较小的精细线路的制作，最终形成线宽/间距为24/12um或15/10um的精细线路，满足FC BGA封装基板的精细线路布线要求。此外，在进行闪蚀的过程中，降低闪蚀的咬蚀量，控制单边侧蚀量小于5um。
步骤S900：在HDI基板的表面制作防焊层1200，并对防焊层1200开窗，形成BGA焊盘。
如图10所示，通过在HDI基板的表面制作防焊层1200，从而对HDI基板内部的线路起到保护作用，同时，对防焊层1200开窗，形成BGA焊盘，便于后续连接外部电子元件。进一步地，上述的步骤S900具体包括以下步骤：
(1)在HDI基板的表面设置防焊干膜；
(2)根据预设的压平参数，对防焊干膜进行压平；
(3)根据预设的曝光参数，采用条分割的方式，对防焊干膜进行分区域曝光；
(4)根据预设的显影参数，对防焊干膜进行显影，形成防焊层1200以及BGA焊盘。
在本申请中，通过采用防焊干膜的代替传统的油墨来制作防焊层1200，提升曝光能力，并通过调整压平参数、曝光参数和显影参数等，来改善BGA焊盘的尺寸和公差，使得BGA焊盘的开窗直径小于90um，且BGA焊盘的对位公差在±15um以内，从而提升FC BGA产品的品质良率。其中，压平参数为：真空段温度70-90℃、抽真空时间15-25s、第一加压时间15-25s、第一压力0.4-0.8kg/m2、压平温度65-75℃、第二加压时间25-40s、第二压力0.5-0.9kg/m2；曝光参数为200-350mj的曝光能量；显影参数为线速1±0.2m/min。
进一步地，根据本发明实施例的四层HDI叠构的FC BGA封装基板的制作方法，还包括以下四个步骤：
(1)对BGA焊盘进行喷金刚砂处理，形成第一喷砂层；其中，喷砂压力为0.7-1.0kg/cm2，喷砂速度为1.6-2.0m/min；
(2)在第一喷砂层的表面，进行电镍处理，形成镍层；
(3)对第一镍层的表面进行喷金刚砂处理，形成第二喷砂层；
(4)在第二喷砂层的表面，进行电金处理，形成金层。
具体地，首先对BGA焊盘的表面进行第一次喷金刚砂处理，使其铜面上形成一层薄薄的第一喷砂层，喷金刚砂过程中，采用喷砂压力为0.7-1.0kg/cm2，喷砂速度为1.6-2.0m/min的喷砂参数，从而达到较佳的喷砂效果。喷金刚砂处理是针对铜面的氧化及脏污的处理。然后，在第一喷砂层的表面，电上一层镍层，其中，镍层的厚度管控在5μm-12μm。然后，对镍层的表面进行第二次喷金刚砂处理，在镍层的表面喷上一层第二喷砂层，从而降低镍层的亮度，改善电金层后的金面亮的情况，满足电金层后金面偏哑的效果。最后，在第二喷砂层的表面，进行电金处理，电上一层金层，对BGA焊盘起到保护作用。先电镀形成镍层再电镀金层，是因为金与铜直接接触的话，会有电子迁移扩散的物理反应(电位差的原因)，所以需要先电镀一层镍当作阻隔层。
进一步地，根据本发明实施例的四层HDI叠构的FC BGA封装基板的制作方法，还包括以下步骤：对HDI基板进行钻孔，形成NPTH孔。NPTH孔可以作为HDI基板的定位孔。
根据本发明实施例的四层HDI叠构的FC BGA封装基板的制作方法，通过优化镭射参数和对位方法，降低盲孔1000的孔径，提高孔环值，从而降低破孔率，改善线路孔环破裂的问题，提升FC BGA封装基板的线路良率；采用内层Tenting与外层mSAP相结合的工艺，来制作内层线路500和外层线路1100，而且外层线路1100的线路曝光采用条分割对位方式，提升线路对位曝光精度，提升线路AOI良率，实现精细线路的制作；通过采用防焊干膜代替油墨，并优化压平参数、曝光参数、显影参数，改善BGA焊盘的开窗尺寸及公差，提升曝光能力，采用条分割曝光对位制作，通过优化设定曝光参数，减少BGA焊盘开窗尺寸和对位公差，提升FCBGA产品的品质良率。
另一方面，本发明还提出了一种四层HDI叠构的FC BGA封装基板，其通过上述方面实施例所述的四层HDI叠构的FC BGA封装基板的制作方法制作而成。
根据本发明实施例的四层HDI叠构的FC BGA封装基板，能够实现精细线路的制作，减少BGA焊盘开窗尺寸和对位公差，提升FCBGA产品的品质良率。
需要说明的是，上述方法实施例中的内容均适用于本系统实施例中，本系统实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
另一方面，本发明实施例还提出了一种电子设备，包括：
存储器，用于存储程序指令；
处理器，用于调用所述存储器中存储的程序指令，按照获得的程序指令执行上述的四层HDI叠构的FC BGA封装基板的制作方法。
其中，处理器可以采用通用的中央处理器(Central Processing Unit，CPU)、微处理器、应用专用集成电路(Application Specific Integrated Circuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本申请实施例所提供的技术方案；
存储器可以采用只读存储器(Read Only Memory，ROM)、静态存储设备、动态存储设备或者随机存取存储器(Random Access Memory，RAM)等形式实现。存储器可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器中，并由处理器来调用执行本申请实施例的四层HDI叠构的FC BGA封装基板的制作方法；存储器与处理器之间可以通过总线等进行连接。
另一方面，本发明实施例还提供了一种存储介质，存储介质为计算机可读存储介质，该存储介质存储有计算机程序，该计算机程序被处理器执行时实现上述的四层HDI叠构的FC BGA封装基板的制作方法。
存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，实现了以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种示例性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的示例性具体实施和架构的许多其它修改也处于本公开的范围内。
上文参考根据示例性实施方案所述的系统、方法、系统和/或计算机程序产品的框图和流程图描述了本公开的某些方面。应当理解，框图和流程图中的一个或多个块以及框图和流程图中的块的组合可分别通过执行计算机可执行程序指令来实现。同样，根据一些实施方案，框图和流程图中的一些块可能无需按示出的顺序执行，或者可以无需全部执行。另外，超出框图和流程图中的块所示的那些部件和/或操作以外的附加部件和/或操作可存在于某些实施方案中。
因此，框图和流程图中的块支持用于执行指定功能的装置的组合、用于执行指定功能的元件或步骤的组合以及用于执行指定功能的程序指令装置。还应当理解，框图和流程图中的每个块以及框图和流程图中的块的组合可以由执行特定功能、元件或步骤的专用硬件计算机系统或者专用硬件和计算机指令的组合来实现。
本文所述的程序模块、应用程序等可包括一个或多个软件组件，包括例如软件对象、方法、数据结构等。每个此类软件组件可包括计算机可执行指令，所述计算机可执行指令响应于执行而使本文所述的功能的至少一部分(例如，本文所述的例示性方法的一种或多种操作)被执行。
软件组件可以用各种编程语言中的任一种来编码。一种例示性编程语言可以为低级编程语言，诸如与特定硬件体系结构和/或操作系统平台相关联的汇编语言。包括汇编语言指令的软件组件可能需要在由硬件架构和/或平台执行之前由汇编程序转换为可执行的机器代码。另一种示例性编程语言可以为更高级的编程语言，其可以跨多种架构移植。包括更高级编程语言的软件组件在执行之前可能需要由解释器或编译器转换为中间表示。编程语言的其它示例包括但不限于宏语言、外壳或命令语言、作业控制语言、脚本语言、数据库查询或搜索语言、或报告编写语言。在一个或多个示例性实施方案中，包含上述编程语言示例中的一者的指令的软件组件可直接由操作系统或其它软件组件执行，而无需首先转换成另一种形式。
软件组件可存储为文件或其它数据存储构造。具有相似类型或相关功能的软件组件可一起存储在诸如特定的目录、文件夹或库中。软件组件可为静态的(例如，预设的或固定的)或动态的(例如，在执行时创建或修改的)。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，包括以下步骤：
获取双面覆铜基板；所述双面覆铜基板包括核心层、第一铜层和第二铜层，所述第一铜层设置于所述核心层的上表面，所述第二铜层设置于所述核心层的下表面；
对所述双面覆铜基板进行机械钻孔，形成贯穿所述双面覆铜基板的第一通孔；
对所述双面覆铜基板进行一次沉铜和一次板电；
对所述第一通孔进行树脂塞孔，并对所述双面覆铜基板进行二次沉铜和二次板电；
在所述双面覆铜基板的表面制作内层线路，并对所述双面覆铜基板设置内层靶孔和定位圆环，所述定位圆环由呈环形阵列分布的多个圆孔构成；
在所述双面覆铜基板的上表面依次放置第一半固化片和第一铜板，在所述双面覆铜基板的下表面依次放置第二半固化片和第二铜板，压合形成HDI基板；
调整镭射参数，并根据所述内层靶孔和所述镭射参数，对所述HDI基板进行镭射钻孔，形成孔径小于50um的盲孔，并对所述盲孔进行填孔电镀；
根据所述定位圆环，在所述HDI基板的表面通过mSAP工艺制作外层线路；
在所述HDI基板的表面制作防焊层，并对所述防焊层开窗，形成BGA焊盘。
2.根据权利要求1所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述盲孔的第一侧与所述外层线路导通，所述盲孔的第二侧与所述内层线路导通，且所述盲孔的孔径从所述第一侧到所述第二侧逐渐减小；所述盲孔的第一侧的孔径小于50um，所述盲孔的第二侧的孔径小于第一侧的孔径且大于第一侧的孔径的70％。
3.根据权利要求2所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述盲孔的第一侧通过孔焊盘与所述外层线路导通，所述盲孔位于所述孔焊盘的中心，且所述孔焊盘的孔径为150um。
4.根据权利要求1所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述根据所述定位圆环，在所述HDI基板的表面通过mSAP工艺制作外层线路，具体包括：
根据所述定位圆环，进行线路曝光对位；
对位完成后，采用条分割的方式，对所述外层线路进行分区域曝光；
对所述外层线路进行显影后，电镀形成所述外层线路，并进行闪蚀；所述外层线路的线宽/间距为24/12um或15/10um，在闪蚀过程中，单边侧蚀量小于5um。
5.根据权利要求1所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述在所述HDI基板的表面制作防焊层，并对所述防焊层开窗，形成BGA焊盘，具体包括：
在所述HDI基板的表面设置防焊干膜；
根据预设的压平参数，对所述防焊干膜进行压平；
根据预设的曝光参数，采用条分割的方式，对所述防焊干膜进行分区域曝光；
根据预设的显影参数，对所述防焊干膜进行显影，形成所述防焊层和所述BGA焊盘。
6.根据权利要求5所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述压平参数为：真空段温度70-90℃、抽真空时间15-25s、第一加压时间15-25s、第一压力0.4-0.8kg/m2、压平温度65-75℃、第二加压时间25-40s、第二压力0.5-0.9kg/m2；所述曝光参数为200-350mj的曝光能量；显影参数为线速1±0.2m/min。
7.根据权利要求1所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述BGA焊盘的开窗直径小于90um，且所述BGA焊盘的开窗曝光对位公差在±15um以内。
8.根据权利要求1所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述方法还包括以下步骤：
对所述BGA焊盘进行喷金刚砂处理，形成第一喷砂层；其中，喷砂压力为0.7-1.0kg/cm2，喷砂速度为1.6-2.0m/min；
在所述第一喷砂层的表面，进行电镍处理，形成镍层；
对所述第一镍层的表面进行喷金刚砂处理，形成第二喷砂层；
在所述第二喷砂层的表面，进行电金处理，形成金层。
9.根据权利要求1所述的四层HDI叠构的FC BGA封装基板的制作方法，其特征在于，所述方法还包括以下步骤：
对所述HDI基板进行钻孔，形成NPTH孔。
10.一种四层HDI叠构的FC BGA封装基板，其特征在于，通过如权利要求1-9任一项所述的四层HDI叠构的FC BGA封装基板的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410188378.2A CN117998748A (zh) | 2024-02-20 | 2024-02-20 | 四层hdi叠构的fc bga封装基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410188378.2A CN117998748A (zh) | 2024-02-20 | 2024-02-20 | 四层hdi叠构的fc bga封装基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117998748A true CN117998748A (zh) | 2024-05-07 |
Family
ID=90888381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410188378.2A Pending CN117998748A (zh) | 2024-02-20 | 2024-02-20 | 四层hdi叠构的fc bga封装基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117998748A (zh) |
-
2024
- 2024-02-20 CN CN202410188378.2A patent/CN117998748A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| CN100386869C (zh) | 具有窗的球栅阵列基板及其制造方法 | |
| CN101272663B (zh) | 多层布线基板的制造方法 | |
| CN1873935B (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
| KR101183376B1 (ko) | 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판 | |
| CN100505991C (zh) | 制造印刷电路板的方法以及印刷电路板 | |
| CN103474361B (zh) | 一种嵌入式有源埋入功能基板的封装工艺及封装结构 | |
| CN103796451A (zh) | 印刷布线板及印刷布线板的制造方法 | |
| US20080251494A1 (en) | Method for manufacturing circuit board | |
| CN113613399A (zh) | 电路板制作方法及电路板 | |
| JP4129166B2 (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
| US8756804B2 (en) | Method of manufacturing printed circuit board | |
| CN103702509A (zh) | 台阶状线路板及其制作方法 | |
| CN107635362A (zh) | 一种提高pcb线路板多层间对位能力的方法 | |
| CN117998748A (zh) | 四层hdi叠构的fc bga封装基板及其制作方法 | |
| CN103545225A (zh) | 电子元件封装结构及其封装方法 | |
| CN110650587A (zh) | 柔性线路板及所述柔性线路板的制作方法 | |
| KR101081153B1 (ko) | 임베디드 미세회로 기판 제조 방법 | |
| CN114641136B (zh) | 电路板的铜层凸台制作方法及电路板 | |
| WO2024036770A1 (zh) | 半导体封装基板及其制造方法、半导体封装结构 | |
| US11696393B2 (en) | Method for manufacturing circuit board with high light reflectivity | |
| KR20040061604A (ko) | Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
| CN117198890A (zh) | 细线路fc bga封装基板及其制作方法 | |
| JP4736251B2 (ja) | フィルムキャリア及びその製造方法 | |
| CN117812832A (zh) | 车载智能大灯八层hdi嵌铜基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |