CN117995071A - 显示屏及其制备方法、电子设备 - Google Patents

显示屏及其制备方法、电子设备 Download PDF

Info

Publication number
CN117995071A
CN117995071A CN202211715306.6A CN202211715306A CN117995071A CN 117995071 A CN117995071 A CN 117995071A CN 202211715306 A CN202211715306 A CN 202211715306A CN 117995071 A CN117995071 A CN 117995071A
Authority
CN
China
Prior art keywords
primary color
light emitting
emitting diode
color light
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211715306.6A
Other languages
English (en)
Inventor
罗琨
江从彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2023/099684 priority Critical patent/WO2024093239A1/zh
Publication of CN117995071A publication Critical patent/CN117995071A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种显示屏及其制备方法、电子设备，涉及显示技术领域，用于提高显示屏的性能。显示屏包括层叠设置的第一基色发光二极管、第二基色发光二极管以及第三基色发光二极管，第一基色发光二极管包括第一交叠部分和第一出光部分。第二基色发光二极管包括第二交叠部分和第二出光部分，第二出光部分覆盖第一交叠部分，第二交叠部分露出第一出光部分。第三基色发光二极管覆盖第二交叠部分，露出第一出光部分和第二出光部分。第一基色光导光柱位于第一出光部分朝向第二基色发光二极管一侧；第二基色光导光柱位于第二出光部分朝向第三基色发光二极管一侧；第三基色光导光柱位于第三基色发光二极管的出光侧。

Description

显示屏及其制备方法、电子设备
本申请要求于2022年11月01日提交国家知识产权局、申请号为202211356120.6、发明名称为“显示屏及其制备方法、电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及显示技术领域，尤其涉及一种显示屏及其制备方法、电子设备。
背景技术
显示屏是具有显示功能的电子设备的重要部件之一，显示屏的发光效果、大小，直接影响电子设备的性能和大小。
微型发光二极管(micro-light emitting diode，Micro-LED)是指尺寸小于100μm的发光二极管，由Micro-LED组成的高密度显示屏具有高亮度、体积小、寿命长、高对比度和高分辨率等优点，已经成为显示领域的焦点之一。
但随着显示屏尺寸的减小，会同步带来显示屏发光效率低、串扰严重等问题，从而影响显示屏的性能。
发明内容
本申请实施例提供一种显示屏及其制备方法、电子设备，用于提高显示屏的性能。
为达到上述目的，本申请采用如下技术方案：
本申请实施例的第一方面，提供一种显示屏，显示屏例如可以是微型发光二极管显示屏。显示屏包括：第一基色发光二极管、第二基色光发光二极管、第三基色光发光二极管。第一基色发光二极管包括第一交叠部分和第一出光部分。第二基色发光二极管位于第一基色发光二极管的出光侧；第二基色发光二极管包括第二交叠部分和第二出光部分，第二出光部分覆盖第一交叠部分，第二交叠部分露出第一出光部分。第三基色发光二极管位于第二基色发光二极管远离第一基色发光二极管一侧；第三基色发光二极管覆盖第二交叠部分，露出第一出光部分和第二出光部分。显示屏还包括第一基色光导光柱、第二基色光导光柱以及第三基色光导光柱。第一基色光导光柱位于第一出光部分朝向第二基色发光二极管一侧；第二基色光导光柱位于第二出光部分朝向第三基色发光二极管一侧；第三基色光导光柱位于第三基色发光二极管的出光侧。
本申请实施例提供的显示屏，通过在显示屏的厚度方向上层叠设置三个发光二极管，使得三个发光二极管沿垂直方向排布，可以增大发光二极管的尺寸，以提高发光二极管的发光效率。另外，三个发光二极管错位设置，第一基色发光二极管的第一出光部分上方未设其他发光二极管，第二基色发光二极管的第二出光部分未设置其他发光二极管，第三基色发光二极管上方未设置其他发光二极管。使得第一基色光导光柱只穿过第一基色发光二极管，第二基色光导光柱只穿过第二基色发光二极管，第三基色光导光柱只穿过第三基色发光二极管。这样一来，可以改善多个基色发光二极管发出的光从同一导光柱中导出的情况，以改善基色发光二极管(也就是子像素)之间的光学串扰，可实现高像素密度下高亮度的要求。
在一种可能的实现方式中，第一基色发光二极管包括依次层叠第一下电极、第一外延层以及第一上电极；第一上电极的材料包括金属。第一上电极的材料包括金属，一方面可以使第一基色发光二极管发出的光被第一上电极反射回第一基色发光二极管内，既可以降低基色发光二极管之间的光学干扰，又可以提高光收集率。另一方面，金属材质的第一电极可以降低第一基色发光二极管的工作温度，提高第一基色发光二极管的可靠性，从而提高第一基色发光二极管的发光效率，改善第一基色发光二极管色漂的问题。
在一种可能的实现方式中，第二基色发光二极管包括依次层叠第二下电极、第二外延层以及第二上电极；第二上电极的材料包括金属。第二上电极的材料包括金属，一方面可以使第二基色发光二极管发出的光被第二上电极反射回第二基色发光二极管内，既可以降低基色发光二极管之间的光学干扰，又可以提高光收集率。另一方面，金属材质的第二电极可以降低第二基色发光二极管的工作温度，提高第二基色发光二极管的可靠性，从而提高第二基色发光二极管的发光效率，改善第二基色发光二极管色漂的问题。
在一种可能的实现方式中，第三基色发光二极管包括依次层叠第三下电极、第三外延层以及第三上电极；第三上电极的材料包括金属。第三上电极的材料包括金属，一方面可以使第三基色发光二极管发出的光被第三上电极反射回第三基色发光二极管内，既可以降低基色发光二极管之间的光学干扰，又可以提高光收集率。另一方面，金属材质的第三电极可以降低第三基色发光二极管的工作温度，提高第三基色发光二极管的可靠性，从而提高第三基色发光二极管的发光效率，改善第三基色发光二极管色漂的问题。
在一种可能的实现方式中，第一基色导光柱伸入第一基色发光二极管内。这样一来，第一基色发光二极管发出的光不用射出第一基色发光二极管即可从第一基色导光柱内射出，提高出光效率。
在一种可能的实现方式中，第二基色导光柱伸入第二基色发光二极管内。这样一来，第二基色发光二极管发出的光不用射出第二基色发光二极管即可从第二基色导光柱内射出，提高出光效率。
在一种可能的实现方式中，第三基色光导光柱伸入第三基色发光二极管内。这样一来，第三基色发光二极管发出的光不用射出第三基色发光二极管即可从第三基色光导光柱内射出，提高出光效率。
在一种可能的实现方式中，显示屏还包括位于第一基色发光二极管出光侧的第一平坦层；第一基色光导光柱贯穿第一平坦层，第一基色光导光柱的折射率大于第一平坦层的折射率。这样一来，可以使光线通过全反射形式从第一基色光导光柱内射出，提高出光效果和出光效率。
在一种可能的实现方式中，显示屏还包括位于第二基色发光二极管出光侧的第二平坦层；第二基色光导光柱贯穿第二平坦层，第二基色光导光柱的折射率大于第二平坦层的折射率。这样一来，可以使光线通过全反射形式从第二基色光导光柱内射出，提高出光效果和出光效率。
在一种可能的实现方式中，显示屏还包括位于第三基色发光二极管出光侧的第三平坦层；第三基色光导光柱贯穿第三平坦层，第三基色光导光柱的折射率大于第三平坦层的折射率。这样一来，可以使光线通过全反射形式从第三基色光导光柱内射出，提高出光效果和出光效率。
在一种可能的实现方式中，第一基色光导光柱的材料为透明材料。这样一来，可以提高第一基色光导光柱的导光效果，降低光损失。
在一种可能的实现方式中，第二基色光导光柱的材料为透明材料。这样一来，可以提高第二基色光导光柱的导光效果，降低光损失。
在一种可能的实现方式中，第三基色光导光柱的材料为透明材料。这样一来，可以提高第三基色光导光柱的导光效果，降低光损失。
在一种可能的实现方式中，第三基色发光二极管为蓝光发光二极管；第三基色光导光柱的材料包括红光转换材料。蓝光发光二极管的发光亮度高，通过将蓝光转换为红光的方式，提供像素单元所需的红光，可以提高红光的发光亮度。
在一种可能的实现方式中，第一基色发光二极管、第二基色发光二极管以及第三基色发光二极管互为红光发光二极管、绿光发光二极管以及蓝光发光二极管。在三个基色发光二极管互为三基色(例如红绿蓝)发光二极管，显示屏可以实现全彩显示。
在一种可能的实现方式中，第三基色光发光二极管为红光发光二极管。由于红光光转换效率较低，红光发光二极管位于最上方的情况下，可以增大红光子像素的面积，以提高显示屏的整体亮度。
在一种可能的实现方式中，第一基色发光二极管还包括第一钝化层；第一上电极覆盖第一外延层的顶面和侧面，第一钝化层位于第一上电极与第一外延层之间，第一钝化层上设置有第一开口，第一上电极通过第一开口与第一外延层接触。第一上电极覆盖第一外延层的顶面和侧面，可增大第一上电极的面积，进一步提高光反射的效果和散热效果。
在一种可能的实现方式中，第二基色发光二极管还包括第二钝化层；第二上电极覆盖第二外延层的顶面和侧面，第二钝化层位于第二上电极与第二外延层之间，第二钝化层上设置有第二开口，第二上电极通过第二开口与第二外延层接触。第二上电极覆盖第二外延层的顶面和侧面，可增大第二上电极的面积，进一步提高光反射的效果和散热效果。
在一种可能的实现方式中，第三基色发光二极管还包括第三钝化层；第三上电极覆盖第三外延层的顶面和侧面，第三钝化层位于第三上电极与第三外延层之间，第三钝化层上设置有第三开口，第三上电极通过第三开口与第三外延层接触。第三上电极覆盖第三外延层的顶面和侧面，可增大第三上电极的面积，进一步提高光反射的效果和散热效果。
在一种可能的实现方式中，显示屏包括多个像素单元，像素单元包括第一子像素区、第二子像素区、第三子像素区以及第四子像素区；第一出光部分位于第一子像素区，第一交叠部分位于第二子像素区；第二出光部分位于第二子像素区，第二交叠部分位于第三子像素区，第三基色发光二极管位于第三子像素区和第四子像素区。第三基色发光二极管位于第三子像素区和第四子像素区，可增大第三基色发光二极管的发光面积，提高出光效果。
在一种可能的实现方式中，第一子像素区和第二子像素区的连线，与，第二子像素区和第三子像素区的连线相交。这是一种布局方式。
在一种可能的实现方式中，第一基色光导光柱位于第一子像素区，第二基色光导光柱位于第二子像素区，第三子像素区和第四子像素区均设置有第三基色光导光柱。第三基色发光二极管对应设置两个第三基色光导光柱，可增大第三基色发光二极管的子像素面积，提高第三基色发光二极管的发光亮度。
本申请实施例的第二方面，提供一种显示屏的制备方法，包括：形成第一基色发光二极管；第一基色发光二极管包括第一交叠部分和第一出光部分；在第一基色发光二极管的出光侧形成第二基色发光二极管；第二基色发光二极管包括第二交叠部分和第二出光部分，第二出光部分覆盖第一交叠部分，第二交叠部分露出第一出光部分；在第二基色发光二极管远离第一基色发光二极管一侧形成第三基色发光二极管；第三基色发光二极管覆盖第二交叠部分，露出第一出光部分和第二出光部分；形成第一基色光导光柱；第一基色光导光柱位于第一出光部分朝向第二基色发光二极管一侧；形成第二基色光导光柱；第二基色光导光柱位于第二出光部分朝向第三基色发光二极管一侧；形成第三基色光导光柱；第三基色光导光柱位于第三基色发光二极管的出光侧。
本申请实施例提供的显示屏的制备方法的有益效果与显示屏的有益效果相同，此处不再赘述。
在一种可能的实现方式中，形成第一基色发光二极管，包括：在载片上形成第一基色外延堆叠膜；第一基色外延堆叠膜包括依次设置在载片上的第一量子阱发光膜和第一下电极膜；将第一基色外延堆叠膜与基底耦接；移除载片；对第一基色外延堆叠膜图案化，形成第一基色单元；第一基色单元包括第一量子阱发光层和第一下电极；在第一基色单元上形成第一上电极，第一上电极与第一基色单元欧姆接触，以形成第一基色发光二极管；第一基色发光二极管包括第一下电极、第一量子阱发光层以及第一上电极。
本申请实施例的第三方面，提供一种电子设备，包括显示屏和电路板，显示屏与电路板耦接，显示屏包括第一方面任一项的显示屏。
本申请实施例的第四方面，提供一种显示屏，包括：设置在衬底上的第一基色发光二极管、第二基色发光二极管；第一基色发光二极管、第二基色发光二极管互为绿光发光二极管以及蓝光发光二极管；第一基色发光二极管、第二基色发光二极管沿显示屏的厚度方向堆叠设置；第一基色发光二极管在衬底上的投影与第二基色发光二极管在衬底上的投影交叠；第一基色发光二极管出光侧的表面覆盖有钝化层和金属电极。
在一种可能的实现方式中，第二基色发光二极管出光侧的表面覆盖有钝化层和金属电极。
在一种可能的实现方式中，第三基色发光二极管出光侧的表面覆盖有钝化层和金属电极。
在一种可能的实现方式中，还包括第三基色发光二极管；第三基色发光二极管与第二基色发光二极管堆叠设置，第三基色发光二极管为红光发光二极管或者蓝光发光二极管；第三基色发光二极管在衬底上的投影与第二基色发光二极管在衬底上的投影交叠；第三基色发光二极管出光侧的表面覆盖有钝化层和金属电极。
本申请实施例的第五方面，提供一种电子设备，包括第四方面任一项的显示屏和电路板。
本申请实施例的第六方面，提供一种显示屏的制备方法，在衬底上形成第一基色发光二极管和第二基色发光二极管；形成第一导光孔和第二导光孔，第一导光孔露出第一基色发光二极管，第二导光孔露出第二基色发光二极管；在第一导光孔和第二导光孔内分别填充高折射率材料，使光线发生全反射。
附图说明
图1A为本申请实施例提供的一种电子设备的框架示意图；
图1B为本申请实施例提供的一种显示屏的结构示意图；
图2A为本申请实施例提供的一种显示屏的布局示意图；
图2B为本申请实施例提供的一种显示屏中像素单元的结构示意图；
图2C为本申请实施例提供的一种图2B中A1-A2向的剖视图；
图2D为本申请实施例提供的一种像素单元中焊盘的布局示意图；
图3-图8为本申请实施例提供的一种显示屏的制备过程示意图；
图9为本申请实施例提供的一种显示屏的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第二”、“第一”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第二”、“第一”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请实施例中，“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请实施例中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“相耦接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。术语“接触”可以是直接接触，也可以是通过中间媒介间接的接触。
本申请实施例中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请实施例提供一种的电子设备。该电子设备例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品等。其中，消费性电子产品如为手机(mobilephone)、平板电脑(pad)、笔记本电脑、电子阅读器、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、桌面显示器、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)设备、增强现实(augmented reality，AR)设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器(例如豆浆机、扫地机器人)等。车载式电子产品如为车载导航仪、车载高密度数字视频光盘(digital video disc，DVD)等。金融终端产品如为自动取款机(automated tellermachine，ATM)机、自助办理业务的终端等。
本申请实施例以电子设备为增强现实眼镜(augmented reality glass，ARglass)为例对本申请实施例的技术方案进行示意描述。图1A为本申请实施例提供的一种电子设备的结构示意图。如图1A所示，电子设备1为增强现实眼镜。电子设备1包括显示屏和镜架3，显示屏固定于镜架3上。显示屏2能够用于进行画面显示。显示屏例如可以是微型发光二极管(micro-light emitting diode，Micro-LED)显示屏2。
AR眼镜被认为是取代手机的显示技术。亮度高、体积小、寿命长的微型LED显示屏与衍射光波导组合器方案是最具潜力的AR眼镜的实现方式。受发光二极管(lightemitting diode，LED)制备工艺限制，当前显示屏上很难实现红绿蓝彩色显示，限制了Micro LED显示屏在AR眼镜中的应用。
传统显示屏的红绿蓝像素水平排列，在高分辨率显示时，红绿蓝子像素尺寸太小。而Micro-LED显示屏在尺寸减小后，发光二极管(light emitting diode，LED)的发光效率急剧降低，降低显示亮度同时增加功耗。
基于此，本申请实施例提供一种微型LED显示屏，在垂直方向集成红绿蓝像素，可以适当增大子像素尺寸，有利于发光效率。
图1B为本申请实施例提供的一种微型LED显示屏的结构示意图。如图1B所示，微型LED显示屏2包括蓝色二极管层、红色二极管层、绿色二极管层，蓝色二极管层、红色二极管层、绿色二极管层层叠设置。在蓝色二极管层、红色二极管层、绿色二极管层中挖深孔，挖到对应的二极管层的底部，二极管层发出的光线传入孔内，并在孔内全反射导出，一个像素内实现红绿蓝三种光发射，即彩色显示。
图1B所示的微型LED显示屏2虽然可以实现彩色显示，但是蓝色二极管层对应的出光孔会经过另外两种发光层，会激发其他发光层，容易出现光线串扰。如蓝色二极管层出射的蓝光被红色二极管层吸收而出现红光发射，导致蓝光被污染。另外，该微型LED显示屏2的最小尺寸为5um，无法满足更高分辨率需求。
基于此，本申请实施例还提供一种显示屏，用于改善彩色显示时光线串扰的问题。显示屏例如可以是微型LED显示屏。
图2A为本申请实施例提供的一种微型LED显示屏的构架图。如图2A所示，微型LED显示屏2包括基底20和设置在基底20上的多个像素单元30。
在一些实施例中，多个像素单元30阵列排布。
示例的，微型LED显示屏2的水平方向具有N个像素单元30，竖直方向具有M个像素单元30，N和M为正整数。例如，1080P的微型LED显示屏2的水平方向具有1920个像素单元30，竖直方向具有1080个像素单元30。
在一些实施例中，每个像素单元30包括四个子像素，每个子像素的尺寸为像素单元30尺寸的1/4。
示例的，像素单元30包括第一子像素区P1、第二子像素区P2、第三子像素区P3以及第四子像素区P4，第一子像素区P1和第二子像素区P2的连线，与，第二子像素区P2和第三子像素区P3的连线相交。
例如，像素单元30为矩形，像素单元30呈田字形划分出第一子像素区P1、第二子像素区P2、第三子像素区P3以及第四子像素区P4。
像素单元30包括第一基色子像素、第二基色子像素以及第三基色子像素，第一基色子像素包括第一基色发光二极管，第二基色子像素包括第二基色发光二极管，第三基色子像素包括第三基色发光二极管。
第一基色发光二极管、第二基色发光二极管以及第三基色发光二极管沿微型LED显示屏的出光侧层叠设置。或者理解为，第一基色发光二极管设置在基底上，第二基色发光二极管设置在第一基色发光二极管远离基底一侧，第三基色发光二极管设置在第二基色发光二极管远离第一基色发光二极管一侧。
本申请实施例中，第一基色发光二极管的出光侧、第二基色发光二极管的出光侧以及第三基色发光二极管的出光侧均朝向微型LED显示屏的出光侧。
本申请实施例中，第一基色子像素、第二基色子像素、第三基色子像素互为红色子像素R、绿色子像素G以及蓝色子像素B。红色子像素R包括红色发光二极管，绿色子像素包括绿色发光二极管，蓝色子像素包括蓝色发光二极管。
示例的，第一基色子像素为蓝色子像素B，第二子像素为绿色子像素G，第三子像素为红色子像素R。第一基色发光二极管为蓝光发光二极管，第二基色发光二极管为绿光发光二极管，第三基色发光二极管为红光发光二极管。
在一些实施例中，如图2A所示，每个像素单元30包括红色子像素R、绿色子像素G以及蓝色子像素B，红色子像素R、绿色子像素G以及蓝色子像素B分布于第一子像素区P1、第二子像素区P2、第三子像素区P3以及第四子像素区P4。
在一些实施例中，如图2A所示，第一子像素区P1设置有蓝色子像素B，第二子像素区P2设置有绿色子像素G，第三子像素区P3和第四子像素区P4均设置有红色子像素R。
在一些实施例中，如图2B所示，第一基色发光二极管31包括第一交叠部分E1和第一出光部分F1，第二基色发光二极管33包括第二交叠部分E2和第二出光部分F2。
第一基色发光二极管31位于第一子像素区P1和第二子像素区P2，第二基色发光二极管33位于第二子像素区P2和第三子像素区P3，第三基色发光二极管35位于第三子像素区P3和第四子像素区P4。
示例的，第一出光部分F1位于第一子像素区P1，第一交叠部分E1位于第二子像素区P2。第二出光部分F2位于第二子像素区P2，第二交叠部分E2位于第三子像素区P3。第三基色发光二极管35位于第三子像素区P3和第四子像素区P4。
结合图2B和图2C所示，第二基色发光二极管33的第二出光部分F2覆盖第一基色发光二极管31的第一交叠部分E1，第二基色发光二极管33的第二交叠部分E2露出第一基色发光二极管31的第一出光部分F2。第三基色发光二极管35覆盖第二交叠部分E2，露出第一出光部分F1和第二出光部分F2。
或者理解为，第二基色发光二极管33在基底20上的投影覆盖第一交叠部分E1在基底20上的投影。第三基色发光二极管35在基底20上的投影覆盖第二交叠部分E2在基底20上的投影，第三基色发光二极管35在基底20上的投影不覆盖第二出光部分F2在基底20上的投影和第一出光部分F1在基底20上的投影。
那么，第一基色发光二极管31与基底20耦接的第一下电极焊盘312N、第二基色发光二极管33与基底20耦接的第二下电极焊盘332N以及第三基色发光二极管35与基底20耦接的第三下电极焊盘352N的分部可以如图2D所示。
在一些实施例中，如图2B所示，像素单元30还包括第一基色光导光孔371、第二基色光导光孔381以及第三基色光导光孔391。
第一基色光导光孔371位于第一出光部分F1朝向第二基色发光二极管33一侧，第二基色光导光孔381位于第二出光部分F2朝向第三基色发光二极管35一侧，第三基色光导光孔391位于第三基色发光二极管35的出光侧。
或者理解为，如图2B所示，第一基色光导光孔371在第一基色发光二极管31上的投影位于第一出光部分F1，第二基色光导光孔381在第二基色发光二极管33上的投影位于第二出光部分F2，第三基色光导光孔391在第三基色发光二极管35上的投影位于第三基色发光二极管35内。
示例的，第一基色光导光孔371位于第一子像素区P1，第二基色光导光孔381位于第二子像素区P2，第三子像素区P3设置有第三基色光导光孔391。
或者，示例的，如图2B所示，第三子像素区P3和第四子像素区P4均设置有第三基色光导光孔391。
这样一来，第三基色发光二极管35可以具有两个第三基色光导光孔391，可增大第三基色发光二极管35的子像素面积，提高第三基色发光二极管35的发光亮度。
在一些实施例中，第一基色光导光孔371内设置有第一基色光导光柱，第二基色光导光孔381内设置有第二基色光导光柱，第三基色光导光孔391内设置有第三基色光导光柱。
通过在导光孔内设置导光柱，可以增大出光位置处的折射率，以提高出光效果。
在一些实施例中，第三基色发光二极管35为红光发光二极管。
由于红光光转换效率较低，红光发光二极管有两个出光孔的情况下，可以增大红光子像素的面积，以提高显示屏的整体亮度。
下面，结合本申请实施例提供的Micro-LED显示屏的制备方法，以图2B中A1-A2向视角为例，对本申请实施例提供的Micro-LED显示屏进行示意说明。
本申请实施例提供一种Micro-LED显示屏的制备方法，包括：
S10、如图3所示，提供基底20。
本申请实施例中的基底20，也可以理解为是设置有互补型金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)驱动电路的背板，或者将基底20称为薄膜晶体管(thin film transistor，TFT)背板。
在一些实施例中，基底20包括衬底21和设置在衬底21上的驱动电路22。衬底21的材料可以是硅或者玻璃。
示例的，驱动电路22基于硅半导体技术制备。
在一些实施例中，步骤S10包括：
S11、提供衬底21。
S12、在衬底21上形成驱动电路22。
例如，可以采用前端工艺(front-end of layout，FEOL)形成驱动电路22所包括的TFT，采用后端工艺(back-end of layout，BEOL)形成TFT互联和引出所需的布线层。
其中，形成驱动电路22后，基底20最表层的结构为焊盘和围绕焊盘的介电层。
示例的，基底20的顶层包括阴极焊盘C、第一阳极焊盘A1、第二阳极焊盘A2以及第三阳极焊盘A3。
焊盘的材料例如可以包括铜(Cu)，介电层的材料例如可以包括二氧化硅(oxidesilicon，SiO2)、氮化硅(silicon nitride，SiNx)。
S20、在基底20上形成第一基色发光二极管31。
示例的，第一基色发光二极管31包括第一交叠部分E1和第一出光部分F1。
在一些实施例中，步骤S20包括：
S21、如图4A所示，在载片上形成第一基色外延堆叠膜31＇。
示例的，步骤S21包括：
S211、在载片上形成第一外延膜311＇。
载片的材料，例如包括蓝宝石、碳化硅(SiC)等。
在一些实施例中，第一外延膜311＇包括依次层叠设置的第一N型半导体膜3111＇、第一量子阱发光膜3112＇及第一P型半导体膜3113＇，即第一量子阱发光膜3112＇位于第一N型半导体膜3111＇与第一P型半导体膜3113＇之间。
第一N型半导体膜3111＇与第一P型半导体膜3113＇均为在半导体材料中掺杂离子形成。本申请实施方式中，组成第一N型半导体膜3111＇与第一P型半导体膜3113＇的材料可以包括但不限于氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、碳化硅(SiC),铝氮化镓(AlGaN)或磷化铝镓铟(AlGaInP)等半导体材料中的任一种。
第一N型半导体膜3111＇中存在多余的电子，第一P型半导体膜3113＇中存在多余的电子空穴，在电流的作用下，第一N型半导体膜3111＇中多余的电子及第一P型半导体膜3113＇中多余的电子空穴均能够向第一量子阱发光膜3112＇移动，且第一N型半导体膜3111＇中多余的电子及第一P型半导体膜3113＇中多余的电子空穴在第一量子阱发光膜3112＇内进行复合产生光子发光，从而实现第一外延膜311＇的发光。
例如，可以通过分子束外延工艺形成第一外延膜311＇。
S212、在第一外延膜311＇上沉积第一下电极膜312＇，第一下电极膜312＇与第一外延膜311＇形成欧姆接触。
例如，可以通过金属有机化学气相沉积工艺，形成第一下电极膜312＇。
S22、如图4B所示，将第一基色外延堆叠膜31＇与基底20耦接。
在一些实施例中，步骤S22包括：
S221、在第一下电极膜312＇上沉积第一介电层，并在第一介电层上形成焊盘孔。
本申请实施例中，焊盘孔露出第一下电极膜312＇中待作为第一下电极的部分，为第一下电极焊盘与第一下电极接触预留开口。且，焊盘孔的位置与阴极焊盘C、第一阳极焊盘A1、第二阳极焊盘A2以及第三阳极焊盘A3的位置对应匹配。
S222、在焊盘孔内形成第一下电极焊盘312N，第一上电极焊盘312P，第二下电极焊盘332N以及第三下电极焊盘352N，并进行化学机械平坦化(chemical-mechanicalplanarization，CMP)处理。
CMP处理后，使第一介电层的表面粗糙度满足键合需求。
S223、通过第一介电层与基底20键合。
示例的，采用晶圆级键合(wafer bonding)，例如介电层键合、共晶键合等，将第一介电层与基底20键合。第一基色外延堆叠膜31＇表面的第一介电层与基底20表面的介电层之间发生化学反应形成硅氧硅(Si-O-Si)或者(硅氮硅)Si-N-Si共价键，实现键合。第一基色外延堆叠膜31＇表面的焊盘与基底20最表层的焊盘之间扩散融合，形成电气连接。第一基色外延堆叠膜31＇表面的焊盘与基底20最表层的焊盘的材料例如均为Cu，Cu和Cu之间扩散融合，形成电气连接。
例如，第一基色外延堆叠膜31＇表面的第一下电极焊盘312N与基底20最表层的第一阳极焊盘A1融合，第一上电极焊盘312P与阴极焊盘C融合，第二下电极焊盘332N与第二阳极焊盘A2融合，第三下电极焊盘352N与第三阳极焊盘A3融合。
S23、如图4C所示，移除载片。
S24、如图4D所示，对第一基色外延堆叠膜31＇图案化，形成第一基色单元31＇＇。
图案化的第一基色单元31＇＇包括第一介电层、第一下电极312以及第一外延层311，第一外延层311包括第一N型半导体层3111、第一量子阱发光层3112以及第一P型半导体层3113。
S25、如图4E所示，在第一基色单元31＇＇表面形成第一钝化层313。
第一钝化层313覆盖第一基色单元31＇＇(第一外延层311)的顶面和侧面，第一钝化层313具有第一开口，第一开口露出第一基色单元31＇＇远离第一下电极焊盘312N的表面。
通过在第一基色单元31＇＇表面设置第一钝化层313，可对第一基色单元31＇＇的表面进行钝化，降低第一基色单元31＇＇表面缺陷，提高发光效率。
当然，在一些实施例中，也可以不执行步骤S25，执行完步骤S24后，直接执行步骤S26。
S26、如图4F所示，在第一钝化层313表面形成第一上电极314，以形成第一基色发光二极管31。
本申请实施例中，第一基色发光二极管31包括依次设置在基底20上的第一下电极312、第一外延层311、第一钝化层313以及第一上电极314。
第一上电极314通过第一钝化层313上的第一开口与第一基色单元31＇＇(第一外延层311)欧姆接触。第一上电极314还与第一上电极焊盘312P耦接。
在一些实施例中，第一上电极314的材料为透明导电材料。
在另一些实施例中，第一上电极314的材料包括高折射率的导电材料。示例的，第一上电极314的材料包括金属。
在一些实施例中，如图4F所示，第一上电极314覆盖第一钝化层313，并通过第一开口与第一基色单元31＇＇欧姆接触。或者理解为，第一上电极314覆盖第一基色单元31＇＇的顶面和侧面。
第一上电极314的材料包括金属，金属具有高反射性，可以减少第一基色单元31＇＇中的光线射出，降低基色单元之间光学的干扰。
S27、如图4G所示，形成覆盖第一基色发光二极管31的第一平坦层32。
本申请实施例中，第一平坦层32用于为形成第二基色发光二极管键合做准备。
示例的，步骤S27包括，形成第一平坦膜，在第一平坦膜上形成第一过孔321、第二过孔322以及第三过孔323，以形成第一平坦层32。
第一平坦层32覆盖第一基色发光二极管31，第一过孔321露出第一上电极314，第二过孔322露出第二下电极焊盘332N，第三过孔323露出第三下电极焊盘352N。
需要说明的是，如图2B所示，一个像素单元30中，位于同一行或者同一列的子像素区仅为两个，因此，在同一截面中，仅能示意出两个子像素区中对应的焊盘的结构。所以，在图4G中用虚线表示第三过孔323，是因为第三过孔323所在的子像素区，与第一过孔321和第二过孔322所在的子像素区未在同一排。同理，后续在第三过孔323中形成的第三导电柱，以及与第三导电柱耦接的结构，均采用虚线表示，仅是为了示意出对应的线路结构，以便于理解。
S28、如图4H所示，在第一过孔321内形成第一导电柱324，在第二过孔322内形成第二导电柱325，在第三过孔323内形成第三导电柱326。
第一导电柱324与第一上电极314耦接，第二导电柱325与第二下电极焊盘332N耦接，第三导电柱326与第三下电极焊盘352N耦接。
在第一导电柱324与第一上电极314耦接的情况下，后续即将形成的第二上电极与第一上电极314耦接，二者接收同一阴极信号，可以简化结构。
在另一些实施例中，第一导电柱324与第一上电极焊盘312P耦接。
在另一些实施例中，基底20上还设置有第二阴极焊盘，第一介电层内还设置有第二上电极焊盘，第二上电极焊盘与第二阴极焊盘键合，第一导电柱324与第二上电极焊盘耦接。
在这种情况下，后续即将形成的第二上电极和第一上电极314分别对应各自的阴极焊盘，接收不同焊盘传输的阴极信号。
在一些实施例中，在形成第一导电柱324、第二导电柱325以及第三导电柱326之后，对第一平坦层32进行CMP处理，使第一平坦层32的表面满足键合的要求。
S30、在第一基色发光二极管31的出光侧形成第二基色发光二极管33。
示例的，第二基色发光二极管33包括第二交叠部分E2和第二出光部分F2，第二出光部分F2覆盖第一交叠部分E1，第二交叠部分E2露出第一出光部分F1。
示例的，重复上述形成第一基色发光二极管31的过程，形成第二基色发光二极管33。
在一些实施例中，步骤S30包括：
S31、如图5A所示，在载片上形成第二基色外延堆叠膜33＇。
示例的，步骤S31包括：
S311、在载片上形成第二外延膜331＇。
在一些实施例中，第二外延膜331＇包括依次层叠设置的第二N型半导体膜3311＇、第二量子阱发光膜3312＇及第二P型半导体膜3313＇，即第二量子阱发光膜3312＇位于第二N型半导体膜3311＇与第二P型半导体膜3313＇之间。
第二N型半导体膜3311＇与第二P型半导体膜3313＇均为在半导体材料中掺杂离子形成。本申请实施方式中，组成第二N型半导体膜3311＇与第二P型半导体膜3313＇的材料可以包括但不限于氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、碳化硅(SiC),铝氮化镓(AlGaN)或磷化铝镓铟(AlGaInP)等半导体材料中的任一种。
第二N型半导体膜3311＇中存在多余的电子，第二P型半导体膜3313＇中存在多余的电子空穴，在电流的作用下，第二N型半导体膜3311＇中多余的电子及第二P型半导体膜3313＇中多余的电子空穴均能够向第二量子阱发光膜3312＇移动，且第二N型半导体膜3311＇中多余的电子及第二P型半导体膜3313＇中多余的电子空穴在第二量子阱发光膜3312＇内进行复合产生光子发光，从而实现第二外延膜331＇的发光。
本申请实施方式中，通过改变组成第二P型半导体膜3313＇及第二N型半导体膜3311＇的半导体材料或者半导体材料内掺杂的离子的种类，能够使得第二N型半导体膜3311＇中多余的电子及第二P型半导体膜3313＇中多余的电子空穴复合时产生的光子的波长不同，从而产生不同颜色的光。
S312、在第二外延膜331＇上沉积第二下电极膜332＇，第二下电极膜332＇与第二外延膜331＇形成欧姆接触，以形成第二基色外延堆叠膜33＇。
S32、如图5B所示，将第二基色外延堆叠膜33＇与步骤S28形成的结构耦接。
在一些实施例中，步骤S32包括：
S321、在第二下电极膜332＇上沉积第二介电层，并在第二介电层上形成焊盘孔。
本申请实施例中，焊盘孔露出第二下电极膜332＇中待作为第二下电极的部分，为第二下电极焊盘与第二下电极接触预留开口。且，焊盘孔的位置与第一导电柱324、第二导电柱325以及第三导电柱326的位置对应匹配。
S322、在焊盘孔内形成第二上电极焊盘332P，第二下电极焊盘332N以及第三下电极焊盘352N，并进行CMP处理。
CMP处理后，使第二基色外延堆叠膜33＇的表面粗糙度满足键合需求。
S323、将第二介电层与步骤S28形成的结构键合。
示例的，采用晶圆级键合，将第二介电层与步骤S28形成的结构键合。第二基色外延堆叠膜33＇表面的第二介电层与步骤S28形成的结构表面的第一平坦层32之间发生化学反应形成硅氧硅(Si-O-Si)或者(硅氮硅)Si-N-Si共价键，实现键合。第二基色外延堆叠膜33＇表面的焊盘与步骤S28形成的结构的第一导电柱324、第二导电柱325以及第三导电柱326之间扩散融合，形成电气连接。第二基色外延堆叠膜33＇表面的焊盘与第一导电柱324、第二导电柱325以及第三导电柱326的材料例如均为Cu，Cu和Cu之间扩散融合，形成电气连接。
例如，第二上电极焊盘332P与第一导电柱324融合，第二下电极焊盘332N与第二导电柱325融合，第三下电极焊盘352N与第三导电柱326融合。
S33、移除载片。
S34、如图5C所示，对第二基色外延堆叠膜33＇图案化，形成第二基色单元33＇＇。
图案化的第二基色单元33＇＇包括第二介电层、第二下电极332以及第二外延层331，第二外延层331包括第二N型半导体层3311、第二量子阱发光层3312以及第二P型半导体层3313。
S35、如图5D所示，在第二基色单元33＇＇表面形成第二钝化层333。
第二钝化层333覆盖第二基色单元33＇＇(第二外延层331)的顶面和侧面，第二钝化层333具有第二开口，第二开口露出第二基色单元33＇＇远离第二下电极焊盘332N的表面。
通过在第二基色单元33＇＇表面设置第二钝化层333，可对第额基色单元33＇＇的表面进行钝化，降低第二基色单元33＇＇表面缺陷，提高发光效率。
当然，在一些实施例中，也可以不执行步骤S35，执行完步骤S34后，直接执行步骤S36。
S36、如图5E所示，在第二钝化层333表面形成第二上电极334，以形成第二基色发光二极管33。
本申请实施例中，第二基色发光二极管33包括第二下电极332、第二外延层331、第二钝化层333以及第二上电极334。
第二上电极334通过第二钝化层333上的第二开口与第二基色单元33＇＇(第二外延层331)欧姆接触。第二上电极334还与第二上电极焊盘332P耦接。
在一些实施例中，第二上电极334的材料为透明导电材料。
在另一些实施例中，第二上电极334的材料包括高折射率的导电材料。示例的，第二上电极334的材料包括金属。
在一些实施例中，如图5E所示，第二上电极334覆盖第二钝化层333，并通过第二开口与第二基色单元33＇＇欧姆接触。或者理解为，第二上电极334覆盖第二基色单元33＇＇的顶面和侧面。
第二上电极334的材料包括金属，金属具有高反射性，可以减少第二基色单元33＇＇中的光线射出，降低基色单元之间光学的干扰。
S37、如图5F所示，形成覆盖第二基色发光二极管33的第二平坦层34。
本申请实施例中，第二平坦层34用于为形成第三基色发光二极管键合做准备。
示例的，步骤S37包括，形成第二平坦膜，在第二平坦膜上形成第四过孔341和第五过孔342，以形成第二平坦层34。
第二平坦层34覆盖第二基色发光二极管33，第四过孔341露出第二上电极334，第五过孔342露出第三下电极焊盘352N。
此处需要强调的是，图5F中第五过孔342穿过第二基色发光二极管33，是指在侧视方位上，第五过孔342与第二基色发光二极管33会有重叠部分，但从俯视图上来看的话，第五过孔342与第二基色发光二极管33位于不同的子像素区。那么，同理，第二基色发光二极管33中的第二下电极332实则不与第三下电极焊盘352N耦接。
S38、如图5G所示，在第四过孔341内形成第四导电柱343，在第五过孔342内形成第五导电柱344。
第四导电柱343与第二上电极334耦接，第五导电柱344与第三下电极焊盘352N耦接。
在第四导电柱343与第二上电极334耦接的情况下，后续即将形成的第三上电极与第四导电柱343耦接，二者接收同一阴极信号，可以简化结构。
在另一些实施例中，第四导电柱343与第一上电极焊盘332P耦接。
在另一些实施例中，基底20上还设置有第三阴极焊盘，第一介电层内还设置有第三上电极焊盘，第三上电极焊盘与第三阴极焊盘键合，第四导电柱343与第三上电极焊盘耦接。
在这种情况下，后续即将形成的第三上电极和第二上电极334分别对应各自的阴极焊盘，接收不同焊盘传输的阴极信号。
在一些实施例中，在形成第四导电柱343、第五导电柱344之后，对第二平坦层34进行CMP处理，使第二平坦层34的表面满足键合的要求。
S40、在第二基色发光二极管33远离第一基色发光二极管31一侧形成第三基色发光二极管35。
示例的，第三基色发光二极管35覆盖第二交叠部分E2，露出第一出光部分F1和第二出光部分F2。
示例的，重复上述形成第二基色发光二极管33的过程，形成第三基色发光二极管35。
在一些实施例中，步骤S40包括：
S41、如图6A所示，在载片上形成第三基色外延堆叠膜35＇。
示例的，步骤S41包括：
S411、在载片上形成第三外延膜351＇。
在一些实施例中，第三外延膜351＇包括依次层叠设置的第三N型半导体膜3511＇、第三量子阱发光膜3512＇及第三P型半导体膜3513＇，即第三量子阱发光膜3512＇位于第三N型半导体膜3511＇与第三P型半导体膜3513＇之间。
第三N型半导体膜3511＇与第三P型半导体膜3513＇均为在半导体材料中掺杂离子形成。本申请实施方式中，组成第三N型半导体膜3511＇与第三P型半导体膜3513＇的材料可以包括但不限于氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、碳化硅(SiC),铝氮化镓(AlGaN)或磷化铝镓铟(AlGaInP)等半导体材料中的任一种。
第三N型半导体膜3511＇中存在多余的电子，第三P型半导体膜3513＇中存在多余的电子空穴，在电流的作用下，第三N型半导体膜3511＇中多余的电子及第三P型半导体膜3513＇中多余的电子空穴均能够向第三量子阱发光膜3512＇移动，且第三N型半导体膜3511＇中多余的电子及第三P型半导体膜3513＇中多余的电子空穴在第三量子阱发光膜3512＇内进行复合产生光子发光，从而实现第三外延膜351＇的发光。
本申请实施方式中，通过改变组成第三P型半导体膜3513＇及第三N型半导体膜3511＇的半导体材料或者半导体材料内掺杂的离子的种类，能够使得第三N型半导体膜3511＇中多余的电子及第三P型半导体膜3513＇中多余的电子空穴复合时产生的光子的波长不同，从而产生不同颜色的光。
S412、在第三外延膜351＇上沉积第三下电极膜352＇，第三下电极膜352＇与第三外延膜351＇形成欧姆接触，以形成第三基色外延堆叠膜35＇。
S42、如图6B所示，将第三基色外延堆叠膜35＇与步骤S38形成的结构耦接。
在一些实施例中，步骤S42包括：
S421、在第三下电极膜352＇上沉积第三介电层，并在第三介电层上形成焊盘孔。
本申请实施例中，焊盘孔露出第三下电极膜352＇中待作为第三下电极的部分，为第三下电极焊盘与第三下电极接触预留开口。且，焊盘孔的位置与第四导电柱343和第五导电柱344的位置对应匹配。
S422、在焊盘孔内形成第三上电极焊盘352P和第三下电极焊盘352N，并进行CMP处理。
CMP处理后，使第三基色外延堆叠膜35＇的表面粗糙度满足键合需求。
S423、将第三介电层与步骤S38形成的结构键合。
示例的，采用晶圆级键合，将第三介电层与步骤S38形成的结构键合。第三基色外延堆叠膜35＇表面的第三介电层与步骤S38形成的结构表面的第二平坦层34之间发生化学反应形成硅氧硅(Si-O-Si)或者(硅氮硅)Si-N-Si共价键，实现键合。第三基色外延堆叠膜35＇表面的焊盘与步骤S38形成的结构的第四导电柱343和第五导电柱344之间扩散融合，形成电气连接。第三基色外延堆叠膜35＇表面的焊盘与第四导电柱343和第五导电柱344的材料例如均为Cu，Cu和Cu之间扩散融合，形成电气连接。
例如，第三上电极焊盘352P与第四导电柱343融合，第三下电极焊盘352N与第五导电柱344融合。
S43、移除载片。
S44、如图6C所示，对第三基色外延堆叠膜35＇图案化，形成第三基色单元35＇＇。
图案化的第三基色单元35＇＇包括第三介电层、第三下电极352以及第三外延层351，第三外延层351包括第三N型半导体层3511、第三量子阱发光层3512以及第三P型半导体层3513。
S45、如图6D所示，在第三基色单元35＇＇表面形成第三钝化层353。
第三钝化层353覆盖第三基色单元35＇＇(第三外延层351)的顶面和侧面，第三钝化层353具有第三开口，第三开口露出第三基色单元35＇＇远离第三下电极焊盘352N的表面。
通过在第三基色单元35＇＇表面设置第三钝化层353，可对第额基色单元35＇＇的表面进行钝化，降低第三基色单元35＇＇表面缺陷，提高发光效率。
当然，在一些实施例中，也可以不执行步骤S45，执行完步骤S44后，直接执行步骤S46。
S46、如图6E所示，在第三钝化层353表面形成第三上电极354，以形成第三基色发光二极管35。
本申请实施例中，第三基色发光二极管35包括第三下电极352、第三外延层351、第三钝化层353以及第三上电极354。
第三上电极354通过第三钝化层353上的第三开口与第三基色单元35＇＇(第三外延层351)欧姆接触。第三上电极354还与第三上电极焊盘352P耦接。
在一些实施例中，第三上电极354的材料为透明导电材料。
在另一些实施例中，第三上电极354的材料包括高折射率的导电材料。示例的，第三上电极354的材料包括金属。
在一些实施例中，如图6E所示，第三上电极354覆盖第三钝化层353，并通过第三开口与第三基色单元35＇＇欧姆接触。或者理解为，第三上电极354覆盖第三基色单元35＇＇的顶面和侧面。
第三上电极354的材料包括金属，金属具有高反射性，可以减少第三基色单元35＇＇中的光线射出，降低基色单元之间光学的干扰。
可以理解的是，本申请实施例中，第一上电极314、第二上电极334以及第三上电极354可以耦接在一起，也可以独立控制，本申请实施例中以三者耦接在一起为例进行示意，不做任何限定。
S47、如图6F所示，形成覆盖第三基色发光二极管35的第三平坦层36。
示例的，第三平坦层36覆盖第三基色发光二极管35。
S50、如图7所示，形成第一基色光导光孔371、第二基色光导光孔381以及第三基色光导光孔391。
在一些实施例中，如图7所示，第一基色光导光孔371穿过第三平坦层36、第二平坦层34以及第一平坦层32，贯穿至第一基色发光二极管31的内部。
示例的，第一基色光导光孔371可以贯穿至第一基色发光二极管31的第一下电极312表面。
或者，示例的，第一基色光导光孔371可以贯穿至第一基色发光二极管31的第一量子阱发光层3112的表面。
或者，示例的，第一基色光导光孔371可以贯穿至第一基色发光二极管31内部的其他膜层的表面。
在一些实施例中，如图7所示，第二基色光导光孔381穿过第三平坦层36和第二平坦层34，贯穿至第二基色发光二极管33的内部。
示例的，第二基色光导光孔281可以贯穿至第二基色发光二极管33的第二下电极332表面。
或者，示例的，第二基色光导光孔281可以贯穿至第二基色发光二极管33的第二量子阱发光层3312的表面。
或者，示例的，第二基色光导光孔281可以贯穿至第二基色发光二极管33内部的其他膜层的表面。
在一些实施例中，如图7所示，第三基色光导光孔391穿过第三平坦层36，贯穿至第三基色发光二极管35的内部。
示例的，第三基色光导光孔391可以贯穿至第三基色发光二极管35的第三下电极352表面。
或者，示例的，第三基色光导光孔391可以贯穿至第三基色发光二极管35的第三量子阱发光层3512的表面。
或者，示例的，第三基色光导光孔391可以贯穿至第三基色发光二极管35内部的其他膜层的表面。
在一些实施例中，第一基色光导光孔371的直径为第一子像素区P1宽度或长度的0.5-0.8倍，第二基色光导光孔381的直径为第二子像素区P2宽度或长度的0.5-0.8倍，第三基色光导光孔391的直径为第三子像素区P3宽度或长度的0.5-0.8倍。
示例的，每个像素单元30的尺寸为2-10μm，子像素区的尺寸为像素单元30的1/4。像素单元30尺寸为4μm时，子像素区的尺寸约1μm，导光孔的直径约500nm-800nm。
S60、如图8所示，在第一基色光导光孔371内形成第一基色光导光柱372，在第二基色光导光孔381内形成第二基色光导光柱382，在第三基色光导光孔391内形成第三基色光导光柱392。
第一基色光导光柱372位于第一出光部分F1朝向第二基色发光二极管33一侧，第二基色光导光柱382位于第二出光部分F2朝向第三基色发光二极管35一侧，第三基色光导光柱392位于第三基色发光二极管35的出光侧。
在一些实施例中，第一基色光导光柱372位于第一基色光导光孔371内，第二基色光导光柱382位于第二基色光导光孔381内，第三基色光导光柱392位于第三基色光导光孔391内。第一基色光导光柱372、第二基色光导光柱382以及第三基色光导光柱392中至少一个的材料为透明材料。
这样一来，可以提高第一基色光导光柱372、第二基色光导光柱382以及第三基色光导光柱392的导光效果，降低光损失。
在一些实施例中，第一基色光导光柱372、第二基色光导光柱382以及第三基色光导光柱392为高折射率材料。
示例的，第一基色光导光柱372的折射率大于第一平坦层32、第二平坦层34以及第三平坦层36中至少一个的折射率。第二基色光导光柱382的折射率大于第二平坦层34和/或第三平坦层36的折射率。第三基色光导光柱392的折射率大于第三平坦层36的折射率。
这样一来，可以使光线通过全反射形式从第一基色光导光柱372、第二基色光导光柱382以及第三基色光导光柱392内射出，提高出光效果和出光效率。
在一些实施例中，第一基色发光二极管31、第二基色发光二极管33以及第三基色发光二极管35互为红光发光二极管、绿光发光二极管以及蓝光发光二极管。
示例的，第一基色发光二极管31为蓝光发光二极管、第二基色发光二极管33为绿光发光二极管，第三基色发光二极管35为红光发光二极管。
在这种情况下，第一基色光导光柱372、第二基色光导光柱382以及第三基色光导光柱392为高折射率的透明材料即可。
在另一些实施例中，第一基色发光二极管31和第二基色发光二极管33互为绿光发光二极管和蓝光发光二极管，第三基色发光二极管35为蓝光发光二极管。
示例的，第一基色发光二极管31为蓝光发光二极管、第二基色发光二极管33为绿光发光二极管，第三基色发光二极管35为蓝光发光二极管。
在这种情况下，示例的，第一基色光导光柱372和第二基色光导光柱382为高折射率的透明材料即可。第三基色光导光柱392的材料包括红光转换材料。
例如，第三基色光导光柱392为高折射率红光光转换材料，将蓝光转换为红光，第三基色光导光柱392例如是量子点光刻胶、有机量子点、钙钛矿量子点光刻胶等。
蓝光发光二极管的发光亮度高，通过将蓝光转换为红光的方式，提供像素单元30所需的红光，可以提高红光的发光亮度。
无论是上述哪种方式，本申请实施例提供的微型LED显示屏2，红光、绿光和蓝光通过导光孔导出，可以同时发出红光、绿光和蓝光，以实现全彩显示。
S70、对第三平坦层36的表面进行CMP处理。
这样一来，可以减小微型LED显示屏2的表面起伏，提高微型LED显示屏表面的平整度。
当然，本申请实施例对第三上电极354与基底20的耦接方式不做限定，图8中仅为一种示意。如图9所示，也可以是在第三平坦层36表面形成引出电极，引出电极与第三上电极354耦接，然后通过第三平坦层36上的导电柱向下转接至与基底20耦接。
本申请实施例提供的微型LED显示屏2，通过在微型LED显示屏2的厚度方向上层叠设置三个发光二极管，使得三个发光二极管沿垂直方向排布，可以增大发光二极管的尺寸，以提高发光二极管的发光效率。另外，三个发光二极管错位设置，第一基色发光二极管31的第一出光部分F1上方未设其他发光二极管，第二基色发光二极管33的第二出光部分F2未设置其他发光二极管，第三基色发光二极管35上方未设置其他发光二极管。使得第一基色光导光柱372只穿过第一基色发光二极管31，第二基色光导光柱382只穿过第二基色发光二极管33，第三基色光导光柱392只穿过第三基色发光二极管35。这样一来，可以改善多个基色发光二极管发出的光从同一导光柱中导出的情况，以改善基色发光二极管(也就是子像素)之间的光学串扰，可实现高像素密度下高亮度的要求。在三个基色发光二极管互为三基色(例如红绿蓝)发光二极管的情况下，微型LED显示屏2还可以实现全彩显示。
在此基础上，第一上电极314覆盖第一外延层311，一方面可以使第一基色发光二极管31发出的光被第一上电极314反射回第一基色发光二极管31内，既可以降低基色发光二极管之间的光学干扰，又可以提高光收集率。另一方面，大面积的第一上电极314可以提高第一基色发光二极管31的散热效果，降低第一基色发光二极管31的工作温度，提高第一基色发光二极管31的可靠性，从而提高第一基色发光二极管31的发光效率，改善第一基色发光二极管31色漂的问题。
同理，第二上电极334覆盖第二外延层331，可以降低基色发光二极管之间的光学干扰，提高光收集率。还可以提高第二基色发光二极管33的发光效率，改善第二基色发光二极管33色漂的问题。
同理，第三上电极354覆盖第三外延层351，可以降低基色发光二极管之间的光学干扰，提高光收集率。还可以提高第三基色发光二极管35的发光效率，改善第三基色发光二极管35色漂的问题。
再者，本申请实施例提供的微型LED显示屏的制备工艺简单，易于实现，可批量生产。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种显示屏，其特征在于，包括：
第一基色发光二极管，包括第一交叠部分和第一出光部分；
第二基色发光二极管，位于所述第一基色发光二极管的出光侧；所述第二基色发光二极管包括第二交叠部分和第二出光部分，所述第二出光部分覆盖所述第一交叠部分，所述第二交叠部分露出所述第一出光部分；
第三基色发光二极管，位于所述第二基色发光二极管远离所述第一基色发光二极管一侧；所述第三基色发光二极管覆盖所述第二交叠部分，露出所述第一出光部分和所述第二出光部分；
第一基色光导光柱，位于所述第一出光部分朝向所述第二基色发光二极管一侧；
第二基色光导光柱，位于所述第二出光部分朝向所述第三基色发光二极管一侧；
第三基色光导光柱，位于所述第三基色发光二极管的出光侧。
2.根据权利要求1所述的显示屏，其特征在于，所述第三基色发光二极管包括依次层叠第三下电极、第三外延层以及第三上电极；所述第三上电极的材料包括金属。
3.根据权利要求1或2所述的显示屏，其特征在于，所述第三基色光导光柱伸入所述第三基色发光二极管内。
4.根据权利要求1-3任一项所述的显示屏，其特征在于，所述显示屏还包括位于所述第三基色发光二极管出光侧的第三平坦层；所述第三基色光导光柱贯穿所述第三平坦层，所述第三基色光导光柱的折射率大于所述第三平坦层的折射率。
5.根据权利要求1-4任一项所述的显示屏，其特征在于，所述第三基色光导光柱的材料为透明材料。
6.根据权利要求1-5任一项所述的显示屏，其特征在于，所述第三基色发光二极管为蓝光发光二极管；所述第三基色光导光柱的材料包括红光转换材料。
7.根据权利要求1-5任一项所述的显示屏，其特征在于，所述第一基色发光二极管、第二基色发光二极管以及第三基色发光二极管互为红光发光二极管、绿光发光二极管以及蓝光发光二极管。
8.根据权利要求7所述的显示屏，其特征在于，所述第三基色光发光二极管为红光发光二极管。
9.根据权利要求2-8任一项所述的显示屏，其特征在于，所述第三基色发光二极管还包括第三钝化层；
所述第三上电极覆盖所述第三外延层的顶面和侧面，所述第三钝化层位于所述第三上电极与所述第三外延层之间，所述第三钝化层上设置有第三开口，所述第三上电极通过所述第三开口与所述第三外延层接触。
10.根据权利要求1-9任一项所述的显示屏，其特征在于，所述显示屏包括多个像素单元，所述像素单元包括第一子像素区、第二子像素区、第三子像素区以及第四子像素区；
所述第一出光部分位于所述第一子像素区，所述第一交叠部分位于所述第二子像素区；所述第二出光部分位于所述第二子像素区，所述第二交叠部分位于所述第三子像素区，所述第三基色发光二极管位于所述第三子像素区和所述第四子像素区。
11.根据权利要求10所述的显示屏，其特征在于，所述第一子像素区和所述第二子像素区的连线，与，所述第二子像素区和所述第三子像素区的连线相交。
12.根据权利要求10或11所述的显示屏，其特征在于，所述第一基色光导光柱位于所述第一子像素区，所述第二基色光导光柱位于所述第二子像素区，所述第三子像素区和所述第四子像素区均设置有所述第三基色光导光柱。
13.一种显示屏的制备方法，其特征在于，包括：
形成第一基色发光二极管；所述第一基色发光二极管包括第一交叠部分和第一出光部分；
在所述第一基色发光二极管的出光侧形成第二基色发光二极管；所述第二基色发光二极管包括第二交叠部分和第二出光部分，所述第二出光部分覆盖所述第一交叠部分，所述第二交叠部分露出所述第一出光部分；
在所述第二基色发光二极管远离所述第一基色发光二极管一侧形成第三基色发光二极管；所述第三基色发光二极管覆盖所述第二交叠部分，露出所述第一出光部分和所述第二出光部分；
形成第一基色光导光柱；所述第一基色光导光柱位于所述第一出光部分朝向所述第二基色发光二极管一侧；
形成第二基色光导光柱；所述第二基色光导光柱位于所述第二出光部分朝向所述第三基色发光二极管一侧；
形成第三基色光导光柱；所述第三基色光导光柱位于所述第三基色发光二极管的出光侧。
14.根据权利要求13所述的制备方法，其特征在于，形成第一基色发光二极管，包括：
在载片上形成第一基色外延堆叠膜；所述第一基色外延堆叠膜包括依次设置在所述载片上的第一量子阱发光膜和第一下电极膜；
将所述第一基色外延堆叠膜与基底耦接；
移除所述载片；
对所述第一基色外延堆叠膜图案化，形成第一基色单元；所述第一基色单元包括第一量子阱发光层和第一下电极；
在所述第一基色单元上形成第一上电极，所述第一上电极与所述第一基色单元欧姆接触，以形成所述第一基色发光二极管；所述第一基色发光二极管包括第一下电极、第一量子阱发光层以及第一上电极。
15.一种电子设备，其特征在于，包括显示屏和电路板，所述显示屏与所述电路板耦接，所述显示屏包括权利要求1-12任一项所述的显示屏。
CN202211715306.6A 2022-11-01 2022-12-28 显示屏及其制备方法、电子设备 Pending CN117995071A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2023/099684 WO2024093239A1 (zh) 2022-11-01 2023-06-12 显示屏及其制备方法、电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211356120 2022-11-01
CN2022113561206 2022-11-01

Publications (1)

Publication Number Publication Date
CN117995071A true CN117995071A (zh) 2024-05-07

Family

ID=90898061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211715306.6A Pending CN117995071A (zh) 2022-11-01 2022-12-28 显示屏及其制备方法、电子设备

Country Status (2)

Country Link
CN (1) CN117995071A (zh)
WO (1) WO2024093239A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167412A (zh) * 2014-08-25 2014-11-26 广东威创视讯科技股份有限公司 一种led封装结构及其制作方法
CN104465710B (zh) * 2014-12-26 2017-11-14 京东方科技集团股份有限公司 一种有机发光二极管显示面板及显示装置
KR102442725B1 (ko) * 2017-12-08 2022-09-13 엘지디스플레이 주식회사 발광 소자, 마이크로 디스플레이 장치
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
JP7159014B2 (ja) * 2018-11-15 2022-10-24 株式会社ジャパンディスプレイ 表示装置
CN114664991A (zh) * 2022-03-16 2022-06-24 錼创显示科技股份有限公司 微型发光二极管

Also Published As

Publication number Publication date
WO2024093239A1 (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
KR20170084139A (ko) 통합된 컬러 ｌｅｄ 마이크로 디스플레이
JP2012194550A (ja) 光装置、表示装置、照明装置
US10490121B2 (en) Display device
CN212934647U (zh) 显示用发光元件及具有该显示用发光元件的显示装置
WO2021189632A1 (zh) 显示面板和显示装置
CN113299679A (zh) 发光二极管微型显示装置
CN114843317A (zh) 一种无机-有机led混合彩色显示器件及其制备方法
JP2023528669A (ja) 表示パネル、表示装置、および表示パネルの準備方法
US12068292B2 (en) Light-emitting diode micro display device
US20230055323A1 (en) Micro light-emitting diode display device
CN113675324B (zh) 微型发光二极管显示装置
CN114975721B (zh) 显示面板及其制作方法、以及显示装置
CN117995071A (zh) 显示屏及其制备方法、电子设备
US12009365B2 (en) Display device
KR20230092671A (ko) 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
CN116544333A (zh) 一种显示装置
KR20230023853A (ko) 표시 장치 및 이의 제조 방법
KR102519547B1 (ko) 유기발광표시장치와 그를 포함한 헤드 장착형 디스플레이, 및 이의 제조방법
KR20230021016A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
US20240021589A1 (en) Led display apparatus
EP4386876A1 (en) Light emitting device and image display device
CN220172130U (zh) 像素单元、微显示屏及像素级分立器件
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same
CN117855362A (zh) 显示芯片和显示装置
US20220157759A1 (en) Display device using semiconductor light emitting element, and method for producing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication