CN117981090A - 功率二极管和用于生产功率二极管的方法 - Google Patents

功率二极管和用于生产功率二极管的方法 Download PDF

Info

Publication number
CN117981090A
CN117981090A CN202280062652.0A CN202280062652A CN117981090A CN 117981090 A CN117981090 A CN 117981090A CN 202280062652 A CN202280062652 A CN 202280062652A CN 117981090 A CN117981090 A CN 117981090A
Authority
CN
China
Prior art keywords
region
anode
power diode
pocket
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280062652.0A
Other languages
English (en)
Inventor
W-A·维塔莱
S·奈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Co ltd filed Critical Hitachi Energy Co ltd
Publication of CN117981090A publication Critical patent/CN117981090A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种功率二极管(1)，该功率二极管包括具有阴极侧(4)和与阴极侧(4)相反的阳极侧(5)的晶片，该功率二极管具有：‑第一导电类型的基层(2)，‑在晶片中、在阳极侧处设置的不同于第一导电类型的第二导电类型的阳极区(6)，以及‑在晶片中、在阴极侧(4)与阳极侧(5)之间的设置终止区(7)，其中‑终止区(7)在侧向方向上包围阳极区(6)，‑终止区(7)包括第二导电类型的第一凹穴区(8)和第二导电类型的至少两个第二凹穴区(9)，‑第一凹穴(8)在侧向方向上设置在阳极区(6)与至少两个第二凹穴(9)之间，并且‑第一凹穴(8)具有小于至少两个第二凹穴(9)中的每一个的第二最大掺杂浓度的第一最大掺杂浓度。进一步，提供了一种用于生产功率二极管(1)的方法。

Description

功率二极管和用于生产功率二极管的方法
背景技术
文献US2015/0303268A1涉及一种二极管和一种功率转换器件。文献US2020/0295178A1涉及一种半导体器件和一种用于半导体器件的制造方法。文献JP 2000 114550A涉及一种二极管和一种功率转换器。
发明内容
本公开的实施例涉及一种具有提高的效率的功率二极管。本公开的进一步的实施例涉及一种用于生产功率二极管的方法。
这是通过独立权利要求的主题实现的。从以下描述中的从属权利要求中进一步的实施例是显而易见的。
第一方面涉及一种功率二极管。例如，在此和下文中的术语“功率”指的是用于处理超过100伏特、示例性地超过1000伏特的电压的功率二极管。
根据第一方面的实施例，功率二极管包括具有阴极侧和与阴极侧相反的阳极侧的晶片、具有第一导电类型的基层。例如，晶片(示例性地为基层)包括半导体材料或由半导体材料构成。示例性地，半导体材料基于硅或比如碳化硅(SiC)的宽带隙材料。进一步，第一导电类型例如是n导电类型。
例如，基层包括掺杂剂，其中，掺杂剂是n型掺杂剂。
基层的最大掺杂浓度是例如至少5x 1012cm-3并且至多5x 1014cm-3。示例性地，基层具有均匀的掺杂浓度。
基层具有例如主延伸平面。例如，侧向方向平行于主延伸平面对齐，以及竖直方向垂直于主延伸平面对齐。
进一步，基层包括面向阳极侧的第一主侧和面向阴极侧的第二主侧。
例如，功率二极管包括设置在基层的第二主侧上的第一导电类型的缓冲层。例如，缓冲层包括半导体材料或半导体材料构成，该半导体材料可以是基于硅的。示例性地，基层的半导体材料和缓冲层的半导体材料相同。例如，缓冲层包括进一步的掺杂剂。
例如，缓冲层的最大掺杂浓度高于基层的最大掺杂浓度。缓冲层的最大掺杂浓度例如比基层的最大掺杂浓度高至少一个数量级。
例如，缓冲层被配置为与阴极电极电气接触。例如，阴极电极包括金属或由金属构成。在这种情况下，阴极电极由与缓冲层直接接触的金属层形成。例如，阴极电极在第二主侧处完全覆盖缓冲层。示例性地，阴极电极被配置为可在外部接触。
根据第一方面的实施例，功率二极管包括设置在晶片中、在阳极侧处的不同于第一导电类型的第二导电类型的阳极区。例如，阳极区(即阳极区的顶表面)终止为与基层的第二主侧齐平。这就是说，示例性地，阳极区在竖直方向上不突出超过基层的第二主侧。
第二导电类型示例性地是p导电类型。例如，阳极区包括掺杂剂，其中掺杂剂是p型掺杂剂。
例如，阳极区被配置为与阳极电极电气接触。例如，阳极电极包括金属或由金属构成。在这种情况下，阳极电极由与阳极区直接接触的金属层形成。例如，阳极电极在侧向方向上不突出超过阳极区。示例性地，阳极电极被配置为可在外部接触。
根据第一方面的实施例，功率二极管包括设置在晶片中、在阴极侧与阳极侧之间的终止区。示例性地，终止区从阴极侧延伸到阳极侧。例如，终止区(即终止区的顶表面)终止为与基层的第二主侧齐平。
根据第一方面的实施例，终止区在侧向方向上包围阳极区。例如，在平面视角中在侧向方向上，终止区和阳极区不彼此重叠。“平面视角”对应于竖直方向上(例如面向阳极侧)的方向。
根据第一方面的实施例，终止区包括第二导电类型的第一凹穴和第二导电类型的至少两个第二凹穴。例如，第一凹穴在晶片中从阳极侧朝向阴极侧延伸。同样地，至少两个第二凹穴在晶片中从阳极侧朝向阴极侧延伸。例如，第一凹穴和第二凹穴各自具有距阴极侧的距离。第一凹穴和至少两个第二凹穴(即它们的顶表面)示例性地终止为与基层的第二主侧齐平。
根据第一方面的实施例，第一凹穴在侧向方向上设置在阳极区与至少两个第二凹穴之间。
根据第一方面的实施例，第一凹穴具有小于至少两个第二凹穴中的每一个的第二最大掺杂浓度的第一最大掺杂浓度。
例如，第一最大掺杂浓度至少为5x 1015cm-3且至多为5x 1018cm-3。进一步，第二最大掺杂浓度例如为至少5x 1015cm-3且至多1x 1019cm-3。
例如，在截止状态下，功率二极管阻挡在第一主侧与第二主侧之间竖直施加的施加电压。
然而，在功率二极管的边缘区，杂散电场可能出现并可能导致不期望的击穿。例如，由于终止区，杂散电场在侧向方向上从功率二极管的阳极区到边缘区衰减。
进一步，由于第一凹穴，这个电场可以减小得更多。而且，可以降低功耗。另外，由于第一凹穴，终止区的宽度可以减小，同时仍然阻挡施加电压。
根据功率二极管的至少一个实施例，至少两个第二凹穴在侧向方向上彼此间隔开。示例性地，至少两个第二凹穴彼此不直接接触，并且在平面视角中在侧向方向上彼此不重叠。
根据功率二极管的至少一个实施例，第一凹穴和至少两个第二凹穴在侧向方向上彼此间隔开。这就是说，第一凹穴和直接相邻的第二凹穴示例性地彼此不直接接触，并且在平面视角中在侧向方向上彼此不重叠。
根据功率二极管的至少一个实施例，第一凹穴和至少两个第二凹穴各自在侧向方向上完全包围阳极区。
第一凹穴和至少两个第二凹穴以框架状方式包围阳极区。以框架状方式在此和在下文中意味着第一凹穴和至少两个第二凹穴在侧向方向上完全包围阳极区，独立地形成它们的形状。
例如，在平面视角中，阳极区具有椭圆形形状、圆形形状或比如矩形形状的多边形形状。在多边形形状的情况下，多边形形状的边缘可以是倒圆的。例如，第一凹穴和至少两个第二凹穴的形状相同。该形状的直径或边缘长度示例性地从第一凹穴到第二凹穴中的外部第二凹穴增加。
根据功率二极管的至少一个实施例，阳极区和至少两个第二凹穴各自包括第一掺杂区和第二掺杂区。例如，第一掺杂区包括第一掺杂剂，以及第二掺杂区包括第二掺杂剂。例如，第一掺杂剂和第二掺杂剂相同。示例性地，第一掺杂剂和第二掺杂剂是p型掺杂剂。
根据功率二极管的至少一个实施例，第一掺杂区的最大掺杂浓度高于第二掺杂区的最大掺杂浓度。示例性地，第一掺杂区的最大掺杂浓度等于第一最大掺杂浓度，并且第二掺杂区的最大掺杂浓度等于第二最大掺杂浓度。
根据功率二极管的至少一个实施例，第一掺杂区在晶片中从阳极侧在竖直方向上延伸到第一深度。例如，第一掺杂区在竖直方向上在到阴极侧的方向上从基层的阳极侧延伸，其中，第一掺杂区远离阴极侧。
例如，第一深度至少为5μm且至多为15μm。
根据功率二极管的至少一个实施例，第二掺杂区在晶片中从阳极侧在竖直方向上延伸到第二深度。例如，第二掺杂区在竖直方向上在到阴极侧的方向上从阳极侧延伸，其中，第二掺杂区远离阴极侧。
例如，第二深度至多为2μm。
根据功率二极管的至少一个实施例，第一深度大于第二深度。例如，在侧向方向上，第一掺杂区的宽度大于第二掺杂区的宽度。这就是说，第二掺杂区示例性地嵌入在第一掺杂区中。嵌入在此和下文中意味着第二掺杂区的面向基层的外表面完全被第一掺杂区覆盖。
根据功率二极管的至少一个实施例，在侧向方向上，阳极区的宽度大于第一凹穴的宽度并且大于至少两个第二凹穴中的每一个的宽度。宽度各自由对应元件在侧向方向上的的最小范围限定。
例如，第一凹穴的宽度至多为阳极区宽度的25％。
根据功率二极管的至少一个实施例，在侧向方向上，第一凹穴的宽度大于至少两个第二凹穴中的每一个的宽度。
例如，至少两个第二凹穴的宽度至多为第一凹穴的宽度的25％。
根据功率二极管的至少一个实施例，功率二极管进一步包括阴极电极和阳极电极，其中阴极电极从阴极侧设置在晶片上，并且阳极电极设置在阳极区上。
根据功率二极管的至少一个实施例，在平面视角中，阳极电极与阳极区的第二掺杂区完全重叠。进一步，阳极电极与阳极区的第二掺杂区直接接触。
根据功率二极管的至少一个实施例，第一凹穴的第一最大掺杂浓度比至少两个第二凹穴中的每一个的第二最大掺杂浓度小至少一个数量级。
第二方面涉及一种用于生产功率二极管的方法。示例性地，该方法生产本文中以上描述的功率二极管。因此，结合功率二极管公开的全部特征也结合该方法公开，反之亦然。
根据方法的第二方面的实施例，提供了不同于第二导电类型的第一导电类型的基层。
例如，从阴极侧生成第一导电类型的缓冲层。
根据方法的第二方面的实施例，通过从阳极侧在晶片中引入第二导电类型的第一掺杂剂来生成阳极区凹穴和至少三个区域，使得每个区域在晶片中具有第一最大掺杂浓度。
例如通过离子注入或沉积工艺中的至少一种将第一掺杂剂结合到晶片上或晶片中(例如基层)，随后可以进行扩散过程。
根据方法的第二方面的实施例，第二导电类型的第二掺杂剂被引入阳极区凹穴和至少三个区域中，使得生成具有第二最大掺杂浓度的阳极区和至少两个第二凹穴。
例如通过离子注入或沉积工艺中的至少一种将第二掺杂剂结合到晶片上或晶片中(例如基层)，随后可以进行扩散过程。
根据方法的第二方面的实施例，没有引入第二掺杂剂的区域布置在阳极区与至少两个第二凹穴之间，从而形成第一凹穴。
根据方法的第二方面的实施例，第一最大掺杂浓度小于第二最大掺杂浓度。
根据方法的至少一个实施例，在引入第一掺杂剂之前，在阳极侧施加具有至少四个开口的第一掩模。例如，开口中的一个具有对应于要生产的阳极区的形状，并且开口中的另一个开口具有对应于要生产的第一凹穴的形状，并且开口中的其他开口具有对应于要生产的第二凹穴的形状。
根据方法的至少一个实施例，在引入第二掺杂剂之前，具有比第一掩模少一个开口的第二掩模被施加到第一掩模，其中，第二掩模覆盖最靠近阳极区凹穴的区域。也就是说，阳极区以及至少两个第二凹穴例如各自包括具有第一最大掺杂浓度的第一掺杂剂和具有第二最大掺杂浓度的第二掺杂剂的第一掺杂区和第二掺杂区。第一凹穴示例性地仅包括具有第一掺杂剂的第一掺杂区。
根据方法的至少一个实施例，第一掩模是氧化物掩模。
根据方法的至少一个实施例，在生成阳极区和至少两个第二凹穴之后，去除第一掩模。例如，在生成阳极区和至少两个第二凹穴之后，去除第一掩模和第二掩模。
根据方法的至少一个实施例，在生成阳极区和至少两个第二凹穴之后生产阴极电极和阳极电极。
附图说明
下面将参考附图中展示的示例性实施例更详细地解释实施例。
图1示意性示出了根据示例性实施例的功率二极管的截面视图。
图2示意性示出了根据示例性实施例的功率二极管的平面图。
图3示意性示出了示例性功率二极管的掺杂浓度和根据示例性实施例的功率二极管的终止区。
图4和图5分别示意性地示出了在示例性功率二极管和根据示例性实施例的功率二极管的开关期间的峰值电流密度和峰值电场。
图6示意性示出了示例性功率二极管和根据示例性实施例的功率二极管的功率密度。
图7示意性示出了示例性功率二极管和根据示例性实施例的功率二极管的动态功耗。
图8、图9和图10示意性地示出了根据示例性实施例的用于生产功率二极管的方法的方法步骤。
在附图标记清单中以总结性形式列出了附图中使用的附图标记及其含义。原则上，图中相同的部分设有相同的附图标记。
具体实施方式
功率二极管1包括晶片，其例如是半导体本体，该晶片具有阳极侧5和与阳极侧5相反的阴极侧4。晶片包括第一导电类型的基层2。基层2具有面向阳极侧5的第一主侧和面向阴极侧4的第二主侧。例如，半导体本体进一步包括第一导电类型的缓冲层3，该缓冲层设置在半导体本体的阴极侧4上、电气连接到基层2的第二主侧。
缓冲层3和基层2两者包括n型掺杂剂，并且因此第一导电类型是n导电类型。缓冲层3的最大掺杂浓度高于基层2的最大掺杂浓度。
此外，功率二极管1包括从阴极侧4设置的阴极电极10。
在阳极侧5，在晶片中设置不同于第一导电类型的第二导电类型的阳极区6。阳极区6包括在晶片中从阳极侧5在竖直方向上延伸到第一深度的第一掺杂区15和在晶片中从阳极侧5在竖直方向上延伸到第二深度的第二掺杂区16。第一深度大于第二深度。
另外，阳极区6的第一掺杂区15的宽度大于阳极区6的第二掺杂区16的宽度。阳极区6的第一掺杂区15的背离基层2的顶表面和阳极区6的第二掺杂区16的顶表面终止为彼此齐平。另外，基层2的顶表面和面向背离缓冲层3的第二主侧终止为彼此齐平。也就是说，顶表面和第二主侧面处于在侧向方向上延伸的公共平面内。
第一掺杂区15和第二掺杂区16两者包括p型掺杂剂，并且因此第二导电类型是p导电类型。第一掺杂区15的第一最大掺杂浓度小于第二掺杂区16的第二最大掺杂浓度。例如，第一掺杂区15的最大掺杂浓度比第二掺杂区16的第二最大掺杂浓度小至少一个数量级。
例如，第一最大掺杂浓度在5x 1015cm-3和5x 1018cm-3之间，并且第二最大掺杂浓度包含在5x 1016cm-3和5x 1019cm-3之间。
此外，阳极电极11设置在第一主侧5处的阳极区6上。阳极电极11在侧向方向上不突出超过阳极区6。阳极电极11与阳极区6的第二掺杂区16直接电气接触，而不与终止区7的第二掺杂区16直接电气接触。
进一步，阳极电极11在侧向方向上与阳极区6的第二掺杂区16完全重叠。在此，第二掺杂区16在侧向方向上突出超过阳极电极11。
替代性地，可能的是，阳极电极11在侧向方向上突出超过第二掺杂区16，使得阳极电极11完全覆盖阳极区6的第二掺杂区16的顶表面。
进一步，功率二极管1包括从阳极侧5设置在晶片中的终止区7。终止区7包括第二导电类型的第一凹穴8和两个第二导电类型的第二凹穴9。第一凹穴8排他地包括在竖直方向上延伸到第一深度的具有第一最大掺杂浓度的第一掺杂区15。两个第二凹穴9各自包括也在竖直方向上延伸到第一深度的具有第一最大掺杂浓度的第一掺杂区15和在竖直方向上延伸到第二深度的具有第二最大掺杂浓度的第二掺杂区16。也就是说，第一凹穴8具有小于两个第二凹穴9中的每一个的第二最大掺杂浓度的第一最大掺杂浓度。
两个第二凹穴9的第一掺杂区15的每个宽度大于两个第二凹穴9的第二掺杂区16的宽度。另外，第一凹穴8和两个第二凹穴9的第一掺杂区15的顶表面以及两个第二凹穴9的第二掺杂区16的顶表面终止为彼此齐平。另外，基层2的顶表面和第二主侧终止为彼此齐平。
第一凹穴8在侧向方向上设置在阳极区6和两个第二凹穴9之间。另外，第一凹穴8、两个第二凹穴9和阳极区6在侧向方向上彼此间隔开。
第一凹穴8也称为电阻区，因为它有助于降低第一凹穴8的区内的峰值电场和峰值电流密度。
根据图2，终止区7在侧向方向上完全包围阳极区6。第一凹穴8和两个第二凹穴9以框架状方式完全包围阳极区6。
图3的上部中示出的以[cm-3]为单位的掺杂浓度代表示例性功率二极管。示例性功率二极管包括终止区7，该终止区排他地包括具有第一掺杂区15和第二掺杂区16的第二凹穴9。
相比之下，如图3的下部中示出的根据示例性实施例的功率二极管1的以[cm-3]为单位的终止区7包括第一凹穴8。第一凹穴8排他地包括第一掺杂区15。另外，第一掺杂凹穴在侧向方向上具有大于第二凹穴9中的每一个的宽度中的每一个的宽度。第二凹穴9之间的距离可以在到功率二极管1的边缘的方向上增加。
在根据图4的图示中，示出了在第二主侧的水平处具有根据图3的掺杂浓度的功率二极管1从导通状态切换到截止状态期间以[kA/cm2]为单位的峰值电流密度J。x轴对应于图3中示出的侧向延伸。第一曲线K1对应于特别地示出在图3的上部中的示例性功率二极管1的掺杂浓度。第二曲线K2对应于特别地示出在图3的下部中的根据示例性实施例的功率二极管的掺杂浓度。
在根据图5的图示中，示出了以[V/cm]为单位的峰值电场E，其对应于图4的峰值电流密度J。
在根据图6的图示中，示出了以[kW/cm2]为单位的功率密度P，其对应于图4和图5的图示。
图7的上部中示出的以[kW/cm2]为单位的功耗代表根据依据图3的示例性功率二极管的示例性功率二极管。
相比之下，图7的下部中示出的功耗代表例如图3的下部中示出的根据示例性实施例的功率二极管1。
根据图7的功耗对应于图6的图示的功耗。
根据图8、图9和图10的用于生产功率二极管1的方法包括将第一掩模13施加到基层2的第二主侧。第一掩模13具有四个开口14。
根据图8，通过从基层2的与第二主侧相反的第一主侧在基层2中引入具有第一最大掺杂浓度的第二导电类型的第一掺杂剂，来生成阳极区凹穴12和三个区域。也就是说，第一掺杂剂通过基层2中的第一掩模13的开口14引入到第一深度。这导致阳极区凹穴12和三个区域具有第一最大掺杂浓度。
取决于用于引入第一掺杂剂的过程，第一掺杂剂的浓度可以在到阴极侧4的方向上连续降低。也就是说，第一最大掺杂浓度位于靠近各个区域或凹穴的顶表面。
随后，根据图9，在第一掩模13上设置第二掩模17，其中第二掩模17具有比第一掩模13少一个开口14。也就是说，第二掩模17具有三个开口14，其中第二掩模17的开口14各自具有小于第一掩模13的开口14的宽度。进一步，第二掩模17覆盖最靠近阳极区凹穴12的区域。
进一步，通过阳极区凹穴12中的第二掩模17的开口14和三个区域中的两个将第二掺杂剂引入到第二深度。这导致阳极区6和两个第二凹穴9具有第二最大掺杂浓度。
在生成阳极区6和两个第二凹穴9之后，可以在包括一个开口14的基层2上创建包括至少一个钝化层的钝化区18，其中钝化区18的开口14布置在阳极区6的第二掺杂区16上方。钝化区18的开口14小于第二掩模17的对应开口14。
通过第三掩模18的开口14，将阳极电极11沉积在阳极区6的第二掺杂区16上。进一步，将阴极电极10沉积在阴极侧4上。
在形成阳极电极11之后，通过标准光刻技术形成钝化区18，例如至少一个钝化层。示例性地，阳极电极11通过均厚淀积和随后通过标准光刻技术进行的蚀刻来形成。
附图标记
1 功率二极管
2 基层
3 缓冲层
4 阴极侧
5 阳极侧
6 阳极区
7 终止区
8 第一凹穴
9 第二凹穴
10 阴极电极
11 阳极电极
12 阳极区凹穴
13 第一掩模
14 开口
15 第一掺杂区
16 第二掺杂区
17 第二掩模
18 第三掩模
K1 第一曲线
K2 第二曲线

Claims (14)

1.一种功率二极管(1)，该功率二极管包括具有阴极侧(4)和与所述阴极侧相反的阳极侧(5)的晶片，所述功率二极管具有
-第一导电类型的基层(2)，
-在所述晶片中、在所述阳极侧处设置的不同于所述第一导电类型的第二导电类型的阳极区(6)，以及
-设置在所述晶片中、在所述阴极侧(4)与所述阳极侧(5)之间的终止区(7)，其中，
-所述终止区(7)在侧向方向上包围所述阳极区(6)，
-所述终止区(7)包括所述第二导电类型的第一凹穴区(8)和所述第二导电类型的至少两个第二凹穴区(9)，
-所述第一凹穴(8)在侧向方向上设置在所述阳极区(6)与所述至少两个第二凹穴(9)之间，
-所述第一凹穴(8)具有第一最大掺杂浓度，所述第一最大掺杂浓度小于所述至少两个第二凹穴(9)中的每一个的第二最大掺杂浓度，并且
-所述第一凹穴(8)、所述两个第二凹穴(9)、以及所述阳极区(6)在侧向方向上彼此间隔开。
2.根据权利要求1所述的功率二极管(1)，其中，
-所述第一凹穴(8)和所述至少两个第二凹穴(9)各自在侧向方向上完全包围所述阳极区(6)。
3.根据权利要求1或2所述的功率二极管(1)，其中，
-所述阳极区(6)和所述至少两个第二凹穴(9)各自包括第一掺杂区(15)和第二掺杂区(16)，
-所述第一掺杂区(15)的最大掺杂浓度高于所述第二掺杂区(16)的最大掺杂浓度。
4.根据权利要求3所述的功率二极管(1)，其中，
-所述第一掺杂区(15)在所述晶片中从所述阳极侧(5)在竖直方向上延伸到第一深度，
-所述第二掺杂区(16)在所述晶片中从所述阳极侧在竖直方向上延伸到第二深度，并且
-所述第一深度大于所述第二深度。
5.根据权利要求1至4中任一项所述的功率二极管(1)，其中，
-在侧向方向上，所述阳极区(6)的宽度大于所述第一凹穴(8)的宽度并且大于所述至少两个第二凹穴(9)中的每一个的宽度。
6.根据权利要求1至5中任一项所述的功率二极管(1)，其中，
-在侧向方向上所述第一凹穴(8)的宽度大于所述至少两个第二凹穴(9)中的每一个的宽度。
7.根据权利要求1至6中任一项所述的功率二极管(1)，其中，所述功率二极管(1)进一步包括
-阴极电极(10)，以及
-阳极电极(11)，其中，
-所述阴极电极(10)从所述阴极侧(4)设置在所述晶片上，并且
-所述阳极电极(11)设置在所述阳极区(6)上。
8.根据权利要求3和7所述的功率二极管(1)，其中，
-所述阳极电极(11)在平面视角中与所述阳极区(6)的第二掺杂区(16)完全重叠。
9.根据权利要求1至8中任一项所述的功率二极管(1)，其中，
-所述第一凹穴区(8)的第一最大掺杂浓度比所述至少两个第二凹穴区(9)中的每一个的第二最大掺杂浓度小至少一个数量级。
10.一种用于生产功率二极管(1)的方法，所述功率二极管包括具有阴极侧(4)和与所述阴极侧(4)相反的阳极侧(5)的晶片，所述方法包括：
-提供不同于第二导电类型的第一导电类型的基层(2)，
-通过在所述晶片中从所述阳极侧(5)引入所述第二导电类型的第一掺杂剂来生成阳极区凹穴(12)和至少三个区域，使得每个区域在所述晶片中具有第一最大掺杂浓度，
-在所述阳极区凹穴(12)中和在所述至少三个区域中的至少两个中引入所述第二导电类型的第二掺杂剂，使得生成具有第二最大掺杂浓度的阳极区(6)和至少两个第二凹穴(9)，其中，
-没有引入第二掺杂剂的区域布置在所述阳极区(6)与所述至少两个第二凹穴(9)之间，从而形成第一凹穴(8)，
-所述第一最大掺杂浓度小于所述第二最大掺杂浓度，并且
-所述第一凹穴(8)、所述两个第二凹穴(9)、以及所述阳极区(6)在侧向方向上彼此间隔开。
11.根据权利要求10所述的方法，其中
-在引入所述第一掺杂剂之前，在所述阳极侧(5)上施加具有至少四个开口(14)的第一掩模(13)，并且
-在引入所述第二掺杂剂之前，将具有比所述第一掩模(13)少一个开口的第二掩模(17)施加到所述第一掩模(13)，其中，所述第二掩模(17)覆盖最靠近所述阳极区凹穴(12)的区域。
12.根据权利要求11所述的方法，其中，
-所述第一掩模(13)是氧化物掩模。
13.根据权利要求11至12所述的方法，其中，
-在生成所述阳极区(6)和所述至少两个第二凹穴(9)之后去除所述第一掩模(13)。
14.根据权利要求10至13中任一项所述的方法，其中，
-在所述生成所述阳极区(6)和所述至少两个第二凹穴(9)之后，生产阴极电极(10)和阳极电极(11)。
CN202280062652.0A 2021-09-15 2022-08-25 功率二极管和用于生产功率二极管的方法 Pending CN117981090A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21196866.4A EP4152413A1 (en) 2021-09-15 2021-09-15 Power diode and method for producing a power diode
EP21196866.4 2021-09-15
PCT/EP2022/073669 WO2023041300A1 (en) 2021-09-15 2022-08-25 Power diode and method for producing a power diode

Publications (1)

Publication Number Publication Date
CN117981090A true CN117981090A (zh) 2024-05-03

Family

ID=77801481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280062652.0A Pending CN117981090A (zh) 2021-09-15 2022-08-25 功率二极管和用于生产功率二极管的方法

Country Status (3)

Country Link
EP (1) EP4152413A1 (zh)
CN (1) CN117981090A (zh)
WO (1) WO2023041300A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
EP2339613B1 (en) * 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
EP2341528A1 (en) * 2010-01-05 2011-07-06 ABB Technology AG Power Semiconductor Device and its manufacturing method
JP6029411B2 (ja) * 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置
JP5969927B2 (ja) * 2013-01-18 2016-08-17 株式会社 日立パワーデバイス ダイオード、電力変換装置
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP4152413A1 (en) 2023-03-22
WO2023041300A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
JP5196766B2 (ja) 半導体装置
US7838926B2 (en) Semiconductor device
US6639278B2 (en) Semiconductor device
US6624472B2 (en) Semiconductor device with voltage sustaining zone
CN109216351B (zh) 具有集成二极管的碳化硅mosfet器件及其制造方法
US8742534B2 (en) Semiconductor device having lateral diode
JP2002524879A (ja) 高電圧型半導体構成素子
US20120104537A1 (en) Semiconductor Device and a Method for Manufacturing a Semiconductor Device
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20080290366A1 (en) Soi Vertical Bipolar Power Component
CN114664942A (zh) Rc igbt以及生产rc igbt的方法
JP2024511552A (ja) 信頼性及び導通が向上したトレンチ型パワー・デバイス
CN117981090A (zh) 功率二极管和用于生产功率二极管的方法
CN109728082B (zh) 功率半导体器件及其制造方法
CN216054719U (zh) 半导体结构
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR20040035131A (ko) 반도체 소자의 접합 마감 구조
US10460931B2 (en) Semiconductor transistor having superlattice structures
JP2023549543A (ja) 縦型半導体素子およびその製造方法
CN117099209A (zh) 功率半导体器件和用于制造功率半导体器件的方法
CN117561609A (zh) 用于沟槽栅极半导体器件的基本单元、沟槽栅极半导体器件和制造这种基本单元的方法
CN112599597A (zh) 具有结构化的阻挡区的二极管
CN116895701A (zh) 半导体二极管以及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination