CN117971717A - 多主机的访问控制方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请实施例提供一种多主机的访问控制方法、装置、电子设备及存储介质，该方法包括：接收多个主机发送的传输请求；对多个主机进行仲裁处理，确定各个主机的优先级信息；将最大优先级信息的主机确定为第一主机，并控制第一主机对从机进行访问，并将第二主机的访问信息保存在与第二主机对应的缓存空间内；在第一主机对从机的访问完成的情况下，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，本申请实施例中对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

Description

多主机的访问控制方法、装置、电子设备及存储介质

技术领域

本申请涉及通讯技术领域，具体而言，涉及一种多主机的访问控制方法、装置、电子设备及存储介质。

背景技术

在系统级芯片SOC(system-on-chip)中，通常会有多个主机master，多个从机slave以及仲裁器Arbit等组成。多个主机可以同时发起传输请求，经过仲裁之后，优先级高的主机获取总线，授权信号拉高；经过译码之后对从机进行读写访问，优先级低的主机就会失去访问权限。在有些系统中，低优先级的主机会一直得不到授权。

示例性地，在多个主机可以同时发起传输请求时，例如主机1和主机2同时发起从机1的访问，先经过仲裁之后，如果主机1的优先级高，则主机1获取总线，经过译码之后对从机1进行读写访问；优先级低的主机2就会失去对从机1的访问权限。如果主机2的优先级低，那么主机2会一直无法获取总线，如何能使每一个主机都能够访问从机，是目前急需解决的问题。

发明内容

本申请的一些实施例的目的在于提供一种多主机的访问控制方法、装置、电子设备及存储介质，通过本申请的实施例的技术方案，通过接收多个主机发送的传输请求；对所述多个主机进行仲裁处理，确定各个主机的优先级信息；将最大优先级信息的主机确定为第一主机，并控制所述第一主机对从机进行访问，并将第二主机的访问信息保存在与所述第二主机对应的缓存空间内；在所述第一主机对所述从机的访问完成的情况下，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问，本申请实施例中对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

第一方面，本申请的一些实施例提供了一种多主机的访问控制方法，包括：

接收多个主机发送的传输请求；

对所述多个主机进行仲裁处理，确定各个主机的优先级信息；

将最大优先级信息的主机确定为第一主机，并控制所述第一主机对从机进行访问，并将第二主机的访问信息保存在与所述第二主机对应的缓存空间内；

在所述第一主机对所述从机的访问完成的情况下，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问。

本申请的一些实施例通过对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

可选地，所述在所述第一主机对所述从机的访问完成后，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问，包括：

获取所述缓存空间中的写指针和读指针，其中，所述写指针是根据接收到传输请求的数量确定的，所述读指针是根据对所述缓存空间访问的数量确定的；

在第一主机完成访问之后，将缓存控制器读指针开始增加，并通过读指针读出缓存空间中第二主机的访问信息，对从机进行访问；

在所述读指针增加到与写指针相等的情况下，根据所述第二主机的访问信息，完成第二主机对从机的访问。

本申请的一些实施例通过对写指针和读指针进行判断，每读取一次，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，提高低优先级主机访问控制的准确性。读指针和写指针相等时，FIFO变成空状态，完成访问。

可选地，所述第二主机的访问信息至少包括主机地址和控制信号。

本申请的一些实施例通过将第二主机的访问信息保存在缓存空间中，用于后续从缓存空间中获取主机地址和控制信号，从而实现第二主机对从机的访问。

可选地，所述第一主机对所述从机的访问完成，包括：

接收到所述从机发送的反馈信号；

根据所述反馈信号，确定所述第一主机对所述从机的访问完成。

本申请的一些实施例，在优先级高主机对从机的访问完成后，

可选地，所述方法还包括：

每增加一个主机，则增加一个与所述主机对应的缓存空间。

本申请的一些实施例根据低优先级主机的数量实时增加与主机对应的缓存空间，这样可以对内存空间进行有效利用，避免内存空间的浪费。

可选地，在存在多个缓存空间的情况下，所述方法还包括：

分别对各个缓存空间进行优先级译码，得到与所述缓存空间对应的译码信息；

根据所述译码信息，对所述缓存空间进行读取。

本申请的一些实施例通过对系统中的多个主机，对低优先级主机都可以增加对应的缓存空间，多个缓存空间缓存多个主机的信息时，需要优先级译码对从机进行访问。

第二方面，本申请的一些实施例提供了一种多主机的访问控制装置，包括：

接收模块，用于接收多个主机发送的传输请求；

仲裁模块，用于对所述多个主机进行仲裁处理，确定各个主机的优先级信息；

确定模块，用于将最大优先级信息的主机确定为第一主机，并控制所述第一主机对从机进行访问，并将第二主机的访问信息保存在与所述第二主机对应的缓存空间内；

访问模块，用于在所述第一主机对所述从机的访问完成的情况下，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问。

本申请的一些实施例通过对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

可选地，所述访问模块用于：

获取所述缓存空间中的写指针和读指针，其中，所述写指针是根据接收到传输请求的数量确定的，所述读指针是根据对所述缓存空间访问的数量确定的；

在第一主机完成访问之后，将缓存控制器读指针开始增加，并通过读指针读出缓存空间中第二主机的访问信息，对从机进行访问；

在所述读指针增加到与写指针相等的情况下，根据所述第二主机的访问信息，完成第二主机对从机的访问。

本申请的一些实施例通过对写指针和读指针进行判断，每读取一次，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，提高低优先级主机访问控制的准确性，读指针和写指针相等时，FIFO变成空状态，完成访问。

可选地，所述第二主机的访问信息至少包括主机地址和控制信号。

本申请的一些实施例通过将第二主机的访问信息保存在缓存空间中，用于后续从缓存空间中获取主机地址和控制信号，从而实现第二主机对从机的访问。

可选地，所述访问模块用于：

接收到所述从机发送的反馈信号；

根据所述反馈信号，确定所述第一主机对所述从机的访问完成。

本申请的一些实施例，在优先级高主机对从机的访问完成后，

可选地，所述访问模块用于：

每增加一个主机，则增加一个与所述主机对应的缓存空间。

本申请的一些实施例根据低优先级主机的数量实时增加与主机对应的缓存空间，这样可以对内存空间进行有效利用，避免内存空间的浪费。

可选地，在存在多个缓存空间的情况下，所述访问模块用于：

分别对各个缓存空间进行优先级译码，得到与所述缓存空间对应的译码信息；

根据所述译码信息，对所述缓存空间进行读取。

本申请的一些实施例通过对系统中的多个主机，对低优先级主机都可以增加对应的缓存空间，多个缓存空间缓存多个主机的信息时，需要优先级译码对从机进行访问。

第三方面，本申请的一些实施例提供一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中，所述处理器执行所述程序时可实现如第一方面任一实施例所述的多主机的访问控制方法。

第四方面，本申请的一些实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时可实现如第一方面任一实施例所述的多主机的访问控制方法。

第五方面，本申请的一些实施例提供一种计算机程序产品，所述的计算机程序产品包括计算机程序，其中，所述的计算机程序被处理器执行时可实现如第一方面任一实施例所述的多主机的访问控制方法。

附图说明

为了更清楚地说明本申请的一些实施例的技术方案，下面将对本申请的一些实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种多主机的访问控制方法的流程示意图；

图2为本申请实施例提供的又一种多主机的访问控制方法的流程示意图；

图3为本申请实施例提供的多主机仲裁缓存波形示意图；

图4为本申请实施例提供的一种多主机的访问控制装置的结构示意图；

图5为本申请实施例提供的一种电子设备示意图。

具体实施方式

下面将结合本申请的一些实施例中的附图，对本申请的一些实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在系统级芯片SOC(system-on-chip)中，通常会有多个主机master，多个从机slave以及仲裁器Arbit等组成。多个主机可以同时发起传输请求，经过仲裁之后，优先级高的主机获取总线，授权信号拉高；经过译码之后对从机进行读写访问，优先级低的主机就会失去访问权限。在有些系统中，低优先级的主机会一直得不到授权。

示例性地，在多个主机可以同时发起传输请求时，例如主机1和主机2同时发起从机1的访问，先经过仲裁之后，如果主机1的优先级高，则主机1获取总线，经过译码之后对从机1进行读写访问；优先级低的主机2就会失去对从机1的访问权限。如果主机2的优先级低，那么主机2会一直无法获取总线，鉴于此，本申请的一些实施例提供了一种多主机的访问控制方法，该方法包括接收多个主机发送的传输请求；对多个主机进行仲裁处理，确定各个主机的优先级信息；将最大优先级信息的主机确定为第一主机，并控制第一主机对从机进行访问，并将第二主机的访问信息保存在与第二主机对应的缓存空间内；在第一主机对从机的访问完成的情况下，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，本申请实施例中对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

如图1所示，本申请的实施例提供了一种多主机的访问控制方法，该方法包括：

S101、接收多个主机发送的传输请求；

具体地，本申请实施例应用于系统级芯片，系统单芯片(System-on-a-chip，缩写SoC或SOC，其他译名有芯片系统、系统级芯片、片上系统)是将电脑的一部分，或是加上部分的电路，放入一颗芯片内，这颗芯片会包含数位电路，类比电路，混合讯号及射频电路在内，包含在其中的应用程式通常会称为嵌入式系统。

系统级芯片SOC(system-on-chip)中，至少包括多个主机master，多个从机slave以及仲裁器Arbit，在本申请实施例中，在系统级芯片中增加缓存模块，仲裁器接收得到多个主机发送的传输请求。

S102、对多个主机进行仲裁处理，确定各个主机的优先级，所谓仲裁就是在多主机模式下，哪一个主机能获得介质的访问权限，总线系统通过仲裁只允许一个主节点可以继续占据总线，因此，可以通过仲裁或预设算法确定各个主机的优先级信息。

S103、将最大优先级信息的主机确定为第一主机，并控制第一主机对从机进行访问，并将第二主机的访问信息保存在与第二主机对应的缓存空间内；

具体地，仲裁器在确定出各个主机的优先级的情况下，选择优先级最高的主机作为第一主机，也就是说该第一主机获得授权信号，该第一主机可以对从机进行访问，同时，将其他的优先级低的主机作为第二主机，并将第二主机的访问信息保存在与第二主机对应的缓存空间内。

示例性地，若优先级低的主机包括主机2和主机3，对于主机2，将主机2的访问信息保存在主机2的缓存空间内，对于主机3，将主机3的访问信息保存在主机3的缓存空间内。

也就是说，在多个主机同时发起传输请求时，对优先级低的特定主机增加FIFO(First Input First Output,先进先出)控制缓存模块，通过FIFO写指针来缓存低优先级主机的地址及控制信号。

S104、在第一主机对从机的访问完成的情况下，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问。

具体地，在第一主机对从机的访问完成后，从机向FIFO控制器返回访问完成的反馈信号，系统级芯片的FIFO控制器对第二从机的缓存空间的状态进行判断，在缓存空间的FIFO为非空时，第二主机对从机进行访问。

即通过第二主机的缓存空间为非空状态并且FIFO控制器收到从机反馈完成信号后，通过读指针读取FIFO缓存的低优先级主机的信息，发送给从机进行访问。

本申请实施例增加缓存模块，对优先级低的主机在仲裁失败之后先进行指令和地址的缓存，待接收到从机反馈完成之后，再执行低优先级的主机访问。

本申请的一些实施例通过对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

本申请又一实施例对上述实施例提供的多主机的访问控制方法做进一步补充说明。

可选地，在第一主机对从机的访问完成后，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，包括：

获取缓存空间中的写指针和读指针，其中，写指针是根据接收到传输请求的数量确定的，读指针是根据对缓存空间访问的数量确定的；

在第一主机完成访问之后，将缓存控制器读指针开始增加，并通过读指针读出缓存空间中第二主机的访问信息，对从机进行访问；

在所述读指针增加到与写指针相等的情况下，根据所述第二主机的访问信息，完成第二主机对从机的访问。

示例性地，对于一个主机来说，主机会向仲裁器发送多个传输请求，接收到一个传输请求，则将缓存空间中的写指针加1，接收到n个传输指令，则将缓存空间中的写指针为n，n为大于0的自然数。

在优先级高的主机对从机访问完成后，则需要读取第二主机的缓存空间内的地址和控制信号，访问一次，即读一次，则将缓存空间中的读指针加1，读m次，则将缓存空间中的读指针为m，m为大于0的自然数。

本申请的一些实施例通过对写指针和读指针进行判断，每读取一次，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，提高低优先级主机访问控制的准确性，读指针和写指针相等时，FIFO变成空状态，完成访问。

可选地，第二主机的访问信息至少包括主机地址和控制信号。

本申请的一些实施例通过将第二主机的访问信息保存在缓存空间中，用于后续从缓存空间中获取主机地址和控制信号，从而实现第二主机对从机的访问。

可选地，第一主机对从机的访问完成，包括：

接收到从机发送的反馈信号；

根据反馈信号，确定第一主机对从机的访问完成。

本申请的一些实施例，在优先级高主机对从机的访问完成后，

可选地，该方法还包括：

每增加一个主机，则增加一个与主机对应的缓存空间。

本申请的一些实施例根据低优先级主机的数量实时增加与主机对应的缓存空间，这样可以对内存空间进行有效利用，避免内存空间的浪费。

可选地，在存在多个缓存空间的情况下，该方法还包括：

分别对各个缓存空间进行优先级译码，得到与缓存空间对应的译码信息；

根据译码信息，对缓存空间进行读取。

本申请的一些实施例通过对系统中的多个主机，对低优先级主机都可以增加对应的缓存空间，多个缓存空间缓存多个主机的信息时，需要优先级译码对从机进行访问。

具体地，利用该缓存机制，可以将系统中的多个在轮询优先级低的主机进行缓存，每增加一个主机的缓存，会增加对应的一个FIFO；如果存在多个FIFO缓存空间，需要增加FIFO缓存空间读取时的优先级译码，对多个FIFO缓存空间的数据进行读取；多个主机需要缓存时，需要考虑资源消耗和系统性能的平衡。对系统中的多个主机，有类似需求的低优先级主机都可以增加对应的FIFO控制器，多个FIFO缓存多个主机的信息时，需要优先级译码对从机进行访问。

如图2所示，本申请实施例提供的多主机仲裁缓存机制能在仲裁之后缓存低优先级的主机的指令和地址，在收到设备的反馈信号之后，执行缓存的主机访问权限；具体模块和工作流程如下：

相对于传统架构，增加了FIFO控制缓存，FIFO默认状态为空。在多个主机同时发起传输请求时，经过仲裁之后，高优先级的主机首先获得总线的授权，低优先级的主机没有获得授权；仲裁的结果授权grant信号同时会给到FIFO控制模块，FIFO控制模块在收到主机的请求且仲裁结果grant为0时，FIFO写使能有效，FIFO写指针加1；同时将没有授权的低优先级主机发出的地址及控制信号缓存到FIFO中。此时由于FIFO读指针不变，FIFO由空变成非空。等到优先级高的主机对从机设备访问完成，从机设备会反馈ready信号给FIFO控制器；此时FIFO读指针开始加1，同时读取FIFO缓存的地址和控制信号，对slave进行读写；等到FIFO读指针和写指针相等时，FIFO又变成空。

如图2中，主机1在仲裁优先级比较低时，如果主机1和其他主机例如主机0或主机n同时发起传输请求，那么经过仲裁之后，主机1不会获得授权信号grant，但是系统不想丢失主机1的访问，这种情况下FIFO控制器会将主机1的地址和控制信号缓存到FIFO中；FIFO由空变成非空，等到从机完成传输，从机将完成信号反馈给FIFO控制器，此时FIFO开始读出缓存的主机1的信息，给到从机进行访问，FIFO读写指针相等时，FIFO由非空变成空，同时FIFO读写指针清零。只有在FIFO为非空时，收到从机反馈后，才会进行从机访问，时序图参考图3。

本申请实施例对系统中的仲裁优先级低的主机增加对应的缓存控制，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平；

需要注意的是，每增加一个主机的缓存，会增加对应的一个FIFO；如果存在多个FIFO，需要增加FIFO读取时的优先级译码，对多个FIFO的数据进行读取；多个主机需要缓存时，需要考虑资源消耗和系统性能的平衡。

需要说明的是，本实施例中各可实施的方式可以单独实施，也可以在不冲突的情况下以任意组合方式结合实施本申请不做限定。

本申请另一实施例提供一种多主机的访问控制装置，用于执行上述实施例提供的多主机的访问控制方法。

如图4所示，为本申请实施例提供的多主机的访问控制装置的结构示意图。该多主机的访问控制装置包括接收模块401、仲裁模块402、确定模块403和访问模块404，其中：

接收模块401用于接收多个主机发送的传输请求；

仲裁模块402用于对多个主机进行仲裁处理，确定各个主机的优先级信息；

确定模块403用于将最大优先级信息的主机确定为第一主机，并控制第一主机对从机进行访问，并将第二主机的访问信息保存在与第二主机对应的缓存空间内；

访问模块404用于在第一主机对从机的访问完成的情况下，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问。

关于本实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

本申请的一些实施例通过对系统中的仲裁优先级低的主机增加对应的缓存机制，在优先级高的主机完成对从机的访问时，根据该缓存机制，实现优先级低的主机对从机的访问，这样，将不会丢失低优先级的主机的访问，对特定的主机访问从机更加公平。

本申请又一实施例对上述实施例提供的多主机的访问控制装置做进一步补充说明。

可选地，访问模块用于：

获取缓存空间中的写指针和读指针，其中，写指针是根据接收到传输请求的数量确定的，读指针是根据对缓存空间访问的数量确定的；

在第一主机完成访问之后，将缓存控制器读指针开始增加，并通过读指针读出缓存空间中第二主机的访问信息，对从机进行访问；

在所述读指针增加到与写指针相等的情况下，根据所述第二主机的访问信息，完成第二主机对从机的访问。

本申请的一些实施例通过对写指针和读指针进行判断，每读取一次，根据缓存空间中的第二主机的访问信息，控制第二主机对从机进行访问，提高低优先级主机访问控制的准确性。读指针和写指针相等时，FIFO变成空状态，完成访问。

可选地，第二主机的访问信息至少包括主机地址和控制信号。

本申请的一些实施例通过将第二主机的访问信息保存在缓存空间中，用于后续从缓存空间中获取主机地址和控制信号，从而实现第二主机对从机的访问。

可选地，访问模块用于：

接收到从机发送的反馈信号；

根据反馈信号，确定第一主机对从机的访问完成。

本申请的一些实施例，在优先级高主机对从机的访问完成后，

可选地，访问模块用于：

每增加一个主机，则增加一个与主机对应的缓存空间。

本申请的一些实施例根据低优先级主机的数量实时增加与主机对应的缓存空间，这样可以对内存空间进行有效利用，避免内存空间的浪费。

可选地，在存在多个缓存空间的情况下，访问模块用于：

分别对各个缓存空间进行优先级译码，得到与缓存空间对应的译码信息；

根据译码信息，对缓存空间进行读取。

本申请的一些实施例通过对系统中的多个主机，对低优先级主机都可以增加对应的缓存空间，多个缓存空间缓存多个主机的信息时，需要优先级译码对从机进行访问。

关于本实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

需要说明的是，本实施例中各可实施的方式可以单独实施，也可以在不冲突的情况下以任意组合方式结合实施本申请不做限定。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，程序被处理器执行时可实现如上述实施例提供的多主机的访问控制方法中的任意实施例所对应方法的操作。

本申请实施例还提供了一种计算机程序产品，的计算机程序产品包括计算机程序，其中，的计算机程序被处理器执行时可实现如上述实施例提供的多主机的访问控制方法中的任意实施例所对应方法的操作。

如图5所示，本申请的一些实施例提供一种电子设备500，该电子设备500包括：存储器510、处理器520以及存储在存储器510上并可在处理器520上运行的计算机程序，其中，处理器520通过总线530从存储器510读取程序并执行程序时可实现如上述多主机的访问控制方法包括的任意实施例的方法。

处理器520可以处理数字信号，可以包括各种计算结构。例如复杂指令集计算机结构、结构精简指令集计算机结构或者一种实行多种指令集组合的结构。在一些示例中，处理器520可以是微处理器。

存储器510可以用于存储由处理器520执行的指令或指令执行过程中相关的数据。这些指令和/或数据可以包括代码，用于实现本申请实施例描述的一个或多个模块的一些功能或者全部功能。本公开实施例的处理器520可以用于执行存储器510中的指令以实现上述所示的方法。存储器510包括动态随机存取存储器、静态随机存取存储器、闪存、光存储器或其它本领域技术人员所熟知的存储器。

以上仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种多主机的访问控制方法，其特征在于，所述方法包括：

接收多个主机发送的传输请求；

对所述多个主机进行仲裁处理，确定各个主机的优先级信息；

将最大优先级信息的主机确定为第一主机，并控制所述第一主机对从机进行访问，并将第二主机的访问信息保存在与所述第二主机对应的缓存空间内；

在所述第一主机对所述从机的访问完成的情况下，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问。

2.根据权利要求1所述的多主机的访问控制方法，其特征在于，所述在所述第一主机对所述从机的访问完成后，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问，包括：

获取所述缓存空间中的写指针和读指针，其中，所述写指针是根据接收到传输请求的数量确定的，所述读指针是根据对所述缓存空间访问的数量确定的；

在第一主机完成访问之后，将缓存控制器读指针开始增加，并通过读指针读出缓存空间中第二主机的访问信息，对从机进行访问；

在所述读指针增加到与写指针相等的情况下，根据所述第二主机的访问信息，完成第二主机对从机的访问。

3.根据权利要求1所述的多主机的访问控制方法，其特征在于，所述第二主机的访问信息至少包括主机地址和控制信号。

4.根据权利要求1所述的多主机的访问控制方法，其特征在于，所述第一主机对所述从机的访问完成，包括：

第一主机不再发出请求并接收到所述从机发送的反馈信号；

根据所述反馈信号，确定所述第一主机对所述从机的访问完成。

5.根据权利要求1所述的多主机的访问控制方法，其特征在于，所述方法还包括：

每增加一个主机，则增加一个与所述主机对应的缓存空间。

6.根据权利要求5所述的多主机的访问控制方法，其特征在于，在存在多个缓存空间的情况下，所述方法还包括：

分别对各个缓存空间进行优先级译码，得到与所述缓存空间对应的译码信息；

根据所述译码信息，对所述缓存空间进行读取。

7.一种多主机的访问控制装置，其特征在于，所述装置包括：

接收模块，用于接收多个主机发送的传输请求；

仲裁模块，用于对所述多个主机进行仲裁处理，确定各个主机的优先级信息；

确定模块，用于将最大优先级信息的主机确定为第一主机，并控制所述第一主机对从机进行访问，并将第二主机的访问信息保存在与所述第二主机对应的缓存空间内；

访问模块，用于在所述第一主机对所述从机的访问完成的情况下，根据所述缓存空间中的第二主机的访问信息，控制所述第二主机对所述从机进行访问。

8.根据权利要求7所述的多主机的访问控制装置，其特征在于，所述访问模块用于：

获取所述缓存空间中的写指针和读指针，其中，所述写指针是根据接收到传输请求的数量确定的，所述读指针是根据对所述缓存空间访问的数量确定的；

在第一主机完成访问之后，将缓存控制器读指针开始增加，并通过读指针读出缓存空间中第二主机的访问信息，对从机进行访问；

在所述读指针增加到与写指针相等的情况下，根据所述第二主机的访问信息，完成第二主机对从机的访问。

9.一种电子设备，其特征在于，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中，所述处理器执行所述程序时可实现权利要求1-6中任意一项权利要求所述的多主机的访问控制方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述程序被处理器执行时可实现权利要求1-6中任意一项权利要求所述的多主机的访问控制方法。