CN1179398C - 制作动态随机存取存储器的下层存储结的方法 - Google Patents
制作动态随机存取存储器的下层存储结的方法 Download PDFInfo
- Publication number
- CN1179398C CN1179398C CNB01122634XA CN01122634A CN1179398C CN 1179398 C CN1179398 C CN 1179398C CN B01122634X A CNB01122634X A CN B01122634XA CN 01122634 A CN01122634 A CN 01122634A CN 1179398 C CN1179398 C CN 1179398C
- Authority
- CN
- China
- Prior art keywords
- photoresist
- photoresist layer
- semiconductor wafer
- exposure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003860 storage Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000005516 engineering process Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 16
- 230000000694 effects Effects 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 9
- 230000009471 action Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 45
- 230000003287 optical effect Effects 0.000 description 27
- 230000004888 barrier function Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000012940 design transfer Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- -1 silicon oxide compound Chemical class 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种在半导体晶片上制作动态随机存取存储器下层存储结的方法,该半导体晶片包括基板、薄膜层和光致抗蚀剂层。本发明对薄膜层上的光致抗蚀剂层进行两次曝光,第一次曝光形成多条彼此平行的第一曝光区,第二次曝光形成棋盘交错的第二曝光区,再进行显影,除去第一及第二曝光区的光致抗蚀剂层,在薄膜层表面形成阵列状光致抗蚀剂,以此为掩模刻蚀薄膜层。刻蚀后可形成阵列分布的薄膜,用来作为DRAM的下层存储结。
Description
技术领域
本发明提供一种制作DRAM的下层存储结的方法,具体是一种避免因光学邻近效应而使图案发生变形的制作DRAM下层存储结的方法。
背景技术
光刻(photolithography)是半导体工艺中最重要的一个步骤,它可将集成电路(integrated circuits)的布局(layout)图案顺利地转移到半导体晶片上。晶圆厂为了在半导体晶片上形成一设计好的集成电路,必须先制作一个光掩模(掩模母版)并在光掩模上形成一个设计好的图案,再借助显影工艺将光掩模上的图案按一定比例转移(transfer)到该半导体晶片表面的光致抗蚀剂层上。
随着集成电路的复杂程度和集成度(integration)的不断提高,光照上的图案也被设计得越来越小。然而在进行图案转移时,由于曝光(exposure)工艺所能制作出的图案的临界尺寸(critical dimension,CD)会受限于曝光机(optical exposure tool)的分辨率极限,因此在对于这些高密度排列的光掩模图案极限曝光工艺以形成光致抗蚀剂图案时,便非常容易产生光学邻近效应(optical proximity effect),使形成于光致抗蚀剂层上的图案的转角处(corner)将会因为过曝(overexpose)或是欠曝(underexpose)而造成分辨率降低(resolution loss),进而导致所设计图案的尺寸的缩小化,使得光掩模上的图案与光致抗蚀剂层上的图案不一致或是发生转角圆化效应(corner roundingeffect),最后造成光致抗蚀剂层上的图案与原始设计尺寸相去甚远。
参考图1至图3,图1至图3是现有光刻工艺的示意图。该光刻工艺用来在一个半导体晶片10上构图一动态随机存取存储器(dynamic randomaccess memory,DRAM)的电容下层存储结(storage node)的尺寸与位置。如图1所示,半导体晶片10包括有一个硅基板12,一个由硅氧化合物所构成的绝缘层13设置在硅基板12的表面,多个由掺杂多晶硅(dope poly silicon)所构成的接触结14(node contact)设置在绝缘层13中,一个用来形成该下层存储结的多晶硅或非晶硅层16设置在绝缘层13的表面上并覆盖在各接触结14上,以及一个光致抗蚀剂层18涂覆在整个半导体晶片10的表面。
其中,光致抗蚀剂层18可由一正型光致抗蚀剂(positive photo-resist)或负型(negative)光致抗蚀剂所构成。当光致抗蚀剂层18由一正型光致抗蚀剂形成时,在进行光化学变化(photo-chemical transformation)的曝光过程中,光束会穿过一光掩模图案照射到半导体晶片10表面的光致抗蚀剂层18上,使未被该光束所照射的光致抗蚀剂层18在后续的显影与清洗工艺中能保留下来,使光致抗蚀剂层18上形成一个与光掩模图案相同的硬掩模(hardmask)。反之,如果光致抗蚀剂层18由一负型光致抗蚀剂剂形成,则未被该光源所照射的光致抗蚀剂层18会在后续的显影和清洗工艺中被清除,形成与光掩模图案互补(complementary)的硬掩模。在下述现有技术和本发明的实施例中,半导体晶片10表面的光致抗蚀剂层18均用一正型光致抗蚀剂为例来作说明。
如图2所示,现有技术在进行光刻工艺前,先根据一设计好的集成电路图案来制作一个光掩模20,光掩模20包括有一个透明的玻璃或石英基板22,以及多个以矩阵方式排列的不透明铬图案24设置在透明基板22的表面。完成光掩模20的制作后,以光掩模20对半导体晶片进行一曝光工艺,然后将曝光后的半导体晶片10放置在一显影液中,以进行一显影工艺。如图3所示,在显影工艺之后,半导体晶片10必须再进行数次的清洗工艺,以除去显影液与被溶解的正型光致抗蚀剂,而在半导体晶片10表面留下一组光致抗蚀剂图案26。如图4所示,随后进行一刻蚀工艺,以光致抗蚀剂图案26作为硬掩模垂直向下除去未被光致抗蚀剂图案26覆盖的非晶硅层16直到绝缘层13的表面,形成了动态随机存取存储器的电容的下层存储结30的轮廓。
然而在上述的光刻工艺中,光学近邻效应会造成半导体晶片10上每一个独立的(isolated)光致抗蚀剂图案26发生转角圆形化的现象,也即光致抗蚀剂图案26的四个顶角显现为一圆角而非原来设计的直角。这是因为在曝光的工艺中,虽然光源的照射能量相同,但是光致抗蚀剂层18上各部位得到的照射能量却不尽相同。所以在半导体晶片10上光致抗蚀剂图案26的转角处将会因为得到过多的照射能量,即过曝,造成光致抗蚀剂图案26的转角处形成圆形的轮廓。甚至产生更严重的光学近邻效应,将使得光致抗蚀剂图案26的尺寸缩小,光致抗蚀剂图案26的尺寸小于原来的设计尺寸而呈现如岛屿一样的形状。因为光致抗蚀剂图案26的尺寸小于原始的设计图案(图3中以虚线表示的图案),使得后续形成的电容下层存储结30的尺寸小于原先的设计尺寸,进而降低了电容下层存储结30所能存储的电量,影响了集成电路的电性能。
参考图5至图9,图5至图9为现有技术光刻工艺另一实施例的示意图。该光刻工艺用来在一半导体晶片40上构图动态随机存取存储器的电容下层存储结的尺寸与位置。如图5所示,半导体晶片40包括一个硅基板42,一个由硅氧化合物所制作的绝缘层43,多个由掺杂多晶硅(doped poly silicon)所制作的接触结44设置在绝缘层43中,一个用于形成下层存储结的多晶硅或非晶硅层45设置在绝缘层43的表面上并覆盖接触结44,以及一光致抗蚀剂层47涂覆在整个半导体晶片40表面。
如图6、图7所示,该光刻工艺利用一横向光掩模51与一纵向光掩模55来代替上述单一光掩模的光刻工艺。其中,横向光掩模51包括一透明基板52,以及多条横向条状图案53设置在透明基板51的表面上,而纵向光掩模55则包括一透明基板56,以及多条纵向条状图案57设置在透明基板56的表面上。在进行该光刻工艺时, 先以横向光掩模51对半导体晶片40进行第一次曝光工艺,接着再以纵向光掩模55对半导体晶片40进行第二次曝光工艺。
如图8所示,当半导体晶片40完成曝光工艺之后,随后便进行显影工艺以及多次清洗工艺。半导体晶片40经曝光、显影与清洗后,将相对于横向、纵向光掩模51、55的条状图案53、57的重叠处,而在半导体晶片40表面上形成光致抗蚀剂图案49。如图9所示,然后再利用一刻蚀工艺,以光致抗蚀剂图案49为硬掩模垂直向下除去未被光致抗蚀剂图案49覆盖的非晶硅层45直到绝缘层43的表面,形成了动态随机存取存储器的电容的下层存储结50的轮廓。
虽然第二现有技术的实施例的重复曝光工艺改善了光学近邻效应所造成的设计图案尺寸减小的缺点,但是由于半导体晶片40上的光致抗蚀剂层47的部分区域也将经历二次曝光过程,形成多个重复曝光区48。这将使得重复曝光区48中的正型光致抗蚀剂会得到过多的照射能量,即过曝,而呈现较明显的光学邻近效应,进而造成邻近的光致抗蚀剂图案49的顶角过曝,此时圆形轮廓。而且光致抗蚀剂图案49的尺寸也将略小于原始设计图案的尺寸,使得后续形成的电容下层存储结50的尺寸小于原先的设计尺寸,进而降低了电容下层存储结50所能存储的电量。
发明内容
本发明的主要目的在于提供一种在半导体晶片上制作一动态随机存取存储器的下层存储结的方法,以解决上述问题。
本发明提供一种在半导体晶片上构图一阵列光致抗蚀剂图案的方法,该光刻工艺避免了光学近邻效应的产生,该半导体晶片包括一基板,以及一光致抗蚀剂层设置在该基板表面上,该方法包括:进行一第一曝光工艺,用以在该光致抗蚀剂层上形成多条彼此平行的未曝光区域图案;进行一第二曝光工艺,所述第二曝光工艺仅对各所述未曝光区域中的多个不连续的区域进行曝光,用以将各该未曝光区域分隔成多个不相连接的未曝光区域;以及进行一显影工艺,使该半导体晶片上的光致抗蚀剂层被构图出该阵列光致抗蚀剂图案。
本发明提供一种在半导体晶片上制作一动态随机存取存储器的下层存储结的方法,用以将动态随机存取存储器的下层存储结的阵列图形由两次曝光工艺清楚构图出来。该半导体晶片包括有一基板,一薄膜层设置在该基板表面上,以及一光致抗蚀剂层设置在该薄膜层表面上。本发明主要是对其薄膜层表面的光致抗蚀剂层进行两次曝光,第一次曝光时,在该光致抗蚀剂上层形成多条彼此平行的第一曝光区,再进行第二次曝光,该第二次曝光工艺仅对各未曝光区域中的多个不连续的区域进行曝光,以在表面上形成一棋盘交错的第二曝光区域,并对第一曝光区及第二曝光区进行一显影工艺,以除去第一曝光区及第二曝光区的光致抗蚀剂层,而在薄膜层表面形成一阵列状光致抗蚀剂,并以此作为一掩模以对薄膜层进行刻蚀。刻蚀后可形成一阵列状薄膜,用来作为DRAM的下层存储结。
由于本发明利用两次曝光工艺,分别是第一次曝光在表面形成多条彼此平行的曝光区,及第二次曝光以在表面形成棋盘交错的曝光区域,来构图各该下层结的位置,因此大为改善光学邻近效应所造成的影响,虽然根据本发明所构图出的下层存储结区域,会稍大于原始设计,这样可以增加下层电极的储电量,也可以弥补后续刻蚀、清洗等工艺中的损失,而使工艺完成后的下层结图形与原始设计接近,进而解决了下层结图形的圆形变形及缩小的问题。
附图说明
通过以下结合附图对优选实施例的描述,会使本发明的上述及其它目的和特征变得更明确,其中:
图1为现有技术的半导体晶片的剖面图;
图2为现有技术的光掩模图案示意图;
图3为现有技术形成的光致抗蚀剂图案剖面图;
图4为现有技术形成的电容下层存储结示意图;
图5为现有技术的半导体晶片的剖面图;
图6为现有技术的第一光掩模图案示意图;
图7为现有技术的第二光掩模图案示意图;
图8为现有技术形成的光致抗蚀剂图案示意图;
图9为现有技术形成的电容下层存储结剖面图;
图10为本发明的半导体晶片的剖面图;
图11为本发明技术的第一光掩模图案示意图;
图12为本发明技术的第二光掩模图案示意图;
图13为本发明技术形成的光致抗蚀剂图案示意图;以及
图14为本发明技术形成的电容下层存储结剖面图。
附图的符号说明
10 半导体晶片 12 硅基板
13 绝缘层 14 接触结
15 非晶硅层 16 基板
17 光致抗蚀剂层 19 光致抗蚀剂图案
20 下层存储结 21 光掩模
23 透明基板 25 光掩模图案
40 半导体晶片 42 硅基板
43 绝缘层 44 接触结
45 非晶硅层 46 基板
47 光致抗蚀剂层 48 重复曝光区
49 光致抗蚀剂图案 50 下层存储结
51 光掩模 52 透明基板
53 条状图案 55 光掩模
56 透明基板 57 条状图案
60 半导体晶片 62 硅基板
63 绝缘层 64 接触结
65 非晶硅层 66 基板
67 光致抗蚀剂层 69 光致抗蚀剂图案
70 电容下层存储结 71 光掩模
72 透明基板 73 条状图案
75 光掩模 76 透明基板
78 纵向条状图案 79 横向条状图案
80 透明区
具体实施方式
参考图10至图14,图10至图14为根据本发明的光刻工艺示意图。该光刻工艺用来在一半导体晶片60上构图动态随机存取存储器的电容下层存储结的尺寸与位置。如图10所示,半导体晶片60包括一硅基板62,一由硅氧化合物所制作的绝缘层63设置在硅基板62表面,多个由掺杂多晶硅所制作的接触结64设置在绝缘层63之中,一个用来形成该下层存储结的多晶硅或非晶硅层65设置在绝缘层63的表面上并覆盖住各接触结64,以及一光致抗蚀剂层67设置在半导体晶片60表面。其中,接触结64用来电连接一个设置在硅基板62表面上的MOS晶体管的漏极(未示出)以及后续形成的电容下层存储结70。
如图11和图12所示,根据本发明的方法来进行光刻工艺之前,必须先根据设计的集成电路图案制作光掩模71以及光掩模75。然后分别利用光掩模71和光掩模75进行重复曝光工艺。即先以光掩模71对半导体晶片60进行第一次曝光工艺,使得光致抗蚀剂层67对应于光掩模71的光掩模图案73进行图案转移,然后再以光掩模75对半导体晶片60进行第二次曝光工艺,使光致抗蚀剂层67对应于该光掩模75的光掩模图案77进行图案转移。随后将曝光后的半导体晶片60放置在显影液中,进行一显影工艺。
如图13所示,在完成显影工艺以后,半导体晶片60必须接着进行多次清洗工艺,以除去显影液和被显影液溶解的正型光致抗蚀剂,使得半导体晶片60的表面留下多个以阵列方式排列的光致抗蚀剂图案69。如图14所示,随后利用光致抗蚀剂图案69作为硬掩模,进行一刻蚀工艺,垂直向下除去未被光致抗蚀剂图案69覆盖的非晶硅层65直到绝缘层63的表面,以形成动态随机存取存储器的电容的下层存储结70的轮廓。
在上述根据本发明的方法的实施例中,光掩模71由一包括玻璃或石英的透明基板72,以及一由铬膜构成的条状光掩模图案73上下堆叠而构成。光掩模图案73由多条彼此不相接触的不透明条所构成,即由彼此平行的不透明条,而且每一不透明条均对应于并覆盖多个光致抗蚀剂图案69的相对位置。光掩模75包括一由玻璃或石英构成的透明基板76,以及一由铬膜构成的棋盘状光掩模图案77设置在透明基板的表面。光掩模图案77由多个近似矩形的开口成阵列交错状形成在该铬膜中,而且每个近似矩形的开口均位于各该电容下层存储结图案的四个顶点,也即光掩模图案77中的不透明区覆盖并对应于多个光致抗蚀剂图案69的相对位置。换句话说,本发明是先利用光掩模71形成多条彼此平行且覆盖各该电容下层存储结的线形图案,接着再借助光掩模75曝光来截断覆盖各该电容下层存储结的线型图案,以形成多个呈阵列排列的光致抗蚀剂图案69。
由于光学邻近效应,当曝光光源的光束穿过光掩模75上的透明区80照射在半导体晶片60上的光致抗蚀剂层67时,对应于透明区80的四个顶角的光致抗蚀剂67会因为它所获得的照射能量不足,即欠曝,进而使得做好的光致抗蚀剂图案69的顶角略为呈现向外凸出的形状,并同时使得光致抗蚀剂图案69会比原始的设计尺寸稍大。稍大的光致抗蚀剂图案69可以补偿非晶硅层65在刻蚀工艺中的损失,甚至会使得后来所制作的下层存储结70的尺寸变得较大,借以抵销下层存储结70在后续清洗工艺中的损耗,使得最后做好的下层存储结70的尺寸大约等于设计尺寸。
与现有的光刻技术相比较,本发明利用一个具有条状光掩模图案的第一光掩模以及具有栅状第二光掩模图案的光掩模来进行重复曝光,借以改善了光学近邻效应所导致的尺寸缩小化的效应。甚至本发明的图案转移方法更有效地利用光学邻近效应的影响来使光致抗蚀剂图案的四个顶角获得不足的照射能量,即欠曝,进而形成一尺寸稍大的下层存储结,来补偿非晶硅层在刻蚀工艺以及后续的清洗工艺中的损耗,使得最后的下层存储结的尺寸和形状大约等于设计尺寸和形状,解决现有技术的尺寸缩小的缺点。
以上所述仅为本发明的优选实施例,凡根据本发明权利要求范围所做的变化与修饰,都应属于本发明专利的涵盖范围。
Claims (3)
1.一种在半导体晶片上构图一阵列光致抗蚀剂图案的方法,该光刻工艺避免了光学近邻效应的产生,该半导体晶片包括一基板,以及一光致抗蚀剂层设置在该基板表面上,该方法包括:
进行一第一曝光工艺,用以在该光致抗蚀剂层上形成多条彼此平行的未曝光区域图案;
进行一第二曝光工艺,所述第二曝光工艺仅对各所述未曝光区域中的多个不连续的区域进行曝光,用以将各该未曝光区域分隔成多个不相连接的未曝光区域;以及
进行一显影工艺,使该半导体晶片上的光致抗蚀剂层被构图出该阵列光致抗蚀剂图案。
2.根据权利要求1的方法,其中,该半导体晶片用来制造一动态随机存取存储器,而该阵列光致抗蚀剂图案则用来构图该动态随机存取存储器的下层存储结的位置。
3.一种在一半导体晶片上制作一动态随机存取存储器的下层存储结的方法,该半导体晶片包括一基板,一薄膜层设置在该基板表面上,以及一光致抗蚀剂层设置在该薄膜层表面上,该方法包括:
进行一第一曝光工艺,用以在该光致抗蚀剂层上形成多条彼此平行的未曝光区域;
进行一第二曝光工艺,所述第二曝光工艺仅对各所述未曝光区域中的多个不连续的区域进行曝光,用以将各该未曝光区域分隔成多个不相连接的未曝光区域;
对该光致抗蚀剂层进行一显影工艺,用以在该薄膜层表面形成一阵列状光致抗蚀剂层;以及
利用该阵列状光致抗蚀剂层作为一掩模进行一刻蚀工艺,除去未被该阵列状光致抗蚀剂层覆盖部分的薄膜层,用以形成一阵列状薄膜层,用来作为动态随机存取存储器的下层存储结。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB01122634XA CN1179398C (zh) | 2001-06-26 | 2001-06-26 | 制作动态随机存取存储器的下层存储结的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB01122634XA CN1179398C (zh) | 2001-06-26 | 2001-06-26 | 制作动态随机存取存储器的下层存储结的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1393906A CN1393906A (zh) | 2003-01-29 |
CN1179398C true CN1179398C (zh) | 2004-12-08 |
Family
ID=4664828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01122634XA Expired - Lifetime CN1179398C (zh) | 2001-06-26 | 2001-06-26 | 制作动态随机存取存储器的下层存储结的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1179398C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931184B (zh) * | 2011-08-12 | 2016-09-14 | 联华电子股份有限公司 | 半导体结构及其制法 |
CN109037038A (zh) * | 2017-06-08 | 2018-12-18 | 联华电子股份有限公司 | 半导体装置的形成方法 |
CN109935515B (zh) | 2017-12-18 | 2021-07-13 | 联华电子股份有限公司 | 形成图形的方法 |
-
2001
- 2001-06-26 CN CNB01122634XA patent/CN1179398C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1393906A (zh) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8580685B2 (en) | Integrated circuit having interleaved gridded features, mask set, and method for printing | |
JP5334367B2 (ja) | 高密度集積回路の製造方法 | |
TWI248640B (en) | Manufacturing method of semiconductor integrated circuit device | |
US7538036B2 (en) | Methods of forming openings, and methods of forming container capacitors | |
CN1089370A (zh) | 形成图形的方法 | |
US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
CN1253311A (zh) | 使用阴影心轴和偏轴曝光印制亚光刻图像 | |
JP4776813B2 (ja) | 半導体装置の製造方法 | |
KR20020033040A (ko) | 반도체장치의 제조방법 | |
WO2022028112A1 (zh) | 半导体结构的制作方法及半导体结构 | |
CN1179398C (zh) | 制作动态随机存取存储器的下层存储结的方法 | |
JP3367460B2 (ja) | 半導体装置の製造方法およびこれに用いるフォトマスク | |
US5933724A (en) | Method of manufacturing a semiconductor integrated circuit device using a photomask in which transmitted light beam intensities are controlled | |
KR950002876B1 (ko) | 반도체 패턴의 반복노광에 의한 집적회로 제조방법 | |
KR0179806B1 (ko) | 반도체 메모리셀 제조방법 | |
US6670109B2 (en) | Photolithographic methods of using a single reticle to form overlapping patterns | |
CN1782868A (zh) | 光掩模及用此制造图案的方法 | |
TW525224B (en) | Transfer method of mask pattern for micro-lithography process | |
US20230386843A1 (en) | Method for forming semiconductor structure | |
TW469506B (en) | Pattern transfer method | |
KR100298426B1 (ko) | 반도체메모리장치의제조방법 | |
US20070166971A1 (en) | Manufacturing of silicon structures smaller than optical resolution limits | |
KR20060109091A (ko) | 포토 마스크 | |
KR920005703B1 (ko) | 디램쎌의 제조방법 | |
KR20080029490A (ko) | 보조패턴을 구비하는 포토마스크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20041208 |