CN117936572A - 双向rc-mpt igbt器件及其制作方法 - Google Patents
双向rc-mpt igbt器件及其制作方法 Download PDFInfo
- Publication number
- CN117936572A CN117936572A CN202311744943.0A CN202311744943A CN117936572A CN 117936572 A CN117936572 A CN 117936572A CN 202311744943 A CN202311744943 A CN 202311744943A CN 117936572 A CN117936572 A CN 117936572A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- emitter metal
- mpt
- region
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000003860 storage Methods 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000001259 photo etching Methods 0.000 claims description 21
- 239000002210 silicon-based material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种双向RC‑MPT IGBT器件，包括：N‑漂移区；N型载流子存储层，N型载流子存储层位于N‑漂移区之上；P型阱区，P型阱区位于N型载流子存储层之上；元胞结构，元胞结构为多个，多个元胞结构位于N‑漂移区的上部，且位于N型载流子存储层和P型阱区之中；虚拟元胞结构，虚拟元胞结构为多个，多个虚拟元胞结构位于N‑漂移区的上部，每个虚拟元胞结构包括两个虚拟元胞和位于两个虚拟元胞之间的N‑漂移区、N型载流子存储层和N++离子注入区；发射极金属层，发射极金属层位于P型阱区和N++离子注入区之上；绝缘层，绝缘层位于发射极金属层之上；控制发射极金属层，控制发射极金属层位于绝缘层之上。
Description
技术领域
本发明涉及二极管芯片技术领域，具体涉及一种双向RC-MPT IGBT器件和一种双向RC-MPT IGBT器件的制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是由BJT(Bipolar Junction Transistor，双极型三极管)和MOS(Metal Oxide Semiconductor，绝缘栅极场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应管)的高输入阻抗和GTR(Gate Turn-Off Thyristor，电力晶体管)的低导通压降两方面的优点，但该器件应用时都需要一个反并联快恢复二极管，以减小开关器件电容的充电时间，从而抑制因负载电流瞬时反向时寄生电感感应产生的高电压。因此出现了RC-IGBT(Reverse-Conducting-Insulated Gate Bipolar Transistor，逆向导通绝缘栅双极晶体管)，RC-IGBT集成IGBT和FRD(Fast Recovery Diode，快速恢复二极管)于一体，可以精简封装尺寸，并减小RC-IGBT器件的温度变化，目前已经得到了广泛的应用。
根据RC-IGBT器件负载要求的不同，可以完成AC(Alternating Current，交流电)-DC(Direct Current，直流电)，DC-DC，DC-AC，AC-AC的变换，其中AC-AC的变换如果采用直接转化，可以避免使用连接电容或电感，从而提高系统的可靠性和使用年限，但要求功率开关具备双向开关能力，由于传统的IGBT只是单向器件，具有双向功能的IGBT开关通常采用二极管桥式、共集电极式和共发射极式，但是采用这些方式就需要大量功率芯片，因此，不经增加了系统级成本，而且影响系统的可靠性。
发明内容
本发明为解决上述技术问题，提供了一种双向RC-MPT IGBT器件及其制作方法，能够降低电路系统的成本，并且能够有效提升电路系统的可靠性。
本发明采用的技术方案如下：
一种双向RC-MPT IGBT器件，包括：N-漂移区；N型载流子存储层，所述N型载流子存储层位于所述N-漂移区之上；P型阱区，所述P型阱区位于所述N型载流子存储层之上；元胞结构，所述元胞结构为多个，多个所述元胞结构位于所述N-漂移区的上部，且位于所述N型载流子存储层和所述P型阱区之中；虚拟元胞结构，所述虚拟元胞结构为多个，多个所述虚拟元胞结构位于所述N-漂移区的上部，每个所述虚拟元胞结构包括两个虚拟元胞和位于两个所述虚拟元胞之间的所述N-漂移区、N型载流子存储层和N++离子注入区；发射极金属层，所述发射极金属层位于所述P型阱区和所述N++离子注入区之上；绝缘层，所述绝缘层位于所述发射极金属层之上；控制发射极金属层，所述控制发射极金属层位于所述绝缘层之上。
在本发明的一个实施例中，所述虚拟元胞结构的两侧均被所述P型阱区包围。
在本发明的一个实施例中，所述元胞结构内设有沟槽，所述沟槽为栅极，所述沟槽的顶部两侧设有N+离子注入区。
在本发明的一个实施例中，所述虚拟元胞内设有沟槽，所述沟槽为虚拟栅极，且所述虚拟栅极短接至所述发射极金属层。
在本发明的一个实施例中，所述N++离子注入区通过孔连接到所述发射极金属层，所述P型阱区通过单独定义的孔连接到所述控制发射极金属层。
一种双向RC-MPT IGBT器件及其制作方法，包括以下步骤：光刻定义出功率开关区，并在注入功率开关电子元器件后进行推结处理；在两片硅基材料的内表面上进行埋层的注入和推结，以形成N-漂移区；在所述N-漂移区的上表面光刻定义出N型载流子存储层并注入N型载流子；光刻定义出沟槽，并对所述沟槽进行刻蚀，以形成元胞结构和虚拟元胞结构；光刻定义出P型阱区，向所述P型阱区注入P型离子并将所述P型离子激活；光刻定义出N++离子注入区，并向所述N++离子注入区内注入N++离子；在所述P型阱区的上表面光刻定义出发射极金属层，并对所述发射极金属层进行刻蚀；在所述发射极金属层的上表面淀积一层绝缘层；在所述绝缘层的上表面光刻定义出控制发射极金属层，并对所述控制发射极金属层进行刻蚀；对两片所述硅基材料进行钝化保护并将两片所述硅基材料的外表面进行减薄；将减薄后的两片硅基材料进行键合处理以形成双向RC-MPT IGBT器件。
在本发明的一个实施例中，所述虚拟元胞结构的两侧均被所述P型阱区包围。
在本发明的一个实施例中，所述元胞结构内设有沟槽，所述沟槽为栅极，所述沟槽的顶部两侧设有N+离子注入区。
在本发明的一个实施例中，所述虚拟元胞内设有沟槽，所述沟槽为虚拟栅极，且所述虚拟栅极短接至所述发射极金属层。
在本发明的一个实施例中，所述N++离子注入区通过孔连接到所述发射极金属层，所述P型阱区通过单独定义的孔连接到所述控制发射极金属层。
本发明的有益效果：
本发明通过将N型载流子存储层固定在N-漂移区之上，并将P型阱区固定在N型载流子存储层之上，使多个元胞结构位于N-漂移区的上部且位于N型载流子存储层和P型阱区之中，并且使多个虚拟元胞结构位于N-漂移区的上部，其中，每个虚拟元胞结构包括两个虚拟元胞和位于两个虚拟元胞之间的N-漂移区、N型载流子存储层和N++离子注入区，由此，能够降低电路系统的成本，并且能够有效提升电路系统的可靠性。
附图说明
图1为本发明实施例的双向RC-MPT IGBT器件的结构示意图；
图2为本发明一个实施例的双向RC-MPT IGBT器件的正面结构示意图；
图3为本发明一个实施例的沿图2中的虚线A剖切的界面结构排布图；
图4为本发明一个实施例的双向RC-MPT IGBT器件的电路图；
图5为本发明实施例的双向RC-MPT IGBT器件的制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例的双向RC-MPT IGBT器件的结构示意图。
如图1所示，本发明实施例的双向RC-MPT IGBT器件，包括：N-漂移区100、N型载流子存储层200、P型阱区300、元胞结构400、虚拟元胞结构500、发射极金属层600、绝缘层700和控制发射极金属层800，其中，N型载流子存储层200位于N-漂移区100之上；P型阱区300位于N型载流子存储层200之上；元胞结构400为多个，多个元胞结构400位于N-漂移区100的上部，且位于N型载流子存储层200和P型阱区300之中；虚拟元胞结构500为多个，多个虚拟元胞结构500位于N-漂移区100的上部，每个虚拟元胞结构500包括两个虚拟元胞和位于两个虚拟元胞之间的N-漂移区100、N型载流子存储层200和N++离子注入区；发射极金属层600位于P型阱区300和N++离子注入区之上；绝缘层700位于发射极金属层600之上；控制发射极金属层800位于绝缘层700之上。
在本发明的一个实施例中，如图2所示，元胞可采用MPT常见的条胞设计，条胞之间的沟槽有部分为真正的栅极，有部分为虚拟栅极，其中，元胞结构400内的沟槽可为真正的栅极，且在沟槽的顶部两侧可设有N+离子注入区，虚拟元胞结构500内的沟槽可为虚拟栅极，且虚拟栅极可短接至发射极金属层600，其中，虚拟元胞结构500的两侧均可被P型阱区300包围，并可通过不同的孔连接到不同的金属层，从而可分开控制虚拟元胞结构500和P型阱区300的电压信号，可使双向RC-MPT IGBT器件在被击穿时虚拟元胞结构500可以被耗尽夹断。
在本发明的一个实施例中，如图3所示，N++离子注入区即为P型阱区300注入时胶阻挡部分，N++离子注入区可通过孔连接到发射极金属层600，P型阱区300可定义单独的孔，并利用两层金属进行单独走线连接到控制发射极金属层800，其中，在电路中可通过控制信号对P型阱区300进行单独控制，以使导通侧IGBT工作时，导通侧的虚拟元胞结构500可被P型阱区300耗尽，从而与双向RC-MPT IGBT器件背面的虚拟元胞结构500和发射极等电位实现RC结构。
在本发明的一个实施例中，如图4所示，当G1开通时，G2可保持关闭状态，E2及CtlE2等电位可接高电压，E1可接零电位，Ctl E1可单独接负向电压，以使双向RC-MPT IGBT器件正面的虚拟元胞结构500被耗尽；当G1关断，G2开通时，E1及Ctl E1等电位可接高电压，E1可接零电位，Ctl E2可单独接负向电压，以使双向RC-MPT IGBT器件正面的虚拟元胞结构500被耗尽，从而实现双向的RC-MPT IGBT器件工作。
根据本发明实施例的双向RC-MPT IGBT器件，通过将N型载流子存储层固定在N-漂移区之上，并将P型阱区固定在N型载流子存储层之上，使多个元胞结构位于N-漂移区的上部且位于N型载流子存储层和P型阱区之中，并且使多个虚拟元胞结构位于N-漂移区的上部，其中，每个虚拟元胞结构包括两个虚拟元胞和位于两个虚拟元胞之间的N-漂移区、N型载流子存储层和N++离子注入区，由此，能够降低电路系统的成本，并且能够有效提升电路系统的可靠性。
对应上述实施例的双向RC-MPT IGBT器件，本发明还提出一种双向RC-MPT IGBT器件的制作方法。
如图5所示，本发明实施例的双向RC-MPT IGBT器件的制作方法包括以下步骤：
S1，光刻定义出功率开关区，并在注入功率开关电子元器件后进行推结处理。
S2，在两片硅基材料的内表面上进行埋层的注入和推结，以形成N-漂移区。
S3，在N-漂移区的上表面光刻定义出N型载流子存储层并注入N型载流子。
S4，光刻定义出沟槽，并对沟槽进行刻蚀，以形成元胞结构和虚拟元胞结构。
S5，光刻定义出P型阱区，向P型阱区注入P型离子并将P型离子激活。
S6，光刻定义出N++离子注入区，并向N++离子注入区内注入N++离子。
S7，在P型阱区的上表面光刻定义出发射极金属层，并对发射极金属层进行刻蚀。
S8，在发射极金属层的上表面淀积一层绝缘层。
S9，在绝缘层的上表面光刻定义出控制发射极金属层，并对控制发射极金属层进行刻蚀。
S10，对两片硅基材料进行钝化保护并将两片硅基材料的外表面进行减薄。
S11，将减薄后的两片硅基材料进行键合处理以形成双向RC-MPT IGBT器件。
在本发明的一个实施例中，如图2所示，元胞可采用MPT常见的条胞设计，条胞之间的沟槽有部分为真正的栅极，有部分为虚拟栅极，其中，元胞结构内的沟槽可为真正的栅极，且在沟槽的顶部两侧可设有N+离子注入区，虚拟元胞结构内的沟槽可为虚拟栅极，且虚拟栅极可短接至发射极金属层，其中，虚拟元胞结构的两侧均可被P型阱区包围，并可通过不同的孔连接到不同的金属层，从而可分开控制虚拟元胞结构和P型阱区的电压信号，可使双向RC-MPT IGBT器件在被击穿时虚拟元胞结构可以被耗尽夹断。
在本发明的一个实施例中，如图3所示，N++离子注入区即为P型阱区注入时胶阻挡部分，N++离子注入区可通过孔连接到发射极金属层，P型阱区可定义单独的孔，并利用两层金属进行单独走线连接到控制发射极金属层，其中，在电路中可通过控制信号对P型阱区进行单独控制，以使导通侧IGBT工作时，导通侧的虚拟元胞结构可被P型阱区耗尽，从而与双向RC-MPT IGBT器件背面的虚拟元胞结构和发射极等电位实现RC结构。
在本发明的一个实施例中，如图4所示，当G1开通时，G2可保持关闭状态，E2及CtlE2等电位可接高电压，E1可接零电位，Ctl E1可单独接负向电压，以使双向RC-MPT IGBT器件正面的虚拟元胞结构被耗尽；当G1关断，G2开通时，E1及Ctl E1等电位可接高电压，E1可接零电位，Ctl E2可单独接负向电压，以使双向RC-MPT IGBT器件正面的虚拟元胞结构被耗尽，从而实现双向的RC-MPT IGBT器件工作。
综上所述，本发明通过在两片硅基材料的内表面形成N-漂移区，在N-漂移区的上表面光刻定义出N型载流子存储层并注入N型载流子形成N型载流子存储层，并定义出P型阱区，然后在P型阱区的上表面定义出发射极金属层，并在发射极金属层的上表面淀积一层绝缘层，以及在绝缘层的上表面光刻定义出控制发射极金属层，最后将两片硅基材料的外表面减薄后进行键合以形成双向RC-MPT IGBT器件，由此能够降低电路系统的成本，并且能够有效提升电路系统的可靠性。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种双向RC-MPTIGBT器件，其特征在于，包括：
N-漂移区；
N型载流子存储层，所述N型载流子存储层位于所述N-漂移区之上；
P型阱区，所述P型阱区位于所述N型载流子存储层之上；
元胞结构，所述元胞结构为多个，多个所述元胞结构位于所述N-漂移区的上部，且位于所述N型载流子存储层和所述P型阱区之中；
虚拟元胞结构，所述虚拟元胞结构为多个，多个所述虚拟元胞结构位于所述N-漂移区的上部，每个所述虚拟元胞结构包括两个虚拟元胞和位于两个所述虚拟元胞之间的所述N-漂移区、N型载流子存储层和N++离子注入区；
发射极金属层，所述发射极金属层位于所述P型阱区和所述N++离子注入区之上；
绝缘层，所述绝缘层位于所述发射极金属层之上；
控制发射极金属层，所述控制发射极金属层位于所述绝缘层之上。
2.根据权利要求1所述的双向RC-MPT IGBT器件，其特征在于，所述虚拟元胞结构的两侧均被所述P型阱区包围。
3.根据权利要求2所述的双向RC-MPT IGBT器件，其特征在于，所述元胞结构内设有沟槽，所述沟槽为栅极，所述沟槽的顶部两侧设有N+离子注入区。
4.根据权利要求3所述的双向RC-MPT IGBT器件，其特征在于，所述虚拟元胞内设有沟槽，所述沟槽为虚拟栅极，且所述虚拟栅极短接至所述发射极金属层。
5.根据权利要求4所述的双向RC-MPT IGBT器件，其特征在于，所述N++离子注入区通过孔连接到所述发射极金属层，所述P型阱区通过单独定义的孔连接到所述控制发射极金属层。
6.一种双向RC-MPT IGBT器件及其制作方法，其特征在于，包括以下步骤：
光刻定义出功率开关区，并在注入功率开关电子元器件后进行推结处理；
在两片硅基材料的内表面上进行埋层的注入和推结，以形成N-漂移区；
在所述N-漂移区的上表面光刻定义出N型载流子存储层并注入N型载流子；
光刻定义出沟槽，并对所述沟槽进行刻蚀，以形成元胞结构和虚拟元胞结构；
光刻定义出P型阱区，向所述P型阱区注入P型离子并将所述P型离子激活；
光刻定义出N++离子注入区，并向所述N++离子注入区内注入N++离子；
在所述P型阱区的上表面光刻定义出发射极金属层，并对所述发射极金属层进行刻蚀；
在所述发射极金属层的上表面淀积一层绝缘层；
在所述绝缘层的上表面光刻定义出控制发射极金属层，并对所述控制发射极金属层进行刻蚀；
对两片所述硅基材料进行钝化保护并将两片所述硅基材料的外表面进行减薄；
将减薄后的两片硅基材料进行键合处理以形成双向RC-MPT IGBT器件。
7.根据权利要求6所述的双向RC-MPT IGBT器件的制作方法，其特征在于，所述虚拟元胞结构的两侧均被所述P型阱区包围。
8.根据权利要求7所述的双向RC-MPT IGBT器件的制作方法，其特征在于，所述元胞结构内设有沟槽，所述沟槽为栅极，所述沟槽的顶部两侧设有N+离子注入区。
9.根据权利要求8所述的双向RC-MPT IGBT器件的制作方法，其特征在于，所述虚拟元胞内设有沟槽，所述沟槽为虚拟栅极，且所述虚拟栅极短接至所述发射极金属层。
10.根据权利要求9所述的双向RC-MPT IGBT器件的制作方法，其特征在于，所述N++离子注入区通过孔连接到所述发射极金属层，所述P型阱区通过单独定义的孔连接到所述控制发射极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311744943.0A CN117936572A (zh) | 2023-12-18 | 2023-12-18 | 双向rc-mpt igbt器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311744943.0A CN117936572A (zh) | 2023-12-18 | 2023-12-18 | 双向rc-mpt igbt器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117936572A true CN117936572A (zh) | 2024-04-26 |
Family
ID=90765515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311744943.0A Pending CN117936572A (zh) | 2023-12-18 | 2023-12-18 | 双向rc-mpt igbt器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117936572A (zh) |
-
2023
- 2023-12-18 CN CN202311744943.0A patent/CN117936572A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9515067B2 (en) | Semiconductor device having switching element and free wheel diode and method for controlling the same | |
| US10002953B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4644730B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP3243902B2 (ja) | 半導体装置 | |
| US8809903B2 (en) | Semiconductor device and power conversion apparatus using the same | |
| US10872959B2 (en) | Semiconductor device and power converter | |
| JP7098768B2 (ja) | 半導体装置 | |
| JPH08222728A (ja) | 絶縁ゲート型半導体装置 | |
| CN110400840B (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN109888007B (zh) | 具有二极管钳位载流子存储层的soi ligbt器件 | |
| KR20130098831A (ko) | 반도체 장치 | |
| US10930771B2 (en) | Semiconductor device having an insulated gate bipolar transistor and method of manufacturing the same | |
| JP2018085449A (ja) | 半導体装置 | |
| CN110690278B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| US20230147486A1 (en) | Integrated freewheeling diode and extraction device | |
| CN111403385A (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| CN108321192B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN117936572A (zh) | 双向rc-mpt igbt器件及其制作方法 | |
| JPH088422A (ja) | たて型ｍｏｓ半導体装置 | |
| CN108461536B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN112510085B (zh) | 一种igbt器件及智能功率模块 | |
| CN112510086B (zh) | 一种igbt器件及智能功率模块 | |
| CN111293168A (zh) | Igbt器件及其制造方法 | |
| CN112687728B (zh) | 一种沟槽栅igbt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |