CN117918038A - 半导体器件以及用于制造半导体器件的方法 - Google Patents

半导体器件以及用于制造半导体器件的方法 Download PDF

Info

Publication number
CN117918038A
CN117918038A CN202280061028.9A CN202280061028A CN117918038A CN 117918038 A CN117918038 A CN 117918038A CN 202280061028 A CN202280061028 A CN 202280061028A CN 117918038 A CN117918038 A CN 117918038A
Authority
CN
China
Prior art keywords
die
layer
etching
isolation film
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280061028.9A
Other languages
English (en)
Inventor
藤井宣年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117918038A publication Critical patent/CN117918038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

为了防止在其中形成有贯通过孔的半导体器件中出现金属埋入缺陷。该半导体器件包括衬底、蚀刻停止层、裸片和隔离膜。在该半导体器件中，在衬底上形成有重新布线层。蚀刻停止层形成在重新布线层的键合表面上。裸片隔着蚀刻停止层键合到键合表面的部分区域。隔离膜覆盖裸片和蚀刻停止层。

Description

半导体器件以及用于制造半导体器件的方法
技术领域
本技术涉及半导体器件。具体而言，本发明涉及具有层叠结构的半导体器件以及用于制造半导体器件的方法。
背景技术
近年来，为了提高器件的功能性，用于堆叠在单独的半导体衬底上制造的具有不同功能的器件的技术的发展已经取得了进展。在这个堆叠期间，有必要在将半导体衬底键合在一起之后将上部器件和下部器件电连接。例如，提出了一种半导体器件，其中堆叠各自包括半导体衬底的晶片和裸片，并且晶片上的器件和裸片上的器件通过贯通过孔电连接(例如，参见PTL 1)。当制造这种半导体器件时，在堆叠裸片之后，形成包括蚀刻停止层的隔离膜，然后形成贯通过孔。
[引文列表]
[专利文献]
[PTL 1]
美国专利说明书No.9806055
发明内容
[技术问题]
上述现有技术促进使用后过孔(via-last)工艺来堆叠大量裸片。但是，在上面提到的半导体器件中，当在蚀刻至蚀刻停止层之后执行附加蚀刻时，附加的被蚀刻部分会凸起并变成弓形，并且在形成贯通过孔时，在弓形部分中会出现金属嵌入缺陷。
本技术是鉴于这种情况而提出的，并且本技术的目的是防止其中形成有贯通过孔的半导体器件中的金属嵌入缺陷。
[问题的解决方案]
本技术是为了解决上面提到的问题而开发的，并且其第一方面提供了一种半导体器件及其制造方法，该半导体器件包括其上形成有重新布线层的衬底；形成在重新布线层的键合表面上的蚀刻停止层；隔着蚀刻停止层键合到键合表面的部分区域的裸片；以及覆盖裸片和蚀刻停止层的隔离膜。这提供了防止金属嵌入缺陷的效果。
另外，在这个第一方面中，半导体器件还可以包括衬底侧过孔，其穿透隔离膜和蚀刻停止层并且其一端连接到重新布线层中的布线；以及裸片侧过孔，其穿透隔离膜、裸片和蚀刻停止层并且其一端连接到重新布线层中的布线。这提供了衬底电连接到裸片并且衬底电连接到外部的效果。
另外，在这个第一方面中，裸片侧过孔可以形成在不与裸片的端部对应的位置处。这提供了裸片和衬底在不与端部对应的位置处电连接的效果。
另外，在这个第一方面中，裸片侧过孔可以形成在裸片的端部处。这提供了减小贯通过孔的裸片侧面积和裸片侧电极焊盘的面积的效果。
另外，在这个第一方面中，当用预定的蚀刻气体对蚀刻停止层进行蚀刻时的蚀刻速率可以低于当用该蚀刻气体对隔离膜进行蚀刻时的蚀刻速率。这提供了当蚀刻隔离膜时蚀刻被蚀刻停止层停止的效果。
另外，在这个第一方面中，隔离膜可以是氧化硅膜，并且蚀刻停止层可以是氮化硅、碳化硅或碳氮化硅的层。这提供了当蚀刻隔离膜时蚀刻被蚀刻停止层停止的效果。
本技术的第二方面还提供了一种半导体器件及其制造方法，该半导体器件包括其上形成有重新布线层的衬底；键合到重新布线层的键合表面的部分区域的裸片；覆盖裸片和重新布线层的第一隔离膜；第二隔离膜；以及形成在第一隔离膜与第二隔离膜之间并且在裸片的端部附近具有台阶的蚀刻停止层。这提供了防止金属嵌入缺陷的效果。
另外，在第二方面中，半导体器件还可以包括衬底侧过孔，其穿透第一隔离膜和第二隔离膜以及蚀刻停止层，并且其一端连接到重新布线层中的布线；以及裸片侧过孔，其穿透第一隔离膜和第二隔离膜、蚀刻停止层以及裸片，并且其一端连接到重新布线层中的布线。这提供了衬底电连接到裸片并且衬底电连接到外部的效果。
而且，在这个第二方面中，裸片侧过孔可以形成在不与裸片的端部对应的位置处。这提供了裸片和衬底在不与端部对应的位置处电连接的效果。
而且，在这个第二方面中，裸片侧过孔可以形成在裸片的端部处。这提供了减小贯通过孔的裸片侧面积和裸片侧电极焊盘的面积的效果。
附图说明
图1是示出本技术的第一实施例中晶片的构造的示例的横截面图。
图2是示出比较示例中的晶片的构造的示例的横截面图。
图3是比较示例中其上形成有侧壁的晶片的横截面图的示例。
图4是用于解释比较示例中直到金属埋入的工序的图。
图5是比较示例中产生埋入缺陷的晶片的横截面图的示例。
图6是用于解释本技术的第一实施例中直到隔离膜的CMP(化学机械抛光)的工序的图。
图7是用于解释本技术的第一实施例中直到裸片侧重新布线层的蚀刻的工序的图。
图8是用于解释本技术的第一实施例中直到金属埋入和CMP的工序的图。
图9是图示用于制造根据本技术的第一实施例的半导体器件的方法的示例的流程图。
图10是用于解释本技术的第二实施例中直到隔离膜的CMP的工序的图。
图11是用于解释本技术的第二实施例中直到去除蚀刻停止层的工序的图。
图12是用于解释本技术的第二实施例中直到金属埋入和CMP的工序的图。
图13是示出本技术的第三实施例中晶片的构造的示例的横截面图。
图14是用于解释本技术的第三实施例中直到形成蚀刻停止层的工序的图。
图15是用于解释本技术的第三实施例中直到衬底蚀刻的工序的图。
图16是用于解释本技术的第三实施例中直到金属埋入和CMP的工序的图。
图17是图示用于制造根据本技术的第三实施例的半导体器件的方法的示例的流程图。
图18是用于解释本技术的第四实施例中直到形成蚀刻停止层的工序的图。
图19是用于解释本技术的第四实施例中直到衬底蚀刻的工序的图。
图20是用于解释本技术的第四实施例中直到金属埋入和CMP的工序的图。
图21是图示车辆控制系统的示意性构造示例的框图。
图22是图示成像单元的安装位置的示例的图。
具体实施方式
下面将描述用于执行本技术的模式(下文中也称为“实施例”)。将按以下次序给出描述。
1.第一实施例(在键合表面上形成蚀刻停止层的示例)
2.第二实施例(在键合表面上形成蚀刻停止层并且在裸片的端部处设置贯通过孔的示例)
3.第三实施例(在蚀刻停止层中设置台阶的示例)
4.第四实施例(在蚀刻停止层中设置台阶并且在裸片的端部处设置贯通过孔的示例)
5.对移动体的示例性应用
<1.第一实施例>
[晶片构造示例]
图1是示出本技术的第一实施例中晶片100的构造的示例的横截面图。这个晶片100包括多个衬底110。图中的点线平行四边形指示衬底110。重新布线层120形成在每个衬底110上。在下文中，从衬底110到重新布线层120的方向将被称为“上”方向。另外，重新布线层120的整个上表面被定义为“键合表面”。布线121、122等在这个重新布线层120中布线。
另外，包括彼此堆叠的衬底142和重新布线层141的裸片140堆叠在包括衬底110和重新布线层120的晶片100上。当从上方查看时，晶片侧衬底110和裸片侧衬底142是矩形，并且晶片侧衬底110的面积大于裸片侧衬底142的面积。
蚀刻停止层130形成在重新布线层120的键合表面上。裸片140隔着这个蚀刻停止层130键合到重新布线层120的键合表面的部分区域。在图中，从坐标X1到坐标X2的区域指示裸片140被键合的区域。在裸片140中，重新布线层141位于衬底142的下侧，并且重新布线层141隔着蚀刻停止层130键合到键合表面。此外，布线143等在重新布线层141中布线。
另外，裸片140和蚀刻停止层130的上部部分被隔离膜151覆盖。由于裸片140的面积小于晶片侧衬底110，因此裸片140的上表面和侧表面被隔离膜151覆盖。
此外，裸片140通过贯通过孔161电连接到外部。这个贯通过孔161穿透裸片140上部部分的隔离膜151和裸片侧衬底142，并且其一端连接到裸片侧布线143并且另一端暴露于隔离膜151的上表面。
另外，裸片140和晶片100通过贯通过孔162电连接。这个贯通过孔162穿透裸片140上部部分的隔离膜151以及裸片140和蚀刻停止层130，并且其一端连接到晶片侧布线121并且另一端暴露于隔离膜151的上表面。另外，贯通过孔162形成在不与裸片140的端部对应的位置处。在图中，坐标X1和X2与裸片140的端部对应。注意的是，贯通过孔162是权利要求中描述的裸片侧过孔的示例。
另外，晶片100通过贯通过孔163与外部电连接。贯通过孔163穿透裸片140的侧表面上的隔离膜151及蚀刻停止层130，并且其一端连接到晶片侧布线122并且另一端暴露于隔离膜151的上表面。注意的是，贯通过孔163是权利要求中描述的衬底侧过孔的示例。
这里，蚀刻停止层130是用于在蚀刻隔离膜151时停止蚀刻的膜，并且具有与隔离膜151不同的成分。作为这个蚀刻停止层130的材料，使用当用某种蚀刻气体蚀刻时的蚀刻速率低于当使用那种蚀刻气体蚀刻隔离膜151时的蚀刻速率的材料。例如，使用氧化硅膜作为隔离膜151，并且使用氮化硅(SiN)、碳化硅(SiC)或碳氮化硅(SiCN)层作为蚀刻停止层130。
另外，蚀刻停止层130比隔离膜151薄。例如，蚀刻停止层130的厚度是50纳米(nm)，并且隔离膜151的厚度是5000纳米(nm)。
图中所示的晶片100通过切割(dice)被划分为多个晶片级半导体包装。该半导体包装安装在诸如固态图像传感器之类的各种半导体器件上。
这里，作为比较示例，假设蚀刻停止层130没有形成在键合表面上而是形成在键合表面的顶部上的晶片。
图2是示出比较示例中晶片100的构造的示例的横截面图。这个比较示例的细节在PTL 1中描述。在比较示例中，蚀刻停止层130没有形成在键合表面上，而是形成在键合表面的顶部上。更具体而言，重新布线层120的键合表面以及裸片140的上表面和侧表面被隔离膜151覆盖。蚀刻停止层130在这个隔离膜151的上表面上形成，并且蚀刻停止层130的上表面被隔离膜152覆盖。
另外，比较示例的蚀刻停止层130不具有台阶。另一方面，裸片140与其周围的键合表面之间存在台阶。因此，从裸片140的上表面到蚀刻停止层130的距离d1与从裸片140周围的键合表面到蚀刻停止层130的距离d2具有不同的值。
当制造比较示例的晶片100时，制造系统键合裸片140并依次形成隔离膜151、蚀刻停止层130和隔离膜152。然后，制造系统蚀刻上隔离膜152直到蚀刻停止层130，以形成开口211、212和213(未示出)。开口211和212形成在裸片140的顶部上，并且开口213形成在裸片140周围的晶片侧上。随后，制造系统蚀刻暴露的蚀刻停止层130，并且蚀刻开口211至213中的每一个下方的隔离膜151直到重新布线层141以形成侧壁171至173。
图3是比较示例中其上形成有侧壁171等的晶片的横截面图的示例。图中的单点划线指示距蚀刻停止层130的距离为d2的平面。裸片侧开口211和212被蚀刻直到重新布线层141。另一方面，晶片侧开口213的蚀刻在隔离膜151中间的单点划线处停止。
图4是用于解释比较示例中直到金属埋入的工序的图。图4(a)示出了图3中所示的开口213附近由点线包围的部分的横截面图。
如图4(b)中所示，制造系统蚀刻开口213下方的隔离膜152和重新布线层120直到布线122。由于侧壁173的形成在单点划线处停止，因此执行附加蚀刻的部分会变成弓形。
如图4(c)中所示，制造系统通过BM(平衡磁控管)溅射形成金属(诸如铜)的种子层160。然后，制造系统通过电解电镀将金属埋入到开口213中以形成贯通过孔163，如图4(d)中所示。在这个电解电镀期间，如果存在弓形部分，那么金属将无法穿透那个部分，从而增加断裂的可能性。这种金属埋入缺陷造成晶片100与外部之间的电连接中的连接缺陷。
图5是在比较示例中发生埋入缺陷的晶片100的横截面图的示例。在比较示例中，取决于条件，可能不会出现如图2中所示的埋入缺陷，但可能出现如图5中所示的埋入缺陷。
另一方面，如图1中所示，在蚀刻停止层130形成在键合表面上的第一实施例的晶片100中，有可能防止制造期间的金属埋入缺陷。接下来，将描述用于制造根据第一实施例的晶片100的方法。
[晶片制造方法]
图6是用于解释本技术的第一实施例中直到隔离膜151的CMP的工序的图。如图6(a)中所示，制造系统在晶片侧重新布线层120的键合表面上形成50纳米(nm)氮化硅层作为蚀刻停止层130。该制造系统还制造从上方查看时为矩形的裸片140。
如图6(b)中所示，制造系统隔着蚀刻停止层130将裸片140直接键合到晶片侧重新布线层120。注意的是，裸片140也可以使用薄粘合剂来键合，而不是直接键合。此时，裸片140被设置为具有300微米(μm)的厚度以便于处置，但是如果晶体管可以在键合之后操作，那么裸片140应当尽可能薄，使得后续处理变得更容易。为此，制造系统使用研磨机将衬底142研磨至1微米(μm)的厚度并抛光衬底142的上表面以使其平坦。
然后，如图6(c)中所示，制造系统从裸片140的上表面形成5000纳米(nm)的氧化硅膜作为隔离膜151。通过裸片140的厚度，裸片140上方的隔离膜151比其周围高。
因此，制造系统施加抗蚀剂并将其曝光以仅打开裸片140的上部部分，然后通过干法蚀刻来蚀刻隔离膜151。
以这种方式，如图6(d)中所示，可以使裸片140的上部部分上的隔离膜151与周围部分中的隔离膜151的高度几乎相同。之后，制造系统执行CMP以消除隔离膜151的上表面上的台阶并使上表面平坦。
图7是用于解释本技术的第一实施例中直到蚀刻裸片侧重新布线层141的工序的图。
在使隔离膜151的上表面平坦之后，如图7(a)中所示，制造系统施加抗蚀剂并将其曝光以仅打开贯通过孔部分，然后通过干法蚀刻来蚀刻隔离膜151。因此，形成开口211至213。此时，隔离膜151的蚀刻在裸片侧上的硅衬底142处停止，并且在晶片侧上的蚀刻停止层130处停止。与后面描述的第三实施例和比较示例不同，在第一实施例中，可以一次蚀刻所有隔离膜。
在裸片侧，由于硅衬底142被暴露，因此制造系统选择用于仅蚀刻硅的气体并蚀刻衬底142，如图7(b)中所示。当完成硅蚀刻时，在开口211至213的侧壁上形成氧化硅膜作为侧壁171至173，以使填充在那些开口中的金属绝缘。
此后，如图7(c)中所示，制造系统用抗蚀剂220填充裸片侧开口211，留下与穿透到晶片侧的贯通过孔162和163对应的开口212和213，然后蚀刻重新布线层141。虽然氧化硅重新布线层141通过开口212暴露，但是其蚀刻在蚀刻停止层130处停止。
如图所示，通过在键合表面上形成蚀刻停止层130，当蚀刻隔离膜151时，不像比较示例，不需要中途停止蚀刻。这消除了蚀刻期间弓形部分的出现并防止金属埋入缺陷。
图8是用于解释本技术的第一实施例中直到金属埋入和CMP的工序的图。
如图8(a)中所示，制造系统去除抗蚀剂220。然后，如图8(b)中所示，制造系统将重新布线层141和120蚀刻至布线143、121和122上的电极焊盘(未示出)。
然后，如图8(c)中所示，形成贯通过孔161至163。此时，制造系统创建堆叠结构，其中氮化钛和钛各自沉积到50纳米(nm)的厚度作为扩散防止膜以防止金属(铜)的扩散，然后通过在堆叠结构上溅射形成100纳米(nm)的薄铜膜。此后，制造系统通过电解电镀用铜填充开口211至213，然后通过CMP去除覆盖表面的铜和扩散防止层以形成图8(c)中所示的形状。
图9是图示用于制造根据本技术的第一实施例的半导体器件的方法的示例的流程图。半导体器件制造系统在晶片侧重新布线层120的键合表面上形成蚀刻停止层130(步骤S901)，并且隔着蚀刻停止层130将裸片140键合到键合表面(步骤S902)。注意的是，步骤S901是权利要求中描述的蚀刻停止层形成工序的示例，并且步骤S902是权利要求中描述的键合工序的示例。
然后，制造系统形成覆盖裸片140和蚀刻停止层130的隔离膜151，并执行CMP(步骤S903)。制造系统蚀刻隔离膜151以形成开口211至213(步骤S904)。裸片侧开口211和212穿透隔离膜151并到达裸片140，并且晶片侧开口213穿透隔离膜151并到达蚀刻停止层130。
注意的是，开口212是权利要求中描述的裸片侧开口的示例，并且开口213是权利要求中描述的衬底侧开口的示例。另外，步骤S903是权利要求中描述的隔离膜形成工序的示例。
随后，制造系统蚀刻通过开口211和212暴露的裸片140的衬底142(步骤S905)，并且蚀刻通过开口212暴露的重新布线层141直到蚀刻停止层130(步骤S906)。
制造系统去除通过开口212至213暴露的蚀刻停止层130(步骤S907)，并且蚀刻暴露的重新布线层120(步骤S908)。
然后，制造系统通过用金属(铜)填充开口211至213或者通过CMP来形成贯通过孔161至163(步骤S909)。注意的是，步骤S909是权利要求中描述的过孔形成工序的示例。
制造系统通过切割来制造多个半导体包装(步骤S910)，并且通过安装这些半导体包装来制造半导体器件(步骤S911)。
如上所述，根据本技术的第一实施例，由于蚀刻停止层130形成在键合表面上，因此在蚀刻隔离膜151时不需要中途停止蚀刻，并且不再出现弓形部分。因此，有可能防止金属埋入缺陷。
<2.第二实施例>
在上述第一实施例中，裸片侧贯通过孔162形成在远离裸片140的端部的位置处，但是在这种构造中，难以进一步减小贯通过孔162的裸片侧面积和裸片侧电极焊盘的面积。这个第二实施例中的晶片100与第一实施例的不同之处在于贯通过孔162形成在裸片140的端部处。
图10是用于解释本技术的第二实施例中直到隔离膜151的CMP的工序的图。在这个第二实施例中，直到隔离膜151的CMP的每个工序与第一实施例中的相同。
图11是用于解释本技术的第二实施例中直到去除蚀刻停止层130的工序的图。在这个第二实施例中，制造系统在裸片140的端部处形成开口212，如图11(a)中所示。开口212的一部分到达裸片140的衬底142，并且其余部分到达蚀刻停止层130。第二实施例中的开口211和213的位置与第一实施例中的相同。
制造系统如图11(b)中所示蚀刻硅衬底142，并且如图11(c)中所示去除蚀刻停止层130。
图12是用于解释本技术的第二实施例中直到金属埋入和CMP的工序的图。
同时，制造系统将重新布线层141和120分别蚀刻至布线143、144、121和122的电极焊盘，如a中所示。然后，制造系统通过埋入金属(铜)或CMP形成贯通过孔161至163，如图12(b)中所示。
通过打开裸片140的端部并形成贯通过孔162，与第一实施例相比，可以减小贯通过孔162的裸片侧面积和裸片侧电极焊盘的面积。这提高了裸片内布线的自由度并允许减小裸片的尺寸。此外，不需要用抗蚀剂220填充裸片侧开口211。
如上所述，根据本技术的第二实施例，由于贯通过孔162形成在裸片140的端部处，因此贯通过孔162的裸片侧面积和裸片侧电极焊盘的面积可以减小。
<3.第三实施例>
在上述第一实施例中，蚀刻停止层130形成在重新布线层120的键合表面上，但是蚀刻停止层130的位置不限于键合表面。第三实施例的晶片100与第一实施例的不同之处在于在键合表面上方形成具有台阶的蚀刻停止层130。
图13是示出本技术的第三实施例中晶片100的构造的示例的截面图。在这个第三实施例中，蚀刻停止层130没有形成在重新布线层120的键合表面上，而是形成在键合表面上的隔离膜151与隔离膜152之间。此外，在靠近裸片140的端部的坐标X3处的蚀刻停止层130中设置有台阶。形成这个台阶使得裸片侧蚀刻停止层130高于晶片侧蚀刻停止层130。由于这个台阶，从裸片侧衬底142到蚀刻停止层130的距离和从重新布线层120到蚀刻停止层130的距离具有大致相同的值d3。
晶片侧贯通过孔163穿透隔离膜151和152以及蚀刻停止层130，并且其一端连接到重新布线层120中的布线122。此外，裸片侧贯通过孔162穿透隔离膜151和152、蚀刻停止层130以及裸片140，并且其一端连接到重新布线层120中的布线121。裸片侧贯通过孔161穿透隔离膜151和152、蚀刻停止层130以及衬底142，并且其一端连接到重新布线层141中的布线143。
此外，从重新布线层141的上表面到重新布线层120中的电极焊盘的距离和从蚀刻停止层130到重新布线层120中的电极焊盘的距离具有大致相同的值d4。因此，绝缘膜(重新布线层和隔离膜)的加工量均匀，并且加工变得容易。
注意的是，隔离膜151是权利要求中描述的第一隔离膜的示例，并且隔离膜152是权利要求中描述的第二隔离膜的示例。
图14是用于解释本技术的第三实施例中直到形成蚀刻停止层130的工序的图。如图14(a)中所示，制造系统制造从上方查看时为矩形的裸片140。在晶片侧键合表面上不形成蚀刻停止层130。
如图14(b)中所示，制造系统将裸片140直接键合到晶片侧重新布线层120。注意的是，裸片140也可以使用薄粘合剂来键合，而不是直接键合。
然后，如图14(c)中所示，制造系统从裸片140的上表面形成5000纳米(nm)的氧化硅膜作为隔离膜151。
此外，如图14(d)中所示，制造系统形成50纳米(nm)的氮化硅层作为蚀刻停止层130。
图15是用于解释本技术的第三实施例中直到蚀刻衬底142的工序的图。
如图15(a)中所示，制造系统形成覆盖蚀刻停止层130的5000纳米(nm)氧化硅层作为隔离膜152。此时，通过裸片140的厚度，裸片140上方的隔离膜152比其周围高。
因此，制造系统施加抗蚀剂并将其曝光以仅打开裸片140的上部部分，然后通过干法蚀刻来蚀刻隔离膜152。
以这种方式，可以使裸片140的上部部分上的隔离膜152与周围部分中的隔离膜152的高度几乎相同。此后，制造系统执行CMP以消除隔离膜152的上表面上的台阶并使上表面平坦。
如图15(b)中所示，在平坦化之后，制造系统施加抗蚀剂并将其曝光以仅打开贯通过孔部分，然后通过干法蚀刻来蚀刻隔离膜152。因此，形成开口211至213。虽然隔离膜152的厚度在裸片140的上部部分与其它部分之间不同，但是裸片140的上部部分的蚀刻被蚀刻停止层130停止，直到较厚部分的蚀刻完成。
制造系统去除抗蚀剂，用另一种气体仅蚀刻通过开口211至213暴露的蚀刻停止层130，并且去除蚀刻停止层130。然后，制造系统蚀刻通过开口211至213暴露的隔离膜151。此时，由于蚀刻停止层130中的台阶，蚀刻停止层130的厚度在裸片140的上部部分与裸片140周围的部分之间是相同的(例如，300纳米)。因此，一旦重新布线层120被蚀刻，裸片侧衬底142就暴露。
在裸片侧，由于硅衬底142被暴露，因此制造系统选择用于仅蚀刻硅的气体并蚀刻衬底142，如图15(c)中所示。
如图所示，由于在蚀刻停止层130中设置有台阶，因此与比较示例不同，在去除蚀刻停止层130之后蚀刻隔离膜151时，不需要在晶片侧中途停止蚀刻。这消除了蚀刻期间弓形部分的出现并防止金属埋入缺陷。
图16是用于解释本技术的第三实施例中直到金属埋入和CMP的工序的图。
如图16(a)中所示，制造系统在开口211至213的侧壁上形成氧化硅膜作为侧壁171至173，以使填充在这些开口中的金属绝缘。然后，如图16(b)中所示，制造系统将重新布线层141和120蚀刻至布线143、121和122上的电极焊盘(未示出)。
然后，如图16(c)中所示，形成贯通过孔161至163。
图17是图示用于制造根据本技术的第三实施例的半导体器件的方法的示例的流程图。制造系统将裸片140键合到晶片侧重新布线层120的键合表面(步骤S921)，并且形成覆盖裸片140和重新布线层120的隔离膜151(步骤S922)。注意的是，步骤S921是权利要求中描述的第一隔离膜形成工序的示例。
然后，制造系统在裸片140的端部附近形成具有台阶的蚀刻停止层130(步骤S923)，形成覆盖蚀刻停止层130的隔离膜152，并且执行CMP(步骤S924)。注意的是，步骤S924是权利要求中描述的第二隔离膜形成工序的示例。
制造系统蚀刻隔离膜152以形成开口211至213(步骤S925)。裸片侧开口211和212穿透隔离膜151并到达裸片侧蚀刻停止层130，并且晶片侧开口213穿透隔离膜151并到达晶片侧蚀刻停止层130。
制造系统去除通过开口211至213暴露的蚀刻停止层130(步骤S926)，并且蚀刻暴露的衬底142(步骤S927)。此外，制造系统蚀刻暴露的重新布线层141和重新布线层120(步骤S928)。
然后，制造系统通过用金属(铜)填充开口211至213或者通过CMP来形成贯通过孔161至163(步骤S929)。
制造系统通过切割来制造多个半导体包装(步骤S930)，并且通过安装这些半导体包装来制造半导体器件(步骤S931)。
如上所述，根据本技术的第三实施例，由于在蚀刻停止层130中设置有台阶，因此在去除蚀刻停止层130之后蚀刻隔离膜151时不需要中途停止晶片侧的蚀刻。这消除了蚀刻期间弓形部分的出现并防止金属埋入缺陷。
<4.第四实施例>
在上述第三实施例中，裸片侧贯通过孔162形成在远离裸片140的端部的位置处，但是在这种构造中，难以进一步减小贯通过孔162的裸片侧面积和裸片侧电极焊盘的面积。这个第四实施例中的晶片100与第三实施例的不同之处在于贯通过孔162形成在裸片140的端部处。
图18是用于解释本技术的第四实施例中直到形成蚀刻停止层130的工序的图。在这个第四实施例中直到形成蚀刻停止层130的工序与第三实施例中的类似。
图19是用于解释本技术的第四实施例中直到蚀刻衬底142的工序的图。
如图19(a)中所示，制造系统形成覆盖蚀刻停止层130的5000纳米(nm)氧化硅层作为隔离膜152。制造系统执行干法蚀刻和CMP以消除隔离膜152的上表面上的台阶并使上表面平坦。
如图19(b)中所示，制造系统在裸片140的端部处形成开口212。开口212的一部分到达裸片140的衬底142，并且其余部分到达蚀刻停止层130。第四实施例中的开口211和213的位置与第三实施例中的相同。
制造系统去除蚀刻停止层130并蚀刻通过开口211至213暴露的隔离膜151。
然后，制造系统选择用于仅蚀刻硅的气体并蚀刻衬底142，如图19(c)中所示。
图20是用于解释本技术的第二实施例中直到金属埋入和CMP的工序的图。
同时，制造系统将重新布线层141和120分别蚀刻至布线143、144、121和122的电极焊盘，如a中所示。然后，制造系统通过埋入金属(铜)或CMP形成贯通过孔161至163，如图20(b)中所示。
通过打开裸片140的端部并形成贯通过孔162，与第三实施例相比，可以减小贯通过孔162的裸片侧面积和裸片侧电极焊盘的面积。这提高了裸片内布线的自由度并允许减小裸片的尺寸。
如上所述，根据本技术的第四实施例，由于贯通过孔162形成在裸片140的端部处，因此贯通过孔162的裸片侧面积和裸片侧电极焊盘的面积可以减小。
<5.对移动物体的应用的示例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以被实现为装备在诸如汽车、电动车辆、混合动力电动车辆、摩托车、自行车、个人移动器件、飞机、无人机、船和机器人之类的任何类型的移动体中的器件。
图21是示出作为可以应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图21中所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车辆外部信息检测单元12030、车辆内部信息检测单元12040和集成控制单元12050。另外，作为集成控制单元12050的功能配置，图示了微型计算机12051、声音/图像输出单元12052以及车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作用于产生车辆驱动力的驱动力生成器(诸如内燃机或驱动马达)、用于将驱动力传递到车轮的驱动力传递机构、用于调整车辆的转向角度的转向机构以及诸如生成车辆的制动力的制动装置之类的控制装置。
主体系统控制单元12020根据各种程序控制安装在车辆主体中的各种器件的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗器件、或诸如头灯、尾灯、制动灯、转向信号灯和雾灯之类的各种灯的控制器件。在这种情况下，从替代按键的便携式器件发送的无线电波或各种开关的信号可以被输入到主体系统控制单元12020。主体系统控制单元12020接收无线电波或信号的输入并控制车辆的门锁设备、电动车窗设备和车灯。
车辆外部信息检测单元12030检测关于其上安装有车辆控制系统12000的车辆的外部的信息。例如，成像单元12031连接到车辆外部信息检测单元12030。车辆外部信息检测单元12030使成像单元12031捕获车辆外部的图像并接收捕获的图像。车辆外部信息检测单元12030可以基于接收到的图像对道路上的人、汽车、障碍物、标志和字母进行物体检测处理或距离检测处理。
成像单元12031是接收光并根据接收到的光的量输出电信号的光学传感器。成像单元12031还可以输出电信号作为图像或距离测量信息。另外，成像单元12031接收到的光可以是可见光或不可见光，诸如红外光。
车辆内部信息检测单元12040检测车辆内部的信息。例如，检测驾驶员状态的驾驶员状态检测单元12041与车辆内部信息检测单元12040连接。驾驶员状态检测单元12041包括例如捕获驾驶员的图像的相机，并且车辆内部信息检测单元12040可以计算驾驶员的疲劳程度或注意力或者可以基于从驾驶员状态检测单元12041输入的检测信息确定驾驶员是否正在打瞌睡。
微型计算机12051可以基于由车辆外部信息检测单元12030或车辆内部信息检测单元12040获取的车辆内部和外部的信息来计算驱动力生成器、转向机构或制动器件的控制目标值，并向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行协作控制，以实现高级驾驶员辅助系统(ADAS)的功能，包括车辆的碰撞避免或冲击减轻、基于车辆间距离的跟随行驶、车辆速度维持驾驶、车辆碰撞警告、车道偏离警告等。
另外，微型计算机12051可以通过基于关于车辆周围的信息(该信息由车辆外部信息检测单元12030或车辆内部信息检测单元12040获取)控制驱动力生成器、转向机构或制动器件等来执行协作控制，以实现其中执行自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型计算机12051可以基于由车辆外部的车辆外部信息检测单元12030获取的信息，向主体系统控制单元12020输出控制命令。例如，微型计算机12051可以执行协作控制，以防止眩光，诸如通过根据车辆外部信息检测单元12030检测到的前方车辆或迎面而来的车辆的位置控制前灯而从远光灯切换到近光灯。
声音/图像输出单元12052将声音和图像中的至少一种的输出信号传输到能够在视觉上或听觉上向乘客或车辆外部通知信息的输出器件。在图21的示例中，音频扬声器12061、显示单元12062和仪表板12063被示为输出器件的示例。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图22是图示成像单元12031的安装位置的示例的图。
在图22中，提供成像单元12101、12102、12103、12104和12105作为成像单元12031。
成像单元12101、12102、12103、12104和12105在例如诸如前鼻、侧视镜、后保险杠、后门和车辆12100的车辆内部的挡风玻璃的上部部分的位置处设置。在前鼻上提供的成像单元12101和在车辆内部的挡风玻璃上部部分中提供的成像单元12105主要获取车辆12100前方的图像。在侧视镜上提供的成像单元12102和12103主要获取车辆12100的侧面的图像。在后保险杠或后门上提供的成像单元12104主要获取车辆12100后方的图像。在车辆内部挡风玻璃上部部分中提供的成像单元12105主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志、车道等。
图22图示了成像单元12101至12104的成像范围的示例。成像范围12111指示在前鼻处设置的成像单元12101的成像范围，成像范围12112和12113分别指示在侧视镜处设置的成像单元12102和12103的成像范围，并且成像范围12114指示在后保险杠或后门处设置的成像单元12104的成像范围。例如，通过叠加由成像单元12101至12104捕获的图像数据，有可能获得从车辆12100上方查看的鸟瞰图像。
成像单元12101至12104中的至少一个可以具有用于获得距离信息的功能。例如，成像单元12101至12104中的至少一个可以是由多个成像元件构成的立体相机或者可以是具有用于相位差检测的像素的成像元件。
例如，通过基于从成像单元12101至12104获得的距离信息获取到成像范围12111至12114中的每个三维物体的距离和该距离的时间变化(相对于车辆12100的相对速度)，微型计算机12051可以特别地提取车辆12100沿着其行驶的路径上最近的三维物体作为前车，该三维物体是在与车辆12100基本相同的方向上以预定速度(例如，0km/h或更高)行驶的三维物体。另外，微型计算机12051可以相对于前车预先设置在本车前方应当确保的车辆间距离，并且可以执行自动制动控制(还包括跟随停车控制)或自动加速控制(还包括跟随起动控制)。以这种方式，有可能为了车辆不依赖于驾驶员的操作而自主行驶的自动驾驶等的目的而执行协作控制。
例如，微型计算机12051可以基于从成像单元12101至12104获得的距离信息将关于三维物体的三维数据分类和提取为两轮车辆、普通车辆、大型车辆、行人以及其它三维物体(诸如电线杆)，并且可以使用三维数据来执行自动避障。例如，微型计算机12051将车辆12100周围的障碍物区分为车辆12100的驾驶员可以看到的障碍物和难以看到的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的风险程度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，通过音频扬声器12061或显示单元12062向驾驶员输出警报、通过驱动系统控制单元12010进行强制减速或避让转向，从而有可能执行针对避免碰撞的驾驶支持。
成像单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定成像单元12101至12104的捕获的图像中是否存在行人来识别行人。这种行人识别例如通过提取作为红外相机的成像单元12101至12104的捕获的图像中的特征点的过程以及对指示物体的轮廓的一系列特征点执行模式匹配处理以确定该物体是否是行人的过程来执行。当微型计算机12051确定成像单元12101至12104的捕获的图像中存在行人并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使得用于强调的方形轮廓线被叠加并与识别出的行人一起显示。此外，声音/图像输出单元12052可以控制显示单元12062，使得指示行人等的图标显示在期望的位置。
上面已经描述了可以对其应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可以应用于例如上述组件当中的每个成像单元12031。具体而言，由图1中的晶片100制造的半导体器件可以应用于成像单元12031。通过将根据本公开的技术应用于成像单元12031，有可能防止金属埋入缺陷并提高系统的可靠性。
应当注意的是，上述实施例示出了用于实施本技术的示例，并且实施例中的事项与权利要求中指定本发明的事项彼此具有对应关系。类似地，权利要求中指定本发明的事项与本技术的实施例中具有相同名称的事项彼此具有对应关系。但是，本技术不限于这些实施例，并且可以在不脱离其主旨的情况下通过对实施例应用各种修改来实施。
本说明书中描述的效果仅仅是示例并且不旨在限制，并且可以获得其它效果。
本技术还可以具有以下配置。
(1)一种半导体器件，包括：
衬底，其上形成有重新布线层；
蚀刻停止层，形成在重新布线层的键合表面上；
裸片，隔着蚀刻停止层键合到键合表面的部分区域；以及
隔离膜，覆盖裸片和蚀刻停止层。
(2)根据(1)所述的半导体器件，还包括：
衬底侧过孔，其穿透隔离膜和蚀刻停止层并且其一端连接到重新布线层中的布线；以及
裸片侧过孔，其穿透隔离膜、裸片和蚀刻停止层并且其一端连接到重新布线层中的布线。
(3)根据(2)所述的半导体器件，其中
裸片侧过孔形成在不与裸片的端部对应的位置处。
(4)根据(2)所述的半导体器件，其中
裸片侧过孔形成在裸片的端部处。
(5)根据(1)至(4)中的任一项所述的半导体器件，其中
当用预定的蚀刻气体对蚀刻停止层进行蚀刻时的蚀刻速率低于当用该蚀刻气体对隔离膜进行蚀刻时的蚀刻速率。
(6)根据(5)所述的半导体器件，其中
隔离膜是氧化硅膜，以及
蚀刻停止层是氮化硅、碳化硅或碳氮化硅的层。
(7)一种半导体器件，包括：
衬底，其上形成有重新布线层；
裸片，键合到重新布线层的键合表面的部分区域；
第一隔离膜，覆盖裸片和重新布线层；
第二隔离膜；以及
蚀刻停止层，形成在第一隔离膜与第二隔离膜之间并且在裸片的端部附近具有台阶。
(8)根据(7)所述的半导体器件，还包括：
衬底侧过孔，其穿透第一隔离膜和第二隔离膜以及蚀刻停止层，并且其一端连接到重新布线层中的布线；以及
裸片侧过孔，其穿透第一隔离膜和第二隔离膜、蚀刻停止层以及裸片，并且其一端连接到重新布线层中的布线。
(9)根据(8)所述的半导体器件，其中
裸片侧过孔形成在不与裸片的端部对应的位置处。
(10)根据(8)所述的半导体器件，其中
裸片侧过孔形成在裸片的端部处。
(11)一种用于制造半导体器件的方法，包括：
蚀刻停止层形成工序，用于在形成在衬底上的重新布线层的键合表面上形成蚀刻停止层；
键合工序，用于隔着蚀刻停止层将裸片键合到键合表面的部分区域；以及
隔离膜形成工序，用于形成覆盖裸片和蚀刻停止层的隔离膜。
(12)一种用于制造半导体器件的方法，包括：
键合工序，用于将裸片键合到形成在衬底上的重新布线层的键合表面的部分区域；
第一隔离膜形成工序，用于形成覆盖裸片和重新布线层的第一隔离膜；
蚀刻停止层形成工序，用于形成在裸片的端部附近具有台阶的蚀刻停止层；以及
第二隔离膜形成工序，用于形成覆盖蚀刻停止层的第二隔离膜。
[附图标记列表]
100 晶片
110、142 衬底
120、141 重新布线层
121、122、143、144 布线
130 蚀刻停止层
140 裸片
151、152 隔离膜
160 种子层
161至163 贯通过孔
171至173 侧壁
211至213 开口
220 抗蚀剂

Claims (12)

1.一种半导体器件，包括：
衬底，其上形成有重新布线层；
蚀刻停止层，形成在重新布线层的键合表面上；
裸片，隔着蚀刻停止层键合到键合表面的部分区域；以及
隔离膜，覆盖裸片和蚀刻停止层。
2.根据权利要求1所述的半导体器件，还包括：
衬底侧过孔，其穿透隔离膜和蚀刻停止层并且其一端连接到重新布线层中的布线；以及
裸片侧过孔，其穿透隔离膜、裸片和蚀刻停止层并且其一端连接到重新布线层中的布线。
3.根据权利要求2所述的半导体器件，其中
裸片侧过孔形成在不与裸片的端部对应的位置处。
4.根据权利要求2所述的半导体器件，其中
裸片侧过孔形成在裸片的端部处。
5.根据权利要求1所述的半导体器件，其中
当用预定的蚀刻气体对蚀刻停止层进行蚀刻时的蚀刻速率低于当用该蚀刻气体对隔离膜进行蚀刻时的蚀刻速率。
6.根据权利要求5所述的半导体器件，其中
隔离膜是氧化硅膜，以及
蚀刻停止层是氮化硅、碳化硅或碳氮化硅的层。
7.一种半导体器件，包括：
衬底，其上形成有重新布线层；
裸片，键合到重新布线层的键合表面的部分区域；
第一隔离膜，覆盖裸片和重新布线层；
第二隔离膜；以及
蚀刻停止层，形成在第一隔离膜与第二隔离膜之间并且在裸片的端部附近具有台阶。
8.根据权利要求7所述的半导体器件，还包括：
衬底侧过孔，其穿透第一隔离膜和第二隔离膜以及蚀刻停止层，并且其一端连接到重新布线层中的布线；以及
裸片侧过孔，其穿透第一隔离膜和第二隔离膜、蚀刻停止层以及裸片，并且其一端连接到重新布线层中的布线。
9.根据权利要求8所述的半导体器件，其中
裸片侧过孔形成在不与裸片的端部对应的位置处。
10.根据权利要求8所述的半导体器件，其中
裸片侧过孔形成在裸片的端部处。
11.一种用于制造半导体器件的方法，包括：
蚀刻停止层形成工序，用于在形成在衬底上的重新布线层的键合表面上形成蚀刻停止层；
键合工序，用于隔着蚀刻停止层将裸片键合到键合表面的部分区域；以及
隔离膜形成工序，用于形成覆盖裸片和蚀刻停止层的隔离膜。
12.一种用于制造半导体器件的方法，包括：
键合工序，用于将裸片键合到形成在衬底上的重新布线层的键合表面的部分区域；
第一隔离膜形成工序，用于形成覆盖裸片和重新布线层的第一隔离膜；
蚀刻停止层形成工序，用于形成在裸片的端部附近具有台阶的蚀刻停止层；以及
第二隔离膜形成工序，用于形成覆盖蚀刻停止层的第二隔离膜。
CN202280061028.9A 2021-09-16 2022-01-31 半导体器件以及用于制造半导体器件的方法 Pending CN117918038A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021150705 2021-09-16
JP2021-150705 2021-09-16
PCT/JP2022/003538 WO2023042416A1 (ja) 2021-09-16 2022-01-31 半導体装置、および、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117918038A true CN117918038A (zh) 2024-04-23

Family

ID=85602665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280061028.9A Pending CN117918038A (zh) 2021-09-16 2022-01-31 半导体器件以及用于制造半导体器件的方法

Country Status (4)

Country Link
JP (1) JPWO2023042416A1 (zh)
KR (1) KR20240058890A (zh)
CN (1) CN117918038A (zh)
WO (1) WO2023042416A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258271A (ja) * 2012-06-12 2013-12-26 Ps4 Luxco S A R L 半導体装置
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9666520B2 (en) * 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
KR102428328B1 (ko) * 2017-07-26 2022-08-03 삼성전자주식회사 반도체 장치
KR102430496B1 (ko) * 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
US10355009B1 (en) * 2018-03-08 2019-07-16 Sandisk Technologies Llc Concurrent formation of memory openings and contact openings for a three-dimensional memory device

Also Published As

Publication number Publication date
WO2023042416A1 (ja) 2023-03-23
JPWO2023042416A1 (zh) 2023-03-23
KR20240058890A (ko) 2024-05-03

Similar Documents

Publication Publication Date Title
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
CN111886855B (zh) 摄像装置和电子设备
EP4207289A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220392936A1 (en) Solid-state imaging device and method of producing the same
US20230060413A1 (en) Semiconductor device, imaging unit, and electronic apparatus
WO2023042416A1 (ja) 半導体装置、および、半導体装置の製造方法
EP4006975A1 (en) Semiconductor package
WO2020241068A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2023058327A1 (ja) 半導体装置
TW202029458A (zh) 半導體裝置及其製造方法、攝像元件
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2019082559A1 (ja) 撮像素子および撮像素子の製造方法、並びに、電子機器
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2024053695A1 (ja) 光検出装置
WO2024038757A1 (ja) 半導体装置および電子機器
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
JP2024016742A (ja) 電子デバイス
TW202347527A (zh) 封裝及封裝之製造方法
KR20240073881A (ko) 반도체 장치
JP2024046568A (ja) 半導体パッケージ、半導体モジュール、半導体装置、および、半導体パッケージの製造方法
JP2024044280A (ja) 電子デバイスおよび電子デバイスの製造方法
US20220084921A1 (en) Semiconductor package and manufacturing method of semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication