CN117917950A - 电容器结构和包括该电容器结构的半导体器件 - Google Patents

电容器结构和包括该电容器结构的半导体器件 Download PDF

Info

Publication number
CN117917950A
CN117917950A CN202311329628.1A CN202311329628A CN117917950A CN 117917950 A CN117917950 A CN 117917950A CN 202311329628 A CN202311329628 A CN 202311329628A CN 117917950 A CN117917950 A CN 117917950A
Authority
CN
China
Prior art keywords
electrode
pattern
insulating
layer
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311329628.1A
Other languages
English (en)
Inventor
权赫宇
金汶浚
李准原
崔允硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117917950A publication Critical patent/CN117917950A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种电容器结构包括：下电极结构，具有位于基板上的下电极和包括电极图案的电极结构，该电极图案沿与基板的上表面实质上垂直的竖直方向堆叠在下电极上；介电图案，接触下电极结构；以及上电极，接触介电图案。

Description

电容器结构和包括该电容器结构的半导体器件
相关申请的交叉引用
本申请要求于2022年10月20日在韩国知识产权局递交的韩国专利申请No.10-2022-0135714的优先权，其全部内容通过引用合并于本文。
技术领域
本公开的示例实施例涉及一种电容器结构和包括该电容器结构的半导体器件。
背景技术
动态随机存取存储器(DRAM)器件中包括的电容器可以包括下电极、上电极、以及位于下电极和上电极之间的介电层。可以增加下电极和介电层之间的接触面积以增加电容器的电容。
可以通过蚀刻工艺蚀刻模塑层以形成用于下电极的开口。为了增加下电极和介电层之间的接触面积，下电极可以具有较高的上表面，这会增加开口的深宽比和蚀刻工艺的难度。
发明内容
根据示例实施例，提供了一种电容器结构，包括：下电极结构，具有位于基板上的下电极和包括电极图案的电极结构，该电极图案沿与基板的上表面实质上垂直的竖直方向堆叠在下电极上；介电图案，接触下电极结构；以及上电极，接触介电图案。
根据示例实施例，提供了一种电容器结构，包括：下电极结构，具有位于基板上的下电极以及位于下电极上并与下电极接触的电极结构；第一支撑层，接触下电极的第一部分的侧壁；第二支撑层，接触电极结构的第一部分的侧壁；介电图案，接触下电极的第二部分的侧壁和电极结构的第二部分的侧壁；以及上电极，接触介电图案。
根据示例实施例，提供了一种半导体器件，包括：栅极结构，在有源图案的上部中并且在与基板的上表面实质上平行的第一方向上延伸；位线结构，在有源图案的中心部分上沿与基板的上表面实质上平行且与第一方向实质上垂直的第二方向延伸；接触插塞结构，在有源图案的相对边缘部分中的每一个上；以及电容器结构，在接触插塞结构上。电容器结构可以包括：下电极结构，具有下电极和包括电极图案的电极结构，该电极图案沿与基板的上表面实质上垂直的竖直方向堆叠在下电极上；介电图案，接触下电极结构；以及上电极，接触介电图案。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1是示出了根据示例实施例的第一电容器结构的截面图。
图2至图9是示出了根据示例实施例的形成第一电容器结构的方法中的各阶段的截面图。
图10和图11是示出了根据示例实施例的形成第一电容器结构的方法中的各阶段的截面图。
图12是示出了根据示例实施例的第二电容器结构的截面图。
图13是示出了根据示例实施例的第三电容器结构的截面图。
图14和图15是示出了根据示例实施例的形成第三电容器结构的方法中的各阶段的截面图。
图16是示出了根据示例实施例的第四电容器结构的截面图。
图17是示出了根据示例实施例的半导体器件的平面图。
图18是沿图17的线A-A’截取的截面图。
图19至图34是示出了根据示例实施例的制造半导体器件的方法中的各阶段的平面图和截面图。
图35和图36是分别示出了根据示例实施例的半导体器件的平面图和截面图。
图37至图47是示出了根据示例实施例的制造半导体器件的方法中的各阶段的平面图和截面图。
具体实施方式
将理解，尽管在本文中可以使用术语“第一”、“第二”和/或“第三”来描述各种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺，但这些材料、层(膜)、区域、电极、焊盘、图案、结构和工艺不应受这些术语限制。这些术语仅用于将一种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺与另一材料、层(膜)、区域、电极、焊盘、图案、结构和工艺区分开。因此，下面讨论的第一材料、层(膜)、区域、电极、焊盘、图案、结构和工艺可以被称为第二或第三材料、层(膜)、区域、电极、焊盘、图案、结构和工艺。
图1是示出了根据示例实施例的第一电容器结构的截面图。
参考图1，第一电容器结构可以包括基板10上的第一电容器172、第一支撑层50、第二支撑层98和上电极板180。第一电容器172可以包括第一下电极结构132、第一介电图案155和第一上电极165。另外，第一电容器结构还可以包括基板10上的第一绝缘夹层20和第一蚀刻停止层30，该第一绝缘夹层20包含第一导电图案25。
例如，基板10可以包括硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体(例如，GaP、GaAs或GaSb)。在一些示例实施例中，基板10可以是绝缘体上硅(SOI)基板或者绝缘体上锗(GOI)基板。
第一导电图案25可以包括例如接触插塞、着接焊盘等。多个第一导电图案25可以沿与基板10的上表面实质上平行的水平方向形成。第一导电图案25可以包括例如金属、金属氮化物、金属硅化物、掺杂多晶硅等。
第一绝缘夹层20可以包括氧化物，例如氧化硅或低k介电材料。第一蚀刻停止层30可以形成在第一绝缘夹层20上。第一蚀刻停止层30可以包括绝缘氮化物(例如，氮化硅、碳氮化硅、硼氮化硅等)或碳氧化硅。
第一下电极结构132可以延伸穿过第一蚀刻停止层30以接触对应第一导电图案25的上表面，并且可以具有在与基板10的上表面实质上垂直的竖直方向上延伸的柱形状。在示例实施例中，第一下电极结构132可以包括在竖直方向上堆叠的下电极80和第一电极结构120。
下电极80可以包括金属氮化物(例如，氮化钛、氮化铌等)或金属硅氮化物(例如，氮化钛硅)。下电极80例如可以直接在第一电极结构120和第一导电图案25之间。
第一电极结构120可以包括在竖直方向上顺序堆叠的多个电极图案。例如，如图1所示，第一电极结构120可以包括在下电极80上沿竖直方向顺序堆叠的第一电极图案112、第二电极图案114、第三电极图案116和第四电极图案118。
第一电极图案至第四电极图案112、114、116和118中的每一个可以包括金属氮化物(例如，氮化钛、氮化铌等)或金属硅氮化物(例如，氮化钛硅)。例如，第一电极图案至第四电极图案112、114、116和118中的每一个可以包括与下电极80的材料实质上相同的材料。在另一示例中，第一电极图案至第四电极图案112、114、116和118中的至少一个可以包括与下电极80的材料不同的材料。
第一支撑层50可以形成在下电极80的侧壁上，并且可以具有板形状，该板形状包括在竖直方向上彼此相对的下表面和上表面。在示例实施例中，多个第一支撑层50可以在竖直方向上彼此间隔开。第一支撑层50可以包括绝缘氮化物(例如，氮化硅、碳氮化硅、硼氮化硅等)或碳氧化硅。
第二支撑层98可以形成在第一电极结构120的电极图案中的最上面电极图案的侧壁上(即，形成在图1中的第四电极图案118上)，并且可以具有板形状，该板形状包括在竖直方向上彼此相对的下表面和上表面。第二支撑层98可以包括绝缘氮化物(例如，氮化硅、碳氮化硅、硼氮化硅等)或碳氧化硅。例如，第二支撑层98可以包括与第一支撑层50的材料实质上相同的材料。在另一示例中，第二支撑层98可以包括与第一支撑层50的材料不同的材料。
第一介电图案155可以形成在下电极80的侧壁上以及第一电极结构120的除了最上面电极图案之外的其他电极图案的侧壁上，即，形成在第一电极图案至第三电极图案112、114和116的侧壁上，该第一介电图案155可以形成在第一蚀刻停止层30和第一支撑层50之间、第一支撑层50之间、以及第一支撑层50中的最上面第一支撑层50与第二支撑层98之间。第一介电图案155可以包括具有高介电常数的金属氧化物，例如氧化铪、氧化锆等。
第一上电极165的表面可以被第一介电图案155覆盖，并且第一上电极165可以形成在第一蚀刻停止层30与第一支撑层50之间、第一支撑层50之间、以及第一支撑层50中的最上面第一支撑层50与第二支撑层98之间。第一上电极165可以包括金属氮化物(例如，氮化钛、氮化铌等)或金属硅氮化物(例如，氮化钛硅)。第一上电极165可以包括与下电极80的材料实质上相同或不同的材料。
如上所述，第一电容器172可以包括第一下电极结构132，该第一下电极结构132具有在竖直方向上堆叠的下电极80和第一电极结构120。因此，第一电容器172的上表面距第一导电图案25的上表面的高度可以增加第一电极结构120的竖直厚度。
因此，第一介电图案155可以接触第一电极结构120的第一电极图案至第三电极图案112、114和116的侧壁以及下电极80的侧壁，使得包括第一下电极结构132、第一介电图案155和第一上电极165在内的第一电容器172可以具有增加的电容。
如下面参考图2至图9所示，第一下电极结构132可以不通过单个工艺形成在可以通过蚀刻工艺而形成的第一开口70(参见图3)的整个部分中，而是可以通过在第一开口70中形成下电极80并执行选择性沉积工艺以在下电极80上形成第一电极结构120来形成，这可以降低用于形成第一开口70的蚀刻工艺的难度。另外，下电极80的上部和下电极80的下部之间的宽度差可以减小，使得可以降低下电极80和第一介电图案155之间的接触面积的减小。因此，包括下电极80在内的第一电容器172的电容可以增加。
图2至图9是示出了根据示例实施例的形成第一电容器结构的方法中的各阶段的截面图。
参考图2，可以在基板10上形成包含第一导电图案25在内的第一绝缘夹层20，并且可以在第一导电图案25和第一绝缘夹层20上形成第一蚀刻停止层30。模塑层40和第一支撑层50可以沿竖直方向交替且重复地堆叠在第一蚀刻停止层30上，并且第一掩模层60可以形成在模塑层40中的最上面模塑层40上。
在示例实施例中，多个第一导电图案25可以在与基板10的上表面实质上平行的水平方向上彼此间隔开。例如，如图2所示，多个第一导电图案25和第一绝缘夹层20的部分可以沿水平方向交替地布置在基板10上。
第一蚀刻停止层30和第一支撑层50中的每一个可以包括绝缘氮化物(例如，氮化硅、碳氮化硅、硼氮化硅等)或碳氧化硅。模塑层40可以包括氧化物，例如氧化硅。
参考图3，可以对第一掩模层60进行图案化以形成第一掩模65，并且可以使用第一掩模65作为蚀刻掩模来执行蚀刻工艺以形成第一开口70，该第一开口70延伸穿过模塑层40、第一支撑层50和第一蚀刻停止层30以暴露第一导电图案25的上表面。例如，如图3所示，第一蚀刻停止层30可以完全覆盖第一绝缘夹层20的部分，并且可以暴露第一导电图案25的上表面。
第一开口70可以具有例如圆形、椭圆形、多边形、具有倒圆角的多边形的形状。多个第一开口70可以在水平方向上彼此间隔开。
由于执行蚀刻工艺，第一掩模65的厚度可以减小。
参考图4，可以去除第一掩模65以暴露模塑层40中的最上面模塑层40的上表面，并且可以在第一开口70中形成下电极80。
下电极80可以通过以下方式来形成：在第一导电图案25的上表面(即，第一开口70内部)和模塑层40中的最上面模塑层40的上表面上形成下电极层，并且对该下电极层执行平坦化工艺，直到暴露模塑层40中的最上面模塑层40的上表面为止。平坦化工艺可以包括例如化学机械抛光工艺和/或回蚀工艺。下电极80可以包括金属氮化物(例如，氮化钛、氮化铌等)或金属硅氮化物(例如，氮化钛硅)。
参考图5，可以执行第一选择性沉积工艺以在模塑层40中的最上面模塑层40上形成第一绝缘层92。第一绝缘层92可以由绝缘材料形成。
第一绝缘层92可以通过在下电极80(其包括导电材料)上涂覆抑制剂(例如，仅在下电极80的上表面上涂覆抑制剂)来形成。然后，(例如，在下电极80的上表面由于所涂覆的抑制剂而保持暴露的同时)在模塑层40中的最上面模塑层40上执行沉积工艺(例如，化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺)。
例如，第一绝缘层92可以包括与模塑层40的材料实质上相同的材料，例如氧化硅。在另一示例中，第一绝缘层92可以包括与模塑层40的材料不同的材料，例如绝缘氮化物(例如，氮化硅、碳氮化硅、硼氮化硅等)、金属氧化物(例如，氧化铝)或碳氧化硅。
参考图6，可以执行第二选择性沉积工艺以在下电极80上形成第一电极图案112。可以通过在第一绝缘层92上涂覆抑制剂并在下电极80上执行沉积工艺(例如，化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺)来形成第一电极图案112，并且例如，第一电极图案112和第一绝缘层92的上表面可以共面。
第一电极图案112可以包括例如金属氮化物或金属硅氮化物。例如，第一电极图案112可以包括与下电极80的材料实质上相同的材料。在另一示例中，第一电极图案112可以包括与下电极80的材料不同的材料。
参考图7，可以交替且重复地执行第一选择性沉积工艺和第二选择性沉积工艺。因此，第二绝缘层94、第三绝缘层94和第四绝缘层98可以在与基板10的上表面实质上垂直的竖直方向上顺序地堆叠在第一绝缘层92上，并且第二电极图案114、第三电极图案116和第四电极图案118可以在竖直方向上顺序地堆叠在第一电极图案112上。
第二绝缘层至第四绝缘层94、96和98可以包括与第一绝缘层92的材料实质上相同或不同的材料。另外，第二电极图案至第四电极图案114、116和118可以包括与第一电极图案112的材料实质上相同或不同的材料。
在竖直方向上顺序堆叠的第一绝缘层至第四绝缘层92、94、96和98可以共同形成第一绝缘层结构100，并且在竖直方向上顺序堆叠的第一电极图案至第四电极图案112、114、116和118可以共同形成第一电极结构120。第一绝缘层结构100可以包括在竖直方向上顺序堆叠的多个绝缘层，并且第一电极结构120可以包括在竖直方向上顺序堆叠的多个电极图案。
在示例实施例中，第一绝缘层结构100中包括的多个绝缘层中最上面绝缘层(即，图7中的第四绝缘层98)可以包括与模塑层40的材料不同的材料，而第一绝缘层结构100中包括的多个绝缘层中的其他绝缘层(即，图7中的第一绝缘层至第三绝缘层92、94和96)可以包括与模塑层40的材料实质上相同的材料。
例如，第一电极结构120中包括的电极图案(即，第一电极图案至第四电极图案112、114、116和118)可以包括与下电极80的材料实质上相同的材料。在另一示例中，第一电极结构120中包括的电极图案中的一些(即，第一电极图案至第四电极图案112、114、116和118中的一些)可以包括与下电极80的材料不同的材料。
下电极80和第一电极结构120可以形成第一下电极结构132。
参考图8，可以例如通过干法蚀刻工艺来部分地蚀刻第一绝缘层结构100、模塑层40和第一支撑层50，以形成暴露第一蚀刻停止层30的上表面的第二开口，并且可以通过第二开口去除模塑层40。
在示例实施例中，可以通过例如湿法蚀刻工艺来去除模塑层40，并且可以形成第三开口140以暴露下电极80的侧壁。第一支撑层50可以保留在下电极80的侧壁上，并且第三开口140还可以暴露第一蚀刻停止层30的上表面和第一支撑层50中的每一个的表面。在示例实施例中，在湿法蚀刻工艺期间，第一绝缘层结构100中的绝缘层中的一些也可以与模塑层40一起被去除。
如果第一绝缘层至第三绝缘层92、94和96包括与模塑层40的材料实质上相同的材料(例如，氧化硅)，而第四绝缘层98包括与模塑层40的材料不同的材料，则第一绝缘层至第三绝缘层92、94和96也可以在湿法蚀刻工艺期间与模塑层40一起被去除。第三开口140还可以暴露第一电极图案至第三电极图案112、114和116的侧壁以及第四绝缘层98的下表面。
第一绝缘层结构100的未通过湿法蚀刻工艺去除的其余绝缘层(即，图7中的第四绝缘层98)可以如第一支撑层50一样形成在第一下电极结构132的侧壁上，并且可以支撑第一下电极结构132。因此，第四绝缘层98也可以被称为第二支撑层98。
参考图9，第一介电层150可以形成在通过第三开口140暴露的下电极80以及第一电极图案至第三电极图案112、114和116的侧壁、第一蚀刻停止层30的上表面、第一支撑层50的表面和第四绝缘层98的下表面上。第一上电极层160可以形成在第一介电层150上以填充第三开口140的其余部分。第一介电层150和第一上电极层160也可以沿竖直方向堆叠在第四电极图案118和第四绝缘层98上。
再次参考图1，可以去除第一介电层150和第一上电极层160的堆叠在第四电极图案118和第四绝缘层98上的部分。在下文中，第一介电层150和第一上电极层160的保留在第三开口140中的部分可以分别被称为第一介电图案155和第一上电极165。
包括下电极80和第一电极结构120在内的第一下电极结构132、第一介电图案155和第一上电极165可以共同形成第一电容器172。在一些实施例中，还可以在第一电容器172上形成上电极板180。上电极板180可以包括例如掺杂的硅锗。
如上所述，在形成下电极80之后，可以对下电极80重复地执行第二选择性沉积工艺以形成第一电极结构120，并且下电极80和第一电极结构120可以形成第一下电极结构132。
如果要形成上表面与第一下电极结构的上表面实质上共面的下电极(即，如果第一下电极结构将仅包括高度增加的下电极而没有单独的第一电极结构120)，则(对于高度增加的下电极)包括厚度增加的第一支撑层50和模塑层40在内的结构会需要延伸穿过该结构的第一开口具有增加的深度，从而具有高深宽比。这样，形成具有高深宽比的第一开口的蚀刻工艺的难度将增加，并且第一开口的宽度将从其顶部朝向其底部逐渐减小(由于蚀刻工艺的特性)，从而使第一开口中的下电极具有从其顶部朝向其底部逐渐减小的宽度，并因此与第一介电图案的接触面积减小。因此，包括高度增加的下电极在内(并且没有第一电极结构120)的电容器的电容将减小。
相反，根据示例实施例，第一下电极结构132包括下电极80和单独形成的第一电极结构120两者，因此不需要深度增的的单个深开口。即，在通过蚀刻工艺形成第一开口70之后，下电极80可以形成在第一开口70中，并且可以重复地执行第二选择性沉积工艺以在下电极80上形成第一电极结构120。因此，第一开口70不需要具有高深宽比，使得包括下电极80和第一电极结构120在内的第一下电极结构132的上表面可以具有期望的高度(即，因为第一开口70仅容纳下电极80，而不容纳第一电极结构120)。因此，用于形成第一开口70的蚀刻工艺的难度可以降低，并且下电极80的上部的宽度与下电极80的下部的宽度之间的宽度差可以减小。
图10和图11是示出了根据示例实施例的形成第一电容器结构的方法中的各阶段的截面图。该方法可以包括与参考图1至图9所示的工艺实质上相同或相似的工艺，因此，本文省略重复的说明。
参考图10，可以执行与参考图2至图4示出的工艺实质上相同或相似的工艺，并且可以执行参考图6所示的第二选择性沉积工艺以在下电极80上形成第一电极图案112。换言之，第一电极图案112可以在形成第一绝缘层92之前形成在下电极80上。
参考图11，可以执行参考图5所示的第一选择性沉积工艺，以在模塑层40中的最上面模塑层40上形成第一绝缘层92。即，在该方法中，不是在执行第一选择性沉积工艺之后执行第二选择性沉积工艺，而是在执行第二选择性沉积工艺之后执行第一选择性沉积工艺。
可以执行与参考图7所示的工艺实质上相同或相似的工艺来形成第一电极结构120和第一绝缘层结构100。即，可以交替且重复地执行第二选择性沉积工艺和第一选择性沉积工艺来形成第一电极结构120和第一绝缘层结构100。
可以执行与参考图8至图9和图1所示的工艺实质上相同或相似的工艺来形成第一电容器结构。
图12是示出了根据示例实施例的第二电容器结构的截面图。除了还包括第三支撑层、第二介电图案和第二上电极之外，第二电容器结构可以与图1的第一电容器结构实质上相同或相似，因此本文省略重复的说明。
参考图12，第二电容器结构还可以包括在第一电极结构120中包括的一些电极图案中的侧壁(即，图12中的第一电极图案112的侧壁)上的第三支撑层92。
另外，第二电容器结构可以包括第二电容器174，该第二电容器174可以包括第二介电图案157，该第二介电图案157接触第一电极结构120中包括的除了侧壁被第二支撑层98和第三支撑层92覆盖的电极图案之外的其他电极图案的侧壁、第二支撑层98的下表面和第三支撑层92的上表面、以及表面被第二介电图案157覆盖的第二上电极167。然而，第一介电图案155可以接触第三支撑层92的下表面而不是第二支撑层98的下表面，并且可以不接触第一电极图案至第四电极图案112、114、116和118的侧壁。
当通过参考图8所示的工艺来去除模塑层40以形成第三开口140时，可以通过仅去除第二绝缘层94和第三绝缘层96而不去除第一绝缘层92来形成第二电容器174。因此，当执行参考图9所示的工艺时，第一介电层150和第一上电极层160也可以形成在第一绝缘层92和第四绝缘层98之间。第一绝缘层92可以如第四绝缘层98一样形成在第一电极结构120的侧壁上，并且可以支撑第一电极结构120。因此，第一绝缘层92也可以被称为第三支撑层92。
图13是示出了根据示例实施例的第三电容器结构的截面图。除了包括第四支撑层而不是第二支撑层并且还包括第三介电图案和第三上电极之外，第三电容器结构可以与图1的第一电容器结构实质上相同或相似，因此本文省略重复的说明。
参考图13，第三电容器结构可以在第一电极结构120中包括的电极图案中的最上面电极图案的侧壁上(即，图13中的第四电极图案118上)不包括第二支撑层98，但可以在第一电极结构120中包括的电极图案中的另一电极图案(例如，图13中的第三电极图案116)的侧壁上包括第四支撑层96。
另外，第三电容器结构可以包括第三电容器176，该第三电容器176可以包括第三介电图案158，该第三介电图案158接触第一电极结构120中包括的电极图案中的最上面电极图案(即，图13中的第四电极图案118)的侧壁和第四支撑层96的上表面、以及下表面和侧壁被第三介电图案158覆盖的第三上电极168。然而，第一介电图案155可以接触第四支撑层96的下表面而不是第二支撑层98的下表面，并且可以不接触第三电极图案116和第四电极图案118的侧壁。
图14和图15是示出了根据示例实施例的形成第三电容器结构的方法中的各阶段的截面图。该方法可以包括与参考图2至图9以及图1所示的工艺实质上相同或相似的工艺，因此本文省略重复的说明。
参考图14，可以执行与参考图2至图7所示的工艺实质上相同或相似的工艺，并且可以执行与参考图8所示的工艺实质上相同或相似的工艺，以形成第三开口140。然而，当形成第三开口140时，可以去除第一绝缘层结构100中包括的第一绝缘层92、第二绝缘层94和第四绝缘层96，但是可以不去除第三绝缘层96。
参考图15，可以执行与参考图9所示的工艺实质上相同或相似的工艺来形成第一介电层150和第一上电极层160，并且第一介电层150和第一上电极层160也可以形成在第三绝缘层96和第四电极图案118上。第三绝缘层96可以如第四绝缘层98一样支撑第一电极结构120，因此也可以被称为第四支撑层96。
再次参考图13，可以对第一上电极层160和第一介电层150进行平坦化，直到暴露第四电极图案118的上表面为止，因此第三介电图案158接触第四支撑层96的上表面和第四电极图案118的侧壁、以及其下表面和侧壁被第三介电图案158覆盖的第三上电极168。
图16是示出了根据示例实施例的第四电容器结构的截面图。除了还包括第二电极结构、第五支撑层、第四介电图案和第四上电极之外，第四电容器结构可以与图1的第一电容器结构实质上相同或相似，因此本文省略重复的说明。
参考图16，第四电容器结构可以包括第四电容器178，该第四电容器178可以包括第二下电极结构134而不是第一下电极结构132。
除了下电极80和第一电极结构120之外，第二下电极结构134还可以包括第一电极结构120上的第二电极结构125，并且第二电极结构125可以包括在竖直方向上顺序堆叠的多个电极图案。例如，如图16所示，第二电极结构125可以包括第五电极图案111、第六电极图案113、第七电极图案115和第八电极图案117。
第五电极图案至第八电极图案111、113、115和117可以对应于第一电极至第四电极112、114、116和118。因此，第五电极图案至第八电极图案111、113、115和117中的每一个可以包括金属氮化物(例如，氮化钛、氮化铌等)或金属硅氮化物(例如，氮化钛硅)。在示例实施例中，第五电极图案至第八电极图案111、113、115和117中的每一个可以包括与下电极80的材料实质上相同的材料。备选地，第五电极图案至第八电极图案111、113、115和117中的至少一个可以包括与下电极80的材料不同的材料。
在一些实施例中，除了第二电极结构125之外，第二下电极结构134还可以包括与第二电极结构125相对应的电极结构。
第四电容器结构还可以在第二电极结构125中包括的电极图案中最上面电极图案(即，第八电极图案117)的侧壁上包括第五支撑层99，并且第五支撑层99可以包括与第一支撑层50和第三支撑层92的材料实质上相同或不同的材料。第四电容器178还可以包括第四介电图案159，该第四介电图案159接触第五电极图案至第七电极图案111、113和115的侧壁、位于第二支撑层98和第五支撑层99之间的第二支撑层98的上表面和第五支撑层99的下表面、以及被第四介电图案159围绕的第四上电极169。
图17是示出了根据示例实施例的半导体器件的平面图，并且图18是沿图17的线A-A’截取的截面图。
图17中的半导体器件可以是应用了图1的第一电容器结构的DRAM器件，因此本文省略对第一电容器结构的重复说明。然而，该半导体器件可以包括分别参考图12、图13和图16所示的第二电容器结构至第四电容器结构之一，而不是第一电容器结构。
在下文中，水平方向之中的与基板300的上表面实质上平行的两个方向(其可以彼此实质上垂直)可以被称为第一方向D1和第二方向D2，并且水平方向之中的相对于第一方向D1和第二方向D2中的每个方向具有锐角的方向可以被称为第三方向D3。与基板300的上表面实质上垂直的方向可以被称为竖直方向。
参考图17和图18，半导体器件可以包括有源图案305、栅极结构360、第一位线结构595、接触插塞结构和第一电容器结构。另外，半导体器件还可以包括隔离图案310、间隔物结构665、第四间隔物690、第二封盖图案685(参考图28)、第一绝缘图案结构435和第二绝缘图案结构790、第八绝缘图案610和第九绝缘图案620以及金属硅化物图案700。
详细地，有源图案305可以形成在基板300上，并且可以形成隔离图案310以覆盖有源图案305的侧壁。有源图案305可以在第三方向D3上延伸，并且多个有源图案305可以在第一方向D1和第二方向D2上彼此间隔开。有源图案305的侧壁可以被隔离图案310覆盖。有源图案305可以包括与基板300的材料实质上相同的材料，并且隔离图案310可以包括氧化物，例如氧化硅。
参考图17和图18以及图20，栅极结构360可以形成在第二凹槽中，该第二凹槽在第一方向D1上延伸穿过有源图案305和隔离图案310的上部。栅极结构360可以包括：第一栅极绝缘图案330，在第二凹槽的底部和侧壁上；第一栅电极340，在第一栅极绝缘图案330的位于第二凹槽的底部和下侧壁上的部分上；以及栅极掩模350，在第一栅电极340的上表面上并填充第二凹槽的上部。
第一栅极绝缘图案330可以包括氧化物(例如，硅氧化物)，第一栅电极340可以包括例如金属、金属氮化物、金属硅化物等，并且栅掩模350可以包括绝缘氮化物(例如，氮化硅)。在示例实施例中，栅极结构360可以在第一方向D1上延伸，并且多个栅极结构360可以在第二方向D2上彼此间隔开。
参考图1和图2以及图21和图22，第四开口440可以形成为延伸穿过第二绝缘层结构430以暴露隔离图案310、栅极结构360的栅极掩模350和有源图案305的上表面，并且有源图案305的在第三方向D3上的中心部分的上表面可以通过第四开口440而暴露。
在示例实施例中，第四开口440的底部可以大于有源图案305的通过第四开口440暴露的上表面。因此，第四开口440还可以暴露隔离图案310的与有源图案305相邻的部分的上表面。另外，第四开口440可以延伸穿过有源图案305的上部和隔离图案310的与其相邻的上部，因此第四开口440的底部可以低于有源图案305的未形成第四开口440的部分的上表面，即，有源图案305的在第三方向D3上的相对边缘部分中的每个边缘部分的上表面。
如图18所示，第一位线结构595可以包括在竖直方向上顺序地堆叠在第四开口440或第一绝缘图案结构435上的第二导电图案455、第一阻挡图案465、第三导电图案475、第二掩模485、第二蚀刻停止图案565和第一封盖图案585。第二导电图案455、第一阻挡图案465和第三导电图案475可以共同形成导电结构，并且第二掩模485、第二蚀刻停止图案565和第一封盖图案585可以共同形成绝缘结构。
第二导电图案455可以包括例如掺杂多晶硅，第一阻挡图案465可以包括金属氮化物(例如，氮化钛)或金属硅氮化物(例如，氮化钛硅)，第三导电图案475可以包括金属(例如，钨)，第二掩模485、第二蚀刻停止图案565和第一封盖图案585中的每一个可以包括绝缘氮化物(例如，氮化硅)。
在示例实施例中，第一位线结构595可以在基板300上沿第二方向D2延伸，并且多个第一位线结构595可以在第一方向D1上彼此间隔开。
第八绝缘图案610和第九绝缘图案620可以形成在第四开口440上，并且可以接触第一位线结构595的下侧壁。第八绝缘图案610可以包括氧化物(例如，氧化硅)，并且第九绝缘图案620可以包括绝缘氮化物(例如，氮化硅)。
第一绝缘图案结构435可以形成在有源图案305和隔离图案310上且在第一位线结构595下方，并且可以包括在竖直方向上顺序堆叠的第五绝缘图案405、第六绝缘图案415和第七绝缘图案425。第五绝缘图案405和第七绝缘图案425可以包括氧化物(例如，氧化硅)，并且第六绝缘图案415可以包括绝缘氮化物(例如，氮化硅)。
接触插塞结构可以包括在竖直方向上顺序地堆叠在有源图案305和隔离图案310上的下接触插塞675、金属硅化物图案700和上接触插塞755。
下接触插塞675可以接触有源图案305的在第三方向D3上的相对边缘部分中的每个边缘部分的上表面。在示例实施例中，多个下接触插塞675可以在位线结构595中的在第一方向D1上相邻的位线结构595之间在第二方向D2上彼此间隔开，并且第二封盖图案685可以形成在下接触插塞675中的在第二方向D2上相邻的下接触插塞675之间。第二封盖图案685可以包括绝缘氮化物，例如氮化硅。
下接触插塞675可以包括例如掺杂多晶硅，并且金属硅化物图案700可以包括例如硅化钛、硅化钴、硅化镍等。
上接触插塞755可以包括第二金属图案745和覆盖该第二金属图案745的下表面的第二阻挡图案735。第二金属图案745可以包括金属，例如钨，并且第二阻挡图案735可以包括金属氮化物，例如氮化钛。
在示例实施例中，多个上接触插塞755可以在第一方向D1和第二方向D2上彼此间隔开，并且可以在平面图中布置成蜂窝图案或晶格图案。上接触插塞755中的每一个在平面图中可以具有例如圆形、椭圆形或多边形的形状。
间隔物结构665可以包括：第一间隔物600，覆盖第一位线结构595的侧壁和第七绝缘图案425的侧壁；空气间隔物635，在第一间隔物600的下外侧壁上；以及第三间隔物650，覆盖空气间隔物635的外侧壁、第一绝缘图案结构435的侧壁、以及第八绝缘图案610和第九绝缘图案620的上表面。第一间隔物600和第三间隔物650中的每一个可以包括绝缘氮化物(例如，氮化硅)，并且空气间隔物895可以包括空气。
第四间隔物690可以形成在第一间隔物600的位于第一位线结构595的上侧壁上的部分的外侧壁上，并且可以覆盖空气间隔物635的顶部和第三间隔物650的上表面。第四间隔物690可以包括绝缘氮化物，例如氮化硅。
参考图17和图18以及图32和图33，第二绝缘图案结构790可以包括第十绝缘图案770和第十一绝缘图案780。第十绝缘图案770可以形成在第九开口760的内壁上，该第九开口760在平面图中延伸穿过上接触插塞755、包括在第一位线结构595中的绝缘结构的一部分、以及第一间隔物600、第三间隔物650和第四间隔物690的部分以围绕上接触插塞755。第十一绝缘图案780可以形成在第十绝缘图案770上，并且可以填充第九开口760的其余部分。空气间隔物635的顶部可以被第十绝缘图案770封闭。第十绝缘图案770和第十一绝缘图案780可以包括绝缘氮化物，例如氮化硅。
第一蚀刻停止层30可以形成在第十绝缘图案770和第十一绝缘图案780、上接触插塞755和第二封盖图案685上，并且第一电容器172中包括的下电极80可以延伸穿过第一蚀刻停止层层30以接触上接触插塞755的上表面。
半导体器件可以包括具有第一下电极结构132、第一介电图案155和第一上电极165的第一电容器172。由于第一下电极结构132还包括下电极80上的第一电极结构120，因此第一下电极结构132和第一介电图案155之间的接触面积可以增加，从而提高第一电容器172的电容。
图19至图34是示出了根据示例实施例的制造半导体器件的方法中的各阶段的平面图和截面图。具体地，图19、图21、图24、图28和图32是平面图，图20包括沿图19的线A-A'和B-B'截取的截面图，并且图22至图23，图25至图27、图29至图31以及图33至图34分别是沿对应平面图的线A-A'截取的截面图。该方法可以是将参考图1至图9所示的制造方法应用于制造DRAM器件的方法中的方法，并且本文省略重复的说明。
参考图19和图20，可以去除基板300的上部以形成第一凹槽，并且隔离图案310可以形成在第一凹槽中。
当在基板300上形成第一凹槽时，可以在基板300上限定有源图案305，并且有源图案305的侧壁可以被隔离图案310覆盖。可以部分地蚀刻有源图案305和隔离图案310以形成在第一方向D1上延伸的第二凹槽，并且栅极结构360可以形成在第二凹槽中。在示例实施例中，栅极结构360可以在第一方向D1上延伸，并且多个栅极结构360可以在第二方向D2上彼此间隔开。
参考图21和图22，第二绝缘层结构430可以形成在有源图案305、隔离图案310和栅极结构360上。第二绝缘层结构430可以包括顺序堆叠的第五绝缘层400、第六绝缘层410和第七绝缘层420。
可以对第二绝缘层结构430进行图案化，并且可以通过使用经图案化的第二绝缘层结构430作为蚀刻掩模的蚀刻工艺来部分地蚀刻有源图案305、隔离图案310和栅极结构360的栅极掩模350以形成第四开口440。在示例实施例中，在蚀刻工艺之后保留的第二绝缘层结构430在平面图中可以具有例如圆形或椭圆形的形状，并且多个第二绝缘层结构430可以在第一方向D1和第二方向D2上彼此间隔开。第二绝缘层结构430中的每一个可以分别与相邻有源图案305的在第三方向D3上的边缘部分重叠。
参考图23，可以共同形成导电层结构的第二导电层450、第一阻挡层460、第三导电层470和第二掩模层480可以顺序地堆叠在通过第四开口440暴露的第二绝缘层结构430以及有源图案305、隔离图案310和栅极结构360上。第二导电层450可以填充第四开口440。
参考图24和图25，第二蚀刻停止层和第一封盖层可以顺序地堆叠在导电层结构上，并且可以蚀刻第一封盖层以形成第一封盖图案585。
可以通过使用第一封盖图案585作为蚀刻掩模的蚀刻工艺来顺序地蚀刻第二蚀刻停止层、第二掩模层480、第三导电层470、第一阻挡层460和第二导电层450。在示例实施例中，第一封盖图案585可以在第二方向D2上延伸，并且多个第一封盖图案585可以在第一方向D1上彼此间隔开。
通过蚀刻工艺，第二导电图案455、第一阻挡图案465、第三导电图案475、第二掩模485、第二蚀刻停止图案565和第一封盖图案585可以顺序地堆叠在第四开口440上，并且第七绝缘图案425、第二导电图案455、第一阻挡图案465、第三导电图案475、第二掩模485、第二蚀刻停止图案565和第一封盖图案585可以在第四开口440的外部顺序地堆叠在第二绝缘层结构430的第六绝缘层410上。
在下文中，顺序堆叠的第二导电图案455、第一阻挡图案465、第三导电图案475、第二掩模485、第二蚀刻停止图案565和第一封盖图案585可以被称为第一位线结构595。第二导电图案455、第一阻挡图案465和第三导电图案475可以共同形成导电结构，并且第二掩模485、第二蚀刻停止图案565和第一封盖图案585可以共同形成绝缘结构。在示例实施例中，第一位线结构595可以在基板300上沿第二方向D2延伸，并且多个第一位线结构595可以在第一方向D1上彼此间隔开。
参考图26，第一间隔物层可以形成在具有第一位线结构595的基板300上，并且第八绝缘层和第九绝缘层可以顺序地形成在第一间隔物层上。第一间隔物层还可以在第六绝缘层410上覆盖第七绝缘图案425的位于第一位线结构595的一部分下方的侧壁，并且第九绝缘层可以填充第四开口440的其余部分。
可以通过蚀刻工艺来蚀刻第八绝缘层和第九绝缘层。在示例实施例中，可以通过使用蚀刻溶液(例如，H2PO3、SC1、HF等)的湿法蚀刻工艺来执行蚀刻工艺，并且可以去除第八绝缘层和第九绝缘层的位于第四开口440外部的部分。因此，可以暴露第一间隔物层的位于第四开口440外部的部分，并且第八绝缘层和第九绝缘层的位于第四开口440中的部分可以分别形成第八绝缘图案610和第九绝缘图案620。
可以在第一间隔物层以及第八绝缘图案610和第九绝缘图案620的位于第四开口440中的暴露部分上形成第二间隔物层，并且可以对第二间隔物层进行各向异性蚀刻以在第一间隔物层以及第八绝缘图案610和第九绝缘图案620的暴露部分上形成第二间隔物630以覆盖第一位线结构595的侧壁。
可以使用第一封盖图案585和第二间隔物630作为蚀刻掩模来执行干法蚀刻工艺以形成第五开口640，该第五开口640暴露有源图案305的上表面和隔离图案310的上表面，并且栅极掩模350也可以通过第五开口640而暴露。
通过干法蚀刻工艺，可以去除第一间隔物层的位于第一封盖图案585和第六绝缘层410上的部分，因此可以形成覆盖第一位线结构595的侧壁的第一间隔物600。另外，通过干法蚀刻工艺，也可以部分地蚀刻第五绝缘层400和第六绝缘层410，使得第五绝缘图案405和第六绝缘图案405可以保留在第一位线结构595下方。顺序地堆叠在第一位线结构595下方的第五绝缘图案405、第六绝缘图案415和第七绝缘图案425可以共同形成第一绝缘图案结构435。
参考图27，第三间隔物层可以形成在通过第五开口640暴露的第一封盖图案585的上表面、第二间隔物630的外侧壁、第八绝缘图案610和第九绝缘图案620的上表面、以及有源图案305、隔离图案310和栅极掩模350的上表面，并且可以对第三间隔物层进行各向异性蚀刻以在第一位线结构595的侧壁上形成第三间隔物650。
顺序地堆叠在第一位线结构595的侧壁上的第一间隔物600、第二间隔物630和第三间隔物650可以共同形成初步间隔物结构660。
牺牲层可以形成在基板300上以填充第五开口640，并且可以对牺牲层进行平坦化直到暴露第一封盖图案585的上表面为止，以在第五开口640中形成牺牲图案680。
在示例实施例中，牺牲图案680可以在第二方向D2上延伸，并且多个牺牲图案680可以通过第一位线结构595在第一方向D1上彼此间隔开。牺牲图案680可以包括氧化物，例如氧化硅。
参考图28和图29，第三掩模可以形成在第一封盖图案585、牺牲图案680和初步间隔物结构660上，并且可以通过使用第三掩模作为蚀刻掩模的蚀刻工艺来蚀刻牺牲图案680，其中第三掩模包括在第二方向D2上彼此间隔开的多个第六开口，每个第六开口可以在第一方向D1上延伸。
在示例实施例中，第六开口中的每一个可以在竖直方向上与栅极结构360之间的区域重叠。通过蚀刻工艺，暴露有源图案305和隔离图案310的上表面的第七开口可以形成在第一位线结构595之间。
在去除第三掩模之后，可以形成下接触插塞层以填充第七开口，并且可以对下接触插塞层进行平坦化，直到暴露第一封盖图案585、牺牲图案680和初步间隔物结构660的上表面为止。因此，可以将下接触插塞层划分为在第一位线结构595之间在第二方向D2彼此间隔开的多个下接触插塞675。另外，可以通过下接触插塞675将在第一位线结构595之间沿第二方向D2延伸的牺牲图案680划分为在第二方向D2上彼此间隔开的多个部分。
可以去除牺牲图案680以形成第八开口，并且第二封盖图案685可以形成在第八开口中。在示例实施例中，第二封盖图案685可以在竖直方向上与栅极结构360重叠。
参考图30，可以去除下接触插塞675的上部以暴露初步间隔物结构660的位于第一位线结构595的侧壁上的上部，并且可以去除初步间隔物结构660的第二间隔物630和第三间隔物650的上部。
可以进一步去除下接触插塞675的上部。因此，下接触插塞675的上表面可以低于第二间隔物630和第三间隔物650的上表面。
第四间隔物层可以形成在第一位线结构595、初步间隔物结构660、第二封盖图案685和下接触插塞675上，并且可以对第四间隔物层进行各向异性蚀刻，以在第一位线结构595的在第一方向D1上的相对侧壁中的每个侧壁上形成覆盖初步间隔物结构660的上部的第四间隔物690，因此可以暴露下接触插塞675的上表面。
金属硅化物图案700可以形成在下接触插塞675的上表面上。在示例实施例中，金属硅化物图案700可以通过以下方式来形成：在第一封盖图案585和第二封盖图案685、第四间隔物690和下接触插塞675上形成第一金属层，执行热处理工艺，并且去除第一金属层的未反应的部分。
参考图31，第二阻挡层730可以形成在第一封盖图案585和第二封盖图案685、第四间隔物690、金属硅化物图案700和下接触插塞675上，并且第二金属层740可以形成在第二阻挡层730上以填充第一位线结构595之间的空间。
可以进一步对第二金属层740的上部执行平坦化工艺。平坦化工艺可以包括CMP工艺和/或回蚀工艺。
参考图32和图33，可以对第二金属层740和第二阻挡层730进行图案化以形成上接触插塞755，并且可以在上接触插塞755之间形成第九开口760。
可以通过部分地去除第一封盖图案585和第二封盖图案685、初步间隔物结构660和第四间隔物690、以及第二金属层740和第二阻挡层730来形成第九开口760。
上接触插塞755可以包括第二金属图案745和覆盖该第二金属图案745的下表面的第二阻挡图案735。在示例实施例中，上接触插塞755可以具有例如圆形、椭圆形、多边形、具有倒圆角的多边形等的形状，并且可以沿第一方向D1和第二方向D2布置成蜂窝图案。
顺序堆叠的下接触插塞675、金属硅化物图案700和上接触插塞755可以共同形成接触插塞结构。
参考图34，可以去除由第九开口760暴露的初步间隔物结构660中包括的第二间隔物630以形成气隙，可以在第九开口760的底部和侧壁上形成第十绝缘图案770，并且可以形成第十一绝缘图案780以填充第九开口760的其余部分。
第十绝缘图案770和第十一绝缘图案780可以形成第二绝缘图案结构790。
气隙的顶部可以被第十绝缘图案770覆盖，因此可以形成空气间隔物635。第一间隔物600、空气间隔物635和第三间隔物650可以共同形成间隔物结构665。
再次参考图17和图18，可以执行与参考图1至图9所示的工艺实质上相同或相似的工艺来形成第一电容器172、第一蚀刻停止层30、第一支撑层50和第二支撑层98以及上电极板180。第一电容器172中包括的下电极80可以接触上接触插塞755的上表面。
图35和图36是分别示出了根据示例实施例的半导体器件的平面图和截面图。图36是沿图35的线B-B’截取的截面图。
该半导体器件可以是将参考图1所示的第一电容器结构应用于竖直沟道晶体管(VCT)DRAM器件的器件，因此本文省略对第一电容器结构的重复说明。然而，半导体器件可以包括分别参考图12、图13和图16所示的第二电容器结构、第三电容器结构和第四电容器结构之一，而不是第一电容器结构。
在下文中，水平方向之中的与基板800的上表面实质上平行的两个方向(其可以彼此实质上垂直)可以被称为第一方向D1和第二方向D2，并且与基板800的上表面实质上垂直的方向可以被称为第五方向D5。
参考图35和图36，半导体器件可以包括基板800上的第二位线结构、第二栅电极935、第二栅极绝缘图案925、沟道915、接触插塞970和第一电容器结构。半导体器件还可以包括第十二绝缘层810、第十五绝缘图案940和第十六绝缘图案960、以及第二绝缘夹层图案至第五绝缘夹层图案850、860、950和980。基板800可以包括例如半导体材料、绝缘材料或导电材料。
参考图35和图36以及图37和图38，第十二绝缘层810可以形成在基板800上，并且第二位线结构可以在第十二绝缘层810上沿第一方向D1延伸。
在示例实施例中，第二位线结构可以包括顺序地堆叠在第十二绝缘层810上的第十三绝缘图案820、第二位线830和第十四绝缘图案840。第十三绝缘图案820和第二位线830中的每一个可以在第一方向D1上延伸，并且多个第十四绝缘图案840可以在第二位线830上沿第一方向D1彼此间隔开。
在示例实施例中，多个第二位线结构可以在第二方向D2上彼此间隔开，并且第二绝缘夹层图案850可以在第二位线结构中的在第二方向D2上相邻的第二位线结构之间在第十二绝缘层810上沿第一方向D1延伸。
第二绝缘夹层图案850中的在第二方向D2上与第十四绝缘夹层图案840相邻的部分的上表面可以与第十四绝缘夹层图案840的上表面实质上共面，并且第二绝缘夹层图案850的在第二方向D2上与第十四绝缘夹层图案840不相邻的部分的上表面可以与第二位线830的上表面实质上共面。即，第二绝缘夹层图案850的上表面可以在第一方向D1上周期性地改变。
第十二绝缘层810和第二绝缘夹层图案850中的每一个可以包括氧化物(例如，硅氧化物)，第二位线830可以包括导电材料(例如，金属、金属氮化物、金属硅化物)，并且第十三绝缘图案820和第十四绝缘图案840中的每一个可以包括绝缘氮化物(例如，氮化硅)。
在第二方向D2延伸的第三绝缘夹层图案860可以形成在第十四绝缘图案840和第二绝缘夹层图案850上。第三绝缘夹层图案860可以包括氧化物，例如氧化硅。在下文中，第三绝缘夹层图案860、第十四绝缘图案840、以及第二绝缘夹层图案850的与第十四绝缘图案840位于相同高度的上部可以被统称为条形结构。在示例实施例中，条形结构可以在第二方向D2上延伸，并且多个条形结构可以在第一方向D1上彼此间隔开。
沟道915可以形成在条形结构之间，并且多个沟道915可以在第二位线830和第二绝缘夹层图案850上沿第二方向D2彼此间隔开。可以在沟道915中的在第二方向D2上相邻的沟道915之间形成第十七绝缘图案500。第十七绝缘图案500可以包括氧化物(例如，氧化硅)或绝缘氮化物(例如，氮化硅)。
另外，多个沟道915可以在沿第一方向D1延伸的第二位线830上沿第一方向D1彼此间隔开。例如，如图35所示，沟道915在第二方向D2上的宽度实质上等于第二位线830在第二方向D2上的宽度。
在示例实施例中，沟道915可以形成在第二位线830的上表面、第二绝缘夹层图案850的上表面和条形结构的侧壁上，并且可以具有恒定的厚度。因此，沟道915在第一方向D1上的截面可以具有杯形状。
在示例实施例中，沟道915可以包括氧化物半导体材料。氧化物半导体材料可以包括以下中的至少一种：氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)、氧化铟镓硅(IGSO)、氧化铟(InOx、In2O3)、氧化锡(SnO2)、氧化钛(TiOx)、氮氧化锌(ZnxOyNz)、氧化镁锌(MgxZnyOz)、氧化铟锌(InxZnyOa)、氧化铟镓锌(InxGayZnzOa)、氧化锆铟锌(ZrxInyZnzOa)、氧化铪铟锌(HfxInyZnzOa)、氧化锡铟锌(SnxInyZnzOa)、氧化铝锡铟锌(AlxSnyInzZnaOd)、氧化硅铟锌(SixInyZnzOa)、氧化锌锡(ZnxSnyOz)、氧化铝锌锡(AlxZnySnzOa)、氧化镓锌锡(GaxZnySnzOa)、氧化锆锌锡(ZrxZnySnzOa)和氧化铟镓硅(InGaSiO)。
在示例实施例中，沟道915可以包括处于非晶相的氧化物半导体材料。在示例实施例中，沟道915的上表面可以低于条形结构的上表面。
第四绝缘夹层图案950可以在沟道915的位于条形结构之间的第二位线830和第二绝缘夹层图案850的上部分上沿第二方向延伸，并且第四绝缘夹层950的下表面和侧壁可以被第十五绝缘图案940覆盖。第十五绝缘图案940在第一方向Dl上的截面可以具有杯形状，并且可以接触沟道915的位于第二位线830和第二绝缘夹层图案850上的部分的上表面。第四绝缘夹层图案950可以包括氧化物，例如氧化硅，并且第十五绝缘图案940可以包括绝缘氮化物，例如氧化硅。
第二栅极绝缘图案925和第二栅电极935可以形成在沟道915的位于条形结构的侧壁上的部分与第十五绝缘图案940之间。第二栅电极935可以沿第二方向D2延伸，并且可以接触第十五绝缘图案940的外侧壁。第二栅电极935的上表面可以与第四绝缘夹层图案950和第十五绝缘图案940的上表面实质上共面。第二栅电极935可以包括导电材料，例如金属、金属氮化物、金属硅化物等。
第二栅极绝缘图案925可以在第二方向D2上延伸，并且可以接触第二栅电极935的下表面和外侧壁。另外，第二栅极绝缘图案925可以接触沟道915的位于条形结构的侧壁上的部分、沟道915上的接触插塞970的下部的内侧壁、以及沟道915的位于第二位线830和第二绝缘夹层图案850的上表面上的部分的上表面。因此，第二栅极绝缘图案925在第一方向D1上的截面可以具有“L”形状。第二栅极绝缘图案925可以包括金属氧化物(例如，氧化铝、氧化铪、氧化锆等)或氧化硅。
第十六绝缘图案960可以形成在第四绝缘夹层图案950、第十五绝缘图案940和第二栅电极935上，并且可以在第二方向D2上延伸。第十六绝缘图案960可以接触第四绝缘夹层图案950、第十五绝缘图案940和第二栅电极935的上表面以及第二栅极绝缘图案925的上内侧壁。
在示例实施例中，第十六绝缘图案960的上表面可以与第二栅极绝缘图案925的上表面实质上共面。第十六绝缘图案960可以包括绝缘氮化物，例如氮化硅。
接触插塞970可以在第二位线830和第二栅电极935沿第五方向D5彼此交叉的每个区域处接触沟道915的上表面。接触插塞970可以接触与沟道915相邻的第二栅极绝缘图案925、第三绝缘夹层图案860和第十六绝缘图案960的上表面，并且可以通过第十六绝缘图案960与第二栅电极935的上表面间隔开。
在示例实施例中，接触插塞970可以包括具有第一宽度的下部和具有比第一宽度大的第二宽度的上部。接触插塞970的下部可以接触沟道915的上表面以及第二栅极绝缘图案925和第三绝缘夹层图案860的上侧壁，并且接触插塞970的下部的下表面可以低于第二栅电极935的上表面。
在示例实施例中，多个接触插塞970可以在第一方向D1和第二方向D2上彼此间隔开，并且可以在平面图中布置成晶格图案或蜂窝图案。接触插塞970可以包括导电材料，例如金属、金属氮化物、金属硅化物等。
第五绝缘夹层图案980可以形成在第三绝缘夹层图案860、沟道915、第二栅极绝缘图案925和第十六绝缘图案960上，并且可以覆盖接触插塞970的侧壁。第五绝缘夹层图案980可以包括氧化物，例如氧化硅。
第一电容器172中包括的第一下电极结构132可以与接触插塞970的上表面接触。由于接触插塞970在第一方向D1和第二方向D2上彼此间隔开，因此第一下电极结构132可以在第一方向D1和第二方向D2上彼此间隔开。
在半导体器件中，电流可以在第二位线830和接触插塞970之间的沟道915中沿第五方向D5(即，竖直方向)流动，因此半导体器件可以包括具有竖直沟道的VCT。
图37至图47是示出了根据示例实施例的制造半导体器件的方法的各阶段的平面图和截面图。具体地，图37、图39、图42、图44和图46是平面图，图38是沿图37的线A-A’截取的截面图，并且图40至图41、图43、图45和图47分别是沿对应平面图的线B-B’截取的截面图。该方法可以是将形成第一电容器结构的方法应用于VCD DRAM器件的方法，因此本文省略对形成第一电容器结构的重复说明。
参考图37和图38，第十二绝缘层810、第十三绝缘层、第二位线层和第十四绝缘层可以顺序地堆叠在基板800上，并且可以对第十四绝缘层、第二位线层和第十三绝缘层进行图案化以分别形成第十四绝缘图案840、第二位线830和第十三绝缘图案820。
顺序地堆叠在基板800上的第十三绝缘图案820、第二位线830和第十四绝缘图案840可以被称为第二位线结构。在示例实施例中，第二位线结构可以在基板800上沿第一方向D1延伸，并且多个第二位线结构可以在第二方向D2上彼此间隔开。因此，第十开口可以形成在第二位线结构中的在第二方向D2上相邻的第二位线结构之间以暴露第十二绝缘层810的上表面。
可以在第二位线结构和第十二绝缘层810上形成第二绝缘夹层以填充第十开口，并且可以对第二绝缘夹层的上部进行平坦化，直到暴露第二位线结构的上表面为止。因此，在第一方向D1上延伸的第二绝缘夹层图案850可以形成在第二位线结构之间。在示例实施例中，平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。
参考图39和图40，第三绝缘夹层可以形成在第二位线结构和第二绝缘夹层图案850上，并且可以通过例如干法蚀刻工艺部分地去除第三绝缘夹层和第十四绝缘图案840，以形成沿第二方向D2延伸并暴露第二位线830和第二绝缘夹层图案850的上表面的第十一开口870。
因此，第三绝缘夹层可以被划分为在第一方向D1上彼此间隔开的多个第三绝缘夹层图案860，每个第三绝缘夹层图案860可以在第二方向D2上延伸。
参考图41，沟道层910、第二栅极绝缘层920和第二栅电极层930可以顺序地形成在第二位线830和第二绝缘夹层图案850的通过第十一开口870暴露的上表面以及第三绝缘夹层图案860的侧壁和上表面上。
在示例实施例中，沟道层910、栅极绝缘层920和第二栅电极层930可以在相对较低的温度下通过沉积工艺(例如，ALD工艺、CVD工艺等)而形成，并且可以包括非晶氧化物半导体。
在示例实施例中，沟道层910可以包括氧化物半导体材料(例如，IGZO)，并且沟道层910可以在相对较低的温度下形成。可以在相对较高的温度下形成第二栅极绝缘层920和第二栅电极层930。
参考图42和图43，可以对第二栅电极层930和第二栅极绝缘层920进行各向异性蚀刻，以在第十一开口870的侧壁上分别形成第二栅电极935和第二栅极绝缘图案925。
第二栅极绝缘图案925可以接触沟道层910的内侧壁以及沟道层910在第一方向D1上的边缘部分的上表面。在示例实施例中，第二栅极绝缘图案925在第一方向D1上的截面可以具有“L”形状。
第二栅电极935可以接触第二栅极绝缘图案925的内侧壁以及第二栅极绝缘图案925的位于沟道层910的边缘部分上的部分。
可以通过例如回蚀工艺来去除第二栅电极935的上部。因此，第二栅电极935的上表面可以低于第二栅极绝缘图案925的上表面，并且可以暴露第二栅极绝缘图案925的上内侧壁。在示例实施例中，第二栅电极935的上表面可以低于第三绝缘夹层图案860的上表面。
参考图44和图45，第十五绝缘层可以形成在第二栅电极935的内侧壁和上表面、第二栅极绝缘图案925的上内侧壁和上表面、以及沟道层910的上表面上，第四绝缘夹层可以形成在第十五绝缘层上以填充第十一开口870的其余部分，并且可以对第四绝缘夹层、第十五绝缘层、第二栅极绝缘图案925和沟道层910执行平坦化工艺，直到暴露第三绝缘夹层图案860的上表面为止。平坦化工艺可以包括例如CMP工艺和/或回蚀工艺。
当执行平坦化工艺时，第四绝缘夹层图案950和覆盖第四绝缘夹层图案950的下表面和侧壁的第十五绝缘图案940可以形成在第十一开口870中，并且沟道层910可以被划分为在第一方向D1上彼此间隔开的多个沟道915。在示例实施例中，沟道915中的每一个可以在第二方向D2上延伸，并且沟道915中的每一个在第一方向D1上的截面可以具有杯形状。
可以去除第四绝缘夹层图案950和第十五绝缘图案940的上部以形成暴露第二栅电极935的上表面的第三凹槽，并且第十六绝缘图案960可以形成在第三凹槽中。
可以通过以下方式来形成第十六绝缘夹层图案960：在第二栅电极935、第四绝缘夹层图案950、第十五绝缘图案940、第二栅极绝缘图案925、沟道915和第三绝缘夹层图案860上形成第十六绝缘层以填充第三凹槽，并且对该第十六绝缘层进行平坦化，直到暴露第三绝缘夹层图案860的上表面为止。
可以部分地去除沟道915以形成暴露第二位线830的上表面的第十二开口，并且可以在第十二开口中形成第十七绝缘图案500。因此，在第二方向D2上延伸的沟道915可以被划分为在第二方向D2上彼此间隔开的多个部分。
参考图46和图47，可以去除沟道915的上部以形成第四凹槽，接触插塞层可以形成在沟道915、第三绝缘夹层图案860、第二栅极绝缘图案925和第十六绝缘图案960上以填充第四凹槽，并且可以对接触插塞层进行图案化以形成接触沟道915的上表面的接触插塞970。在示例实施例中，多个接触插塞970可以在第一方向D1和第二方向D2上彼此间隔开。
在示例实施例中，接触插塞970可以在平面图中布置成晶格图案。备选地，接触插塞970可以在平面图中布置成蜂窝图案。
再次参考图35和图36，第五绝缘夹层可以形成在第三绝缘夹层图案860、沟道915、第二栅极绝缘图案925和第十六绝缘图案960上，并且可以对第五绝缘夹层的上部进行平坦化直到暴露接触插塞970的上表面为止，以形成至少部分地覆盖接触插塞970的侧壁的第五绝缘夹层图案980。
第一电容器结构可以形成在接触插塞970和第五绝缘夹层图案980上以完成半导体器件的制造。第一电容器172中包括的第一下电极结构132可以与接触插塞970的上表面接触。
通过总结和回顾，示例实施例提供了一种具有改进特性的电容器结构。示例实施例还提供了一种包括具有改进特性的电容器结构的半导体器件。
即，在根据示例实施例的制造半导体器件的方法中，可以蚀刻模塑层以形成开口，可以在开口中形成下电极，并且可以重复地执行选择性沉积工艺以在下电极上形成电极结构。因此，包括下电极和电极结构在内的下电极结构与下电极结构的侧壁上的介电图案之间的接触面积可以增加，使得包括下电极结构、介电图案和上电极在内的电容器的电容可以增加。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且应被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种电容器结构，包括：
下电极结构，包括：
下电极，在基板上，以及
电极结构，在所述下电极上，所述电极结构具有在与所述基板的上表面实质上垂直的竖直方向上堆叠的电极图案；
介电图案，接触所述下电极结构；以及
上电极，接触所述介电图案。
2.根据权利要求1所述的电容器结构，其中，所述介电图案接触所述下电极的侧壁和所述电极结构的第一部分的侧壁。
3.根据权利要求2所述的电容器结构，还包括所述下电极结构的第二部分的侧壁上的第一支撑层，所述第二部分不接触所述介电图案，并且所述第一支撑层包括绝缘材料。
4.根据权利要求3所述的电容器结构，其中，所述第一支撑层包括氮化硅、碳氮化硅和硼氮化硅中的至少一种。
5.根据权利要求3所述的电容器结构，还包括所述下电极的所述侧壁上的第二支撑层，所述第二支撑层包括绝缘材料。
6.根据权利要求3所述的电容器结构，其中，所述介电图案接触所述第一支撑层的下表面或上表面。
7.根据权利要求2所述的电容器结构，其中：
所述介电图案不接触所述电极图案之中的第一电极图案的侧壁，所述第一电极图案是所述电极图案中的最上面电极图案，并且
所述介电图案接触所述电极图案之中的第二电极图案的侧壁，所述第二电极图案不是所述第一电极图案。
8.根据权利要求2所述的电容器结构，其中：
所述介电图案既不接触所述电极图案之中的第一电极图案的侧壁也不接触第二电极图案的侧壁，所述第一电极图案和所述第二电极图案分别是所述电极图案中的最上面电极图案和最下面电极图案，并且
所述介电图案接触所述电极图案之中的第三电极图案的侧壁，所述第三电极图案不是所述第一电极图案或所述第二电极图案。
9.根据权利要求2所述的电容器结构，其中：
所述介电图案不接触所述电极图案之中的第一电极图案的侧壁，所述第一电极图案不是所述电极图案中的最上面电极图案，并且
所述介电图案接触所述电极图案之中的第二电极图案的侧壁，所述第二电极图案不是所述第一电极图案。
10.根据权利要求2所述的电容器结构，其中：
所述电极图案包括在所述竖直方向上彼此间隔开的多个第一电极图案，
所述介电图案不接触所述电极图案之中的第一电极图案的侧壁，并且
所述介电图案接触所述电极图案之中的第二电极图案的侧壁，所述第二电极图案不是所述第一电极图案。
11.根据权利要求1所述的电容器结构，其中，所述介电图案不接触所述电极结构的上表面。
12.根据权利要求1所述的电容器结构，其中，所述电极图案包括与所述下电极的材料实质上相同的材料。
13.根据权利要求1所述的电容器结构，其中，所述电极图案中的至少一个包括与所述下电极的材料不同的材料。
14.一种电容器结构，包括：
下电极结构，包括：
下电极，在基板上，以及
电极结构，在所述下电极上并与所述下电极接触；
第一支撑层，接触所述下电极的第一部分的侧壁；
第二支撑层，接触所述电极结构的第一部分的侧壁；
介电图案，接触所述下电极的第二部分的侧壁和所述电极结构的第二部分的侧壁；以及
上电极，接触所述介电图案。
15.根据权利要求14所述的电容器结构，其中，所述第一支撑层和所述第二支撑层中的每一个包括氮化硅、碳氮化硅、硼氮化硅或碳化硅。
16.根据权利要求14所述的电容器结构，其中，所述介电图案接触所述第一支撑层和所述第二支撑层中的每个支撑层的下表面或上表面。
17.根据权利要求14所述的电容器结构，其中：
所述电极结构包括在与所述基板的上表面实质上垂直的竖直方向上彼此间隔开的多个电极图案，并且
所述电极图案包括与所述下电极的材料实质上相同的材料。
18.根据权利要求14所述的电容器结构，其中：
所述电极结构包括在与所述基板的上表面实质上垂直的竖直方向上彼此间隔开的多个电极图案，并且
所述电极图案包括与所述下电极的材料不同的材料。
19.一种半导体器件，包括：
有源图案，在基板上；
栅极结构，在所述有源图案的上部中，所述栅极结构在与所述基板的上表面实质上平行的第一方向上延伸；
位线结构，在与所述基板的上表面实质上平行且与所述第一方向实质上垂直的第二方向上延伸，所述位线结构在所述有源图案的中心部分上；
接触插塞结构，在所述有源图案的相对边缘部分中的每一个上；以及
电容器结构，在所述接触插塞结构上，所述电容器结构包括：
下电极结构，具有：
下电极，以及
电极结构，包括电极图案，所述电极图案沿与所述基板的上表面实质上垂直的竖直方向堆叠在所述下电极上；
介电图案，接触所述下电极结构，以及
上电极，接触所述介电图案。
20.根据权利要求19所述的半导体器件，其中：
所述介电图案接触所述下电极的第一部分的侧壁和所述电极结构的第一部分的侧壁，并且
所述半导体器件还包括：
第一支撑层，在所述下电极的第二部分的侧壁上，所述第一支撑层包括绝缘材料，以及
第二支撑层，在所述电极结构的第二部分的侧壁上，所述第二支撑层包括绝缘材料。
CN202311329628.1A 2022-10-20 2023-10-13 电容器结构和包括该电容器结构的半导体器件 Pending CN117917950A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0135714 2022-10-19
KR1020220135714A KR20240055431A (ko) 2022-10-20 2022-10-20 커패시터 구조물 및 상기 커패시터 구조물을 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN117917950A true CN117917950A (zh) 2024-04-23

Family

ID=87929265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311329628.1A Pending CN117917950A (zh) 2022-10-20 2023-10-13 电容器结构和包括该电容器结构的半导体器件

Country Status (4)

Country Link
EP (1) EP4358688A1 (zh)
JP (1) JP2024061654A (zh)
KR (1) KR20240055431A (zh)
CN (1) CN117917950A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661837B1 (ko) * 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치
KR102622419B1 (ko) * 2020-06-03 2024-01-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102484541B1 (ko) 2021-03-31 2023-01-04 주식회사 그린인슐레이터 단열재 보강커버 및 이의 제조방법

Also Published As

Publication number Publication date
JP2024061654A (ja) 2024-05-07
EP4358688A1 (en) 2024-04-24
KR20240055431A (ko) 2024-04-29

Similar Documents

Publication Publication Date Title
US11538812B2 (en) Semiconductor device with air gap and method for fabricating the same
US9543308B2 (en) Semiconductor device
US11075272B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
US9412665B2 (en) Semiconductor device and method of fabricating the same
US20120132982A1 (en) Non-Volatile Memory Devices
US10903324B2 (en) Semiconductor device including fin-FET and etch stop layers
KR20150137224A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US10651176B2 (en) Method for forming a pattern and method for fabricating a semiconductor device using the same
US11948844B2 (en) Semiconductor device and method of fabricating the same
US20230030176A1 (en) Semiconductor device
US20240136393A1 (en) Capacitor structure and semiconductor device including the capacitor structure
EP4358688A1 (en) Capacitor structure and semiconductor device including the capacitor structure
US20240105765A1 (en) Capacitor structure and semiconductor device including the same
US20240162278A1 (en) Capacitor structure and semiconductor device including same
US20240096931A1 (en) Capacitor structure, method of forming the same, and semiconductor device including the capacitor structure
TW202418955A (zh) 電容器結構以及包括該電容器結構的半導體裝置
US20230164979A1 (en) Semiconductor devices
US20230171953A1 (en) Semiconductor device and method for fabricating the same
US20240188285A1 (en) Semiconductor device
US20240136396A1 (en) Semiconductor devices
KR20240036223A (ko) 반도체 장치
KR20230047969A (ko) 반도체 장치 및 그 제조 방법
TW202335299A (zh) 電晶體結構和使用其的半導體器件
KR20230074869A (ko) 저유전율스페이서를 구비한 반도체장치 및 그 제조 방법
TW202316631A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication