CN117917618A - 一种计算设备 - Google Patents

Abstract

本申请公开了一种计算设备，该计算设备包括PCB、处理器和内存模组。其中，PCB包括相背设置的第一表面和第二表面，处理器设置在第一表面，并与PCB电连接；内存模组设置在第二表面，并与PCB电连接。内存模组包括基板、DDR裸片和第一引脚。其中，基板也包括相背设置的第一表面和第二表面，DDR裸片堆叠设置在第一表面，并与基板电连接；第一引脚设置在第二表面，并与基板电连接。DDR裸片通过基板的第一过孔与第一引脚电连接，处理器通过PCB的第二过孔与第一引脚电连接。将处理器和内存模组相背设置，并通过过孔连接，可以缩短传输距离，提升信号传输速率。而基板可以提供更多的引脚供内存进行连接，从而可以提升内存容量以及带宽，进一步提升信号传输速率。

Description

一种计算设备

技术领域

本申请实施例涉及信息传输技术领域，尤其涉及一种计算设备。

背景技术

随着算力需求的提升，对于处理器访问内存的速度也被要求不断提高。相应地，内存也在不断发展，其中双倍数据率同步动态随机存取内存(Double Data RateSynchronous Dynamic Random Access Memory，DDR SDRAM，简称为DDR)已经演进到了第六代，处理器对DDR的读写速率超过10Gbps。目前，DDR通常是以平铺的方式焊接在印制电路板(printed circuit board，PCB)板上，这种连接方式造成可以封装在PCB板上的DDR颗粒较少，进而导致虽然DDR的速率已经足够大，但是内存容量以及带宽仍然限制了算力的提升。

发明内容

本申请提供了一种计算设备，可以提升内存容量以及带宽，从而提升信号传输速率。

本申请第一方面提供一种计算设备，该计算设备包括主板，主板包括PCB、处理器和内存模组；PCB包括相背设置的第一表面和第二表面；处理器设置在PCB的第一表面，并与PCB电连接；内存模组设置在PCB的第二表面，并与PCB电连接；内存模组包括基板、DDR裸片和第一引脚；基板包括相背设置的第一表面和第二表面；DDR裸片堆叠设置在基板的第一表面，并与基板电连接；第一引脚设置在基板的第二表面，并与基板电连接；DDR裸片通过基板的第一过孔与第一引脚电连接；处理器通过PCB的第二过孔与第一引脚电连接。

其中，PCB的第一表面可以是PCB的上表面，也可以是PCB的下表面，相应的，PCB的第二表面可以是PCB的下表面，也可以是PCB的上表面。基板的第二表面与PCB的第二表面连接，当PCB的第二表面是PCB的下表面时，基板的第二表面为基板的上表面。当PCB的第二表面时PCB的上表面时，基板的第二表面则为基板的下表面。

处理器和内存模组可以是通过焊接与PCB进行电连接，内存模组中DDR裸片也可以通过焊接与基板进行电连接。PCB的第二过孔和基板的第一过孔，可以是通孔、盲孔以及埋孔。通孔为贯穿孔，不需使用传输线，盲孔或者埋孔则需用到电路板内层中的传输线。

本申请第一方面中，处理器与DDR裸片设置于PCB的两侧，通过PCB的第二过孔以及基板的第一过孔进行连接，可以大大缩短处理器与DDR裸片间的传输距离，并且可以减少传输线的使用，从而可以降低串扰和损耗，提升信号传输速率。而基板可以提供更多的引脚供内存进行连接，并且可以用于阻抗控制以及用于电感、电阻和电容的集成，从而可以连接更多的DDR裸片，提升内存的集成度，进而可以提升内存容量以及带宽，进一步提升信号传输速率。此外，基板内传输线的线宽比PCB内传输线的线宽更小，更小的线宽可以带来更小的串扰和更好的性能。

在第一方面的一种可能的实现方式中，基板的第一过孔包括第一通孔；DDR裸片的数据引脚和/或时钟引脚通过第一通孔与第一引脚中的数据信号引脚和/或时钟信号引脚电连接。

DDR裸片的数据信号和时钟信号，对信号传输速度要求较高。则对于DDR裸片的数据引脚和/或时钟引脚，采用通孔直连的方式，通过基板的第一通孔与基板第一引脚中对应的数据信号引脚和/或时钟信号引脚进行电连接。该种可能的实现方式中，通过通孔可以缩短信号的传输距离，且无需使用基板内层的传输线，降低了信号的串扰和损耗，从而可以保证数据信号和/或时钟信号在基板的高速传输，并且可以提升数据信号和/或时钟信号在基板进行传输后的信号完整性。

在第一方面的一种可能的实现方式中，内存模组还包括中介层和第二引脚；中介层包括相背设置的第一表面和第二表面；DDR裸片堆叠设置在中介层的第一表面，并与中介层电连接；第二引脚设置在中介层的第二表面，与中介层电连接；DDR裸片通过中介层的第三过孔与第二引脚电连接；第二引脚通过基板上的第一过孔与第一引脚电连接。

该种可能的实现方式中，内存模组还包括中介层，DDR裸片先通过中介层的第三过孔与中介层第二表面的第二引脚电连接，第二引脚再通过基板的第一过孔与第一引脚电连接，从而实现DDR裸片与处理器的电连接。中介层用于DDR裸片与基板之间的高速信号互联，通过使用中介层可以大幅提升芯片的性能。中介层具有较高的细间距布线能力，中介层中传输线的线宽可以做到比基板中传输线的线宽更小，可以实现高密度输入/输出(Input/Output，I/O)需求。

在第一方面的一种可能的实现方式中，内存模组还包括控制芯片，DDR裸片与控制芯片通过硅通孔电连接。

多层堆叠的DDR裸片间可以通过硅通孔进行电连接。硅通孔是一种穿透芯片进行垂直互连的连接方式，通过蚀刻或激光在DDR裸片上进行贯穿钻孔，再以导电材料如铜、多晶硅、钨等物质将孔填满，再以这些孔为通路进行布线以完成DDR裸片间的互联。上下层DDR裸片的钻孔处通过微凸块(micro-bump)以焊接的方式进行连接。

通过硅通孔技术处理后的多层DDR裸片还可以连接控制芯片，例如base die、logic die。多层DDR裸片也通过硅通孔的方式与该控制芯片进行电连接，具体的，该控制芯片与多层DDR裸片一同进行贯穿钻孔，在钻孔处该控制芯片通过微凸块与DDR裸片进行连接。多层DDR裸片与控制芯片连接后，再通过控制芯片与中介层的第一表面电连接。

控制芯片上集成了能够管理整簇堆叠DDR裸片的芯片，控制芯片包含大量的用于实现各种控制逻辑的电路，例如包含大量的与门、与非门、非门、异或门等数字电路和其他模拟电路，通过该控制芯片可以将每个DDR裸片的引脚与中介层第一表面上对应的引脚建立连接。

可以理解的是，多层堆叠的DDR裸片以及控制芯片通过硅通孔的方式进行连接后，得到的内存即为高带宽内存(High Bandwidth Memory,HBM)。

该种可能的实现方式中，通过控制芯片可以对各DDR裸片的引脚进行管理，从而可以将各DDR裸片的引脚与中介层第一表面上对应的引脚进行连接。多层DDR裸片以及控制芯片间通过硅通孔的方式进行连接，硅通孔技术可以使各DDR裸片的信号直接传递到中介层，减小了信号的传输距离，并且可以降低阻抗。

在第一方面的一种可能的实现方式中，中介层的第三过孔包括第二通孔；DDR裸片的数据引脚和/或时钟引脚通过第二通孔与第二引脚中的数据信号引脚和/或时钟信号引脚电连接。

DDR裸片的数据信号和时钟信号，对信号传输速率要求较高。则对于DDR裸片的数据引脚和/或时钟引脚，采用通孔直连的方式，通过中介层的第二通孔与中介层第二引脚中对应的数据信号引脚和/或时钟信号引脚进行电连接。该种可能的实现方式中，通过通孔可以缩短信号的传输距离，且无需使用中介层的传输线，降低了信号的串扰和损耗，从而可以保证数据信号和/或时钟信号在中介层的高速传输，并且可以提升数据信号和/或时钟信号在中介层进行传输后的信号完整性。

在第一方面的一种可能的实现方式中，PCB的第二过孔包括第三通孔；处理器的数据引脚和/或时钟引脚通过第三通孔与第一引脚中的数据信号引脚和/或时钟信号引脚电连接。

处理器的数据信号和时钟信号，对信号传输速率要求较高。则对于处理器的数据引脚和/或时钟引脚，采用通孔直连的方式，通过PCB的第三通孔与基板第一引脚中对应的数据信号引脚和/或时钟信号引脚进行电连接。该种可能的实现方式中，通过通孔可以缩短信号的传输距离，且无需使用PCB内层的传输线，降低了信号的串扰和损耗，从而可以保证数据信号和/或时钟信号在PCB的高速传输，并且可以提升数据信号和/或时钟信号在PCB进行传输后的信号完整性。

在第一方面的一种可能的实现方式中，内存模组还包括电源管理单元与I/O重新分配单元；电源管理单元和I/0重分配单元设置在基板的第二表面，并与基板电连接；电源管理单元和I/0重分配单元与DDR裸片电连接。

当堆叠的DDR裸片数量较多时，DDR裸片的输入/输出(Input/Output，I/O)接口较多，无法与处理器完全对应。鉴于此，可以在基板的第二表面上集成电源管理单元和I/O重新分配的单元，以降低接入处理器的I/O接口数量，使得DDR裸片的I/O接口数量能匹配处理器的I/O接口数量。

在第一方面的一种可能的实现方式中，DDR裸片通过引线键合的方式与基板或中介层电连接。具体的，用引线连接DDR裸片的引脚，再将引线焊接在基板或者中介层对应的引脚上。引线可以为金属线，例如金线或者铜线。引线键合的方式，在单位面积内可以提供更多的连接点，并且可以灵活布线。

在第一方面的一种可能的实现方式中，PCB内部设有传输线；PCB的过孔包括盲孔；处理器的控制信号引脚和/或地址信号引脚通过传输线和盲孔与第一引脚中的控制信号引脚和/或地址信号引脚电连接。

相对于数据信号和时钟信号等高速信号，处理器的控制信号和地址信号对传输速率要求较低。则对于处理器的控制信号引脚和/或地址信号引脚，可以通过盲孔结合PCB内层传输线的方式，与基板第一引脚中的控制信号引脚和/或地址信号引脚进行电连接。盲孔位于PCB的顶层和底层表面，具有一定深度但不贯穿PCB。盲孔结合传输线的方式，虽然与通孔相比信号传输速率略低，但是可以实现更为灵活的布局。并且，盲孔的使用仍然可以缩短信号的传输距离，以及减少传输线的使用，从而也可以提升控制信号和地址信号的传输速率。

在第一方面的一种可能的实现方式中，PCB的过孔还包括埋孔；处理器的控制信号和/或地址信号通过传输线、盲孔和埋孔与第一引脚的控制信号引脚和/或地址信号引脚电连接。

对于处理器的控制信号引脚和/或地址信号引脚，还可以通过盲孔结合埋孔以及传输线的方式，与基板第一引脚中的控制信号引脚和/或地址信号引脚电连接。埋孔位于PCB内层。盲孔结合埋孔以及传输线进行连接，可以进一步提升布局的灵活性。并且，盲孔和埋孔仍然可以缩短信号的传输距离，以及减少传输线的使用，从而可以保证控制信号和地址信号具有一定的传输速率。

附图说明

图1a为本申请实施例中当前所采用的主板的一种侧视图；

图1b为本申请实施例中当前所采用的主板的一种俯视图；

图2a为本申请实施例提供的主板的一种示例性侧视图；

图2b为本申请实施例提供的主板的另一种示例性侧视图；

图2c为本申请实施例提供的主板的另一种示例性侧视图；

图3为本申请实施例提供的主板的另一种示例性侧视图；

图4a为本申请实施例提供的主板的另一种示例性侧视图；

图4b为本申请实施例中HBM的一种示例性结构图；

图5为本申请实施例提供的计算设备的一种结构示意图。

具体实施方式

下面结合本申请实施例中的附图对本申请实施例进行描述。本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

本领域普通技术人员可知，随着技术的发展和新场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”或其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本申请的实施例中对相同属性的对象在描述时所采用的区分方式。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，以便包含一系列单元的过程、方法、系统、产品或设备不必限于那些单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它单元。

本申请实施例提供了一种计算设备，该计算设备包括主板，可以提升内存容量以及带宽，从而提升信号传输速率。

下面请参阅图1a以及图1b，图1a为当前所采用的主板的一种侧视图，图1b为该主板的一种俯视图。

如图1a所示，该主板包括PCB、内存以及处理器。其中，处理器与内存设置在PCB的同一表面，处理器焊接在PCB板上，同样的，内存也是焊接在PCB板上。在这种情况下，一方面，内存平铺设置于PCB表面，在相同的PCB面积下，能够放置的内存数量较少，无法满足大容量、大带宽的超高速内存访问需求。

另一方面，如图1b所示，处理器通过PCB的传输线连接内存，处理器和内存的距离通常较远，较长的传输线导致信号串扰与损耗问题严重，对信号完整性(signalintegrity，SI)影响较大，也制约了信号传输速率的提升。

可以理解的是，图1a和图1b仅为示例性说明，在实际应用中处理器可以有多个，内存也可以有多个，并且一个处理器可以连接多个内存，一个内存也可以连接多个处理器，本申请实施例中对于处理器以及内存的数量不作具体限定。基于上述问题，本申请实施例提供了一种主板，可以提升内存容量以及带宽，还可以降低信号串扰与损耗，从而提高传输速率。

本申请实施例提供的主板包括PCB、处理器以及内存模组；其中，处理器和内存模组分别设置于PCB的两个表面；该处理器与内存模组通过PCB电连接。

处理器可以是中央处理器(central processing unit，CPU)、神经网络处理器(neural-network processing unit，NPU)、图形处理器(graphics processing unit，GPU)、张量处理器(tensor processing unit，TPU)、数据处理器(Data Processing Unit，DPU)、专用集成电路(application specific integrated circuit，ASIC)、现场可编程逻辑门阵列(field programmable gate array，FPGA)或者后续出现的其他处理器类型。当该主板包括多个处理器时，多个处理器的类型可以相同也可以不同。

在一种可实现的方式中，处理器通过PCB的过孔与内存模组连接。

内存模组包括基板(Substrate)和多个内存，内存设置在基板上。该内存可以是双倍数据率同步动态随机存取内存(double data rate synchronous dynamic randomaccess memory，DDR SDRAM，简称为DDR)裸片die、图形专用DDR(graphics DDR SDRAM，GDDRSDRAM，简称为GDDR)裸片、低功耗DDR(low power DDR SDRAM，LPDDR SDRAM，简称为LPDDR)裸片或者高带宽内存(High Bandwidth Memory,HBM)。其中，裸片为晶圆经过切割测试后没有进行封装的芯片，裸片没有相应的引脚，只有用于封装的压焊点，通过基板裸片可以进行堆叠。HBM则是对多层DDR裸片进行堆叠处理后得到的内存。

下面结合图2a进行详细说明，图2a为本申请实施例中主板的一种实现方式的侧视图。由图2a可知，该主板包括PCB、处理器以及内存模组，其中，内存模组包括基板和多个内存。处理器和内存模组采用对贴的方式设置在PCB两侧。可以理解的是，图2a仅为示例性说明，实际应用中内存的数量可以是更多，内存的封装方式也可以是多种，例如多层堆叠后设置在基板上，或者以平铺的方式设置在基板上。

具体的，PCB和基板作为主板中电子元器件的支撑体，是电子元器件相互连接的载体，例如，本实施例中，PCB可以作为处理器和内存模组的载体，而基板可以作为内存的载体。其中，基板可以提供电连接、保护、支撑、散热、组装等功能，进而可以实现多引脚化、缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。

PCB具有相背设置的第一表面和第二表面，处理器设置在PCB的第一表面，并和PCB电连接，内存模组设置在PCB的第二表面，并和PCB电连接。例如，第一表面是PCB的上表面，第二表面是PCB的下表面，或者，第一表面是PCB的下表面。第二表面是PCB的上表面。其中，处理器和内存模组与PCB连接的方式可以是焊接在PCB表面，方式可以有多种，例如以球栅阵列封装(Ball Grid Array，BGA)的方式进行焊接、以引脚阵列封装(Pin Grid Array，PGA)的方式进行焊接、以方型扁平式封装(Quad Flat Package，QFA)的方式进行焊接或者以小外形封装(Small Out-Line Package，SOP)的方式进行焊接，具体不做限定。通常情况下以BGA的方式进行焊接，BGA是一种高密度表面装配封装技术，可以提供更多的引脚以及更宽的引脚间距，可以使内存在体积不变的情况下，内存容量提高两到三倍。图2a中焊球的形式也仅为示意，焊球可以是BGA球、微凸块(micro-bump)、焊接凸块(solder bumps)等，根据实际情况进行选择使用。

内存模组中基板也包括相背设置的第一表面和第二表面，内存设置在基板的第一表面，基板的第二表面设置有第一引脚，第一引脚与基板电连接。处理器的引脚通过PCB的第二过孔与内存模组中基板的第一引脚进行连接，具体的，基板上的第一引脚与处理器的对应引脚连接；基板的第一引脚通过基板的第一过孔与内存的引脚电连接，从而实现处理器与内存的电连接。其中，内存与基板有多种连接方式，例如以焊接的方式将内存的引脚焊接在基板的第一表面上，或者通过引线键合(wire bonding)的方式，用引线连接内存的引脚，并将引线焊接在基板的第一表面。

对于上述过孔，也称为金属化孔，指孔壁镀覆有金属的孔。过孔可以是通孔，也可以是盲孔或者埋孔。图2a中以通孔为例进行说明，包括PCB的第三通孔和基板的第一通孔。通孔贯穿整个电路板，盲孔位于电路板的顶层和底层表面，具有一定深度但不贯穿电路板，埋孔则位于电路板内层。盲孔和埋孔需要通过电路板的内层传输线与其余过孔连接才能连通电路板的上下表面，通孔则不需要借助传输线，因此通孔传输速率快，信号串扰与损耗小。与通孔相比，使用盲孔和埋孔情况下信号串扰与损耗较大，信号传输速率也较慢，但是使用盲孔或者埋孔可以实现更为灵活的布局。也就是说，本申请实施例中处理器可以借助PCB中的通孔、盲孔以及埋孔等类型的过孔与基板连接，但是为了降低较长的传输线带来的串扰与损耗问题，一般情况下采用通孔进行连接。当采用盲孔或者埋孔连接时，盲孔(或埋孔)与其他需要连接的过孔之间的距离应该为较短的距离，从而降低串扰与损耗。

在一种可实现的方式中，处理器和内存模组的高速信号引脚正对设置。例如，使处理器与内存模组的数据信号和/或时钟信号通过基板的第三通孔直连，例如输入/输出数据引脚、双向数据控制引脚和时钟信号引脚等数据高速信号引脚通过第三通孔直连；其中，该高速数据信号可以为速度大于2.5Gbps的信号。对于其它引脚，如地址引脚和控制引脚可以采用盲孔或者进一步结合埋孔进行连接。

采用盲孔连接的方式可以结合图2b进行理解，采用盲孔以及埋孔进行连接的方式可以结合图2c进行理解，图2b所示的主板以及图2c所示的主板与图2a类似，此处不再赘述。

当过孔是通孔形式时，过孔可以仅在孔壁镀覆用于导电的金属，也可以在两端分别设有通过电镀填平方式进行处理而得到的电镀金属层，两端的电镀金属层与PCB的表面齐平。电镀金属层可以将通孔从两端封闭，也可以依然保持贯穿。该电镀金属层的厚度以及形状在此不做限制，形状可以为圆形、圆环形，或者为其他形状。处理器和基板可以方便地与PCB两端的电镀金属层进行焊接以建立连接，从而使得处理器和基板与PCB建立稳固的连接。

本实施例中，与将内存颗粒直接设置在PCB板相比，基板可以提供足够多的引脚供内存进行连接，也就是说通过基板可以连接更多的内存。例如，内存可以进行多层堆叠，从而提升内存的集成度，进而可以提升内存容量以及带宽，提升信号传输速率。并且，本实施例中内存模组和处理器设置于PCB两侧，处理器与内存通过PCB的过孔以及基板的过孔连接，可以大大减少传输线的使用，甚至可以不使用传输线，从而可以降低串扰和损耗，进一步提升信号传输速率。除此之外，采用过孔连接还可以降低PCB层数，从而可以降低PCB的成本。

下面分别以内存是DDR裸片或者内存是HBM为例对主板进行说明。在内存是DDR裸片并且进行堆叠时，或者内存是HBM时，内存功耗较大，因此可以采用浸没式液冷方式进行散热，例如采用单相浸没液冷或者两相浸没液冷。

请参阅图3，图3为内存是DDR裸片情况下主板的一种实现方式的侧视图。

如图3所示，该种可能的实现方式中主板包括PCB、处理器和内存模组，其中，内存模组包括基板和多个DDR裸片。与图2a所示的主板类似，PCB包括相背设置的第一表面和第二表面，基板也包括相背设置的第一表面和第二表面，DDR裸片设置在基板的第一表面，基板的第二表面设置有第一引脚。PCB的第一表面为上表面，PCB的第二表面为下表面，基板的第二表面为上表面，基板的第一表面为下表面。处理器设置在PCB的第一表面，内存模组设置在PCB的第二表面，处理器的引脚通过PCB的第二过孔与内存模组中基板的第一引脚对应连接。内存模组中DDR裸片先与基板第一表面上对应的引脚进行连接，再通过基板的第一过孔与基板的第一引脚对应连接，从而实现DDR裸片与处理器的电连接。

PCB的第二过孔和基板的第一过孔可以是通孔、盲孔以及埋孔。图3中PCB的第二过孔为通孔，处理器的引脚与基板第二表面上的第一引脚都正对设置，处理器的引脚通过PCB的第三通孔与基板第二表面对应的第一引脚直连。基板的第一过孔也为通孔，DDR裸片的引脚通过第一通孔与基板第二表面的第一引脚对应连接。

在一种可实现的方式中，PCB的第二过孔包括通孔、盲孔以及埋孔。处理器中的高速信号引脚通过PCB的第三通孔与基板中的高速信号引脚对应连接，其它信号引脚，例如地址引脚和控制引脚则采用盲孔，或进一步结合埋孔的方式连接。基板的第一过孔也包括通孔、盲孔以及埋孔，设置于基板第一表面的DDR裸片上的各高速信号引脚通过第一通孔与基板第二表面的各高速信号引脚对应连接；其它信号引脚采用盲孔，或进一步结合埋孔的方式连接。通过上述连接方式，可以降低较长的传输线带来的串扰与损耗。

在一种可实现的方式中，DDR裸片可以通过引线键合的方式与基板第一表面上对应的引脚连接，具体的，用引线连接DDR裸片的引脚，并将引线焊接在基板第一表面对应的引脚。其中，引线可以为金属线，例如金线或者铜线。多层DDR裸片间信号不互联，上下层的DDR裸片绝缘设置，例如通过绝缘胶或者绝缘体隔离设置。可以理解的是，图3中DDR裸片的数量以及堆叠层数仅为示例，DDR裸片可以堆叠多层，数量则根据处理器的引脚进行确定。

示例性的，处理器有1000个引脚用于与内存模块互连，则内存模块中基板的第二表面也有1000个第一引脚，处理器的1000个引脚通过PCB的第三通孔与基板第二表面的第一引脚分别进行连接。相应的基板的第二表面也有1000个引脚，基板通过内部的第一通孔将第一表面的引脚与第二表面的第一引脚电连接。单个DDR裸片有100个引脚，则处理器可以连接10个DDR裸片，基板的面积限制了DDR裸片只能平铺3个，则其中平铺的两个DDR裸片处分别需要进行3层堆叠，剩下的一个DDR裸片处需要进行4层堆叠。每个DDR裸片的100个引脚通过金线分别连接至基板第一表面对应的引脚上，从而实现与处理器对应引脚的电连接，进而可以实现地址、数据、控制信号的传输。

本实施例中，内存为DDR裸片，与DDR裸片直接连接PCB相比，基板可以提供更多的引脚。也就是说通过基板，处理器可以连接更多的DDR裸片，使得DDR裸片的引脚数量可以匹配处理器的引脚数量。基板的面积限制了可以平铺焊接在基板上的DDR裸片的数量，因此DDR裸片需要进行多层堆叠。DDR裸片通过引线将引脚连接至基板第一表面对应的引脚，再通过基板的过孔以及PCB的过孔与处理器建立电连接。通过基板和PCB的过孔可以大大缩短处理器与内存间的传输距离，并且可以减少传输线的使用，在过孔采用通孔的情况下，甚至可以不采用传输线，此时传输距离也为最短，从而可以降低传输损耗和串扰。此外，基板内的传输线可以做到1微米内，而PCB的传输线通常在3微米以上，更小的线宽可以带来更小的串扰和更好的性能。综上可知，借助基板并采用堆叠DDR裸片的方式，可以提升DDR的集成度，进而可以加大内存容量与带宽，提升信号传输速率，降低传输损耗和串扰，解决大带宽、大容量的超高速内存访问需求。

下面请参阅图4a，图4a为内存是HBM情况下主板的一种实现方式的侧视图。

如图4a所示，该种可能的实现方式中主板包括PCB、处理器和内存模组。该内存模组包括基板、中介层(interposer)以及HBM。HBM为多层DDR裸片堆叠处理后得到的内存，中介层可以是硅中介层(silicon interposer)。其中，PCB、处理器和内存模组的连接方式与图3所示的主板类似，具体此处不再赘述。

在该内存模组中，中介层包括相背设置的第一表面和第二表面，其中，中介层的第一表面为下表面，中介层的第二表面为上表面。HBM和中介层的第一表面电连接，中介层的第二表面与基板的第二表面电连接，连接方式可以是通过焊接进行连接。HBM依次通过中介层的第三过孔、基板的第一过孔和PCB的第二过孔实现与处理器的电连接。本实施例中，中介层、基板以及PCB中的过孔以通孔为例，实际应用中可以结合盲孔以及埋孔进行连接。例如高速信号引脚通过通孔直连，地址引脚和控制引脚则可以通过盲孔，或者进一步结合埋孔进行连接，上文中已有相关描述，此处不再赘述。

HBM的结构可以参阅图4b，如图4b所示，HBM中DDR裸片间采用硅通孔(ThroughSilicon Via，TSV)的方式进行堆叠。硅通孔是一种穿透芯片进行垂直互连的连接方式，通过蚀刻或激光在DDR裸片上进行贯穿钻孔，再以导电材料如铜、多晶硅、钨等物质将孔填满，再以这些孔为通路进行布线以完成DDR裸片间的互联。通过硅通孔技术,各DDR裸片的信号可以直接传递到中介层，减小了信号的传递距离，并且降低了阻抗。

硅通孔技术中，上下层DDR裸片的钻孔处通过微凸块(micro-bump)以焊接的方式进行连接。DDR裸片与中介层之间还需要有一层控制芯片，例如base die、logic die，该控制芯片与DDR裸片一同进行贯穿钻孔，在钻孔处同样通过微凸块进行连接。控制芯片上集成了能够管理整簇堆叠DDR裸片的芯片，控制芯片包含大量的用于实现各种控制逻辑的电路，例如包含大量的与门、与非门、非门、异或门等数字电路和其他模拟电路，通过该控制芯片可以将每个DDR裸片的引脚与中介层第一表面上对应的引脚建立连接。控制芯片与中介层也是在钻孔处通过微凸块进行连接。

中介层用于DDR裸片与基板之间的高速信号互联，通过使用中介层可以大幅提升芯片的性能。中介层具有较高的细间距布线能力，中介层中传输线的线宽可以做到比基板中传输线的线宽更小，可以实现高密度输入/输出(Input/Output，I/O)需求。中介层包括第二引脚，第二引脚设置在中介层的第二表面，并与中介层电连接。HBM与中介层在第一表面的引脚电连接，中介层第一表面的引脚通过中介层的第二通孔与中介层第二表面的第二引脚电连接，第二引脚再与基板第一表面上对应的引脚进行连接，从而实现HBM与处理器的电连接。对于基板第一表面与处理器间的连接在图3所示实施例中已进行描述，此处不再赘述。可以理解的是，图3所示实施例中DDR裸片也可以通过中介层与基板进行连接，具体不做限定。

由于HBM中包括多层堆叠的DDR裸片，I/O接口较多，无法与处理器完全对应。鉴于此，可以在基板上集成电源管理单元与I/O重新分配的单元，以降低接入处理器的I/O接口数量，使得HBM的I/O接口数量能匹配处理器的I/O接口数量。

应理解，HBM为封装处理后的内存，无法再进行多层堆叠处理，但是HBM本身所集成的DDR裸片的数量已经足够多，通常情况下可以满足信号传输速率的要求。

本实施中，内存为HBM，大大提升了内存容量与带宽，提升了信号传输速率，解决了大带宽、大容量的超高速内存访问需求。处理器与HBM位于PCB两侧，通过PCB、基板以及中介层的过孔进行连接，缩短了处理器与内存间的传输距离，并且可以减少传输线的使用，从而可以降低传输损耗和串扰。

下面请参阅图5，为本申请实施例提供的一种计算设备的结构示意图。如图5所示，该计算设备可以包括上述任一实施例中所提供的主板。此外，该计算设备根据需要还可以包括除主板以外的其他部件或者模块。该计算设备可以是服务器、交换机、个人电脑、平板电脑或者智能电话等，具体形式此处不做限定。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，read-onlymemory)、随机存取内存(RAM，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种计算设备，其特征在于，所述计算设备包括印制电路板PCB、处理器和内存模组；

所述PCB包括相背设置的第一表面和第二表面；

所述处理器设置在所述PCB的第一表面，并与所述PCB电连接；

所述内存模组设置在所述PCB的第二表面，并与所述PCB电连接；

所述内存模组包括基板、双倍数据率同步动态随机存取内存DDR裸片和第一引脚；

所述基板包括相背设置的第一表面和第二表面；所述DDR裸片堆叠设置在所述基板的第一表面，并与所述基板电连接；

所述第一引脚设置在所述基板的第二表面，并与所述基板电连接；

所述DDR裸片通过基板的第一过孔与所述第一引脚电连接；

所述处理器通过所述PCB的第二过孔与所述第一引脚电连接。

2.根据权利要求1所述的计算设备，其特征在于，所述基板的第一过孔包括第一通孔；所述DDR裸片的数据引脚和/或时钟引脚通过所述第一通孔与所述第一引脚中的数据信号引脚和/或时钟信号引脚电连接。

3.根据权利要求1或2所述的计算设备，其特征在于，所述内存模组还包括中介层和第二引脚；

所述中介层包括相背设置的第一表面和第二表面；

所述DDR裸片堆叠设置在所述中介层的第一表面，并与所述中介层电连接；

所述第二引脚设置在所述中介层的第二表面，与所述中介层电连接；

所述DDR裸片通过所述中介层的第三过孔与所述第二引脚电连接；

所述第二引脚通过基板上的第一过孔与所述第一引脚电连接。

4.根据权利要求3所述的计算设备，其特征在于，所述内存模组还包括控制芯片，所述DDR裸片与所述控制芯片通过硅通孔电连接。

5.根据权利要求3或4所述的计算设备，其特征在于，所述中介层的第三过孔包括第二通孔；

所述DDR裸片的数据引脚和/或时钟引脚通过所述第二通孔与所述第二引脚中的数据信号引脚和/或时钟信号引脚电连接。

6.根据权利要求1-5任一项所述的计算设备，其特征在于，所述PCB的第二过孔包括第三通孔；

所述处理器的数据引脚和/或时钟引脚通过所述第三通孔与所述第一引脚中的数据信号引脚和/或时钟信号引脚电连接。

7.根据权利要求3-5任一项所述的计算设备，其特征在于，所述内存模组还包括电源管理单元与I/O重新分配单元；

所述电源管理单元和所述I/0重分配单元设置在所述基板的第二表面，并与所述基板电连接；

所述电源管理单元和所述I/0重分配单元与所述DDR裸片电连接。

8.根据权利要求3-7任一项所述的计算设备，其特征在于，所述DDR裸片通过引线键合的方式与所述基板或所述中介层电连接。

9.根据权利要求1-8任一项所述的计算设备，其特征在于，所述PCB内部设有传输线；

所述PCB的过孔包括盲孔；

所述处理器的控制信号引脚和/或地址信号引脚通过所述传输线和所述盲孔与所述第一引脚中的控制信号引脚和/或地址信号引脚电连接。

10.根据权利要求9任一项所述的计算设备，其特征在于，所述PCB的过孔还包括埋孔；

所述处理器的控制信号引脚和/或地址信号引脚通过所述传输线、所述盲孔和所述埋孔与所述第一引脚中的控制信号引脚和/或地址信号引脚电连接。