CN117915215A - 图像传感器像素电路及控制方法、图像传感器、终端设备 - Google Patents

Abstract

本申请实施例提供一种图像传感器像素电路及控制方法、图像传感器、终端设备，涉及图像采集技术领域，用于减小收集区域中实际收集的载流子的数量与预期值之间的差异。图像传感器像素电路包括光敏元件、左传输通道、右传输通道。左传输通道包括串联第一左晶体管、第二左晶体管，第一左晶体管未完全导通时，第二左晶体管处于截止状态。右传输通道包括串联的第一右晶体管、第二右晶体管，第一右晶体管未完全导通时，第二右晶体管处于截止状态。在第一左晶体管和第一右晶体管的栅极电压相同时，左转移通道中的载流子无法通过截止的第二右晶体管传输至右转移通道。同理右转移通道中的载流子无法通过截止的第二左晶体管传输至左传输通道。

Description

图像传感器像素电路及控制方法、图像传感器、终端设备

本申请是分案申请，原申请的申请号是201980099834.3，原申请日是2019年09月10日，原申请的全部内容通过引用结合在本申请中。

技术领域

本申请涉及图像采集技术领域，尤其涉及一种图像传感器像素电路及控制方法、图像传感器、终端设备。

背景技术

基于飞行时间(time of flight，TOF)的3D成像，是激光器向目标发送经过调制的光信号，然后用传感器接收从物体返回的光信号，通过探测光脉冲发射光信号和反射光信号的时间差(即飞行时间)来得到待测目标物的距离信息。从而实现目标物体的3D成像。

其中，间接(indirect)TOF(即，i-TOF)技术，是在TOF中图像传感器的像素中，利用不同相位的控制信号，分时对光电二极管接收到反射光信号后，生成的光生载流子(以下简称载流子)收集至不同的收集区域，并通过积分方式计算出反射信号与发射信号的相位差。然后计算出飞行时间，继而得到被测物体的深度信息。

然而，由于上述不同相位的控制信号无法在瞬时完成切换，因此在不同相位的控制信号切换时，会出现收集区域中实际收集的载流子的数量与预期值相差较大的现象，从而降低了图像传感器像素的调制对比度(modulation contrast，MC)，使得TOF的测距精度较低。

发明内容

本申请实施例提供一种图像传感器像素电路及控制方法、图像传感器、终端设备，用于减小收集区域中实际收集的载流子的数量与预期值之间的差异。

为达到上述目的，本申请采用如下技术方案：

本申请的第一方面，提供一种图像传感器像素电路。该图像传感器像素电路包括光敏元件、分别与光敏元件的第一端耦接的左传输通道、右传输通道。左传输通道包括串联第一左晶体管、第二左晶体管。第一左晶体管的栅极接收第一左调制信号。第二左晶体管的栅极接收第二左调制信号。此外，右传输通道包括串联的第一右晶体管、第二右晶体管，第一右晶体管的栅极接收第一右调制信号。第二右晶体管的栅极接收第二右调制信号。此外，第一左调制信号和第二左调制信号的周期为T。第二左调制信号与第一左调制信号具有相位差，从而使得第一左晶体管、第二左晶体管可以依次导通。该第一右调制信号与第二右调制信号的周期为上述T。并且，第二右调制信号与第一右调制信号具有相位差，从而使得第一右晶体管、第二右晶体管可以依次导通。

在此情况下，由于晶体管的导通和截止并不是瞬时完成的，因此像素电路在实际工作中，第一左晶体管由导通切换至截止时，第一左晶体管未完全截止。与此同时，第一右晶体管由截止切换至导通时，第一右晶体管未完全导通。在该时间段，即将截止的第一左晶体管的栅极电压和即将导通的第一右晶体管的栅极电压，存在相同的可能，此时，载流子可以通过第一左晶体管传输至第一右晶体管。然而，由上述可知，第二右晶体管的栅极接收到的第二右调制信号与第一右晶体管的栅极接收到的第一右调制信号具有相位差。所以第一右晶体管未完全导通时，以及第一右晶体管刚完全导通时，第二右晶体管还未导通。此时，经过左传输通道传输至并存储至一收集区的载流子无法通过第二右晶体管回流至右传输通道耦接的另一个收集区中，从而可以减小出现载流子横向争抢现象的几率，使得上述收集区中实际收集的载流子的数量与预期值之间的差异减小，有效提高MC。同理，由于第二左调制信号与第一左调制信号具有相位差，所以第一左晶体管未完全导通时，以及第一左晶体管刚完全导通时，第二左晶体管还未导通。此时，经过右传输通道传输至并存储至一收集区的载流子无法通过第二左晶体管回流至左传输通道耦接的另一个收集区中。

可选的，图像传感器像素电路还包括左存储电容、右存储电容。左存储电容位于左传输通道远离右传输通道的一端。右存储电容位于右传输通道远离左传输通道的一端。其中，第一左晶体管与光敏元件的第一端耦接，第二左晶体管耦接于第一左晶体管和左存储电容之间。第一右晶体管与光敏元件的第一端耦接，第二右晶体管耦接于第一右晶体管和右存储电容之间。基于此。第二左调制信号的相位延迟于第一左调制信号的相位第一预设时间t1。第一预设时间t1为0＜t1≤T/2。这样一来，可以使得第一左晶体管、第二左晶体管同时处于导通状态的时间大于或等于T/2，提高载流子通过左传输通道进行传输的效率。在此情况下，当第一左晶体管和第二左晶体管均导通时，光敏元件中累积的载流子，通过左传输通道进行传输。此外，第二右调制信号的相位延迟于第一右调制信号的相位第二预设时间t2，其中，第二预设时间t2为0＜t2≤T/2。同理，可以使得第一右晶体管、第二右晶体管同时处于导通状态的时间大于或等于T/2，提高载流子通过右传输通道进行传输的效率。

可选的，左传输通道还包括第三左晶体管，该第三左晶体管耦接于第二左晶体管与左存储电容之间。右传输通道还包括第三右晶体管，该第三右晶体管耦接于第二右晶体管与右存储电容之间。第二左调制信号、第三左晶体管的栅极接收到的第三左调制信号的相位依次延迟。其中，第二左调制信号、第三左调制信号的延时时间可以相同，例如均为上述第一预设时间t1，或者可以不相同。本申请对此不作限定。这样一来，当第一左晶体管导通后，第二左晶体管、第三左晶体管依次导通。基于此，即使在某一时刻，第一左晶体管的栅极电压和第一右晶体管的栅极电压相同。载流子可以通过第一右晶体管传输至第一左晶体管。但是由于在第一左晶体管未完全导通的情况下，第三左晶体管处于截止的状态。因此，经过右传输通道传输至并存储至右存储电容的载流子，无法通过第三左晶体管回流至左传输通道耦接左存储电容中。达到减小载流子横向争抢的目的。此外，第二右调制信号、第三右晶体管的栅极接收到的第三右调制信号的相位依次延迟。其中，第二右调制信号、第三右调制信号的延时时间可以相同，例如均为上述第二预设时间t2，或者可以不相同。本申请对此不作限定。同样可以使得经过左传输通道传输至并存储至左存储电容的载流子，无法通过第三右晶体管回流至右传输通道耦接左存储电容中。达到减小载流子横向争抢的目的。

可选的，左传输通道还包括第四左晶体管。第四左晶体管与第一左晶体管以及第二左晶体管串联。第四左晶体管的栅极接收左直流信号。右传输通道还包括第四右晶体管。第四右晶体管与第一右晶体管以及第二右晶体管串联。第四右晶体管的栅极接收右直流信号。在本申请中，上述左直流信号和右直流信号可以为同一信号。这样一来，在左传输通道传输载流子的第一时间段和右传输通道传输载流子的第二时间段，上述第四左晶体管和第四右晶体管均处于导通的状态。因此可以通过对第四左晶体管、第四右晶体管靠近光敏元件的位置进行设置，并根据设置的位置调节其栅极电压的幅值，从而可以进一步增加左传输通道、右传输通道中电势分布的陡峭程度。

可选的，第四左晶体管的栅极和第四右晶体管的栅极位于半导体衬底上。该第四左晶体管的栅极与第四右晶体管栅极，关于左传输通道和右传输通道的耦接点对称设置。这样一来，可以使得左存储电容和右存储电容与该左传输通道和右传输通道的耦接点的距离相同或近似相同，从而使得载流子在左传输通道和右传输通道中的转移路劲相同，进而使得左存储电容和右存储电容对载流子的吸收能力相同。

可选的，第四左晶体管与左存储电容的第一极耦接，第二左晶体管耦接于第一左晶体管和第四左晶体管之间。这样一来，第四左晶体管的栅极接收到的左直流信号可以屏蔽第二左晶体管的栅极接收到的第二左调制信号对左存储电容的影响。此外，左直流信号的电压值大于或等于第二左调制信号的振幅。其中，在左直流信号的电压值大于第二左调制信号的振幅的情况下，当第一左晶体管、第二左晶体管以及第四左晶体管均导通时，左传输通道中电势分布较为陡峭，使得载流子经过第一左晶体管、第二左晶体管以及第四左晶体管沿虚线进行传输的效率提高。此外，第四右晶体管与右存储电容的第一极耦接，第二右晶体管耦接于第一右晶体管和第四右晶体管之间。同理，第四右晶体管的栅极接收到的右直流信号可以屏蔽第二右晶体管的栅极接收到的第二右调制信号对右存储电容的影响。此外，右直流信号的电压值大于或等于第二右调制信号的振幅。同理，在右直流信号的电压值大于第二右调制信号的振幅的情况下，右传输通道中电势分布较为陡峭，使得载流子经过第一右晶体管、第二右晶体管以及第四右晶体管沿虚线进行传输的效率提高。

可选的，图像传感器像素电路还包括第五晶体管。该第五晶体管耦接于左传输通道和右传输通道之间。第五晶体管的栅极接收第五直流信号。此情况下，该第五晶体管可以在上述左传输通道进行载流子传输的第一时间段，以及右传输通道进行载流子传输的第二时间段，一直处于导通的状态。此外，第五直流信号的电压值小于或等于第一左调制信号的振幅，或者，小于或等于第一右调制信号的振幅。其中，在第五直流信号的电压值小于第一左调制信号的振幅的情况下，左传输通道中电势分布较为陡峭，使得载流子的横向传输的效率更高。在第五直流信号的电压值小于第一右调制信号的振幅的情况下，右传输通道中电势分布较为陡峭，使得载流子的横向传输的效率更高。在本申请的一些实施例中，上述第一左调制信号和第一右调制信号的振幅相同。

可选的，第一左晶体管的栅极、第一右晶体管的栅极以及第五晶体管的栅极位于半导体衬底上，第一左晶体管的栅极与第一右晶体管的栅极，关于第五晶体管的栅极对称设置。这样一来，可以使得左存储电容，该右存储电容对光敏元件累积的载流子吸收的能力相同。

可选的，第二左晶体管与左存储电容的第一极耦接；第一左晶体管耦接于第二左晶体管与第四左晶体管之间。左直流信号的电压值小于或等于第一左调制信号的振幅。在左直流信号的电压值小于第一左调制信号的振幅的情况下，可以使得左传输通道中电势分布较为陡峭，达到提高载流子横向传输效率的目的。此外，第二右晶体管与右存储电容的第一极耦接。第一右晶体管耦接于第二右晶体管和第四右晶体管之间。右直流信号的电压值小于或等于第一右调制信号的振幅。在右直流信号的电压值小于第一右调制信号的振幅的情况下，可以使得右传输通道中电势分布较为陡峭。

可选的，第一左调制信号与第一右调制信号的相位差为180°，振幅相同。这样一来，理论上可以使得当第一左晶体管导通时，第一右晶体管截止。第一左晶体管截止时，第一右晶体管导通。此外，上述第二左调制信号与第二右调制信号的相位差为180°，振幅相同。从而在理论上，使得第二左晶体管导通(或截止)时，第二右晶体管截止(或导通)。在此情况下，可以使得左存储电容与右存储电容能够分时对载流子进行存储。

可选的，第一预设时间t1与第二预设时间t2可以相同，以减少左传输通道或右传输通道中存在偏置的几率，使得左存储电容和右存储电容对载流子的吸收能力相同。

本申请的第二方面，提供一种图像传感器像素电路的控制方法。其中，图像传感器像素电路包括光敏元件，以及分别与光敏元件的第一端耦接的左传输通道、右传输通道。左传输通道包括串联的第一左晶体管、第二左晶体管。右传输通道包括串联的第一右晶体管、第二右晶体管。在此基础上，上述图像传感器像素电路的控制方法包括。第一左晶体管的栅极接收第一左调制信号，第一左晶体管导通。第二左晶体管的栅极接收第二左调制信号，第二左晶体管导通。其中，第一左调制信号与第二左调制信号的周期均为T。第二左调制信号与第一左调制信号具有相位差。接下来，第一右晶体管的栅极接收第一右调制信号，第一右晶体管导通。第二右晶体管的栅极接收第二右调制信号，第二右晶体管导通。其中，第一右调制信号与第二右调制信号的周期均为T。第二右调制信号与第一右调制信号具有相位差。上述控制方法与前述实施例提供的图像传感器像素电路具有相同的技术效果，此处不再赘述。

可选的，图像传感器像素电路还包括左存储电容、右存储电容。左存储电容位于左传输通道远离右传输通道的一端。右存储电容位于右传输通道远离左传输通道的一端。其中，第一左晶体管与光敏元件的第一端耦接，第二左晶体管耦接于第一左晶体管和左存储电容之间。第一右晶体管与光敏元件的第一端耦接，第二右晶体管耦接于第一右晶体管和右存储电容之间。基于此。第二左调制信号的相位延迟于第一左调制信号的相位第一预设时间t1。第一预设时间t1为0＜t1≤T/2。这样一来，可以使得第一左晶体管、第二左晶体管同时处于导通状态的时间大于或等于T/2，提高载流子通过左传输通道进行传输的效率。在此情况下，当第一左晶体管和第二左晶体管均导通时，光敏元件中累积的载流子，通过左传输通道进行传输。此外，第二右调制信号的相位延迟于第一右调制信号的相位第二预设时间t2，其中，第二预设时间t2为0＜t2≤T/2。同理，可以使得第一右晶体管、第二右晶体管同时处于导通状态的时间大于或等于T/2，提高载流子通过右传输通道进行传输的效率。

可选的，左传输通道还包括第三左晶体管，该第三左晶体管耦接于第二左晶体管与左存储电容之间。右传输通道还包括第三右晶体管，该第三右晶体管耦接于第二右晶体管与右存储电容之间。第二左调制信号、第三左晶体管的栅极接收到的第三左调制信号的相位依次延迟。第二右调制信号、第三右晶体管的栅极接收到的第三右调制信号的相位依次延迟。上述各个调制信号的设置方式的技术效果同上所述，此处不再赘述。

可选的，第一左调制信号、第二左调制信号、第三左调制信号的振幅依次增大，从而增大左传输通道中电势分布的陡峭程度。第一右调制信号、第二右调制信号、第三右调制信号的振幅依次增大，从而增大右传输通道中电势分布的陡峭程度。

可选的，第一左调制信号、第二左调制信号、第三左调制信号的振幅均相同。第一右调制信号、第二右调制信号、第三右调制信号的振幅均相同。可以简化调制信号的控制方式。

可选的，左传输通道还包括第四左晶体管。第四左晶体管耦接于左存储电容和第二左晶体管之间。右传输通道还包括第四右晶体管。第四右晶体管耦接于右存储电容和第二右晶体管之间。基于此，上述控制方法还包括：第四左晶体管的栅极接收左直流信号，该左直流信号的电压值大于或等于第二左调制信号的振幅。第四右晶体管的栅极接收右直流信号，该右直流信号的电压值大于或等于第二右调制信号的振幅。上述左直流信号和右直流信号的技术效果同上所述，此处不再赘述。

可选的，图像传感器像素电路还包括第五晶体管。第五晶体管耦接于左传输通道和右传输通道之间。基于此，上述方法还包括：第五晶体管的栅极接收第五直流信号。该第五直流信号的电压值小于或等于第一左调制信号的振幅，或者，小于或等于第一右调制信号的振幅。上述第五直流信号的技术效果同上所述，此处不再赘述。

可选的，第一左调制信号与第一右调制信号的相位差为180°，振幅相同。第二左调制信号与第二右调制信号的相位差为180°，振幅相同。上述第一左调制信号、第一右调制信号、第二左调制信号与第二右调制信号的设置方式的技术效果同上所述，此处不再赘述。

可选的，第一预设时间t1与第二预设时间t2可以相同。第一预设时间t1和第二预设时间t2大小相同的技术效果同上所述，此处不再赘述。

本申请的第三方面，提供一种图像传感器像素电路。该图像传感器像素电路包括光敏元件、分别与光敏元件的第一端耦接的左传输通道、右传输通道。图像传感器像素电路还包括位于左传输通道远离右传输通道的一端的左存储电容、位于右传输通道远离左传输通道的一端的右存储电容。左传输通道包括串联第一左晶体管、第二左晶体管。第一左晶体管与光敏元件的第一端耦接，第二左晶体管耦接于左存储电容与第一左晶体管之间。第一左晶体管的栅极接收第一左调制信号。第一右晶体管与光敏元件的第一端耦接，第二左晶体管的栅极接收第二左调制信号。第一左调制信号与第二左调制信号的周期均为T，相位相同。第一左调制信号的振幅小于第二左调制信号的振幅。

这样一来，第一左晶体管和第二左晶体管同时导通后，可以使得左传输通道中电势分布较为陡峭，从而有利于在上述第一时间段，提高光敏元件中累积的载流子，通过左传输通道进行传输的效率，增加载流子的横向调制能力。使得左传输通道耦接的左存储电容实际收集的载流子的数量与预期值之间的差异减小，有效提高MC。

此外，第一右调制信号与第二右调制信号的周期均为上述T，相位相同。第一右调制信号的振幅小于第二右调制信号的振幅。这样一来，第一右晶体管和第二右晶体管同时导通后，可以使得右传输通道中电势分布较为陡峭，从而有利于在上述第二时间段，提高光敏元件中累积的载流子，通过右传输通道进行传输的效率，增加载流子的横向调制能力。使得右传输通道耦接的右存储电容实际收集的载流子的数量与预期值之间的差异减小，有效提高MC。

可选的，左传输通道还包括第三左晶体管，该第三左晶体管耦接于第二左晶体管与所述左存储电容之间。第二左调制信号、第三左晶体管的栅极接收到的第三左调制信号的相位均相同。第二左调制信号、第三左调制信号振幅依次增大。右传输通道还包括第三右晶体管，第三右晶体管耦接于第二右晶体管与右存储电容之间。第二右调制信号、第三右晶体管的栅极接收到的第三右调制信号的相位均相同。第二右调制信号、第三右调制信号的振幅依次增大。上述各个调制信号的技术效果同上所述，此处不再赘述。

可选的，左传输通道还包括第四左晶体管。第四左晶体管与第一左晶体管以及第二左晶体管串联。第四左晶体管的栅极接收左直流信号。右传输通道还包括第四右晶体管。第四右晶体管与第一右晶体管以及第二右晶体管串联。第四右晶体管的栅极接收右直流信号。第四左晶体管和第四右晶体管的技术效果同上所述，此处不再赘述。

可选的，第四左晶体管的栅极和第四右晶体管的栅极位于半导体衬底上。第四左晶体管的栅极与第四右晶体管栅极，关于左传输通道和右传输通道的耦接点对称设置。该第四左晶体管栅极、第四右晶体管的栅极设置方式的技术效果同上所述，此处不再赘述。

可选的，第四左晶体管与左存储电容的第一极耦接，第二左晶体管耦接于第一左晶体管和第四左晶体管之间。左直流信号的电压值大于或等于第二左调制信号的振幅。第四左晶体管设置位置的技术效果同上所述，此处不再赘述。第四右晶体管与右存储电容的第一极耦接，第二右晶体管耦接于第一右晶体管和第四右晶体管之间。右直流信号的电压值大于或等于第二右调制信号的振幅。第四右晶体管设置位置的技术效果同上所述，此处不再赘述。

可选的，图像传感器像素电路还包括第五晶体管。第五晶体管耦接于左传输通道和右传输通道之间。第五晶体管的栅极接收第五直流信号。第五直流信号的电压值小于或等于第一左调制信号的振幅，或者，小于或等于第一右调制信号的振幅。第五晶体管的技术效果同上所述，此处不再赘述。

可选的，第一左晶体管的栅极、第一右晶体管的栅极以及第五晶体管的栅极位于半导体衬底上，第一左晶体管的栅极与第一右晶体管的栅极，关于第五晶体管的栅极对称设置。第一左晶体管的栅极、第一右晶体管的栅极以及第五晶体管的栅极设置方式的技术效果同上所述，此处不再赘述。

可选的，第二左晶体管与左存储电容的第一极耦接。第一左晶体管耦接于第二左晶体管与第四左晶体管之间。左直流信号的电压值小于或等于第一左调制信号的振幅。第四左晶体管设置位置的技术效果同上所述，此处不再赘述。第二右晶体管与右存储电容的第一极耦接。第一右晶体管耦接于第二右晶体管和第四右晶体管之间。右直流信号的电压值小于或等于第一右调制信号的振幅。第四右晶体管设置位置的技术效果同上所述，此处不再赘述。

可选的，第一左调制信号与第一右调制信号的相位差为180°。第二左调制信号与第二右调制信号的相位差为180°。第一左调制信号、第一右调制信号、第二左调制信号与第二右调制信号设置方式的技术效果，同上所述，此处不再赘述。

本申请的第四方面，提供一种图像传感器像素电路的控制方法，图像传感器像素电路包括光敏元件，以及分别与光敏元件的第一端耦接的左传输通道、右传输通道。左传输通道包括串联的第一左晶体管、第二左晶体管。右传输通道包括串联的第一右晶体管、第二右晶体管。此外，图像传感器像素电路还包括：位于左传输通道远离右传输通道的一端的左存储电容，以及位于右传输通道远离左传输通道的一端的右存储电容。第一左晶体管与光敏元件的第一端耦接，第二左晶体管耦接于左存储电容与第一左晶体管之间。第一右晶体管与所述光敏元件的第一端耦接，第二右晶体管耦接于右存储电容与第一右晶体管之间。在此基础上，上述控制方法包括：第一左晶体管的栅极接收第一左调制信号，第一左晶体管导通；第二左晶体管的栅极接收第二左调制信号，第二左晶体管导通。其中，第一左调制信号与第二左调制信号的周期均为T，相位相同。第一左调制信号的振幅小于第二左调制信号的振幅。第一右晶体管的栅极接收第一右调制信号，第一右晶体管导通；第二右晶体管的栅极接收第二右调制信号，第二右晶体管导通。其中，第一右调制信号与第二右调制信号的周期均为T，相位相同；第一右调制信号的振幅小于第二右调制信号的振幅。上述控制方法与前述实施例提供的图像传感器像素电路具有相同的技术效果，此处不再赘述。

可选的，左传输通道还包括第三左晶体管，该第三左晶体管耦接于第二左晶体管与所述左存储电容之间。第二左调制信号、第三左晶体管的栅极接收到的第三左调制信号的相位均相同。第二左调制信号、第三左调制信号振幅依次增大。右传输通道还包括第三右晶体管，第三右晶体管耦接于第二右晶体管与右存储电容之间。第二右调制信号、第三右晶体管的栅极接收到的第三右调制信号的相位均相同。第二右调制信号、第三右调制信号的振幅依次增大。上述各个调制信号的技术效果同上所述，此处不再赘述。

可选的，第一左调制信号与第一右调制信号的相位差为180°。第二左调制信号与第二右调制信号的相位差为180°。第一左调制信号、第一右调制信号、第二左调制信号与第二右调制信号设置方式的技术效果，同上所述，此处不再赘述。

本申请的第五方面，提供一种图像传感器。该图像传感器包括半导体衬底，以及制作与半导体衬底上的像素阵列。所述像素阵列包括多个阵列排布的像素结构。每个所述像素结构包括如上所述的任意一种图像传感器像素电路。该图像传感器具有与前述实施例提供的图像传感器像素电路相同的技术效果，此处不再赘述。

本申请的第六方面，提供一种终端设备。该终端设备包括驱动芯片以及如上所述的图像传感器。该驱动芯片包括用于提供调制信号的调制信号端。调制信号端分别与图像传感器像素电路中，第一左晶体管、第二左晶体管、第一右晶体管、第二右晶体管的栅极耦接。上述终端设备具有与前述实施例提供的图像传感器相同的技术效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种终端设备的结构示意图；

图2为本申请实施例提供的另一种终端设备的结构示意图；

图3a为本申请实施例提供的一种深度图像采集示意图；

图3b为本申请实施例提供的发射光信号和反射光信号的时序图；

图4a为图2中摄像头的一种结构示意图；

图4b为图4a中单个像素结构的一种像素电路示意图；

图4c为图4a中像素结构的一种截面示意图；

图4d为本申请实施例提供的单个像素结构的一种像素结构的俯视图；

图5为图4b所示的像素电路的一种信号控制示意图；

图6为图4b所示的像素电路中，载流子的一种传输示意图；

图7a为图4b所示的像素电路中，载流子的另一种传输示意图；

图7b为图4b所示的像素电路中，载流子的另一种传输示意图；

图7c为图4b所示的像素电路中，载流子的另一种传输示意图；

图7d为图4b所示的像素电路中，载流子的另一种传输示意图；

图8a为图4a中单个像素结构的另一种像素电路示意图；

图8b为图8a所示的像素电路的一种信号控制示意图；

图9a为图8a所示的像素电路中，载流子的一种传输示意图；

图9b为图8a所示的像素电路中，载流子的另一种传输示意图；

图10a为图4a中单个像素结构的另一种像素电路示意图；

图10b为图10a中像素结构的一种截面示意图；

图11a为图10a所示的像素电路中，载流子的一种传输示意图；

图11b为图10a所示的像素电路中，载流子的另一种传输示意图；

图11c为图10a所示的像素电路中，载流子的另一种传输示意图；

图11d为图10a所示的像素电路中，载流子的另一种传输示意图；

图12a为图4a中单个像素结构的另一种像素电路示意图；

图12b为图12a中像素结构的一种截面示意图；

图12c为图12a所示的像素电路中，载流子的一种传输示意图；

图12d为图12a所示的像素电路中，载流子的一种传输示意图；

图13为图4a中单个像素结构的另一种像素电路示意图；

图14为图4a所示的像素电路的另一种信号控制示意图；

图15为图8a所示的像素电路的另一种信号控制示意图。

附图标记:

01-终端设备；02-驱动芯片；10-显示模组；11-中框；12-后壳；OP1-调制信号端；OP2-直流信号端；100-摄像头；200-图像传感器；201-半导体衬底；202-像素阵列；203-像素结构；210-读出电路；211-控制电路；212-图像处理电路；20-光敏元件；30-左传输通道；31-右传输通道；PGA-第一左晶体管；TGA-第二左晶体管；TGA0-第三左晶体管；PGB-第一右晶体管；TGB-第二右晶体管；TGB0-第三右晶体管；MPGA-第一左调制信号；MTGA-第二左调制信号；MPGB-第一右调制信号；MTGB-第二右调制信号；MTGA0-第三左调制信号；MTGB0-第三右调制信号；TXA-第四左晶体管；TXB-第四右晶体管；PG0-第五晶体管。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。

此外，本申请中，“上”、“下”、“左”、“右”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。

在本申请中，除非另有明确的规定和限定，术语“耦接”应做广义理解，例如，可以是直接电性连接，也可以通过中间媒介间接电性连接。

本申请实施例提供一种的终端设备。该终端设备包括例如手机、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。本申请实施例对上述终端设备的具体形式不做特殊限制。以下为了方便说明，是以终端设备为如图1所示的手机为例进行的说明。

上述终端设备01，如图1所示，主要包括但不限于显示模组10。其中，上述显示模组10、中框11以及后盖12。中框11朝向显示模组10的一侧用于承载显示模组10，朝向后盖12的一侧上设置有电池、印刷电路板(printed circuit board，PCB)、摄像头(Camera)、天线等内部元件。后壳12扣合于中框11上，用于对上述内部元件进行保护。

此外，上述是以终端设备01包括一个显示模组10为例进行的说明。在一些实施例中，终端设备01可以包括一个或者至少两个显示模组10。

此外，随着终端设备01的集成度越来越高，该终端设备01还可以包括如图2所示的摄像头100。该摄像头100可以为深度摄像头，能够获得被摄物体的深度信息，以实现手势识别或者人脸识别等。

上述摄像头100可以基于TOF的3D成像技术，如图3a所示，该摄像头100向被摄物体，例如人脸发送经过调制的发射光信号S1。该发射光信号S1经过人脸的反射后，形成的反射光信号S2被摄像头100接收。从而可以使得摄像头100能够通过计算发射光信号S1和反射光信号S2的时间差，即图3b中发射光信号S1和反射光信号S2之间的相位差φ，来获得被测物体的深度信息(即距离信息)，从而达到人脸识别的目的。在一些实施例中，终端设备01可以包括至少一个摄像头100。

在本申请的一些实施例中，上述摄像头100包括镜头以及如图4a所示的图像传感器200。该图像传感器200包括半导体衬底201以及设置于该半导体衬底201上的像素阵列202。

像素阵列202包括多个阵列排布的像素(pixel)结构203。每个像素结构203内设置有图像传感器像素电路(以下简称像素电路)。该像素电路包括如图4b所示的光敏元件20。在本申请的一些实施例中，该光敏元件20可以是电荷耦合器件(charge coupled device，CCD)，或者可以是互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)光电晶体管，例如光电二极管。光敏元件20可以将经过摄像头100中的镜头后入射的上述反射光信号S2转换成电信号。

为了方便说明，本申请实施例中，沿水平方向X排列成一排的像素结构203称为同一行像素结构203，沿竖直方向Y排列成一排的像素结构203称为同一列像素结构203。

在此基础上，上述摄像头100还包括与每一列像素结构203的像素电路耦接的读出电路210、与每一行像素结构203的像素电路耦接的控制电路211，以及与读出电路210耦接的图像处理电路212。控制电路211可以控制每一行的光敏元件20在像素电路的曝光阶段，进行光电转换，并将转换后的电信号在像素电路的读出时间传输至读出电路210。该读出电路210可以对输入的信号进行模数转换以及信号放大处理。

接下来，读出电路210将处理后的电信号传输至图像处理电路212。该图像处理电路212可以根据接收到的电信号生成具有深度信息的图像信号。

此外，由于被摄物体反射的反射光信号S2并不是实时的入射至各个光敏元件20。因此，每个光敏元件20在进行光电转换后，该像素结构203中的像素电路需要在一个积分周期内，对光敏元件20响应于反射光信号S2而生成的载流子进行收集，以实现积分处理，以获得如图3b所示的反射光信号S2与发射光信号S1之间的相位差φ。然后，该像素电路再将积分处理后的电信号传输至上述读出电路210。从而能够提高像素结构203输出电信号的精度。

在此情况下，像素结构203的像素电路中各个元件耦接的电路结构如图4b所示，像素结构203的像素电路还包括与光敏元件20的第一端c耦接的左传输通道30和右传输通道31。其中，在一些实施例中，当上述光敏元件20为光电二极管时，该光敏元件20的第一端c可以为该光电二极管的阴极。该光敏元件20的第二端a，可以为该光电二极管的阳极。该光敏元件20的第二端与如图4c(像素结构203的剖面图)所示的半导体衬底201耦接。

在此基础上，如图4b所示，左传输通道30包括串联的第一左晶体管PGA、第二左晶体管TGA。右传输通道32包括串联的第一右晶体管PGB、第二右晶体管TGB。

需要说明的是，在本申请的一些实施例中，以上述晶体管均为N型晶体管为例，第一左晶体管PGA、第二左晶体管TGA串联是指，如图4b所示，第二左晶体管TGA的源极(source，s)与第一左晶体管PGA的漏极(drain，d)耦接。或者，当第一左晶体管PGA、第二左晶体管TGA为P型晶体管时，第一左晶体管PGA、第二左晶体管TGA串联是指，第二左晶体管TGA的漏极与第一左晶体管PGA的源极耦接。第一右晶体管PGB、第二右晶体管TGB串联同上所述此处不再赘述。

需要说明的是，“PG”为photo gate(光栅二极管)的英文简称。TG为turbo gate(加速调制二极管)的简称。

此外，本申请中对第一左晶体管、第二左晶体管、第一右晶体管、第二右晶体管的类型不做限定，只要能够在向上述各个晶体管的栅极分别施加有效的导通电压时，能够保证各个晶体管处于导通的状态。并且，向上述各个晶体管的栅极分别施加有效的截止电压时，能够保证各个晶体管处于截止状态即可。以下为了方便说明，均是以第一左晶体管、第一右晶体管采用“PG”，第二左晶体管、第二右晶体管采用“TG”为例进行的说明。

上述像素结构203中的光敏元件20如图4c(像素结构203的剖面图)所示，可以制作于半导体衬底201上。此外，第一左晶体管PGA的栅极GA1、第二左晶体管TGA的栅极GA2、第一右晶体管PGB的栅极GB1以及第二右晶体管TGB的栅极GB2制作于该半导体衬底201上。上述各个晶体管的栅极在半导体衬底201上的俯视结构可以如图4d所示。

基于此，上述光敏元件20制作于半导体衬底201上，为了提高光敏元件20的光电转换效果，该光敏元件20接收光线的面积可以接近半导体衬底201中用于制作光敏元件20以及上述各个晶体管的栅极的表面的面积。在此情况下，上述光敏元件20的第一端c可以为靠近上述各个晶体管的栅极的一端，而光敏元件20的第二端a为远离上述各个晶体管的栅极的一端。

在本申请的一些实施例中，当上述晶体管均为N型晶体管时，构成半导体衬底201的材料可以为P型半导体材料。或者，当上述晶体管均P型晶体管时，构成半导体衬底201的材料可以为N型半导体材料。此外，上述各个晶体管的栅极可以包括靠近半导体衬底201的一层栅氧化层(gate oxide layer，GOL)，以及位于该栅氧化层远离半导体衬底201一侧表面上的多晶硅层(poly layer，PL)。

此外，为了对光敏元件20响应于入射光线生成的载流子进行收集，可以在该像素结构203的边缘位置，对上述半导体衬底201进行N型掺杂，从而形成位于左侧的左浮动扩散(floating diffusion，FD)区，采用“FDA”表示，以及位于右侧的右浮动扩散FDB。

其中，上述左浮动扩散区FDA所在的位置，即位于左传输通道30远离右传输通道31的一端具有如图4b所示的左存储电容CA。当第一左晶体管PGA、第二左晶体管TGA导通时，光敏元件20响应于入射光线生成的载流子可以经过左传输通道30传输至左存储电容CA，该左存储电容CA可以对上述载流子进行存储。

此外，上述右浮动扩散区FDB所在的位置，即位于右传输通道31远离左传输通道30的一端具有如图4b所示的右存储电容CB。当第一右晶体管PGB、第二右晶体管TGB导通时，光敏元件20响应于入射光线生成的载流子可以经过右传输通道31传输至左存储电容CA，该右存储电容CB可以对上述载流子进行存储。

需要说明的是，本申请的一些实施例中，上述左存储电容CA和右存储电容CB在图4b中，为一种拓扑结构的连接方式。左存储电容CA中的“左”，以及右存储电容CB中的“右”并不具体限定上述两个存储电容，在半导体衬底201上的实际位置。或者，在本申请的另一些实施例中，如图4c所示，左存储电容CA中的“左”可以用于限定该左存储电容CA位于半导体衬底201的左端。右存储电容CB中的“右”可以用于限定右存储电容CB位于半导体衬底201的右端。

基于此，在一些可能的实施例中，第一左晶体管PGA的栅极GA1与第一右晶体管PGB的栅极GB1，关于左传输通道30和右传输通道31的耦接点Q(如图4b所示)对称设置。第二左晶体管TGA的栅极GA2与第二右晶体管TGB的栅极GB2，关于左传输通道30和右传输通道31的耦接点Q(如图4b所示)对称设置。这样一来，可以使得左存储电容CA，该右存储电容CB对光敏元件20累积的载流子吸收的能力相同。

其中，当像素结构203为左、右对称图形时，左传输通道30和右传输通道31的耦接点Q(如图4b所示)可以位于像素结构203的中心线O-O(如图4c所示)所在的位置。在此情况下，该中心线O-O可以穿过左传输通道30和右传输通道31的耦接点Q。

为了方便说明，以下实施例，均是以如图4a所示的第一左晶体管PGA与光敏元件20的第一端c耦接，第二左晶体管TGA耦接于左存储电容CA与第一左晶体管PGA之间。第一右晶体管PGB与光敏元件20的第一端c耦接，第二右晶体管TGB耦接于右存储电容CB与第一右晶体管PGB之间为例，对该像素电路的结构以及控制方式进行详细的举例说明。

示例一

本示例中，第一左晶体管PGA的栅极GA1接收如图5(为图4b中各个晶体管栅极施加的电压信号的一种时序图)所示的第一左调制信号MPGA，第二左晶体管TGA的栅极GA2接收第二左调制信号MTGA。其中，第二左调制信号MTGA与第一左调制信号MPGA之间具有相位差。第一右晶体管PGB的栅极GB1接收第一右调制信号MPGB，第二右晶体管TGB的栅极GB2接收第二右调制信号MTGB。其中，第二右调制信号MTGB与第一右调制信号MPGB之间具有相位差。

需要说明的是，上述终端设备01还可以包括如图1所示的，设置于PCB上的驱动芯片02。该驱动芯片02具有用于提供调制信号的调制信号端OP1。在本申请的一些实施例中，该调制信号端OP1可以耦接于上述像素电路中，第一左晶体管PGA的栅极、第二左晶体管TGA栅极、第一右晶体管PGB栅极、第二右晶体管TGB的栅极。从而使得调制信号端OP1可以向第一左晶体管PGA的栅极、第一右晶体管TGA栅极、第一右晶体管PGB栅极、第二右晶体管TGB栅极，分别提供上述第一左调制信号MPGA、第二左调制信号MTGA、第一右调制信号MPGB、第二右调制信号MTGB。

或者，在本申请的另一些实施例中，上述晶体管各自的栅极接收到的调制信号还可以由图像传感器像素电路内部控制单元提供。

基于此，由上述可知，像素电路的工作时间可以包括曝光时间和读出时间。每个光敏元件20在曝光时间能够进行光电转换。

在此情况下，在该曝光时间中的第一时间段P1(如图5所示)内，图4a中的第一左晶体管PGA的栅极GA1接收上述第一左调制信号MPGA，第一左晶体管PGA导通。此外，第二左晶体管TGA的栅极GA2接收上述第二左调制信号MTGA，第二左晶体管TGA导通。

当第一左晶体管PGA和第二左晶体管TGA均导通时，光敏元件20中累积的载流子，通过左传输通道30进行传输(传输路线沿如图6中的虚线箭头的方向)，并存储至上述左存储电容CA中。

需要说明的是，图6中纵坐标为电势，横坐标为各个晶体管栅极的相对位置关系。本申请以下描述中与图6相似的附图，横坐标和纵坐标的含义同理可得，不再一一赘述。

此外，本申请中，上述调制信号通常为方波信号或者正弦波。以下为了方便说明，均是以调制信号为方波为例进行的说明，因此上述晶体管的栅极接收一调制信号导通时，是指该晶体管的栅极接收到的该调制信号中的有效信号为例进行的说明。例如，以上述各个晶体管为N型晶体管为例，第一左晶体管PGA的栅极GA1接收上述第一左调制信号MPGA，第一左晶体管PGA导通是指，该第一左晶体管PGA的栅极GA1接收上述第一左调制信号MPGA中的高电平信号时，第一左晶体管PGA导通。

在此基础上，在本申请一些可能的实施例中，第一左调制信号MPGA的振幅Vpga可以等于第二左调制信号MTGA的振幅Vtga。在此情况下，如图6所示，第一左晶体管PGA的栅极导通电压与第二左晶体管TGA的栅极导通电压相同，均为V0。此时，当第一左调制信号MPGA，第一左晶体管PGA导通时，左传输通道30中电势分布较为平缓。

其中，图6中，第一右晶体管PGB和第二右晶体管TGB的栅极电压为Voff，此时第一右晶体管PGB和第二右晶体管TGB处于截止状态。

为了提高光敏元件中累积的载流子，通过左传输通道30进行传输的效率，增加载流子的横向调制能力。在本申请的另一些可能的实施例中，第一左调制信号MPGA的振幅Vpga(如图5所示)可以小于第二左调制信号MTGA的振幅Vtga。在此情况下，如图7a所示，第一左晶体管PGA的栅极导通电压V1小于第二左晶体管TGA的栅极导通电压V2(其中，图7a中沿电势的方向，为晶体管栅极的导通电压增加的趋势)。这样一来，第一左晶体管PGA和第二左晶体管TGA同时导通后，可以使得左传输通道30中电势分布较为陡峭，使得载流子的横向传输的效率更高。

其中，图7a中，第一右晶体管PGB和第二右晶体管TGB的栅极电压为Voff，此时第一右晶体管PGB和第二右晶体管TGB处于截止状态。

此外，如图5所示，第一左调制信号MPGA和第二左调制信号MTGA的周期均为T。在第一左晶体管PGA与光敏元件20的第一端c耦接，第二左晶体管TGA耦接于左存储电容CA与第一左晶体管PGA之间的情况下，第二左调制信号MTGA的相位延迟于第一左调制信号MPGA的相位第一预设时间t1。在一些实施例中，上述第一预设时间t1可以为0＜t1≤T/2。这样一来，可以使得第一左晶体管PGA、第二左晶体管TGA同时处于导通状态的时间大于或等于T/2，提高载流子通过左传输通道30进行传输的效率。

此外，在该曝光时间中的第二时间段P2(如图5所示)内，图4a中的第一右晶体管PGB的栅极GB1接收第一右调制信号MPGB，该第一右晶体管PGB导通。第二右晶体管TGB的栅极GB2接收第二右调制信号MTGB，第二右晶体管TGB导通。

同理，第一右调制信号MPGB与第二右调制信号MTGB的周期均为上述T。在第一右晶体管PGB与光敏元件20的第一端c耦接，第二右晶体管TGB耦接于右存储电容CB与第一右晶体管PGB之间的情况下，第二右调制信号MTGB的相位延迟于第一右调制信号MPGB的相位一个第二预设时间t2。该第二预设时间t2可以为0＜t2≤T/2。从而可以使得第一右晶体管PGB、第二右晶体管TGB同时处于导通状态的时间大于或等于T/2，提高载流子通过右传输通道进行传输的效率。

在本申请的一些实施例中，上述第一预设时间t1可以与第二预设时间t2相同。从而减少左传输通道30或右传输通道31中存在偏置的几率，使得左存储电容CA和右存储电容CB对载流子的吸收能力相同。

在此基础上，为了使得左存储电容CA与右存储电容CB能够分时对载流子进行存储，第一左调制信号MPGA与第一右调制信号MPGB的相位差为180°。这样一来，理论上可以使得当第一左晶体管PGA导通时，第一右晶体管PGB截止；第一左晶体管PGA截止时，第一右晶体管PGB导通。同理，第二左调制信号MTGA与第二右调制信号MTGB的相位差为180°。从而在理论上，使得第二左晶体管TGA导通(或截止)时，第二右晶体管TGB截止(或导通)。

此外，为了使得左存储电容CA与右存储电容CB对载流子的吸收能力相同。在本申请的一些实施例中，第一左调制信号MPGA的振幅Vpga与第一右调制信号MPGB的振幅Vpgb相同。第二左调制信号MTGA的振幅Vtga与第二右调制信号MTGB的振幅Vtgb相同。

在此基础上，由于晶体管的导通和截止并不是瞬时完成的，因此像素电路在实际工作中，在如图7b所示的阶段，第一左晶体管PGA由导通切换至截止。此时第一左晶体管PGA未完全截止。与此同时，第一右晶体管PGB由截止切换至导通，此时第一右晶体管PGB未完全导通。在该时间段，即将截止的第一左晶体管PGA的栅极电压和即将导通的第一右晶体管PGB的栅极电压，存在相同的可能，例如均等于电压V3。此时，载流子可以通过第一左晶体管PGA传输至第一右晶体管PGB。

然而，由上述可知，第二右晶体管TGB的栅极接收到的第二右调制信号MTGB的相位，延迟于第一右晶体管PGB的栅极接收到的第一右调制信号MPGB的相位一个上述第二预设时间t2。所以如图7b所示，第一右晶体管PGB未完全导通时(即第一右晶体管PGB的栅极电压未达到V2，而处于电压V3时)，以及如图7c所示第一右晶体管PGB刚完全导通时(即第一右晶体管PGB的栅极电压达到V2时)，第二右晶体管TGB的栅极电压为Voff，该第二右晶体管TGB还未导通。

其中，图7b和图7c中，第二左晶体管TGA的栅极电压为V2，该第二左晶体管TGA处于导通的状态。

这样一来，经过左传输通道30传输至并存储至左存储电容CA的载流子，无法通过第二右晶体管TGB回流至右传输通道31耦接的右存储电容CB中。从而可以减小载流子在左存储电容CA和右存储电容CB之间出现横向争抢现象的几率。使得上述左存储电容CA或者右存储电容CB中实际收集的载流子的数量，与预期值之间的差异减小，有效提高MC。

接下来，如图7d所示，当第一右晶体管PGB和第二右晶体管TGB均导通时，光敏元件20中累积的载流子，通过右传输通道31进行传输(传输路线沿如图7d中的虚线箭头的方向)，并存储至上述右存储电容CB中。

此外，同上所述，第一右调制信号MPGB的振幅可以小于或等于第二右调制信号MTGB的振幅。

同理，由于第二左调制信号MTGA的相位延迟于第一左调制信号MPGA的相位第一预设时间t1。这样一来，经过右传输通道31传输至并存储至右存储电容CB的载流子，无法通过第二左晶体管TGA回流至左传输通道30耦接的左存储电容CA中。从而可以减小载流子在左存储电容CA和右存储电容CB之间出现横向争抢现象的几率。

此外，在本申请的一些实施例中，如图8a所示，左传输通道30还包括第三左晶体管TGA0。该第三左晶体管TGA0可以耦接于第二左晶体管TGA与左存储电容CA之间。右传输通道31还包括第三右晶体管TGB0。第三右晶体管TGB0可以耦接于第二右晶体管TGB与右存储电容CB之间。

在此情况下，如图8b(为图8a中各个晶体管栅极施加的电压信号的一种时序图)所示，第一左调制信号MPGA、第二左调制信号MTGA、第三左晶体管TGA0的栅极接收到的第三左调制信号MTGA0的相位依次延迟。

其中，第一左调制信号MPGA、第二左调制信号MTGA、第三左调制信号MTGA0的延时时间可以相同，例如均为上述一个上述第一预设时间t1。或者可以不相同。本申请对此不作限定。基于此，当第一左晶体管PGA导通后，第二左晶体管TGA、第三左晶体管TGA0才会依次导通。

这样一来，由上述可知，即使在某一时刻，第一左晶体管PGA的栅极电压和第一右晶体管PGB的栅极电压相同。载流子可以通过第一右晶体管PGB传输至第一左晶体管PGA。但是由于在第一左晶体管PGA未完全导通的情况下，第三左晶体管TGA0处于截止的状态。因此，经过右传输通道31传输至并存储至右存储电容CB的载流子，无法通过第三左晶体管TGA0回流至左传输通道30耦接的左存储电容CA中。达到减小载流子横向争抢的目的。

同理，如图8b所示，第一右调制信号MPGB、第二右调制信号MTGB、第三右晶体管TGB0的栅极接收到的第三右调制信号MTGB0的相位依次延迟。

其中，第一右调制信号MPGB、第二右调制信号MTGB、第三右调制信号MTGB0的延时时间可以相同，例如均为上述第二预设时间t2。或者可以不相同。本申请对此不作限定。这样一来，在第一右晶体管PGB导通后，第二右晶体管TGB、第三右晶体管TGB0才会依次导通。因此，第一右晶体管PGB未完全导通的情况下，第三右晶体管TGB0处于截止状态。达到减小载流子横向争抢的目的。

基于此，在本申请的一些实施例中，第一左调制信号MPGA、第二左调制信号MTGA、第三左调制信号MTGA0的振幅(例如，图8b中的Vpga、Vtga、Vtga0)均相同。此外，第一右调制信号MPGB、第二右调制信号MTGB、第三右调制信号MTGB0的振幅(例如，Vpgb0、Vtgb、Vtgb0)均相同。

或者，由上述可知，为了使得左传输通道30中电势分布较为陡峭，使得载流子的横向传输的效率更高。第一左调制信号MPGA、第二左调制信号MTGA、第三左调制信号MTGA0的振幅依次增大，即图8b中的Vpga＜Vtga＜Vtga0。

这样一来，如图9a所示当第一左晶体管PGA、第二左晶体管TGA以及第三左晶体管TGA0均导通时，左传输通道30中电势分布较为陡峭，使得载流子经过第一左晶体管PGA、第二左晶体管TGA以及第三左晶体管TGA0沿虚线进行传输的效率提高。

同理，为了使得右传输通道31中电势分布较为陡峭，使得载流子的横向传输的效率更高。第一右调制信号MPGB、第二右调制信号MTGB、第三右调制信号MTGB0的振幅依次增大，即图8b中的Vpgb＜Vtgb＜Vtgb0。

这样一来，如图9b所示当第一右晶体管PGB、第二右晶体管TGB以及第三右晶体管TGB0均导通时，右传输通道31中电势分布较为陡峭，使得载流子经过第一右晶体管PGB、第二右晶体管TGB以及第三右晶体管TGB0沿虚线进行传输的效率提高。

需要说明的是，图9a或图9b中各个晶体管的导通电压未逐一标识，但均大于晶体管的截止电压Voff。

此外，上述是以左传输通道30包括三个串联的第一左晶体管PGA、第二左晶体管TGA以及第三左晶体管TGA0。右传输通道31包括三个串联的第一右晶体管PGB、第二右晶体管TGB以及第三右晶体管TGB0为例进行的说明。本申请对左传输通道30中串联的晶体管的数量，以及右传输通道31中串联的晶体管的数量不做限定。控制方法和晶体管的连接方式同上所述此处不再赘述。

上述第三左晶体管TGA0和第三右晶体管TGB0的栅极可以与图1所示的驱动芯片02上的调制信号端OP1相耦接。该调制信号端OP1可以用于提供上述第三左调制信号MTGA0，或者第三右调制信号MTGB0。

需要说明的是，上述是以图像传感器像素电路包括一个左传输通道，一个右传输通道为例进行的说明。在申请的一些可能的实施方式中，图像传感器像素电路包括如图4d(图像传感器像素电路俯视图)所示的位于上方的左传输通道30A、右传输通道31A。左传输通道30A与左上角的左存储电容CA1耦接，右传输通道31A与右上角的右存储电容CB1耦接。此外，图像传感器像素电路还包括位于下方的左传输通道30B、右传输通道31B。左传输通道30B与左下角的左存储电容CA2耦接，右传输通道31B与右下角的右存储电容CB2耦接。

其中，左传输通道30A、左传输通道30B中任意一个左传输通道包括上述第一左晶体管PGA、第二左晶体管TGA。如图4d所示，第一左晶体管PGA的栅极GA1、第二左晶体管TGA的栅极GA2设置于半导体衬底201上。

此外，右传输通道31A、右传输通道31B中任意一个左传输通道包括上述第一右晶体管PGB、第二右晶体管TGB。如图4d所示，第一右晶体管PGB的栅极GB1、第二右晶体管TGB的栅极GB2设置于半导体衬底201上。

在此情况下，左传输通道30A、右传输通道31A、左传输通道30B、右传输通道31B可以在上述一个积分周期内依次将光敏元件20产生的载流子传输至其各自所耦接的存储电容中。

示例二

本示例与示例一相同，第一左晶体管PGA的栅极GA1接收如图5所示的第一左调制信号MPGA，第二左晶体管TGA的栅极GA2接收第二左调制信号MTGA。第一右晶体管PGB的栅极GB1接收第一右调制信号MPGB，第二右晶体管TGB的栅极GB2接收第二右调制信号MTGB。

与示例一不同之处在于，如图10a所示，左传输通道30还包括第四左晶体管TXA。第四左晶体管TXA与第一左晶体管PGA以及第二左晶体管TGA串联。该第四左晶体管TXA的栅极接收左直流信号。在此情况下，在上述第一时间段P1和第二时间段P2，上述第四左晶体管TXA可以一直处于导通的状态。

此外，右传输通道31还包括第四右晶体管TXB。该第四右晶体管TXB与第一右晶体管PGB以及第二右晶体管TGB串联。第四右晶体管TXB的栅极接收右直流信号。在此情况下，在上述左传输通道30进行载流子传输的第一时间段P1，以及右传输通道31进行载流子传输的第二时间段P2，上述第四右晶体管TXB可以一直处于导通的状态。

如图1所示，驱动芯片02还可以包括直流信号端OP2。在本申请的一些实施例中，上述第四左晶体管TXA的栅极和第四右晶体管TXB的栅极可以与直流信号端OP2耦接。该直流信号端OP2能够分别第四左晶体管TXA的栅极和第四右晶体管TXB栅极分别提供上述左直流信号和右直流信号。

或者，在本申请的另一些实施例中，上述晶体管各自的栅极接收到的直流信号还可以由图像传感器像素电路内部控制单元提供。

基于此，如图10b所示，第四左晶体管TXA的栅极GA4和第四右晶体管TXB的栅极GB4位于半导体衬底201上。同理可得，为了使得左存储电容CA，该右存储电容CB对光敏元件20累积的载流子吸收的能力相同。该第四左晶体管TXA的栅极GA4与第四右晶体管TXB栅极GB4，关于左传输通道30和右传输通道31的耦接点Q(如图10a所示)对称设置。

在本申请的一些实施例中，如图10a所示，第四左晶体管TXA与左存储电容CA的第一极(即图10a中该左存储电容CA的上极板)耦接。第二左晶体管TGA耦接于第一左晶体管PGA和第四左晶体管TXA之间。此外，第四右晶体管TXB与右存储电容CB的第一极(即图10a中该右存储电容CB的上极板)耦接。该第二右晶体管TGB耦接于第一右晶体管PGB和第四右晶体管TXB之间。

在此情况下，在一种可能的实施方式中，第四左晶体管TXA的栅极接收到的左直流信号的电压值，与第二左晶体管TGA的栅极接收到第二左调制信号MTGA的幅值Vtga相同。此时，第四左晶体管TXA和第二左晶体管TGA的导通电压相同。左传输通道30中电势分布较为平缓。

此外，第四右晶体管TXB的栅极接收到的右直流信号的电压值，与第二右晶体管TGB的栅极接收到第二右调制信号MTGB的幅值Vtgb相同。此时，第四右晶体管TXB和第二右晶体管TGB的导通电压相同。右传输通道31中电势分布较为平缓。

为了增加左传输通道30和右传输通道31中电势分布的陡峭程度，提高载流子的横向传输效率。在另一种可能的实时方式中，上述左直流信号的电压值大于第二左调制信号MTGA的振幅Vtga。在此情况下，如图11a所示，第四左晶体管TXA的导通电压V4大于第二左晶体管TGA的导通电压V2。

这样一来，如图11a所示当第一左晶体管PGA、第二左晶体管TGA以及第四左晶体管TXA均导通时，左传输通道30中电势分布较为陡峭，使得载流子经过第一左晶体管PGA、第二左晶体管TGA以及第四左晶体管TXA沿虚线进行传输的效率提高。此时，第一右晶体管PGB和第二右晶体管TGB的栅极电压为截止电压Voff，第一右晶体管PGB和第二右晶体管TGB处于截止状态。

接下来，在第二右晶体管TGB的栅极接收到的第二右调制信号MTGB的相位延，迟于第一右晶体管PGB的栅极接收到的第一右调制信号MPGB的相位第二预设时间t2。的情况下，该第二右晶体管TGB会晚于第一右晶体管PGB导通。

在此情况下，如图11b所示，在第一左晶体管PGA未完全关闭，第一右晶体管PGB未完全打开时，左存储电容CA中的载流子不会通过第二右晶体管TGB传输至右存储电容CB。

此外，如图11c所示，当第一左晶体管PGA完全关闭后，第一右晶体管PGB完全打开。但是第二右晶体管TGB仍然处于截止状态。此时，左存储电容CA中的载流子不会通过第二右晶体管TGB传输至右存储电容CB。

接下来，如图11d所示，第一右晶体管PGB、第二右晶体管TGB以及第四右晶体管TXB均导通。此时，当输入至第四右晶体管TXB的左直流信号的电压，大于输入至第二右晶体管TGB的第二右调制信号MTGB的振幅Vtgb时，第四右晶体管TXB的导通电压V4大于第二右晶体管TGB的导通电压V2。

这样一来，右传输通道31中电势分布较为陡峭，使得载流子经过第一右晶体管PGB、第二右晶体管TGB以及第四右晶体管TXB沿虚线进行传输的效率提高。此时，第一左晶体管PGA和第二左晶体管TGA的栅极电压为截止电压Voff，第一左晶体管PGA和第二左晶体管TGA处于截止状态。

需要说明的是，上述是以左传输通道30包括一个第四左晶体管TXA，右传输通道31包括一个第四右晶体管TXB为例进行的说明。在本申请的另一些实施例中，左传输通道30可以包括至少两个串联的第四左晶体管TXA，右传输通道31可以包括至少两个串联的第四右晶体管TXB。晶体管的控制方法同上所述此处不再赘述。

在此基础上，像素电路203还包括如图12a所示的第五晶体管PG0。该第五晶体管PG0耦接于左传输通道30和右传输通道31之间。如图12b所示，第一左晶体管PGA的栅极GA1、第一右晶体管PGB的栅极GB1以及第五晶体管PG0的栅极G0位于半导体衬底201上。同理可得，为了使得左存储电容CA，该右存储电容CB对光敏元件20累积的载流子吸收的能力相同，第一左晶体管PGA的栅极GA1与第一右晶体管PGB的栅极GB1，关于第五晶体管PG0的栅极G0对称设置。

需要说明的是，该第五晶体管PG0的栅极G0位于上述左传输通道30和右传输通道31的耦接点O的位置处。

此外，上述第五晶体管PG0的栅极接收第五直流信号，在此情况下，该第五晶体管PG0可以在上述左传输通道30进行载流子传输的第一时间段P1，以及右传输通道31进行载流子传输的第二时间段P2，一直处于导通的状态。

第五晶体管PG0的栅极可以与图1中驱动芯片02的直流信号端OP2耦接，从而可以通过直流信号端OP2向第五晶体管PG0的栅极提供第五直流信号。

基于此，图12a中画出的两个虚线状的光敏元件20，是表示该像素电路中一个光敏元件20的两种耦接状态。在此情况下，该第五晶体管PG0为可以双向导通的晶体管。由于第五晶体管PG0在上述第一时间段P1和第二时间段P2均处于导通状态。

因此，当左传输通道30中的各个晶体管导通时，光敏元件20相当于与PG0靠近右传输通道31的一极耦接，从而使得光敏元件20积累的电荷可以通过第五晶体管PG0，传输至左传输通道30，并最终存储于左存储电容CA。或者，当右传输通道31中的各个晶体管导通时，光敏元件20相当于与PG0靠近左传输通道30的一极耦接，从而使得光敏元件20积累的电荷可以通过第五晶体管PG0，传输至右传输通道31，并最终存储于右存储电容CB。

同上所述，第五直流信号的电压值可以与输入至第一左晶体管PGA栅极的第一左调制信号MPGA的振幅Vpga，以及输入至第一右晶体管PGB栅极的第一右调制信号MPGB的振幅Vpgb相同。

或者，由上述可知，为了使得左传输通道30中电势分布较为陡峭，使得载流子的横向传输的效率更高。第五直流信号的电压值小于第一左晶体管PGA栅极的第一左调制信号MPGA的振幅Vpga。

在此情况下，如图12c所示，当第五晶体管PG0、第一左晶体管PGA、第二左晶体管TGA以及第四左晶体管TXA导通时，第五晶体管PG0、第一左晶体管PGA、第二左晶体管TGA以及第四左晶体管TXA的导通电压依次增大，即V5＜V1＜V2＜V4。此时，左传输通道30中电势分布较为陡峭，使得载流子经过第五晶体管PG0、第一左晶体管PGA、第二左晶体管TGA以及第四左晶体管TXA沿虚线进行传输的效率提高。

同理，如图12d所示，当第五晶体管PG0、第一右晶体管PGB、第二右晶体管TGB以及第四右晶体管TXB导通时，第五晶体管PG0、第一右晶体管PGB、第二右晶体管TGB以及第四右晶体管TXB的导通电压依次增大，即V5＜V1＜V2＜V4。此时，左传输通道30中电势分布较为陡峭，使得载流子经过第五晶体管PG0、第一右晶体管PGB、第二右晶体管TGB以及第四右晶体管TXB沿虚线进行传输的效率提高。

需要说明的是，上述是以像素电路203包括一个第五晶体管PG0为例进行的说明。在本申请的另一些实施例中，像素电路203可以包括至少两个串联的第五晶体管PG0。

在此情况下，当像素电路203包括偶数个第五晶体管PG0时，靠近左传输通道30的一个第五晶体管PG0的栅极，与靠近右传输通道的一个第五晶体管PG0的栅极关于左传输通道30和右传输通道31的耦接点Q对称设置。

或者，当像素电路203包括奇数个第五晶体管PG0时，一个第五晶体管PG0的栅极位于左传输通道30和右传输通道31的耦接点Q所在的位置，其余的多个第五晶体管PG0中，靠近左传输通道30的一个第五晶体管PG0的栅极，与靠近右传输通道的一个第五晶体管PG0的栅极关于位于上述耦接点Q的第五晶体管PG0的栅极对称设置。

此外，在左传输通道30还包括第四左晶体管TXA，右传输通道31包括第四右晶体管TXB的情况下，在本申请的另一些实施例中，如图13所示，第二左晶体管TGA与左存储电容CA的第一极耦接。该第一左晶体管PGA耦接于第二左晶体管TGA与第四左晶体管TXA之间。第二右晶体管TGB与右存储电容CB的第一极耦接。该第一右晶体管PGB耦接于第二右晶体管TGB和第四右晶体管TXB之间。此时，图13中的第四左晶体管TXA和第四右晶体管TXB可以相当于，上述像素电路203包括两个串联的第五晶体管PG0的方案。

同理，在一些可能的实施例中，第四左晶体管TXA的栅极接收到的左直流信号的电压值，可以与第一左晶体管PGA的栅极接收到的第一左调制信号MPGA的振幅Vpga相同。第四右晶体管TXB的栅极接收到的右直流信号的电压值，可以与第一右晶体管PGB的栅极接收到的第一右调制信号MPGB的振幅Vpgb相同。

或者，同理可得，为了使得左传输通道30以及右传输通道31中电势分布较为陡峭，第四左晶体管TXA的栅极接收到的左直流信号的电压值，可以小于第一左晶体管PGA的栅极接收到的第一左调制信号MPGA的振幅Vpga。第四右晶体管TXB的栅极接收到的右直流信号的电压值，可以小于第一右晶体管PGB的栅极接收到的第一右调制信号MPGB的振幅Vpgb。

示例三

本示例与示例一、示例二的相同之处在于，如图4b所示，左传输通道30可以包括第一左晶体管PGA、第二左晶体管TGA。右传输通道31可以包括第一右晶体管PGB、第二右晶体管TGB。

此外，第二左晶体管TGA耦接于左存储电容CA与第一左晶体管PGA之间。该第一左晶体管PGA的栅极接收如图14所示的第一左调制信号MPGA，第二左晶体管TGA的栅极接收第二左调制信号MTGA。第二右晶体管TGB耦接于右存储电容CB与第一右晶体管PGB之间。该第一右晶体管PGB的栅极接收第一右调制信号MPGB，第二右晶体管TGB的栅极接收第二右调制信号MPGB。

本示例与示例一、示例二的不同之处在于，如图14(为图4b中各个晶体管栅极施加的电压信号的另一种时序图)所示，第一左调制信号MPGA和第二左调制信号MTGA的周期均为T，相位相同。第一左调制信号MPGA的振幅Vpga小于第二左调制信号MTGA的振幅Vtga，即Vpag＜Vtga。

这样一来，当第一左晶体管PGA、第二左晶体管TGA均导通时，如图7a所示，第二左晶体管TGA的导通电压V2大于第一左晶体管PGA的导通电压V1，从而可以使得左传输通道30中的电势分布较为陡峭。

此外，如图14所示，第一右调制信号MPGB与第二右调制信号MTGB的周期均为上述T，相位相同。第一右调制信号MPGB的振幅Vpgb小于第二右调制信号MTGB的振幅Vtgb。

这样一来，当第一右晶体管PGB、第二右晶体管TGB均导通时，如图7d所示，第二右晶体管TGB的导通电压V2大于第一右晶体管PGB的导通电压V1，从而可以使得右传输通道31中的电势分布较为陡峭。

同上所述，为了使得左存储电容CA与右存储电容CB能够分时对载流子进行存储，如图14所示，上述第一左调制信号MPGA与第一右调制信号MPGB的相位差为180°。第二左调制信号MTGA与第二右调制信号MTGB的相位差为180°。

此外，在本示例的一些可能的实现方式中，左传输通道30还可以包括如图8a所示的第三左晶体管TGA0，右传输通道31还可以包括第三右晶体管TGB0。

在此情况下，第一左调制信号MPGA、第二左调制信号MTGA、第三左调制信号MTGA0的相位，如图15(为图8a中各个晶体管栅极施加的电压信号的另一种时序图)所示均相等。此外，同上所述，为了使得左传输通道30中电势分布较为陡峭，使得载流子的横向传输的效率更高。第一左调制信号MPGA、第二左调制信号MTGA、第三左调制信号MTGA0的振幅依次增大，Vpga＜Vtga＜Vtga0。

同理，第一右调制信号MPGB、第二右调制信号MTGB、第三右调制信号MTGB0的相位，如图15所示均相等。此外，同上所述，为了使得右传输通道31中电势分布较为陡峭，使得载流子的横向传输的效率更高。第一右调制信号MPGB、第二右调制信号MTGB、第三右调制信号MTGB0的振幅依次增大，即Vpgb＜Vtgb＜Vtgb0。

在本申请的另一些可能的实施方式中，如图10a所示，左传输通道30还可以包括第四左晶体管TXA，第四左晶体管TXA的栅极接收左直流信号。右传输通道31还可以包括第四右晶体管TXB，第四右晶体管TXB的栅极接收右直流信号。

同上所述，为了使得左存储电容CA，该右存储电容CB对光敏元件20累积的载流子吸收的能力相同。该第四左晶体管TXA的栅极GA4与第四右晶体管TXB栅极GB4，关于左传输通道30和右传输通道31的耦接点Q(如图10a所示)对称设置。

同理可得，如图10a所述，当第二左晶体管TGA耦接于第一左晶体管PGA和第四左晶体管TXA之间时。该左直流信号的电压值可以大于或等于第二左晶体管TGA的栅极接收到的第二左调制信号的振幅Vtag。第二右晶体管TGB耦接于第一右晶体管PGB和第四右晶体管TXB之间时，右直流信号的电压值可以大于或等于第二右晶体管TGB的栅极接收到的第二右调制信号MTGB的振幅Vtgb。上述左直流信号和右直流信号的设置方式以及技术效果同上所述，此处不再赘述。

在此基础上，本示例中，像素电路还可以包括如图12a所示的第五晶体管PG0。该第五晶体管PG0耦接于与左传输通道30和右传输通道31之间。该第五晶体管PG0接收到的第五直流信号的设置方式同上所述，此处不再赘述。

基于此，同上所述，为了使得左存储电容CA，该右存储电容CB对光敏元件20累积的载流子吸收的能力相同。第一左晶体管PGA的栅极GA1与第一右晶体管PGB的栅极GB1，关于第五晶体管PG0的栅极G0对称设置。

或者，在本申请的另一些可能的实施方式中，如图13所示，在左传输通道30包括第四左晶体管TXA，右传输通道31包括第四右晶体管TXB的情况下。第二左晶体管TGA与左存储电容CA的第一极耦接。该第一左晶体管PGA耦接于第二左晶体管TGA与第四左晶体管TXA之间。第二右晶体管TGB与右存储电容CB的第一极耦接。该第一右晶体管PGB耦接于第二右晶体管TGB和第四右晶体管TXB之间。

同上所述，第四左晶体管TXA的栅极接收到的左直流信号的电压值，可以小于或等于第一左晶体管PGA的栅极接收到的第一左调制信号MPGA的振幅Vpga。第四右晶体管TXB的栅极接收到的右直流信号的电压值，可以小于或等于第一右晶体管PGB的栅极接收到的第一右调制信号MPGB的振幅Vpgb。上述左直流信号和右直流信号的设置方式有技术效果同上所述，此处不再赘述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种图像传感器像素电路，其特征在于，包括：

光敏元件；

与所述光敏元件的第一端耦接的左传输通道，包括串联的第一左晶体管、第二左晶体管；

与所述光敏元件的所述第一端耦接的右传输通道，包括串联的第一右晶体管、第二右晶体管；

左存储电容，位于所述左传输通道远离所述右传输通道的一端；其中，所述第一左晶体管与所述光敏元件的第一端耦接，所述第二左晶体管耦接于所述第一左晶体管和所述左存储电容之间；所述第一左晶体管的栅极接收第一左调制信号，所述第二左晶体管的栅极接收第二左调制信号，所述第一左调制信号和所述第二左调制信号的周期均为T；所述第二左调制信号与所述第一左调制信号具有相位差；所述第二左调制信号的相位延迟于所述第一左调制信号的相位第一预设时间t1，所述第一预设时间t1为0＜t1≤T/2；

右存储电容，位于所述右传输通道远离所述左传输通道的一端；所述第一右晶体管与所述光敏元件的第一端耦接，所述第二右晶体管耦接于所述第一右晶体管和所述右存储电容之间；所述第一右晶体管的栅极接收第一右调制信号，所述第二右晶体管的栅极接收第二右调制信号，所述第一右调制信号与所述第二右调制信号的周期均为所述T；所述第二右调制信号与所述第一右调制信号具有相位差；所述第二右调制信号的相位延迟于所述第一右调制信号的相位第二预设时间t2，所述第二预设时间t2为0＜t2≤T/2；

所述左传输通道还包括第三左晶体管；所述第三左晶体管耦接于所述第二左晶体管与所述左存储电容之间；所述第二左调制信号、所述第三左晶体管的栅极接收到的第三左调制信号的相位依次延迟；

所述右传输通道还包括第三右晶体管；所述第三右晶体管耦接于所述第二右晶体管与所述右存储电容之间；所述第二右调制信号、所述第三右晶体管的栅极接收到的第三右调制信号的相位依次延迟。

2.根据权利要求1所述的图像传感器像素电路，其特征在于，所述第四左晶体管的栅极和所述第四右晶体管的栅极位于半导体衬底上；所述第四左晶体管的栅极与所述第四右晶体管的栅极，关于所述左传输通道和所述右传输通道的耦接点对称设置。

3.根据权利要求1或2所述的图像传感器像素电路，其特征在于，所述图像传感器像素电路还包括第五晶体管；

所述第五晶体管耦接于所述左传输通道和所述右传输通道之间；所述第五晶体管的栅极接收第五直流信号；所述第五直流信号的电压值小于或等于所述第一左调制信号的振幅，或者，小于或等于所述第一右调制信号的振幅。

4.根据权利要求3所述的图像传感器像素电路，其特征在于，所述第一左晶体管的栅极、所述第一右晶体管的栅极以及所述第五晶体管的栅极位于半导体衬底上，所述第一左晶体管的栅极与所述第一右晶体管的栅极，关于所述第五晶体管的栅极对称设置。

5.根据权利要求1或2所述的图像传感器像素电路，其特征在于，

所述第二左晶体管与所述左存储电容的第一极耦接；所述第一左晶体管耦接于所述第二左晶体管与所述第四左晶体管之间；所述左直流信号的电压值小于或等于所述第一左调制信号的振幅；

所述第二右晶体管与所述右存储电容的第一极耦接；所述第一右晶体管耦接于所述第二右晶体管和所述第四右晶体管之间；所述右直流信号的电压值小于或等于所述第一右调制信号的振幅。

6.根据权利要求1或2所述的图像传感器像素电路，其特征在于，

所述第一左调制信号与所述第一右调制信号的相位差为180°，振幅相同；

所述第二左调制信号与所述第二右调制信号的相位差为180°，振幅相同。

7.根据权利要求1或2所述的图像传感器像素电路，其特征在于，所述第一预设时间t1与所述第二预设时间t2相同。

8.一种图像传感器像素电路的控制方法，其特征在于，所述图像传感器像素电路包括光敏元件，以及分别与所述光敏元件的第一端耦接的左传输通道、右传输通道；所述左传输通道包括串联的第一左晶体管、第二左晶体管；所述右传输通道包括串联的第一右晶体管、第二右晶体管；所述图像传感器像素电路还包括左存储电容和右存储电容；所述左存储电容位于所述左传输通道远离所述右传输通道的一端；所述右存储电容位于所述右传输通道远离所述左传输通道的一端；所述第一左晶体管与所述光敏元件的第一端耦接，所述第二左晶体管耦接于所述第一左晶体管和所述左存储电容之间；所述第一右晶体管与所述光敏元件的第一端耦接，所述第二右晶体管耦接于所述第一右晶体管和所述右存储电容之间；所述左传输通道还包括第三左晶体管；所述第三左晶体管耦接于所述第二左晶体管与所述左存储电容之间；所述右传输通道还包括第三右晶体管；所述第三右晶体管耦接于所述第二右晶体管与所述右存储电容之间；

所述方法包括：

所述第一左晶体管的栅极接收第一左调制信号，所述第一左晶体管导通；所述第二左晶体管的栅极接收第二左调制信号，所述第二左晶体管导通；

其中，所述第一左调制信号与所述第二左调制信号的周期均为T；所述第二左调制信号与所述第一左调制信号具有相位差；所述第二左调制信号的相位延迟于所述第一左调制信号的相位第一预设时间t1，所述第一预设时间t1为0＜t1≤T/2；

所述第一右晶体管的栅极接收第一右调制信号，所述第一右晶体管导通；所述第二右晶体管的栅极接收第二右调制信号，所述第二右晶体管导通；

其中，所述第一右调制信号与所述第二右调制信号的周期均为所述T；所述第二右调制信号与所述第一右调制信号具有相位差；所述第二右调制信号的相位延迟于所述第一右调制信号的相位第二预设时间t2，所述第二预设时间t2为0＜t2≤T/2；

所述第二左调制信号、所述第三左晶体管的栅极接收到的第三左调制信号的相位依次延迟；

所述第二右调制信号、所述第三右晶体管的栅极接收到的第三右调制信号的相位依次延迟。

9.根据权利要求8所述的图像传感器像素电路的控制方法，其特征在于，所述图像传感器像素电路还包括第五晶体管；所述第五晶体管耦接于所述左传输通道和所述右传输通道之间；

所述方法还包括：

所述第五晶体管的栅极接收第五直流信号；所述第五直流信号的电压值小于或等于所述第一左调制信号的振幅，或者，小于或等于所述第一右调制信号的振幅。

10.根据权利要求8或9所述的图像传感器像素电路的控制方法，其特征在于，

所述第一左调制信号与所述第一右调制信号的相位差为180°，振幅相同；

所述第二左调制信号与所述第二右调制信号的相位差为180°，振幅相同。

11.根据权利要求8所述的图像传感器像素电路的控制方法，其特征在于，所述第一预设时间t1与所述第二预设时间t2相同。

12.一种图像传感器，其特征在于，包括半导体衬底，以及制作与所述半导体衬底上的像素阵列；所述像素阵列包括多个阵列排布的像素结构；每个所述像素结构包括如权利要求1-7任一项所述的图像传感器像素电路。

13.一种终端设备，其特征在于，包括驱动芯片以及如权利要求12所述的图像传感器；所述驱动芯片包括用于提供调制信号的调制信号端；

所述调制信号端分别与所述图像传感器像素电路中，所述第一左晶体管、所述第二左晶体管、所述第一右晶体管、所述第二右晶体管的栅极耦接。