CN117877554A - 非易失性存储器设备、存储设备及其操作方法 - Google Patents

Abstract

在一些实施例中，存储设备的操作方法包括：通过搜索耦合到多个字线中的选择字线的选择存储器单元的阈值电压分布之间的第一谷点来获得多个点；使用第一函数计算与第一参考计数值相对应的第一电压电平；使用第二函数计算与第一参考计数值相对应的第二电压电平；根据耦合到与选择字线相邻的至少一个相邻字线的每个相邻存储器单元的侵略者单元组，将选择存储器单元分类为多个耦合模式；以及基于选择存储器单元的多个耦合模式、第一电压电平和第二电压电平执行读取操作。

Description

非易失性存储器设备、存储设备及其操作方法

相关申请的交叉引用

本申请要求于2022年10月12日向韩国知识产权局提交的第10-2022-01030917号韩国专利申请的优先权，该申请的公开内容通过引用整体并入本文。

技术领域

本公开通常涉及电子设备，更具体地，涉及被配置为执行数据恢复读取操作的非易失性存储器设备、存储设备、存储控制器的操作方法以及存储设备的操作方法。

背景技术

半导体存储器设备可分为易失性存储器设备，例如但不限于动态随机存取存储器(DRAM)和静态RAM(SRAM)，以及非易失性存储装置，例如但不限于电可擦除和可编程只读存储器(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)和闪速存储器。当电源中断时，易失性存储器设备可能会丢失存储的数据，而非易失性存储器设备即使在电源中断时也会保留存储的数据。

使用非易失性存储器设备的相关设备可以包括，例如，运动图像专家组1(MPEG-1)音频层3(MP3)播放器、数码相机、移动电话、摄像机、闪速存储器卡、固态盘(SSD)等。随着使用非易失性存储器设备作为存储设备的相关设备的数量增加，非易失存储器设备的容量也增加了。

发明内容

本公开提供了一种非易失性存储器设备、存储设备、存储控制器的操作方法以及存储设备的操作方法，其可以提高数据恢复读取操作的性能。

根据本公开的一方面，提供一种存储设备的操作方法。所述操作方法包括：通过搜索耦合到多个字线中的选择字线的选择存储器单元的阈值电压分布之间的第一谷点来获得多个点。多个点中的每个点包括读取电压电平和存储器单元计数值。所述操作方法还包括使用第一函数计算与第一参考计数值相对应的第一电压电平。第一函数对应于多个点中具有高于或等于第一谷点的谷读取电压电平的第一读取电压电平的第一点。第一参考计数值小于第一谷点的第一存储器单元计数值。所述操作方法还包括使用第二函数计算与第一参考计数值相对应的第二电压电平。第二函数对应于多个点中具有小于或等于第一谷点的谷读取电压电平的第二读取电压电平的第二点。所述操作方法还包括根据耦合到与选择字线相邻的至少一个相邻字线的每个相邻存储器单元的侵略者单元组，将选择存储器单元分类为多个耦合模式。所述操作方法还包括基于选择存储器单元的多个耦合模式、第一电压电平和第二电压电平执行读取操作。

根据本公开的一方面，提供一种存储设备。存储设备包括非易失性存储器，非易失性存储器包括分别耦合到多个字线的多个存储器单元；以及存储控制器，被配置为向非易失性存储器提供读取命令和选择地址，并指示非易失性存储器读取存储在耦合到多个字线中的选择字线的选择存储器单元中的数据。存储控制器还被配置为：通过搜索选择存储器单元的阈值电压分布之间的第一谷点来获得多个点。所述多个点中的每个点包括读取电压电平和存储器单元计数值。存储控制器还被配置为：使用第一函数计算与第一参考计数值相对应的第一电压电平。第一函数对应于多个点中具有高于或等于第一谷点的谷读取电压电平的第一读取电压电平的第一点。第一参考计数值小于第一谷点的第一存储器单元计数值。存储控制器还被配置为：使用第二函数计算与第一参考计数值相对应的第二电压电平。第二函数对应于多个点中具有小于或等于第一谷点的谷读取电压电平的第二读取电压电平的第二点。存储控制器还被配置为：根据耦合到与选择字线相邻的至少一个相邻字线的每个相邻存储器单元的侵略者单元组，将选择存储器单元分类为多个耦合模式。存储控制器还被配置为：基于选择存储单元的多个耦合模式、第一电压电平和第二电压电平来计算要被施加到选择存储器单元的第三读取电压电平。

根据本公开的一方面，提供一种存储设备的操作方法。所述操作方法包括：通过搜索多个选择字线的选择存储器单元的阈值电压分布之间的第一谷点来获得多个点。多个点中的每个点包括读取电压电平和存储器单元计数值。所述操作方法还包括使用第一函数计算与第一参考计数值相对应的第一电压电平。第一函数对应于多个点中具有高于或等于第一谷点的谷读取电压电平的第一读取电压电平的第一点。第一参考计数值小于第一谷点的第一存储器单元计数值。所述操作方法还包括使用第二函数计算与第一参考计数值相对应的第二电压电平。第二函数对应于多个点中具有小于或等于第一谷点的谷读取电压电平的第二读取电压电平的第二点。所述操作方法还包括将连接到至少一个相邻字线的相邻存储器单元分组为多个侵略者单元组。所述至少一个相邻字线与耦合到选择存储器单元的选择字线相邻。所述操作方法还包括根据多个侵略者单元组中的每一个将选择存储器单元分类为多个耦合模式。所述操作方法还包括基于选择存储单元的多个耦合模式、第一电压电平和第二电压电平来计算要被施加到选择存储器单元的第三读取电压电平。

根据本公开的一方面，提供一种非易失性存储器设备。非易失性存储器设备包括：存储器单元阵列，存储器单元阵列包括耦合到多个字线的多个存储器单元；电压生成器，被配置为生成被施加到多个字线的字线电压；以及控制逻辑电路，被配置为向电压生成器提供电压控制信号。电压控制信号指示字线电压的生成。电压生成器还被配置为在第一时段期间，将多个读取电压顺序地施加到多个字线中的选择字线。多个读取电压被配置为搜索耦合到选择字线的选择存储器单元的阈值电压分布之间的谷点。电压生成器还被配置为在第二时段期间，向与选择字线相邻的至少一个相邻字线施加至少一个组确定读取电压。至少一个组确定读取电压被配置为对耦合到至少一个相邻字线的相邻存储器单元的多个侵略者单元组进行分组。电压生成器还被配置为在第三时段期间，向选择字线顺序地施加子读取电压。子读取电压对应于已经根据多个侵略者单元组确定的选择存储器单元的多个耦合模式。子读取电压包括：第一电压电平，对应于第一线性函数中的参考计数值，第一线性函数最小化第一线性函数与包括选择存储器单元的阈值电压分布中的第一读取电压和对应于第一读取电压的存储器单元计数值的点之间的第一距离。第一读取电压的电平高于或等于多个读取电压中对应于谷点的谷读取电压的电平。参考计数值小于与谷点相对应的存储器单元计数值。子读取电压还包括：第二电压电平，对应于第二线性函数中的参考计数值，第二线性函数最小化第二线性函数与包括选择存储器单元的阈值电压分布中的第二读取电压和对应于第二读取电压的存储器单元计数值的点之间的第二距离。第二读取电压的电平等于或小于多个读取电压中对应于谷点的谷读取电压的电平。

附加方面将部分地在下面的描述中阐述，并且部分地从描述中显而易见，或者可以通过所呈现的实施例的实践来学习。

附图说明

通过结合附图进行的以下描述，本公开的某些实施例的上述和其他方面、特征和优点将更加明显，其中：

图1是根据实施例的存储系统的框图；

图2是根据实施例的非易失性存储器的示意图；

图3是根据实施例的存储器块的透视图；

图4是根据实施例的存储器块的电路示意图；

图5是根据实施例的存储器块的透视示意图；

图6是根据实施例的存储器块的电路示意图；

图7是根据实施例的单元串的垂直截面的示意图；

图8是根据实施例的存储器单元的垂直截面的示意图；

图9是示出根据实施例的多个存储器单元的状态的曲线图；

图10是示出根据实施例的多个存储器单元劣化的状态的曲线图；

图11是根据实施例的耦合模式(coupling pattern)和侵略者单元组的示意图；

图12是示出根据实施例的对多个侵略者单元组进行分组的方法的曲线图；

图13是示出根据实施例的根据多个侵略者单元组的子阈值电压分布的曲线图；

图14A和图14B是示出根据实施例的用于子阈值电压分布的子读取电压集合的曲线图；

图15A和图15B是根据实施例的使用子读取电压集合的读取操作的示意图；

图16是示出根据实施例的谷搜索操作和获得多个点的方法的曲线图；

图17是示出根据实施例的在第一函数中计算第一电压电平的方法的曲线图；

图18是示出根据实施例的在第二函数中计算第二电压电平的方法的曲线图；

图19是示出根据实施例的计算子读取电压集合的方法的曲线图；

图20是示出根据实施例的参考计数值的曲线图；

图21是示出根据实施例的对多个侵略者单元组进行分组的方法的曲线图；

图22是示出根据实施例的对多个侵略者单元组进行分组的方法的曲线图；

图23是示出根据实施例的根据多个侵略者单元组的子阈值电压分布的曲线图；

图24是示出根据实施例的计算阈值电压分布的子读取电压集合的方法的曲线图；

图25示出根据实施例的用于三电平单元(TLC)的子读取电压集合的表；

图26是示出根据实施例的耦合到相邻字线的选择存储器单元的耦合模式的示意图；

图27示出根据实施例的将分别对应于相邻字线的相邻存储器单元的多个侵略者单元组进行分组的方法的曲线图；

图28示出根据实施例的耦合到相邻字线的选择存储器单元的阈值电压分布的曲线图；

图29示出根据实施例的对于每个字线耦合到相邻字线的选择存储器单元的阈值电压的曲线图；

图30是根据实施例的读取操作方法的流程图；

图31是根据实施例的数据恢复读取操作方法的流程图；

图32是根据实施例的施加到选择字线和相邻字线的字线电压的时序图；

图33是根据实施例的存储器系统的框图；

图34是根据实施例的应用存储设备的系统的框图；

图35是根据实施例的存储系统的框图；

图36是根据实施例的存储器设备的示意图；以及

图37是根据实施例的制造堆栈型半导体设备的工艺的示意图。

具体实施方式

提供以下参考附图的描述以帮助全面理解由权利要求及其等同物限定的本公开的实施例。包括各种具体细节以帮助理解，但这些细节被认为仅是示例性的。因此，本领域普通技术人员应当认识到，在不脱离本公开的范围和精神的情况下，可以对本文所描述的实施例进行各种改变和修改。此外，为了清楚和简洁，省略了对众所周知的功能和结构的描述。

关于附图的描述，类似的附图标记可以用于指代类似或相关的元件。应当理解，除非相关上下文另有明确指示，否则与一个项目相对应的名词的单数形式可以包括一个或多个事物。如本文中所使用的，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”以及“A、B或C中的至少一个”的短语中的每一个可以包括在对应的一个短语中一起列举的项目的可能组合。如本文所用，诸如“第1”和“第2”或“第一”和“第二”的术语可以用于简单地将对应的组件与另一组件区分开来，而不在其他方面限制组件(例如，重要性或顺序)。应当理解，如果元件(例如，第一元件)被称为“与另一元件(例如，第二元件)耦合”、“耦合到另一元件”、“与另一元件连接”或“连接另一元件”(例如，第二元件)，无论是否使用术语“可操作地”或“可通信地”，这意味着元件可以与另一元件直接地(例如，有线)、无线地或者经由第三元件耦合。

应当理解，当一个元件或层被称为“在另一元件或层之上”、“在另一元件或层上面”、“在另一元件或层上”、“在另一元件或层下面”、“在另一元件或层下方”、“在另一元件或层之下”、“连接到另一元件或层”或“耦合到另一元件或层”时，它可以直接在其他元件或层之上、在其他元件或层上面、在其他元件或层上、在其他元件或层下面、在其他元件或层下方、在其他元件或层之下、连接到或耦合到其他元件或层，或者可以存在介入元件或层。相反，当一个元件被称为“直接在另一元件或层之上”、“直接在另一元件或层上面”、“直接在另一元件或层上”，“直接在在另一元件或层下面”、“在另一元件或层下方”、“在另一元件或层之下”、“连接到另一元件或层”、“直接在另一元件或层下方”、“直接在另一元件或层之下”、“直接连接到另一元件或层”或“直接耦合连接到另一元件或层”时，不存在介入元件或层。

术语“上部”、“中部”、“下部”等可替换为用于描述元件的相对位置的术语，诸如“第一”、“第二”和“第三”。术语“第一”、“第二”和“第三”可用于描述各种元件，但这些元件不受这些术语的限制，“第一元件”可被称为“第二元件”。可替换地或附加地，术语“第一”、“第二”、“第三”等可以用于将组件彼此区分，并且不限制本公开。例如，术语“第一”、“第二”、“第三”等可能不一定涉及任何形式的顺序或数字含义。

在整个本公开中，对“一个实施例”、“实施例”和“示例实施例”或类似语言的引用可以指示结合所指示的实施例描述的具体特征、结构或特性被包括在本解决方案的至少一个实施例中。因此，贯通本公开的短语“在一个实施例中”、“在实施例中”和“在示例实施例中”以及类似的语言可以但不一定全部指代相同的实施例。

应当理解，所公开的过程/流程图中的块的特定顺序或层次结构是示例性方法的说明。基于设计偏好，可以理解，过程/流程图中的块的特定顺序或层次结构可以被重新排列。此外，一些块可以被组合或省略。所附权利要求以样本顺序呈现各种块的元件，而不意味着局限于所呈现的特定顺序或层次结构。

在下文中，参考附图描述本公开的各种实施例。

图1是根据实施例的存储系统10的框图。

参考图1，存储系统10可以包括主机50和存储设备100。

主机50可以通过接口与存储设备100进行通信。在此，接口可以被实现为例如高速非易失性存储器(NVMe)、NVMe管理接口(MI)或基于架构的NVMe(NVMeof)。然而，本公开在这方面不受限制。例如，接口可以符合一个或多个存储器存储标准和/或协议。

主机50可以向存储设备100提供请求在存储设备100中存储数据的写入请求。可替换地或附加地，主机50可以向存储设备100提供用于识别数据的逻辑地址和数据。在实施例中，逻辑地址可以被包括在写入请求中。

主机50可以向存储设备100提供请求提供存储在存储设备100中的数据的读取请求。可替换地或附加地，主机50可以向存储设备100提供用于识别数据的逻辑地址。在实施例中，逻辑地址可以被包括在读取请求中。

存储设备100可以包括存储控制器110和非易失性存储器120。存储控制器110和非易失性存储器120可以集成到一个半导体设备中。在实施例中，存储控制器110和非易失性存储器120可以集成到一个半导体设备中并构成存储卡。例如，非易失性存储器120和存储控制器110可以集成到一个半导体设备中，并构成个人计算机(PC)卡、小型闪速存储器卡、智能媒体卡、记忆棒、多媒体卡、安全数字(SD)卡、通用闪速存储器(UFS)设备等。在可选或附加实施例中，存储控制器110和非易失性存储器120可以集成到一个半导体设备中，并构成固态盘/驱动器(SSD)。

响应于从主机50提供的请求(例如，写入请求和/或读取请求)，存储控制器110可以控制非易失性存储器120读取存储在非易失存储器120中的数据和/或将数据写入(或编程)到非易失存储器120。即，存储控制器110可以通过向非易失性存储器120提供命令/地址CMD/ADD和控制信号CTRL来控制非易失存储器120上的写入操作(或编程操作)、读取操作和擦除操作。可替换地或附加地，可以在存储控制器110和非易失性存储器120之间发送和接收要写入的数据和要读取的数据。

在实施例中，存储控制器110可以向非易失性存储器120提供读取命令和选择地址。即，读取命令可以是指用于指示读取存储在连接到多个字线中的选择字线的选择存储器单元中的数据的命令。选择地址可以是与选择字线相对应的地址。

存储控制器110可以经由一个或多个标准接口与主机50通信。例如，存储控制器110可以包括接口电路(未示出)，其在主机50和存储控制器110之间提供一个或多个标准接口。标准接口可以包括但不限于高级技术附加(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行连接SCSI(SAS)、外围部件互连(PCI)、PCI快速(PCIe)、电气和电子工程师协会(IEEE)1394(火线)、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、UFS设备和紧凑型闪速存储器(CF)卡接口。

存储控制器110可以包括读取管理器111、读取电压集合表112和纠错码(ECC)电路(以下称为“ECC电路”)113。

读取管理器111可以响应于从主机50提供的读取请求来控制非易失性存储器120读取存储在非易失存储器120中的数据。例如，响应于读取请求，读取管理器111可以向非易失性存储器120提供用于指示数据读取的命令/地址CMD/ADD。在实施例中，用于指示读取数据的命令可以被称为读取命令。

读取管理器111可以管理和/或调整读取电压。例如，当ECC电路113没有校正读取数据时，读取管理器111可以调整非易失性存储器120使用的读取电压。读取电压可以是指施加到字线以读取存储在编程存储器单元中的数据的电压。调整的读取电压可以被包括在控制信号CTRL中。例如，当ECC电路113没有校正读取数据时，读取管理器111可以计算要用于数据恢复读取操作的读取电压。数据恢复读取操作可以是指响应于与连接到与选定字线相邻的字线的存储器单元的状态相对应的读取电压而执行的读取操作。例如，读取管理器111可以基于管理的读取电压和/或调整的读取电压来控制非易失性存储器120读取数据。

在实施例中，读取管理器111可以响应于读取请求使用默认读取电压集合。当由于默认读取电压集合而读取的数据没有被ECC电路113校正时，读取管理器111可以使用历史读取电压集合。当由于历史读取电压集合，读取的数据没有被ECC电路113校正时，读取管理器111可以使用最佳读取电压集合。如本文所使用的，读取电压集合可以被称为默认读取电压集合、最佳读取电压集合和/或历史读取电压集合。

默认读取电压集合可以包括其中不反映包括一个或多个存储器单元的存储器块的劣化程度的读取电压。包括在默认读取电压集合中的读取电压可以被称为默认读取电压，并且默认读取电压的类型可以根据存储器单元的类型而变化。最佳读取电压集合可以包括与存储器单元的不同阈值电压分布之间的交叉点相对应的读取电压。可替换地或附加地，最佳读取电压集合可以包括作为执行恢复代码的结果而获得的读取电压。包括在最佳读取电压集合中的读取电压可以被称为最佳读取电压，并且最佳读取电压的类型可以根据存储器单元的类型而变化。

读取通过可以是与正常数据相对应的读取操作的结果和/或读取数据包含错误的情况。可替换地或附加地，读取通过可以是与读取数据包括ECC电路113可校正的错误的情况相对应的读取操作的结果。读取失败可以是与读取数据包括ECC电路113无法校正的错误的情况相对应的读取操作的结果。

读取电压集合表112可以存储由读取管理器111计算的读取电压。在一些实施例中，读取电压集合表112可以存储默认读取电压集合、最佳读取电压集合和/或历史读取电压集合。在实施例中，读取电压集合表112可以存储要用于数据恢复读取操作的读取电压。

ECC电路113可以检测非易失性存储器120读取的数据中的错误并校正错误。在实施例中，ECC电路113可以为要存储在非易失性存储器120中的数据生成ECC。生成的ECC可以与数据一起存储在非易失性存储器120中。ECC电路113可以检测由非易失性存储器120读取的数据中的错误，并基于存储的ECC来校正错误。例如，ECC电路113可以具有预定纠错能力。包括超过ECC电路113的纠错能力的错误位(或失败位)的数据可以被称为不可校正ECC(UECC)数据。在实施例中，当通过使用默认读取电压集合、历史读取电压集合和最佳读取电压集合中的每一个执行的读取操作失败时，UECC数据可能出现。

非易失性存储器120可以包括闪速存储器设备，闪速存储器设备包括闪速存储器单元。然而，本公开在这方面不受限制。在下文中，非易失性存储器120可以被假定为闪速存储器设备。闪速存储器单元可以被称为存储器单元。

非易失性存储器120可以包括存储器单元阵列121。存储器单元阵列121可以包括多个存储器块。每个存储器块可以在多个字线与多个位线相交的区域中包括多个存储器单元。多个存储器单元可以具有根据编程数据的多个阈值电压分布。例如，当每个存储器单元是被配置为每个存储器单元存储一位的单电平单元(SLC)时，根据编程状态，存储器单元可以具有两(2)个阈值电压分布。又例如，当每个存储器单元是被配置为每个存储器单元存储两(2)位的多电平单元(MLC)时，根据编程状态，存储器单元可以具有四(4)个阈值电压分布。又例如，当每个存储器单元是被配置为每个存储器单元存储三(3)位的三电平单元(TLC)时，根据编程状态，存储器单元可以具有八(8)个阈值电压分布。当每个存储器单元存储每个存储器单元至少四(4)位时，根据编程状态，存储器单元可以具有至少16个阈值电压分布。一个阈值电压分布可以对应于存储器单元的特定状态。

非易失性存储器120可以包括电压生成器122。电压生成器122可以生成字线电压并将字线电压施加到多个字线。下面参考图2来描述电压生成器122。

非易失性存储器120可以包括控制逻辑123。控制逻辑123可以控制电压生成器122以生成字线电压。控制逻辑123可以被称为控制逻辑电路。下面参考图2来描述控制逻辑123。

根据实施例，可以通过使用最佳读取电压来执行数据恢复读取操作，最佳读取电压是根据相邻存储器单元的侵略者单元组计算的，因此，可以提高读取操作的性能。

图2是根据实施例的非易失性存储器200的示意图。

参考图2，非易失性存储器200可以包括存储器单元阵列211、控制逻辑220、电压生成器230、行解码器240和页面缓冲电路250。在可选的或附加的实施例中，非易失性存储器200可以包括数据输入/输出(I/O)电路和/或I/O接口。

非易失性存储器200可以包括或可以在许多方面类似于上文参考图1所描述的非易失存储器120，并且可以包括上文未提及的附加特征。

存储器单元阵列211可以包括多个存储器单元，并连接到字线WL、串选择线SSL、接地选择线GSL和多个位线BL。例如，存储器单元阵列211可以通过字线WL、串选择线SSL和接地选择线GSL连接到行解码器240，并且通过多个位线BL连接到页面缓冲电路250。

存储器单元阵列211可以包括多个存储器块BLK1至BLKz(下文中，通常为“BLK”)，其中z是大于零(0)的整数。例如，多个存储器块BLK中的每个存储器块可以具有三维(3D)结构(或垂直结构)。即，每个存储器块BLK可以包括在第一至第三方向上延伸的结构。例如，每个存储器块BLK可以包括在第三方向上延伸的多个NAND串。在实施例中，多个NAND串可以在第一方向和第二方向上彼此相距预定距离。多个存储器块BLK可以由行解码器240来选择。例如，行解码器240可以从多个存储器块BLK中选择与块地址相对应的存储器块。

包括在存储器单元阵列211中的每个存储器单元可以存储至少一个比特。例如，每个存储器单元可以是被配置为存储一(1)位数据的SLC。又例如，每个存储器单元可以是被配置为存储两(2)位数据的MLC。又例如，每个存储器单元可以是被配置为存储三(3)位数据的TLC。又例如，每个存储器单元可以是被配置为存储四(4)位数据的四电平单元(或四级电平单元)(QLC)。然而，本公开在这方面不受限制。即，包括在存储器单元阵列211中的存储器单元可以被配置为存储多于四(4)位的数据。

多个存储器块BLK可以包含包括SLCs的单电平单元块、包括MLC的多电平单元块、包含TLC的三电平单元块和包括QLC的四电平单元块中的至少一个。即，在包括在存储器单元阵列211中的多个存储器块BLK中，一些存储器块可以是SLC块，其他存储器块可以为MLC块、TLC块和/或QLC块。

在实施例中，存储器单元阵列211可以被配置为当擦除电压被施加到存储器单元阵列211时将多个存储器单元置于擦除状态。可替换地或附加地，存储器单元阵列211可以被配置为当编程电压被施加到存储器单元阵列211时将多个存储器单元置于编程状态。在这种情况下，根据阈值电压，每个存储器单元可以具有擦除状态或至少一个编程状态。即，每个存储器单元的状态可以包括擦除状态和至少一个编程状态，并且每个存储器单元的预定状态可以是擦除状态或预定编程状态。

控制逻辑220可以控制非易失性存储器200中的各种操作。例如，控制逻辑220可以基于命令CMD、地址ADDR和控制信号CTRL向存储器单元阵列211写入数据和/或输出用于从存储器单元阵列211读取数据的各种控制信号。

从控制逻辑220输出的各种控制信号可以被提供给电压生成器230、行解码器240和页面缓冲电路250。控制逻辑220可以向电压生成器230提供电压控制信号CTRL_vol。

在一些实施例中，控制逻辑220可以进一步包括单元计数器221。单元计数器221可以根据页面缓冲电路250感测的数据来对落入预定阈值电压范围内的存储器单元的数量进行计数。单元计数器221可以生成指示存储器单元的数量的存储器单元计数值。在实施例中，被计数的存储器单元可以被称为OFF单元。在可选的或附加的实施例中，被计数的存储器单元可以被称为ON单元。

电压生成器230可以通过多个字线WL连接到存储器单元阵列211。电压生成器230可以基于电压控制信号CTRL_vol生成用于对存储器单元阵列211执行编程操作、读取操作和擦除操作的各种电压。电压生成器230可以生成字线电压VWL，例如编程电压、验证电压、读取电压和擦除电压。

可以由电压生成器230生成的编程电压、验证电压、读取电压和擦除电压可以被提供给多个字线WL中的选定字线。选定字线可以是由行地址X-ADDR选择的至少一个字线。选定字线可以被称为选择字线。

在擦除操作时，电压生成器230可以将擦除电压施加到存储器块的阱和/或公共源极线。可替换地或附加地，电压生成器230可以基于擦除地址将擦除允许电压(例如，接地电压)施加到存储器块的字线WL或与一些子块相对应的字线WL。在擦除验证操作中，电压生成器230可以将擦除验证电压施加到一个存储器块的字线WL，或者以一个字线为单位施加擦除验证电压。

在编程操作中，电压生成器230可以将编程电压施加到多个字线WL中的选择字线，并将编程通过电压施加到多个字线上的未选字线。在编程验证操作中，电压生成器230可以将编程验证电压施加到选择字线，并将验证通过电压施加到未选字线。

在正常读取操作中，电压生成器230可以将读取电压施加到选择字线并且将读取通过电压施加到未选字线。

在数据恢复读取操作中，电压生成器230可以将读取通过电压施加到选择字线，并将读取电压施加到与选择字线相邻的至少一个字线。可替换地或附加地，电压生成器230可以将读取电压施加到选择字线，并将读取电压施加到与选择字线相邻的至少一个字线。与选择字线相邻的字线可以被称为相邻字线。

行解码器240可以响应于从控制逻辑220接收的行地址X-ADDR从字线WL中选择预定字线。例如，在编程操作时，行解码器240可以向选定字线提供编程电压。可替换地或附加地，行解码器240可以响应于从控制逻辑220接收的行地址X-ADDR来选择串选择线SSL中的部分和/或接地选择线GSL中的部分。

页面缓冲电路250可以通过多个位线BL连接到存储器单元阵列211。页面缓冲电路25可以响应于从控制逻辑220接收的列地址Y-ADDR从多个位线上选择一些位线。在验证操作(例如，擦除验证操作和/或编程验证操作)和/或读取操作时，页面缓冲电路250可以作为感测放大器操作，并且通过选定位线感测存储在选定存储器单元中的数据。此外，在编程操作时，页面缓冲电路250可以作为写入驱动器操作，并将期望数据输入到存储器单元阵列211中。页面缓冲器电路250可以包括多个页面缓冲器。例如，每个页面缓冲器可以连接到至少一个位线。

页面缓冲电路250可以存储从存储器单元阵列211读取的数据和/或存储要存储在存储器单元阵列211中的数据。

页面缓冲器电路250可以包括分别连接到多个位线BL的多个页面缓冲器。多个页面缓冲器可以被定位为分别对应于多个位线BL上。每个页面缓冲器可以包括多个锁存器。在下文中，页面缓冲器电路250可以被定义为包括连接到位线BL中的每一个的页面缓冲器。然而，在一些实施例中，术语可以被不同地定义。例如，可以提供一个页面缓冲器以对应于多个位线BL，并且可以将被布置为对应于每个位线BL的部件单元(unit)定义为页面缓冲器单元。

在实施例中，控制逻辑220、电压生成器230、行解码器240和页面缓冲电路250可以包括在外围电路中。

图3是根据实施例的存储器块BLKa的透视图。即，图3的存储器块BLKa可以包括或可以在许多方面类似于图1和图2的多个存储器块BLK1至BLKz中的至少一个，并且可以包括以上未提及的附加特征。

参考图3，存储器块BLKa可以包括堆栈ST，其在基底SUB上沿垂直方向VD延伸。例如，存储器块BLKa可以包括基底SUB与第一位线BL1至第三位线BL3之间的单个堆栈ST。公共源极线CSL可以在基底SUB上。在两(2)个相邻公共源极线路CSL之间的基底SUB中，可以在垂直方向VD上顺序地设置在第二横向方向HD2上延伸的绝缘膜IL。绝缘膜IL可以在垂直方向VD上彼此间隔预定距离。在两(2)个相邻共源极线CSL之间的基底SUB上，支柱P可以在垂直方向VD上穿过多个绝缘膜IL。如本文所使用的，支柱可以被称为通道(channel)孔。支柱P中的每一个可以形成为在垂直方向VD上延伸的杯状(或具有封闭底部的圆柱形)。具体地，每个支柱P的表面层S可以包括第一类型的硅材料并且用作通道区。此外，每个支柱P的内层I可以包括绝缘材料(例如，氧化硅)和/或气隙。

在两(2)个相邻公共源极线CSL之间的区域中，可以沿着绝缘膜IL、支柱P和基底SUB的暴露表面提供电荷存储层CS。电荷存储层CS可以包括栅极绝缘层、电荷陷阱层和块绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。在两(2)个相邻公共源极线CSL之间的区域中，包括例如选择线GSL和SSL以及字线WL1至WL8的栅极电极GE可以设置在电荷存储层CS的暴露表面上。漏极DR可以分别设置在多个支柱P上。在漏极DR上，第一位线BL1至第三位线BL3可以在第一横向方向HD1上延伸，并且在第二横向方向HD2上彼此间隔预定距离。

图4是根据实施例的存储器块BLK的电路图。即，图4的存储器块BLK可以包括或可以在许多方面类似于图1和图2的多个存储器块BLK1至BLKz以及图3的存储器块BLKa中的至少一个，并且可以包括以上未提及的附加特征。

参考图4，存储器块BLK可以包括NAND串NS11至NS33，并且NAND串NS11至NS33中的每一个(例如，NS11)可以包括串选择晶体管SST、多个存储器单元MCs和接地选择晶体管GST，其可以串联连接(例如，耦合)。NAND串NS11至NS33中的每一个中的串选择晶体管SST、接地选择晶体管GST和存储器单元MC可以形成在垂直方向(例如，相对于基底表面的平面的正交方向)上堆栈在基底上的结构。

在实施例中，位线(例如，第一位线BL1至第三位线BL3)可以在第一方向上延伸，字线(例如，WL1至WL8)可以在第二方向上延伸。NAND串NS11、NS21和NS31可以在第一位线BL1和公共源极线CSL之间。NAND串NS12、NS22和NS32可以在第二位线BL2和公共源极线CSL之间。NAND串NS13、NS23和NS33可以在第三位线BL3和公共源极线CSL之间。

串选择晶体管SST可以连接到与其对应的串选择线SSL1至SSL3。存储器单元MCs可以分别连接到与其对应的字线WL1至WL8。接地选择晶体管GST可以连接到与其对应的接地选择线GSL1至GSL3。串选择晶体管SST可以连接到与其对应的位线，并且接地选择晶体管GST可以连接到公共源极线CSL。应当理解，根据一些实施例，NAND串的数量、字线的数量、位线的数量、接地选择线的数量和串选择线的数量可以各种地改变。

图5是根据实施例的存储器块BLKb的透视图。

参考图5，存储器块BLKb可以对应于图3中所示的存储器块BLKa的修改示例，并且以上参考图3提供的描述可以应用于本实施例。存储器块BLKb可以包括第一堆栈ST1和第二堆栈ST2，它们在基底SUB上沿垂直方向VD堆栈。例如，存储器块BLKb可以包括基底SUB与第一至第三位线(例如，BL1至BL3)之间的两(2)个堆栈(例如，ST1和ST2)。因此，存储器块BLKb可以具有多堆栈结构。例如，存储器块BLKb可以具有两(2)堆栈结构。然而，本公开在这方面不受限制。在一些实施例中，存储器块BLKb可以包括基底SUB与第一位线BL1至第三位线BL3之间的至少三(3)个堆栈。

由于例如制造工艺的不一致性，多个支柱P的尺寸(或者通道孔的尺寸或者通道长度)可以根据字线的位置而变化。例如，随着字线的位置接近存储器块BLKb的下端(例如，更靠近基底SUB)，与字线相对应的多个支柱P中的每一个的尺寸可以变得更小。因此，随着多个支柱P中的每一个的尺寸变得更小(例如，减小)，与其对应的字线的劣化可能变得更大(例如，增大)。因此，最靠近存储器块BLKb的下端的字线的劣化可以大于最靠近存储区块BLKb上端的字线的劣化。

图6是根据实施例的存储器块BLKb的电路图。图6的存储器块BLKb可以包括或可以在许多方面类似于图5的存储器块BLKb，并且可以包括上文未提及的附加特征。具体地，图6是包括在图5的存储器块BLKb中的串中的可以连接(例如，耦合)到第一位线BL1和公共源极线CSL的第一至第三串(例如，STR1至STR3)的电路图。第一串STR1至第三串STR3中的每一个可以包括或者可以在许多方面与上文参考图5所描述的NAND串相似。

参考图6，第一串STR1至第三串STR3中的每一个可以包括由第一至第三串选择线(例如，SSL1至SSL3)选择的串选择晶体管SST、由第一至第n字线(例如，WL1至WLn)控制的第一至第n存储器单元(例如，MC1至MCn)、由虚拟字线DWLm控制的虚拟存储器单元DMCm以及由接地选择线(例如，GSL1至GSL3)选择的接地选择晶体管GST，其中m和n可以是大于一(1)的不同正整数。在一些实施例中，m可以小于n(例如，m＜n)。

第一串STR1至第三串STR3中的每一个可以基于虚拟字线DWLm被分离为第一堆栈ST1和第二堆栈ST2。例如，第一堆栈ST1可以包括连接到第一至第m-1字线(例如，WL1至WLm-1)的第一至第m-1存储器单元(例如，MC1至MCm-1)以及连接到虚拟字线DWLm的虚拟存储器单元DMCm。可替换地或附加地，第二堆栈ST2可以包括第m+1至第n存储器单元(例如，MCm+1至MCn)，其可以分别连接到第m+1至第n字线(例如，WLm+1至WLn)。

图7是如图6所示的NAND串的垂直截面图。具体地，图7示出图6的第一NAND串STR1的垂直截面。尽管图7描绘了第一NAND串STR1，但是存储器块BLKb的其他NAND串(例如，第二NAND串STR2、第三NAND串STM3)可以具有与图7中描绘的结构至少相似的结构。

参考图7，虚拟字线DWLm可以位于第一堆栈ST1和第二堆栈ST2之间的连接处。图7中所示的虚拟字线DWLm可以包括在第一堆栈ST1中，而不限于此。例如，在实施例中，虚拟字线DWLm可以包括在第二堆栈ST2中。可替换地或附加地，虚拟字线DWLm可以包括在第一堆栈ST1和第二堆栈ST2中。例如，两(2)个虚拟字线DWLm可以在第一堆栈ST1中，两(2)个虚拟字线DWL可以在第二堆栈ST2中。

第一堆栈ST1可以包括接地选择晶体管GST、第一至第m-1存储器单元(例如，MC1至MCm-1)以及虚拟存储器单元DMCm。在第一堆栈ST1中，第一存储器单元MC1至第m-1存储器单元MCm-1中的每一个的尺寸可以在一个方向(例如，从第一位线BL1朝向基底SUB的方向)上减小。

第二堆栈ST2可以包括第m+1至第n存储器单元(例如，MCm+1至MCn)。在第二堆栈ST2中，可以在一个方向(例如，从第一串选择线SSL1至第m+1字线WLm+1的方向)上减小第m+1存储器单元MCm+1至第n存储器单元MCn中的每一个的尺寸。

图8是根据实施例的存储器单元MC的垂直截面的示意图。

参考图8，存储器单元MC可以具有圆柱形结构，其中通道直径CD(或通道孔的临界尺寸(CD))在一个方向(例如，向下方向)上减小。在存储器单元MC内部可以存在气隙。通道可以包括P型硅并形成电流路径。存储器单元MC可以包括围绕通道的圆柱形的数据存储层。数据存储层可以包括隧道绝缘层TI、电荷陷阱层CT和阻挡绝缘层BI。每个字线WL可以包括围绕数据存储层的栅电极膜。

随着通道直径CD变得更小，与其对应的每个字线WL的劣化可能变得更大。因此，靠近存储器块的下端的字线WL(例如，BLKb)的劣化可以大于靠近存储器块上端的字线WL的劣化。

图9是示出根据实施例的多个存储器单元的状态的曲线图。

图9示出TLC的状态E和状态P1至P7。尽管图9中所示的实施例是基于TLC的，但是本公开在这方面不受限制。例如，以下描述的以下实施例可以应用于具有两(2)个状态(例如，E和P1)的SLC、具有四(4)个状态的MLC(例如，E和P1至P3)以及具有16个状态的QLC(例如，E和P1至P15)。然而，在以下实施例中，可以假设存储器单元是TLC。

在图9中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示与阈值电压Vh或存储器单元计数值相对应的存储器单元的数量(例如，#单元的数量)。

TLC可以具有八(8)个状态中的任何一个状态(例如，状态E和P1至P7。例如，擦除TLC可以具有擦除状态E。对于另一示例，编程的TLC可以有第一至第七编程状态(例如，P1至P7)中的任何一个编程状态。

在编程操作中，在通过电压Vpass被施加到字线WL之后，例如，编程电压Vpgm可以被施加到选择字线。在擦除状态E和TLC的第一至第七状态P1至P7中的编程操作的结果(或验证)可以通过将第一至第七编程验证电压Vvrfy1至Vvrfy7顺序地施加到选择字线来确定。

通过电压Vpass可以是足以导通存储器单元的电压。例如，通过电压Vpass可以是编程操作中的编程通过电压。

在实施例中，如图9所示，可以对TLC进行编程，使得分别对应于TLC的擦除状态E和第一至第七编程状态P1至P7的阈值电压分布面积彼此相等。

在可选的或附加的实施例中，可以对TLC进行编程，使得与TLC的至少一个状态相对应的阈值电压分布面积不同于与TLC剩余状态相对应的阈值电压分布面积中的每一个。例如，可以对TLC进行编程，使得与TLC的某些状态(例如，E和P1至P5)相对应的阈值电压分布面积彼此相等，与第六编程状态P6相对应的阈值电压分布面积大于与TLC的一些状态(例如，E和P1至P5)相对应的每个阈值电压分布面积，并且与第七编程状态P7相对应的阈值电压分布面积小于与TLC的一些状态(例如，E和P1至P5)相对应的每个阈值电压分布面积。

在下文中，与状态相对应的阈值电压分布面积可以被称为该状态的面积。

在读取操作中，可以通过向选择字线施加第一至第七读取电压Vrd1至Vrd7并向未选字线施加通过电压Vpass来确定TLC的擦除状态E以及第一编程状态P1至第七编程状态P7。第一读取电压Vrd1至第七读取电压Vrd7中的每一个可以被称为默认读取电压，并且第一读取电压Vrd1至第七读取电压Vrd7可以被称为由默认读取电压集合所包括。通过电压Vpass例如可以被称为读取通过电压。

第一读取电压Vrd1可以具有在擦除状态E和第一编程状态P1之间的电压电平。第二读取电压Vrd2可以具有在第一编程状态P1和第二编程状态P2之间的电压电平。以上述方式，第i读取电压(其中，i是大于二(2)的正整数)可以具有在第i-1编程状态和第i编程状态之间的电压电平。

当第一读取电压Vrd1被施加到选择字线时，处于擦除状态E的存储器单元可以变为ON单元，并且处于第一编程状态P1至第七编程状态P7中的任何一个的存储器单元都可以变为OFF单元。当第二读取电压Vrd2被施加到选择字线时，处于擦除状态E或第一编程状态P1的存储器单元可以变为ON单元，并且处于第二编程状态P2至第七编程状态P7中的任何一个的存储器单元可以变为OFF单元。以上述方式，当第i读取电压被施加到选择字线时，处于擦除状态E或第i-1编程状态的存储器单元可以变为ON单元，并且处于第i至第j编程状态中的任何一个(其中，j是大于或等于i的正整数)的存储器单元可以变为OFF单元。

图10是示出根据实施例的多个存储器单元劣化的状态的曲线图。

参考图10，多个存储器单元的阈值电压分布可能由于各种因素而劣化。各种因素可以包括但不限于电荷泄漏、读取干扰、编程干扰、相邻存储器单元之间的耦合、温度变化、电压变化以及由于重复编程和擦除操作而导致的存储器单元的劣化。即，阈值电压分布可能由于相邻存储器单元之间的耦合(和/或字线干扰)而失真、加宽和/或偏移。可替换地或附加地，在保持期期间，选择存储器单元的电荷损失程度可能由于相邻存储器单元的状态的影响而变化，因此，每个选择存储器单元中的阈值电压分布变宽的程度可以进一步增加。

根据阈值电压分布的劣化程度，通过使用常规读取电压(或默认读取电压集合)(例如，图9中所示的第一读取电压Vrd1至第七读取电压Vld7)执行的读取操作可能导致读取失败。因此，如图10所示，可以通过使用第一最佳读取电压Vrd1'至第七最佳读取电压Vrd7'来再次执行读取操作。

然而，如果阈值电压分布的劣化程度高，则即使使用第一最佳读取电压Vrd1'至第七最佳读取电压Vrd7'也可能难以确定TLC的状态E和P1至P7。因此，耦合到连接到选择字线的选择存储器单元的模式可以根据连接到物理上与选择字线相邻的至少一个相邻字线的相邻存储器单元的状态来分类。因此，可能需要计算细分的读取电压。

图11是示出根据实施例的耦合模式和侵扰单元组的框图。

参考图11，选择字线WLs可以包括多个选择存储器单元C1至C8。相邻的字线WLa可以包括多个相邻存储器单元C1'至C8'。图11示出选择存储器单元C1至C8的数量为八(8)并且相邻存储器单元C1'至C8'的数量为八(8)的示例。然而，本公开在这方面不受限制。

在一些实施例中，相邻字线WLa可以是单个字线。在参考图3的示例中，当选择字线WLs是最上面的字线时，诸如图3所示的第八字线WL8，相邻字线WLa可以是第七字线WL7。在参考图3的另一示例中，当选择字线WLs是最下面的字线时，诸如图3所示的第一字线WL1，相邻字线WLa可以是第二字线WL2。在参考图6和图7的示例中，当选择字线W是第n字线WLn或第一字线WL1时，相邻字线WLa可以是物理上与第n字线WLn相邻的第n-1字线(未示出)或物理上与第一字线WL1相邻的第二字线(未示出)。在参考图6和图7的另一示例中，当选择字线WLs是第m+1字线WLm+1或第m-1字线WLm-1时，相邻字线WLa可以是物理上与第m+1字线WLm+1相邻的第m+2字线WLm+2，或物理上与第m-1字线WLm-1相邻的第m-2字线WLm-2。

由于数据可以不存储在连接到虚拟字线DWLm的虚拟存储器单元DMCm中，因此虚拟存储器单元DMCm可以不对与虚拟存储器单元DMFm相邻的存储器单元具有耦合效应。因此，虚拟字线DWLm可以不包括在相邻字线WLa中。

多个选择存储器单元C1至C8可以分别与多个相邻存储器单元C1'至C8'相邻。例如，第一选择存储器单元C1可以与第一相邻存储器单元C1'相邻，第二选择存储器单元C2可以与第二相邻存储器单元C2'相邻。类似地，第八选择存储器单元C8可以与第八相邻存储器单元C8'相邻。因为每个选择存储器单元可以与与其相邻的相邻存储器单元耦合，所以在每个选择存储器单元中可能出现劣化。

在一些实施例中，选择存储器单元C1至C8中的每一个可以具有根据多个相邻存储器单元C1'至C8'中的每个的侵略者单元组的耦合模式。例如，侵略者单元组可以包括第一侵略者单元组AG1和第二侵略者单元组AG2。与包括在第一侵略者单元组AG1中的相邻存储器单元C2'、C5'、C6'和C7'相邻的选择存储器单元C2、C5、C6和C7可以具有第一耦合模式CP1。与包括在第二侵略者单元组AG2中的相邻存储器单元C1'、C3'、C4'和C8'相邻的选择存储器单元C1、C3、C4和C8可以具有第二耦合模式CP2。然而，本公开在这方面不受限制。

以下，参考图12描述对多个相邻存储器单元C1'至C8'的多个侵略者单元组进行分组的方法。

图12是示出根据实施例的对多个侵略者单元组进行分组的方法的曲线图。

在图12中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到相邻字线WLa的相邻存储器单元的数量(例如#单元的数量@WLa)和/或存储器单元计数值。

通过一组确定读取电压Vgd，连接到相邻字线WLa的每个相邻存储器单元可以被分组到两(2)个侵略者单元组，例如，第一侵略者单元组AG1和第二侵略者单元组AG2。在实施例中，通过一个组确定读取电压Vgd彼此区分的第一侵略者单元组AG1和第二侵略者单元组AG2可以分别被称为非侵略者单元组和侵略者单元组。

第一侵略者单元组AG1可以包括具有低于组确定读取电压Vgd的阈值电压的存储器单元。第二侵略者单元组AG2可以包括具有高于组确定读取电压Vgd的阈值电压的存储器单元。在参考图11和图12的示例中，当相邻存储器单元C2'、C5'、C6'和C7'具有低于一个组确定读取电压Vgd的阈值电压时，相邻存储器单元C2'、C5'、C6'和C7'可以属于第一侵略者单元组AG1。在参考图11和图12的另一示例中，当相邻存储器单元C1'、C3'、C4'和C8'具有高于一个组确定读取电压Vgd的阈值电压时，相邻存储器单元C2'、C5'、C6'和C7'可以属于第二侵略者单元组AG2。

选择存储器单元C1至C8中的每一个的耦合模式可以根据与耦合模式相对应的相邻存储器单元所属的侵略者单元组来确定。

图13是示出根据实施例的根据多个侵略者单元组的子阈值电压分布的曲线图。

参考图11、图12和图13，在图13中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到选择字线WLs的选择存储器单元的数量(例如，#单元的数量@WLs)和/或存储器单元计数值。

根据每个选择存储器单元的耦合模式，可以将选择存储器单元中的阈值电压分布划分为子阈值电压分布。例如，选择存储器单元的状态E和P1至P7中的每一个可以被细分为对应于第一耦合模式CP1的第一子状态SSi1和对应于第二耦合模式CP2的第二子状态SSi2。

对应于每个状态的第一子状态SSi1和第二子状态SSi2的面积之和可以等于每个状态的面积。例如，与擦除状态E相对应的第一子状态SSi1和第二子状态SSi2的面积之和可以等于擦除状态E的面积。与擦除状态E相对应的第一子状态SSi1的面积(或第二子状态SSi2的面积)可以对应于擦除状态E的面积的一半。

图14A和图14B是示出根据实施例的用于图13的子阈值电压分布的子读取电压集合的曲线图。例如，图14A示出具有第一耦合模式CP1的选择存储器单元的第一子状态SS01至SS71，并且图14B示出具有第二耦合模式CP2的选择存储器存储器单元的第二子状态SS02至SS72。

在图14A和图14B中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到选择字线WLs的选择存储器单元的数量(例如，#单元的数量@WLs)和/或存储器单元计数值。

参考图14A，当获得用于确定第一子状态SS01至SS71的最佳子读取电压Vrd11'至Vrd71'(例如，第一子读取电压集合Vsrs1)时，可以通过使用第一子读取电压集合Vsrs1执行读取操作来获得存储在具有第一耦合模式CP1的选择存储器单元中的数据。

参考图14B，当获得用于确定第二子状态SS02至SS72的最佳子读取电压Vrd12'至Vrd72'(例如，第二子读取电压集合Vsrs2)时，可以通过使用第二子读取电压集合Vsrs2执行读取操作来获得存储在具有第二耦合模式CP2的选择存储器单元中的数据。

参考图16至图19描述计算第一子读取电压集合Vsrs1和第二子读取电压集Vsrs2的方法。

图15A和图15B是使用图14A和14B所示的子读取电压集合的读取操作的图。

参考图15A，存储控制器110可以向非易失性存储器120提供控制信号，控制信号用于指示将子读取电压Vrd11'至Vrd71'顺序地施加到选择字线WLs。

通过将对应于第一耦合模式CP1的子读取电压Vrd11'至Vrd71'施加到选择字线WLs，可以执行从具有第一耦合模式CP1的选择存储器单元C2、C5、C6和C7读取数据的第一部分读取操作。即，从不具有第一耦合模式CP1(例如，具有第二耦合模式CP2)的选择存储器单元C1、C3、C4和C8读取的数据可以被忽略。在实施例中，选择字线电压VWL可以包括第一子读取电压集合Vsrs1。尽管图15A示出了第一子读取电压集合Vsrs1从具有最低电压电平的第一子读取电压Vrd11'到具有最高电压电平的第七子读取电压Vrd71'被顺序地施加的实施例，但是本公开在这方面不受限制。例如，在一些实施例中，子读取电压Vrd11'至Vrd71'施加到选择字线WLs的顺序可以以各种方式确定，例如但不限于，从最高电压电平到最低电压电平顺序地施加子读取电压。

参考图15B，存储控制器110可以向非易失性存储器120提供控制信号，用于指示将子读取电压Vrd12'至Vrd72'顺序地施加到选择字线WLs。

通过将与第二耦合模式CP2相对应的子读取电压Vrd12'至Vrd72'施加到选择字线WLs，可以执行从具有第二耦合模式CP2的选择存储器单元C1、C3、C4和C8读取数据的第二部分读取操作。即，从不具有第二耦合模式CP2(例如，具有第一耦合模式CP1)的选择存储器单元C2、C5、C6和C7读取的数据可以被忽略。可替换地或附加地，选择字线电压VWL可以包括第二子读取电压集合Vsrs2。图15B所示的子读取电压Vrd12'至Vrd72'施加到选择字线WLs的顺序可以以各种方式确定。例如，可以通过从最高电压电平到最低电压电平(例如，Vrd72'至Vrd12')顺序地施加子读取电压而将子读取电压施加到选择字线WLs。对于另一示例，可以通过从最低到最高电压电平(例如，Vrd12'至Vrd72')顺序地施加子读取电压而将子读取电压施加到选择字线WLs。然而，本公开在这方面不受限制。

基于多个子读取电压集合(例如，Vsrs1和Vsrs2)，可以对具有多个耦合模式(例如，CP1、CP2)的多个选择存储器单元C1至C8执行读取操作。通过使用子读取电压集合执行的读取操作可以被称为数据恢复读取操作。

在下文中，以下描述计算多个子读取电压集合Vsrs1和Vsrs2的方法。

图16是示出根据实施例的谷搜索操作和获得多个点的方法的曲线图。

在图16中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到选择字线WLs的选择存储器单元的数量(例如，#单元的数量@WLs)和/或存储器单元计数值。

第一状态S1和第二状态S2可以对应于选择存储器单元状态(例如，图13的TLC的状态E、P1至P7)的两(2)个相邻状态。例如，第一状态S1可以是擦除状态E，第二状态S2可以是第一编程状态P1。再例如，第一状态S1可以是第六编程状态P6，第二状态S2可以是第七编程状态P7。然而，本公开在这方面不受限制。

存储控制器110可以控制非易失性存储器120以执行谷搜索操作。谷搜索操作可以是指从多个字线WL中搜索连接到选择字线WLs的选择存储器单元的阈值电压分布之间的谷的操作。参考图16，谷搜索操作可以是搜索在第一状态S1的阈值电压分布与第二状态S2的阈值电压分配相交的点(例如，Pc)处形成的谷的操作。

在实施例中，非易失性存储器120可以执行谷搜索操作。即，非易失性存储器120可以将用于搜索谷的多个读取电压施加到选择字线WLs，获得指示OFF单元的数量的存储器单元计数值，并且搜索包括最小存储器单元计数值和与最小存储器单元计数值(例如，Pc)相对应的读取电压的点作为谷。

在一些实施例中，例如，在谷搜索操作期间，非易失性存储器120可以执行五(5)次读取操作。因此，存储控制器110可以获得五(5)个点(例如，第一至第五点Pa、Pb、Pc、Pd和Pe)。即，可以将第一读取电压Vp1至第五读取电压Vp5顺序地施加到选择字线WLs。在这种情况下，第一读取电压Vp1至第五读取电压Vp5之间的电压电平间隔可以相等。例如，第k读取电压和第k+1读取电压之间的电压电平间隔可以是恒定的(例如，k可以是一(1)到四(4)范围内的整数)。通过将第一读取电压Vp1至第五读取电压Vp5顺序地施加到选择字线WLs，可以获得指示具有高于每个读取电压的阈值电压的存储器单元(例如，OFF单元)的数量的存储器单元计数值。

在实施例中，每个点(例如，第一至第五点Pa、Pb、Pc、Pd和Pe)可以是包括读取电压电平和存储器单元计数值的二维(2D)坐标。例如，当第一至第五读取电压Vp1到Vp5之间的电压电平间隔彼此相等并且第一状态S1的面积等于第二状态S2的面积时，第一点Pa和第五点Pe中的每一个的存储器单元计数值可以基本上等于第一存储器单元计数值MMC1，并且第二点Pb和第四点Pd中的每一个的存储器单元计数值可以基本上等于第二存储器单元计数值MMC2。

如图16所示，第一点Pa可以包括第一读取电压Vp1的电平和第一存储器单元计数值MMC1，第二点Pb可以包括第二读取电压Vp2的电平和第二存储器单元计数值MMC2，第三点Pc可以包括第三读取电压Vp3的电平和第三存储器单元计数值MMC3第四点Pd可以包括第四读取电压Vp4的电平和第四存储器单元计数值(例如，第二存储器单元计数值MMC2)，以及第五点Pe可以包括第五读取电压Vp5的电平和第五存储器单元计数值(例如，第一存储器单元计数值MMC1)。在第一至第五点Pa、Pb、Pc、Pd和Pe中，对应于最小存储器单元计数值的第三点Pc可以对应于谷，并且对应于谷的点可以被称为谷点。

在实施例中，用于获得第一至第五点Pa、Pb、Pc、Pd和Pe的第一读取电压Vp1至第五读取电压Vp5可以以升序(例如，电压电平)施加到选择字线WLs。例如，可以首先执行使用第一读取电压Vp1的读取操作，可以按电压电平(例如，Vp2、Vp3和Vp4)的增加顺序执行后续读取操作，并且可以最后执行使用第五读取电压Vp5的读取操作。

在可选的或附加的实施例中，用于获得第一至第五点Pa、Pb、Pc、Pd和Pe的第一读取电压Vp1至第五读取电压Vp5可以按降序(例如，电压电平)施加到选择字线WLs。例如，可以首先执行使用第五读取电压Vp5的读取操作，可以按电压电平(例如，Vp4、Vp3和Vp2)的减小顺序执行后续读取操作，并且可以最后执行使用第一读取电压Vp1的读取操作。

在其他可选或附加实施例中，在谷搜索操作期间，非易失性存储器120可以通过从预设读取电压开始执行五(5)个读取操作获得第一至第五点Pa、Pb、Pc、Pd和Pe。

可以对图13的选择存储器单元的状态E和P1至P7执行谷搜索操作，并且可以针对每两(2)个状态获得第一至第五点Pa、Pb、Pc、Pd和Pe。

非易失性存储器120可以向存储控制器110提供指示第一至第五点Pa、Pb、Pc、Pd和Pe的数据。

图17是示出根据实施例的在第一函数中计算第一电压电平的方法的曲线图。

参考图16和图17，存储控制器110可以基于谷点和多个点中的具有比包括在谷点中的读取电压更高电平的至少两(2)个点来设置第一函数f1。例如，谷点可以是五(5)个点(例如，第一点至第五点Pa、Pb、Pc、Pd和Pe)中的第三点Pc。因此，具有高于第三点Pc的阈值读取电压Vp3的电平的电平的点可以是第四点Pd和第五点Pe。通过使用线性回归模型，存储控制器110可以将最接近第三点至第五点Pc、Pd和Pe的第一线性函数设置为第一函数f1。例如，第一线性函数可以近似于在预定阈值内与相交的线。即，第一线性函数可以最小化线与第三点到第五点Pc、Pd和Pe之间的距离。第一函数f1可以使用以下公式表示：

参考公式1，y表示存储器单元计数值，表示第一线性函数(例如，第一函数f1)的斜率的预测值，/>表示横坐标(例如，x轴)的截距的预测值。

第一函数f1可以对应于多个点(例如，五(5)个点Pa、Pb、Pc、Pd和Pe)中具有高于或等于谷点的谷读取电压电平(例如，第三点Pc的第三读取电压Vp3的电平)的读取电压电平的点(例如，第三到第五点Pc、Pd和Pe)。尽管在图17所示的实施例中第一函数f1可以是线性函数，但是本公开在这方面不受限制。例如，第一函数f1可以是非线性函数。

存储控制器110可以获得与第一函数f1中的参考计数值RC相对应的点P'，并计算与包括在点P'中的横坐标(例如，x坐标)相对应的第一电压电平Vrdp。在特定示例中，可以使用以下公式来重写公式1：

在一些实施例中，参考计数值RC可以小于谷点的存储器单元计数值。例如，当谷点是第三点Pc时，参考计数值RC可以小于第三存储器单元计数值MCC3。

在实施例中，当第一状态S1的面积等于第二状态S2的面积时，对应于每个状态(例如，第一状态S1)的每个子状态(例如，第一子状态SSi1)的面积可以是每个状态的面积的一半。因为高度比在几何上等于面积的平方根的比，所以与第一子状态SSi1(和/或第二子状态SSi2)的高度相对应的存储器单元计数值可以是每个状态(例如，第一状态S1)的高度的倍。因此，参考计数值RC可以是谷点的存储器单元计数值的/>倍。在参考图19的示例中，参考计数值RC可以是第三存储器单元计数值MMC3的/>倍。随着耦合模式类型的数量增加，一个子状态的面积与每个状态的面积的比率可以逐渐减小，并且与一个子状态的高度相对应的存储器单元计数也可以与耦合模式类型数量的平方根成反比地减小。因此，参考计数值RC可以与耦合模式的类型的数量的平方根成反比。下面参考图24描述参考计数值RC的实施例。

在另一实施例中，当第一状态S1的面积不同于第二状态S2的面积时，与第一状态S1相对应的子状态的面积可以不同于与第二状态S2相对应的个子状态的面积。在这种情况下，参考计数值RC可以小于或等于耦合模式的类型的数量的平方根。

图18是根据实施例的在第二函数中计算第二电压电平的方法的曲线图。

参考图16和图18，存储控制器110可以基于谷点和多个点中的具有比谷点中包括的读取电压低的电平的至少两个点来设置第二函数f2。例如，当谷点是第三点Pc时，具有低于第三点Pc的第三读取电压Vp3的电平的电平的点可以是第一点Pa和第二点Pb。通过使用线性回归模型，存储控制器110可以将最接近第一点至第三点Pa、Pb Pc的第二线性函数设置为第二函数f2。例如，第二线性函数可以近似于在预定阈值内与第一点至第三点Pa、PbPc交叉的线。即，第一线性函数可以最小化线与第一点至第三点Pa、Pb Pc之间的距离。第二函数f2可以使用以下公式表示：

参考公式3，y表示存储器单元计数值，表示第二线性函数的斜率的预测值，/>表示横坐标(例如，x轴)的截距的预测值。

第二函数f2可以对应于多个点(例如，第一点至第五点Pa、Pb、Pc、Pd和Pe)中具有等于或小于谷点的谷读取电压电平(例如，第三点Pc的第三读取电压Vp3的电平)的读取电压电平的点(例如，第一点至第三点Pa、Pb和Pc)。在一些实施例中，第二函数f2可以是非线性函数。

存储控制器110可以获得与第二函数f2中的参考计数值RC相对应的点P"，并计算与包括在点P"中的横坐标(例如，x坐标)相对应的第二电压电平Vrdp'。在特定示例中，可以使用以下公式基于x重写公式3：

在一些实施例中，参考计数值RC可以小于谷点的存储器单元计数值。

图19是示出根据实施例的计算子读取电压集合的方法的曲线图。

参考图19，存储控制器110可以基于多个耦合模式、第一电压电平Vrdp和第二电压电平Vrdp'来计算子读取电压集合。例如，在图19中，多个耦合模式可以包括第一耦合模式CP1和第二耦合模式CP2。因此，具有第一电压电平Vrdp的子读取电压可以包括在对应于第一耦合模式CP1的第一子读取电压集合Vsrs1中，并且具有第二电压电平Vrdp'的子读取电压可以包括在与第二耦合模式CP2对应的第二子读取电压集Vsrs2中。

根据上述计算第一电压电平Vrdp和第二电压电平Vrdp'的方法，可以计算图14A所示的子读取电压Vrd11至Vrd71和图14B所示的子读取电压Vrd11'至Vrd71'。

可以根据相邻存储器单元的侵略者单元组来计算最佳读取电压，因此，可以提高读取操作的性能。

图20是示出根据实施例的参考计数值的曲线图。

在图20中，第一状态S1和第二状态S2之间的谷点可以用Pc表示，第一状态S1'和第二状态S2'之间的谷点通过Pc'表示，并且第一状态S1"和第二状态S2"之间的谷点将通过Pc"表示。

在一些实施例中，参考计数值可以随着两(2)个阈值电压分布的各自的面积之间的差而变化，在这两个阈值电压分配之间出现一个谷。

例如，第一参考计数值RC1可以小于谷点的存储器单元计数值，这可以出现在第一阈值电压分布和第二阈值电压分布之间，第一阈值电压分布和第二阈值电压分布可以具有相同的面积。即，当第一状态S1具有与第二状态S2基本相同的面积时，第一参考计数值RC1可以小于谷点(例如，第三点Pc)的存储器单元计数值。当耦合模式的类型的数量为两个(2)时，第一参考计数值RC1可以是谷点(例如，第三点Pc)的存储器单元计数值的大约0.7倍至大约0.8倍，而不限于此。

对于另一示例，第二参考计数值RC2可以小于谷点的存储器单元计数值，这可以出现在第三阈值电压分布和面积大于第三阈值电压分布的第四阈值电压分布之间。在此，第三阈值电压分布可以具有与上面描述的第一阈值电压分布和第二阈值电压分布中的每一个相同的面积。即，当第一状态S1'的面积基本上等于第一状态S1(或第二状态S2)的面积并且小于第二状态S2'的面积时，第二参考计数值RC2可以小于谷点Pc'的存储器单元计数值并且大于第一参考计数值RC1。

对于又一示例，第三参考计数值RC3可以小于谷点的存储器单元计数值，这可以出现在第五阈值电压分布和面积小于第五阈值电流分布的第四阈值电压分布之间。在此，第五阈值电压分布可以具有与第一阈值电压分布和第二阈值电压分布中的每一个基本上相同的面积。即，当第一状态S1"的面积基本上等于第一状态S1(或第二状态S2)的面积并且大于第二状态S2"的面积时，第三参考计数值RC3可以小于谷点Pc"的存储器单元计数值和第一参考计数值RC1。

在实施例中，第一至第三参考计数值RC1至RC3可以由存储控制器110计算。

可以根据每个状态调整参考计数值，并且可以精确地计算要在数据恢复读取操作中使用的读取电压。因此，可以提高数据恢复读取操作的性能。

图21是示出根据实施例的对多个侵略者单元组进行分组的方法的曲线图。

参考图1和图21，在图21中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到相邻字线WLa的相邻存储器单元的数量(例如，#单元的数量@WLa)和/或存储器单元计数值。

存储控制器110可以向非易失性存储器120提供控制信号CTRL和相邻地址。例如，控制信号CTRL可以是用于指示向一个相邻字线WLa顺序施加两(2)个组确定读取电压(例如，第一组确定读取电压Vgd1和第二组确定读取电压Vgd2)的信号。相邻地址可以是指与一个相邻字线WLa相对应的地址。

在实施例中，连接到相邻字线WLa的每个相邻存储器单元可以通过第一组确定读取电压Vgd1和第二组确定读取电压Vgd2被分组成三(3)个侵略者单元组中的一个。例如，相邻存储器单元可以被分组到第一侵略者单元组AG1、第二侵略者单元组AG2或第三侵略者单元组AG 3。第一侵略者单元组AG1可以被称为非侵略者单元组。

对于连接到一个相邻字线WLa的每个相邻存储器单元，存储控制器110可以将具有由第一组确定读取电压Vgd1和第二组确定读取电压Vgd2的电平划分的电平部分中相同电平部分包括的阈值电压的相邻存储器单元分组到同一侵略者单元组。

例如，第一侵略者单元组AG1可以包括阈值电压低于第一组确定读取电压Vgd1的存储器单元。第二侵略者单元组AG2可以包括阈值电压可以高于第一组确定读取电压Vgd1并且低于第二组确定读取电压Vgd2的存储器单元。第三侵略者单元组AG3可以包括阈值电压高于第二组确定读取电压Vgd2的存储器单元。

第一组确定读取电压Vgd1和第二组确定读取电压Vgd2的相应电压电平可以被设置为使得属于第一侵略者单元组AG1至第三侵略者单元组AG3中的一个的状态的数量不等于属于其中另一个的状态的数量。例如，如图21所示，第一组确定读取电压Vgd1可以具有在擦除状态E和第一编程状态P1之间的电压电平。第二组确定读取电压Vgd2可以具有在第三编程状态P3和第四编程状态P4之间的电压电平。在这样的示例中，擦除状态E可以属于第一侵略者单元组AG1，第一编程状态P1至第三编程状态P3可以属于第二侵略者单元组AG2，并且第四编程状态P4至第七编程状态P7可以属于第三侵略者单元组AG 3。然而，本公开在这方面不受限制，并且可以提供设置电压电平的各种其他方法。例如，第一组确定读取电压Vgd1可以具有在第一编程状态P1和第二编程状态P2之间的电压电平，并且第二组确定读取电压Vgd2可以具有在第三编程状态P3和第四编程状态P4之间的电压电平。

存储控制器110可以将与包括在第N侵略者单元组中的相邻存储器单元相对应的选择存储器单元的耦合模式分类为第N耦合模式(其中，N是大于零(0)的正整数)。

在实施例中，当侵略者单元组的类型的数量是三(3)时，耦合模式的类型的数量也可以是三(3)。例如，多个耦合模式可以包括分别对应于第一至第三侵略者单元组AG1、AG2和AG3的第一至第三耦合模式。

图22是示出根据实施例的对多个侵略者单元组进行分组的方法的曲线图。

参考图22，连接到相邻字线WLa的相邻存储器单元中的每一个可以通过三(3)个组确定读取电压(例如，第一至第三组确定确定电压Vgd1、Vgd2和Vgd3)被分组到四(4)个侵略者单元组(例如，第一侵略者单元组AG1至第四侵略者单元组AG4)中的任何一个。在实施例中，第一侵略者单元组AG1可以被称为非侵略者单元组。

第一侵略者单元组AG1可以包括阈值电压低于第一组确定读取电压Vgd1的存储器单元。第二侵略者单元组AG2可以包括阈值电压可以高于第一组确定读取电压Vgd1并且低于第二组确定读取电压Vgd2的存储器单元。第三侵略者单元组AG3可以包括阈值电压可以高于第二组确定读取电压Vgd2并且低于第三组确定读取电压Vgd3的存储器单元。第四侵略者单元组AG4可以包括阈值电压可以高于第三组确定读取电压Vgd3的存储器单元。

如图22所示，第一至第三组确定读取电压Vgd1、Vgd2和Vgd3可以被设置为使得属于第一侵略者单元组AG1至第四侵略者单元组AG4中的一个的状态的数量可以等于属于其中另一个的状态的数量。然而，本公开在这方面不受限制。例如，如参考图21所描述的，第一至第三组确定读取电压Vgd1、Vgd2和Vgd3可以被设置为使得属于第一侵略者单元组AG1至第四侵略者单元组AG4的状态的数量不相同。

在实施例中，当侵略者单元组的类型的数量是四(4)时，耦合模式的类型的数量也可以是四(4)。例如，多个耦合模式可以包括分别对应于第一侵略者单元组AG1至第四侵略者单元组AG4的第一至第四耦合模式。

尽管在图23中示出了三(3)个组确定读取电压Vgd1、Vgd2和Vgd3，但是本公开在这方面不受限制。例如，存储控制器110可以生成用于指示应用至少四(4)个组确定读取电压的控制信号。

图23是示出根据实施例的根据多个侵略者单元组的子阈值电压分布的曲线图。

在图23中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到选择字线WLs的选择存储器单元的数量(例如，#单元的数量@WLs)和/或存储器单元计数值。

参考图23，当侵略者单元组的类型的数量为四(4)时，选择存储器单元的擦除状态E和第一至第七编程状态P1至P7中的每一个可以被细分为分别对应于第一至第四耦合模式的第一子状态SSi1至第四子状态SSi4。例如，第一子状态SSi1可以对应于第一耦合模式，第二子状态SSi2可以对应于第二耦合模式，第一子态SSi3可以对应于第三耦合模式，并且第四子态SSiq4可以对应于第四耦合模式。

对应于每个状态(例如，擦除状态E)的四(4)个子状态SSi1至SSi4的面积之和可以基本上等于每个状态的面积。即，一个子状态(例如，第一子状态SSi1)的面积可以对应于与其对应的状态的面积的1/4。

图24是示出根据实施例的用于计算子阈值电压分布的子读取电压集合的方法的曲线图。

在图24中，横坐标表示存储器单元的阈值电压Vth，纵坐标表示连接到选择字线WLs的选择存储器单元的数量(例如，#单元的数量@WLs)和/或存储器单元计数值。

非易失性存储器120可以执行谷搜索操作，和/或存储控制器110可以获得五(5)个点(例如，第一点至第五点Pa、Pb、Pc、Pd和Pe)。存储控制器110可以从第一点至第五点Pa、Pb、Pc、Pd和Pe中获得谷点(例如，第三点Pc)。存储控制器110可设置第一函数f1和第二函数f2，第一函数f1可以是最接近第三点至第五点Pc、Pd和Pe的线性函数，第二函数f2可以是最接近第一点至第三点Pa、Pb和Pc的线性函数。存储控制器110可以分别计算与第一函数f1和第二函数f2中的参考计数值RC'相对应的点P'和P"的第一电压电平Vrdp和第二电压电平Vrdp'。

在一些实施例中，参考计数值RC'可以随着耦合模式类型的数量而变化。在可选的或附加的实施例中，当第一状态S1的面积基本上等于第二状态S2的面积时，参考计数值RC'可以与耦合模式的类型的数量成反比。例如，如图24所示，因为耦合模式的类型的数量是四(4)，所以参考计数值RC'可以是第三存储器单元计数值MMC3的倍。

非易失性存储器120可以经由存储控制器110的控制将三(3)个组确定读取电压(例如，Vgd1、Vgd2和Vgd3)施加到相邻字线WLa。可替换地或附加地，存储控制器110可以对连接到相邻字线WLa的相邻存储器单元的相应侵略者单元组进行分组。例如，多个侵略者单元组可以包括第一侵略者单元组AG1至第四侵略者单元组AG4。在实施例中，存储控制器110可以将选择存储器单元的相应耦合模式分类为第一至第四耦合模式。

在一些实施例中，存储控制器110可以基于第一电压电平Vrdp和第二电压电平Vrdp'来计算多个子读取电压集合。如图24所示，因为耦合模式的类型的数量是四(4)，所以子读取电压集合的类型的数量可以是四(4)。具有第一电压电平Vrdp的子读取电压可以包括在与第一耦合模式相对应的第一子读取电压集合Vsrs1中。存储控制器110可以计算高于第一电压电平Vrdp的电压电平Vrdpc。具有电压电平Vrdpc的子读取电压可以包括在与第二耦合模式相对应的第二子读取电压集合Vsrs2中。存储控制器110可以计算电压电平Vrdpc'，其可以高于电压电平Vrdpc并且低于第二电压电平Vrdp'。具有电压电平Vrdpc'的子读取电压可以包括在对应于第三耦合模式的第三子读取电压集合Vsrs3中。具有第二电压电平Vrdp'的子读取电压可以包括在对应于第四耦合模式的第四子读取电压集合Vsrs4中。

在实施例中，第一电压电平Vrdp、电压电平Vrdpc、电压电平Vrdpc'和第二电压电平Vrdp'之间的电平间隔可以是恒定的。例如，第一电压电平Vrdp和电压电平Vrdpc之间的电平间隔、电压电平Vrdpc和电压电平Vrdpc'之间的电平间隔以及电压电平Vrdpc'和第二电压电平Vrdp'之间的电平间隔可以彼此相等。

子读取电压集合的类型的数量可以对应于耦合模式的类型的数量。例如，当耦合模式的类型的数量为至少三(3)种时，存储控制器110可以另外计算第一电压电平Vrdp和第二电压电平Vrdp'之间的至少一个电压电平，并且具有计算的电压电平的子读取电压可以被包括在特定子读取电压集合中。

图25示出根据实施例的用于TLC的子读取电压集合的表。

参考图25，四(4)个子读取电压集合Vsrs1、Vsrs2、Vsrs3和Vsrs4可以是用于耦合模式的类型的数量为四(4)的TLC的子读取电压集合。四(4)个子读取电压集合Vsrs1、Vsrs2、Vsrs3和Vsrs4中的每一个可以包括七(7)个子读取电压Vrd11'至Vrd71'、Vrd12'至Vrd72'、Vrd13'至Vrd73'或Vrd14'至Vrd74'。

例如，四(4)个子读取电压集合Vsrs1、Vsrs2、Vsrs3和Vsrs4可以作为图1的读取电压集合表112的数据结构存储在存储控制器110中。

尽管用于TLC的子读取电压集合在图25中示出为具有七(7)个子读取电压，但是本公开在这方面不受限制。例如，SLC的每个子读取电压集合可以包括两(2)个子读取电压，MLC的每个子读取电压集合可以包括四(4)个子读取电压，并且QLC的每个子读取电压集合可以包括16个子读取电压。

此外，尽管图25示出了TLC的子读取电压集合的类型的数量为四(4)的情况，但是本公开在这方面不受限制，并且子读取电压集合的类型的数量可以等于耦合模式的类型的数量。

图26是示出根据实施例的耦合到相邻字线的选择存储器单元的耦合模式的图。

参考图26，在一些实施例中，相邻字线的数量可以是两个(2)，并且多个相邻字线可以包括第一相邻字线WLa1和第二相邻字线WLa2。第一相邻字线WLa1可以在一个方向上与选择字线WLs相邻，并且第二相邻字线WLa2可以在与所述一个方向相反的方向上与选择字线WLAN相邻。例如，参考图3，当选择字线WLs是第k字线(其中，k是大于一(1)且小于八(8)的正整数，例如，1＞k＞8)时，第k-1字线和第k+1字线可以是相邻字线。又例如，参考图6和图7，当选择字线WLs是第一堆栈ST1中的第a字线(其中，a是大于一(1)且小于或等于m–2的正整数，例如，1＜a≤m–2)时，第a-1字线和第a+1字线可以是相邻字线。再例如，参考图6和图7，当选择字线WLs是第二堆栈ST2中的第b字线(其中，b是大于或等于m+2且小于或等于n–1的正整数)时，第b-1字线和第b+1字线可以是相邻字线。

相邻存储器单元C1'至C8'可以连接到第一相邻字线WLa1。连接到第一相邻字线WLa1的相邻存储器单元C1'至C8'可以被称为第一相邻存储器单元。相邻存储器单元C1"至C8"可以连接到第二相邻字线WLa2。连接到第二相邻字线WLa2的相邻存储器单元C1"至C8"可以被称为第二相邻存储器单元。

多个选择存储器单元(例如，第一至第八选择存储器单元C1至C8)可以分别与第一相邻存储器单元C1'至C8'和第二相邻存储器单元C1"至C8"相邻。例如，第一选择存储器单元C1可以与相邻存储器单元C1'和C1",相邻，第二选择存储器单元C2可以与相邻存储器单元C2'和C2”相邻。类似地，第八选择存储器单元C8可以与相邻存储器单元C8'和C8”相邻。

在一些实施例中，每个选择存储器单元可以具有根据第一相邻存储器单元C1'至C8'中的每一个的侵略者单元组和第二相邻存储器单元C1"至C8"中的每一个的侵略者单元组的耦合模式。例如，多个侵略者单元组可以包括第一侵略者单元组AG1和第二侵略者单元组AG2。即，连接到第一相邻字线WLa1的第一相邻存储器单元可以被包括在第一侵略者单元组AG1和/或第二侵略者单元组AG2中，并且连接到第二相邻字线WLa2的第二相邻存储器单元可以被包括在第一侵略者单元组AG 1和/或第二侵略者单元组AG2中。因此，第一相邻存储器单元的侵略者单元组和第二相邻存储器单元中的侵略者单元组的组合的情况的数量可以是四(4)。例如，第一相邻存储器单元的侵略者单元组和第二相邻存储器单元侵略者单元组的组合的情况可以是“第一侵略者单元组AG1，第一侵略者单元组AG1”、“第一侵略者单元组AG1，第二侵略者单元组AG2”、“第二侵略者单元组AG2，第一侵略者单元组AG1”以及“第二侵略者单元组AG2，第二侵略者单元组AG2”。因此，每个选择存储器单元的耦合模式可以包括第一耦合模式CP1、第二耦合模式CP2、第三耦合模式CP3和第四耦合模式CP4。尽管第一选择存储器单元C1至第八选择存储器单元C8中的每一个的耦合模式可以在图26中示出，但是本公开不限于图26中所示的示例实施例。

图27示出根据实施例的将分别对应于相邻字线的相邻存储器单元的多个侵略者单元组进行分组的方法的曲线图。

参考图26和图27，在图27的曲线图(i)和曲线图(ii)中，横坐标表示存储器单元的阈值电压Vth。在图27的曲线图(i)中，纵坐标表示连接到第一相邻字线WLa1的相邻存储器单元的数量(例如，#单元的数量@WLa1)和/或存储器单元计数值。在图27的曲线图(ii)中，纵坐标表示连接到第二相邻字线WLa2的相邻存储器单元的数量(例如，#单元的数量@WLa2的#)和/或存储器单元计数值。

存储控制器110可以向非易失性存储器120提供第一相邻地址和第一控制信号，第一控制信号用于指示向第一相邻字线WLa1施加至少一个第一组确定读取电压，第一相邻字线上可以在一个方向上与选择字线相邻。第一相邻地址可以是与第一相邻字线WLa1相对应的地址。对于连接到第一相邻字线WLa1的每个第一相邻存储器单元，存储控制器110可以将具有由至少一个第一组确定读取电压的电平划分的电平部分中相同电平部分包括的阈值电压的相邻存储器单元分组到同一侵略者单元组。

连接到第一相邻字线WLa1的第一相邻存储器单元中的每一个可以通过用于第一相邻字线WLa1的一个组确定读取电压Vgd11被分组到第一侵略者单元组AG11和/或第二侵略者单元组AG21中。第一侵略者单元组AG11可以包括具有低于组确定读取电压Vgd11的阈值电压的存储器单元。第二侵略者单元组AG21可以包括具有高于组确定读取电压Vgd11的阈值电压的存储器单元。

可替换地或附加地，存储控制器110可以向非易失性存储器120提供第二相邻地址和第二控制信号，第二控制信号用于指示向第二相邻字线WLa2施加至少一个第二组确定读取电压，第二相邻字线WLa2可以在与所述一个方向相反的方向上与选择字线相邻。第二相邻地址可以是与第二相邻字线WLa2相对应的地址。对于连接到第二相邻字线WLa2的每个第二相邻存储器单元，存储控制器110可以将具有由至少一个第二组确定读取电压的电平划分的电平部分中相同电平部分包括的阈值电压的相邻存储器单元分组到同一侵略者单元组。

连接到第二相邻字线WLa2的第二相邻存储器单元中的每一个可以通过用于第二相邻的字线WLa2的一个组确定读取电压Vgd12被分组到第一侵略者单元组AG12和/或第二侵略者单元组AG22中。第一侵略者单元组AG12可以包括具有低于组确定读取电压Vgd12的阈值电压的存储器单元。第二侵略者单元组AG22可以包括具有高于组确定读取电压Vgd12的阈值电压的存储器单元。

在一些实施例中，用于第一相邻字线WLa1的一个组确定读取电压Vgd11的电压电平可以等于或不同于用于第二相邻字线WLa2的一个组确定电压Vgd12的电压电平。

图27中示出用于第一相邻字线WLa1的一个组确定读取电压Vgd11和用于第二相邻字线WLa2的一个组确定电压Vgd12，但是本公开在这方面不受限制。例如，用于第一相邻字线WLa1的组确定读取电压的数量可以是至少两(2)个。对于另一示例，用于第二相邻字线WLa2的组确定读取电压的数量可以是至少两(2)个。

在实施例中，存储控制器110可以基于包括与一个选择存储器单元相邻的一个第一相邻存储器单元的侵略者单元组和包括与一个选择存储器单元相邻的一个第二相邻存储器单元的侵略者单元组，对一个部分存储器单元的耦合模式进行分类。例如，多个选择存储器单元(例如，C1至C8)的相应耦合模式可以被分类为如图26所示。

图28示出根据实施例的耦合到相邻字线的选择存储器单元的阈值电压分布的曲线图。

参考图28，情况1可以示意性地示出根据非易失性存储器120的初始状态下的相邻存储器单元的耦合效应，多个选择存储器单元的第一至第四阈值电压分布TVD1、TVD2、TVD3和TVD4。阈值电压分布的数量(例如，TVD1、TVD2、TVD3和TVD4)可以是四(4)个，并且耦合模式的数量可以是四(4)个。第一阈值电压分布TVD1可以是例如具有多个耦合模式中的第一耦合模式CP1的多个选择存储器单元的阈值电压分布。第二阈值电压分布TVD2可以是例如具有多个耦合模式中的第二耦合模式CP2的多个选择存储器单元的阈值电压分布。第三阈值电压分布TVD3可以是例如具有多个耦合模式中的第三耦合模式CP3的多个选择存储器单元的阈值电压分布。第四阈值电压分布TVD4可以是例如具有多个耦合模式中的第四耦合模式CP4的多个选择存储器单元的阈值电压分布。

情况2可以示意性地示出在预定保持期之后，根据非易失性存储器120的状态下的相邻存储器单元的耦合效应，多个选择存储器单元的阈值电压分布TVD1、TVD2、TVD3和TVD4。情况2中的阈值电压分布TVD1、TVD2、TVD3和TVD4由于相邻存储器单元之间的耦合而失真的程度可能大于情况1中。情况2中的阈值电压分布TVD1、TVD2、TVD3和TVD4被加宽和/或偏移的程度可能大于情况1。

情况3可以对应于在非易失性存储器120的处理期间照射红外辐射(IR)的情况。情况3中的阈值电压分布TVD1、TVD2、TVD3和TVD4由于相邻存储器单元之间的耦合而失真的程度可能大于情况1和情况2。情况3中的阈值电压分布TVD1、TVD2、TVD3和TVD4被加宽和/或偏移的程度可能大于情况1和情况2。

图29示出在实施例中对于每个字线耦合到相邻字线的选择存储器单元的阈值电压的曲线图。参考图29，示出了与具有两(2)个不同耦合模式中的每一个的选择存储器单元的特定读取电压的电平相对应的阈值电压Vth的电压电平的曲线图。

在图29中，横坐标表示与特定读取电压相对应的选择存储器单元的阈值电压Vth，纵坐标表示字线WL。特定读取电压可以是例如图9的第七读取电压Vrd7，而不限于此。

第一曲线GPH1可以示出用于具有一个特定耦合模式的选择存储器单元的特定读取电压的电平。第二曲线GPH2可以示出用于具有不同于特定耦合模式的耦合模式的选择存储器单元的特定读取电压的电平。参考第一曲线图GPH1和第二曲线图GPH2，可以在顶部字线Top WL和底部字线Bottom WL之间保持基本恒定的电压电平。

如参考图29所示和所述的情况1、情况2和情况3可以分别对应于如参考图28所示和描述的情况1、情况2和情况3。

在情况1中，第一电压电平差d1可以出现在第一曲线GPH1和第二曲线GPH2之间。

在情况2中，第一曲线GPH1和第二曲线GPH2可能由于相邻存储器单元的耦合效应而偏移。第一曲线GPH1和第二曲线GPH2之间的第二电压电平差d2可以大于第一电压电平差d1。

在情况3中，第一曲线GPH1和第二曲线GPH2可以通过相邻存储器单元的耦合效应而进一步偏移。第一曲线GPH1和第二曲线GPH2之间的第三电压电平差d3可以大于第二电压电平差d2。

电压电平的加宽和/或偏移可以是由于存储器单元的电荷损失而导致的电压电平的偏斜增加的结果，可以根据相邻存储器单元的状态而变化。即，相邻存储器单元的每个状态的偏斜对于每个芯片、存储器块或字线可以是不同的。

因此，根据上述实施例，可以通过响应于相邻存储器单元的耦合效应来计算最佳子读取电压来提高数据恢复读取操作的性能，对于每个字线可以不同。

图30是根据实施例的读取操作方法的流程图。

参考图30，在操作S100中，可以执行从主机接收读取请求的操作。

在操作S110中，可以响应于从主机提供的读取请求来执行第一读取操作。第一读取操作可以是由非易失性存储器120基于默认读取电压集合读取存储的数据的操作。第一读取操作可以被称为正常读取操作。

在操作S120中，存储控制可以检查第一读取操作是否已经通过。可以根据读取数据是否是正常数据和/或包括由ECC电路113可校正的错误的数据来确定第一读取操作是否通过。在实施例中，读取管理器111可以根据ECC电路113是否可以校正读取数据中的错误来确定第一读取操作是否已经通过。

当第一读取操作失败时(在操作S120中为否)，可以在操作S130中执行第二读取操作。第二读取操作可以是基于历史读取电压集合来读取数据的操作。第二读取操作可以被称为历史读取操作。

在操作S140中，存储控制可以检查第二读取操作是否已经通过。在实施例中，读取管理器111可以根据ECC电路113是否可以校正读取数据中的错误来确定第二读取操作是否已经通过。

当第二读取操作失败时(在操作S140中为否)，可以在操作S150中执行第三读取操作。第三读取操作可以是通过执行恢复代码基于至少一个子读取电压集合来读取数据的操作。第三读取操作可以被称为数据恢复读取操作。

在操作S160中，存储控制器可以检查第三读取操作是否已经通过。在实施例中，读取管理器111可以根据ECC电路113是否可校正读取数据中的错误来确定第三读取操作是否已经通过。如果第三读取操作失败(在操作S160中为否)，则在操作S170中，读取操作可以被处理为读取失败。

如果第一读取操作已经通过(在操作S120中为是)，或者如果第二读取操作已经通过(在操作S140中为是)，或如果第三读取操作已经通过(操作S160中为是)，则可以在操作S180中将读取数据发送到主机。

可以通过使用最佳读取电压来执行数据恢复读取操作，最佳读取电压可以根据相邻存储器单元的侵略者单元组来计算。因此，可以增加读取通过的概率，并且可以提高存储设备100的性能和可靠性。

图31是根据实施例的数据恢复读取操作方法的流程图。

参考图31，在操作S200中，可以通过执行谷搜索操作来获得多个点。操作S200可以由存储控制器110来执行。在一些实施例中，在操作S200中，可以通过将第一至第五读取电压顺序地施加到选择字线来获得分别包括第一至第五读取电压的电平和第一至第五存储器单元计数值的第一点至第五点。在这种情况下，谷点可以是第一点至第五点中的第三点。例如，参考图16，非易失性存储器120可以将第一读取电压Vp1至第五读取电压Vp5顺序地施加到选择字线WLs、感测位线BL，并且计算指示OFF单元的数量的存储器单元计数值。作为非易失性存储器120的谷搜索操作的结果，存储控制器110可以获得五(5)个点(例如，第一至第五(5)点Pa、Pb、Pc、Pd和Pe)。在一些实施例中，第三点Pc可以是第一至第五点Pa、Pb、Pc、Pd和Pe中的谷点。

可以执行基于多个点计算第一电压电平和第二电压电平的操作S210。操作S210可以由存储控制器110来执行。例如，参考图17，存储控制器110可以通过线性回归模型在第一函数f1中计算与参考计数值RC相对应的点P'的第一电压电平Vrdp，第一函数f1可以是最接近第三至第五点Pc、Pd和Pe的线性函数。又例如，参考图18，存储控制器110可以通过线性回归模型，在第二函数f2中计算与参考计数值RC相对应的点P"的第二电压电平Vrdp'，第二函数可以是最接近第一至第三点Pa、Pb和Pc的线性函数。

在操作S220中，可以根据每个相邻存储器单元的侵略者单元组对选择存储器单元的耦合模式进行分类。操作S220可以由存储控制器110来执行。

在一些实施例中，操作S220可以包括将可以连接到物理上与选择字线相邻的至少一个相邻字线的相邻存储器单元分组到多个侵略者单元组，并且根据多个侵略者单元组中的每一个将选择存储器单元分类为多个耦合模式。

在实施例中，操作S220可以包括向一个相邻字线施加一个组确定读取电压，将具有电平低于连接到一个相邻字线的相邻存储器单元中的一个的组确定读取电压的电平的阈值电压的存储器单元分组到第一侵略者单元组。操作S220还可以包括将电平高于或等于连接到一个相邻字线的相邻存储器单元中的一个的组确定读取电压的电平的阈值电压的存储器单元分组到第二侵略者单元组。操作S220还可以包括将与包括在第一侵略者单元组中的相邻存储器单元相对应的选择存储器单元的耦合模式分类为第一耦合模式，以及将与包括在第二侵略者单元组的相邻存储器单元相对应的选择存储器单元的耦合模式分类为第二耦合模式。例如，参考图11和图12，非易失性存储器120可以将一个组确定读取电压Vgd施加到一个相邻字线WLa并感测位线BL。基于位线BL的感测值(例如，存储在相邻存储器单元中的位值)，存储控制器110可以将每个相邻存储器单元分组到第一侵略者单元组AG1和/或第二侵略者单元组AG2。存储控制器110可以根据多个侵略者单元组将每个选择存储器单元的耦合模式分组到第一耦合模式CP1和/或第二耦合模式CP2。

在可选的或附加的实施例中，操作S220可以包括将至少两(2)个组确定读取电压顺序地施加到一个相邻字线。操作S220还可以包括将连接到一个相邻字线的相邻存储器单元中的具有由至少两(2)个组确定读取电压的电平划分的电平部分中相同电平部分包括的阈值电压的相邻存储器单元分组到同一侵略者单元组中。操作S220还可以包括将与包括在第N侵略者单元组中的相邻存储器单元相对应的选择存储器单元的耦合模式分类为第N耦合模式，其中，N是大于零(0)的正整数。例如，参考图21和图22，可以将至少两(2)个组确定读取电压(例如，Vgd1、Vgd2和Vgd3)施加到一个相邻字线WLa。相邻存储器单元可以被分组到至少三(3)个侵略者单元组，并且选择存储器单元可以具有与侵略者单元组相对应的耦合模式。

在另一可选或附加实施例中，操作S220可以包括向第一相邻字线施加至少一个第一组确定读取电压，第一相邻字线上可以在一个方向上与选择字线相邻。操作S220还可以包括对于连接到第一相邻字线的每个第一相邻存储器单元，将具有由至少一个第一组确定读取电压的电平划分的电平部分中相同电平部分包括的阈值电压的相邻存储器单元分组到同一侵略者单元组。操作S220还可以包括向第二相邻字线施加至少一个第二组确定读取电压，第二相邻字线可以在与所述一个方向相反的方向上与部分字线相邻。操作S220还可以包括对于连接到第二相邻字线的每个第二相邻存储器单元，将具有由至少一个第二组确定读电压的电平划分的电平部分中相同电平部分包括的阈值电压的相邻存储器单元分组到同一侵略者单元组。操作S220还可以包括基于包括与一个选择存储器单元相邻的一个第一相邻存储器单元的侵略者单元组和包括与一个选择存储器单元相邻的一个第二相邻存储器单元的侵略者单元组，对一个选择存储器单元的耦合模式进行分类。例如，参考图26和图27，非易失性存储器120可以通过向第一相邻字线WLa1施加至少一个组确定读取电压(例如，Vgd11)并且向第二相邻字线WLa2施加至少一组确定读取电压(例如，Vgd12)来顺序地感测位线BL。存储控制器110可以基于位线BL的感测值对连接到每个相邻字线的相邻存储器单元的多个侵略者单元组进行分组，并且根据多个侵略者存储器单元组的组合对每个选择存储器单元的耦合模式进行分类。

在操作S230中，可以基于耦合模式以及第一和第二电压电平来计算数据恢复读取电压。操作S230可以由存储控制器110来执行。

在一些实施例中，操作S230可以包括基于第一电压电平和第二电压电平计算分别对应于多个耦合模式的子读取电压电平。

在实施例中，多个耦合模式可以包括第一耦合模式CP1和第二耦合模式CP2，并且子读取电压电平的计算可以包括将第一电压电平计算为与第一耦合模式CP1相对应的第一子读取电压电平并且将第二电压电平计算作为与第二耦合模式CP2相对应的第二子读取电压电平。例如，参考图19，因为多个耦合模式包括第一耦合模式CP1和第二耦合模式CP2，所以具有第一电压电平Vrdp的子读取电压可以包括在与第一耦合模式CP1相对应的第一子读取电压集合Vsrs1中，并且具有第二电压电平Vrdp'的子读取电压可以包括在与第二耦合模式CP2相对应的第二子读取电压集合Vsrs2中。第一子读取电压集合Vsrs1和第二子读取电压集合Vsrs2可以对应于数据恢复读取电压。

在可选或附加实施例中，多个耦合模式可以包括第一至第M耦合模式(其中，M是大于二(2)的正整数)，并且子读取电压电平的计算可以包括计算第一电压电平作为与第一耦合模式CP1相对应的第一子读取电压电平，计算第二电压电平作为与第M耦合模式相对应的第M子读取电压电平，并依次计算在第一电压电平和第二电压电平之间等距划分的电压电平作为分别与第二到第M-1耦合模式相对应的第二到M-1子读取电压电平。例如，参考图24和图26，因为耦合模式的类型包括第一至第四耦合模式CP1到CP4，所以可以进一步计算在第一电压电平Vrdp和第二电压电平Vrdp'之间的两(2)个电压电平Vrdpc和Vrdpc'。可替换地或附加地，第一电压电平Vrdp、两(2)个电压电平Vldpc和Vrdpc'以及第二电压电平Vrdp'中的每一个可以被包括在第一子读取电压集合Vsrs1至第四子读取电压集合Vsrs4中的每一个中。

可以执行通过使用数据恢复读取电压执行数据恢复读取操作的操作S240。操作S240可以由存储控制器110来执行。

在一些实施例中，操作S240可以包括通过将具有子读取电压电平的子读取电压顺序地施加到选择字线，从选择存储器单元中顺序地读取存储在具有相同耦合模式的存储器单元中的数据。

例如，参考图15A，通过将包括在第一子读取电压集合Vsrs1中的子读取电压Vrd11'至Vrd71'施加到选择字线WLs，可以执行从具有第一耦合模式CP1的选择存储器单元C2、C5、C6和C7读取数据的第一部分读取操作。在这样的示例中，可以忽略从具有第二耦合模式CP2的选择存储器单元C1、C3、C4、C8读取的数据。例如，参考图15B，通过将包括在第二子读取电压集合Vsrs2中的子读取电压Vrd12'至Vrd72'顺序施加到选择字线WLs，可以执行从具有第二耦合模式CP2的选择存储器单元C1、C3、C4和C8读取数据的第二部分读取操作。在这种情况下，可以忽略具有第一耦合模式CP1的选择存储器单元C2、C5、C6和C7。第一部分读取操作和第二部分读取操作可以包括在数据恢复读取操作中。

可以通过使用最佳读取电压执行数据恢复读取操作，最佳读取电压可以根据相邻存储器单元的侵略者单元组来计算，因此，可以增加读取通过的概率，并且可以提高设备的性能和可靠性。

图32示出根据实施例的施加到选择字线和相邻字线的字线电压的时序图。

参考图2和图32，在第一时段期间，电压生成器230可以顺序地向选择字线WLs施加用于执行谷搜索操作的多个读取电压(例如，Vp1、Vp2、Vp3、Vp4、Vp5、…，以下通常称为“Vp”)。在实施例中，读取电压Vp的数量可以是至少五(5)个。例如，可以向选择字线WLs施加可以顺序增加的第一至第五读取电压Vp。然而，本公开在这方面不受限制。在第一至第五读取电压Vp中，第一读取电压Vp1可以具有最低电平，第五读取电压Vp5可以具有最高电平。可替换地或附加地，电压生成器230可以向至少一个相邻字线WLa施加通过电压Vpass。可以在第一时段中执行谷搜索操作。因此，第一时段可以被称为谷搜索操作时段。

在第二时段期间，电压生成器230可以将至少一个组确定读取电压Vgd施加到至少一个相邻字线(例如，WLa或者WLa1和WLa2)。可替换地或附加地，电压生成器230可以将通过电压Vpass施加到选择字线WLs。可以在第二时段期间确定相邻存储器单元的侵略者单元组。因此，第二时段可以被称为侵略者分组时段。

在实施例中，当相邻字线WLa的数量为两个(2)时，电压生成器230可以将至少一个第一组确定读取电压(例如，Vgd11)施加到第一相邻字线(例如，WLa1)，并且将至少一个第二组确定读取电压(例如，Vgd12)施加到第二相邻字线。可以顺序地施加至少一个第一组确定读取电压(例如，Vgd11)和至少一个第二组确定读取电压(例如，Vgd12)。例如，可以在施加第一组确定读取电压(例如，Vgd11)之后，施加第二组确定读取电压(例如，Vgd12)。可替换地或附加地，可以在施加第二组确定读取电压(例如，Vgd12)之后，施加第一组确定读取电压(例如，Vgd11)。

在第三时段期间，电压生成器230可以顺序地将子读取电压集合Vsrs施加到选择字线WLs。每个子读取电压集合Vsrs可以包括子读取电压。可替换地或附加地，电压生成器230可以将通过电压Vpass施加到至少一个相邻字线WLa。可以在第三时段期间执行数据读取操作。因此，第三时段可以被称为数据恢复读取操作时段。

在一些实施例中，包括在每个子读取电压集合Vsrs中的子读取电压可以包括第一电压电平Vrdp和第二电压电平Vrdp'。第一电压电平Vrdp可以对应于线性函数中的参考计数值(例如，RC)，该线性函数可以最接近与多个读取电压Vp中电平高于或等于谷读取电压的电平的读取电压相对应的点。当谷读取电压是第三读取电压Vp3时，在第一至第五读取电压Vp中，电平高于或等于谷读取电压的电平的读取电压可以是第三至第五读取电压Vp3、Vp4和Vp5。

第二电压电平Vrdp'可以对应于线性函数中的参考计数值(例如RC)，该线性函数最接近与多个读取电压Vp中电平等于或小于谷读取电压的电平的读取电压相对应的点。当谷读取电压是第三读取电压Vp3时，在第一至第五读取电压Vp中，电平等于或小于谷读取电压的电平的读取电压可以是第一至第三读取电压Vp1、Vp2和Vp3。

在一些实施例中，当一个相邻字线WLa的组确定读取电压Vgd的数量为至少两个(2)时，包括在每个子读取电压集合Vsrs中的子读取电压可以进一步包括在第一电压电平Vrdp和第二电压电平Vrdp'之间等距划分的至少一个电压电平。

在一些实施例中，当相邻字线WLa的数量为两(2)个时，包括在每个子读取电压集合Vsrs中的子读取电压可以进一步包括在第一电压电平Vrdp和第二电压电平Vrdp'之间等距划分的至少两(2)个电压电平。

图33是根据实施例的存储器系统15的框图。

存储器系统15可以包括存储器控制器16和存储器设备17。存储器系统15可以支持多个通道CH1至CHm，其中，m是大于零(0)的正整数。存储器控制器16可以通过多个通道CH1至CHm连接到存储器设备17。例如，存储器系统15可以被实现为诸如SSD的存储设备。存储器系统15可以被实现为执行恢复代码。

存储器控制器16可以通过多个通道CH1至CHm向存储器设备17发送信号和/或从存储器设备17接收信号。例如，存储器控制器16可以通过通道CH1至CHm向存储器设备17发送命令CMDa至CMDm、地址ADDRa至ADDRm和/或数据DATAa至DATAm，和/或通过通道CH1至CHm从存储器设备17接收数据DATAa至DATAm。

存储器控制器16可以选择通过通道连接到每个通道的非易失性存储器设备NVM11至NVMmn中的一个，并且向选择的非易失性存储器设备发送信号和/或从选择的非易失性存储器设备接收信号，其中，n是大于零(0)的正整数。例如，存储器控制器16可以从连接到第一通道CH1的非易失性存储器设备NVM11至NVM1n中选择非易失存储器设备NVM11。存储器控制器16可以通过第一通道CH1将命令CMDa、地址ADDRa和/或数据DATAa发送到选择的非易失性存储器设备NVM11，和/或通过第一通道CH1从选择的非易失性存储器设备NVM11接收数据DATAa。

存储器控制器16可以通过不同通道并行地向存储器设备17发送信号和/或从存储器设备17接收信号。例如，存储器控制器16可以通过第二通道CH2将命令CMDb发送到存储器设备17，同时通过第一通道CH1将命令CMDa发送到存储器设备17。对于另一示例，存储器控制器16可以通过第二通道CH2从存储器设备17接收数据DATAb，同时通过第一通道CH1从存储器设备17接收数据DATAa。

存储器控制器16可以控制存储器设备17的操作。存储器控制器16可以向通道CH1至CHm以及连接到通道CH1到CHm的非易失性存储器设备NVM11至NVMmn中的每一个发送信号。例如，存储器控制器16可以将命令CMDa和地址ADDRa发送到第一通道CH1，并控制非易失性存储器设备NVM11至NVM1n中选定的一个。

存储器设备17可以包括多个非易失性存储器设备NVM11至NVMmn。非易失性存储器设备NVM11至NVMmn中的每一个可以通过与其对应的方式连接到通道CH1至CHm中的一个。例如，非易失性存储器设备NVM11至NVM1n可以分别通过通路W11至W1n连接到第一通道CH1，并且非易失存储器设备NVM21至NVM2n可以分别经由通路W21至W2n连接到第二通道CH2。在实施例中，非易失性存储器设备NVM11至NVMmn中的每一个可以被实现为能够响应于来自存储器控制器16的单独命令而操作的任意存储器。例如，非易失性存储器设备NVM11至NVMmn中的每一个可以被实现为芯片或管芯，而不限于此。

当非易失性存储器设备NVM11至NVMmn中的每一个被实现为芯片(或管芯)时，由于制造工艺的原因，由相邻存储器单元之间的耦合引起的阈值电压分布的劣化程度对于每个芯片可能不同。根据上述数据恢复读取操作，即使当不同阈值电压分布的劣化程度对于每个芯片不同时，也可以计算针对每个芯片优化的读取电压。因此，可以将每个芯片上的数据恢复读取操作确定为读取通过。因此，通过对每个芯片计算与不同相邻存储器单元的耦合效应相对应的最佳子读取电压，可以提高每个芯片上数据恢复读取操作的性能。

非易失性存储器设备NVM11至NVMmn中的每一个可以经由存储器控制器16的控制来操作。例如，非易失性存储器设备NVM11可以响应于提供给第一通道CH1的命令CMDa、地址ADDRa和数据DATAa来编程数据DATAa。例如，非易失性存储器设备NVM21可以响应于提供给第二通道CH2的命令CMDb和地址ADDRb来读取数据DATAb，并将读取的数据DATAb发送到存储器控制器。

尽管图33示出了存储器设备17可以通过m个通道与存储器控制器16通信并且包括与每个通道相对应的n个非易失性存储器设备的情况，但是本公开在这方面不受限制。即，在不偏离本公开的范围的情况下，可以对通道的数量和/或连接到一个通道的非易失性存储器设备的数量进行各种改变。

在实施例中，可以使用芯片到芯片(C2C)结构来实现非易失性存储器设备。参考图36描述具有C2C结构的非易失性存储器设备。

图34是根据实施例的应用了存储设备的系统1000的框图。

参考图34，系统1000可以包括移动系统，例如但不限于便携式通信终端(例如，移动电话)、智能手机、平板个人计算机(PC)、可穿戴设备、医疗保健设备或物联网(IOT)设备。然而，系统1000不限于移动系统，并且可以包括另一电子设备，例如但不限于PC、膝上型计算机、服务器、媒体播放器或汽车设备(例如，导航设备)。

系统1000可以包括主处理器1100、存储器1200a和1200b以及存储设备1300a和1300b。可替换地或附加地，系统1000可以包括图像捕获设备1410、用户输入设备1420、传感器1430、通信设备1440、显示器1450、扬声器1460、供电设备1470和连接接口1480中的至少一个。

主处理器1100可以控制系统1000的操作。可替换地或附加地，主处理器1100可以控制包括在系统1000中的其他组件的操作。主处理器1100可以被实现为通用处理器、专用处理器和/或应用处理器。

主处理器1100可以包括至少一个中央处理器(CPU)核心1110，并且还包括被配置为控制存储器1200a和1200b和/或存储设备1300a和1300b的控制器1120。在一些实施例中，主处理器1100可以进一步包括加速器1130，加速器1130可以包括用于高速数据操作的专用电路，例如但不限于人工智能(AI)数据操作。例如，加速器1130可以包括图形处理器(GPU)、神经处理器(NPU)和/或数据处理器(DPU)，和/或被实现为与主处理器1100的其他组件物理分离的芯片。

存储器1200a和1200b可以用作系统1000的主存储器设备。存储器1200a和1200b中的每一个可以包括易失性存储器，例如但不限于静态随机存取存储器(SRAM)和/或动态随机存取存储器(DRAM)，和/或非易失性存储器，例如但并不限于闪速存储器、相变RAM(PRAM)和/或电阻随机存取存储器(RRAM)。在一些实施例中，存储器1200a和1200b可以在与主处理器1100相同的封装中实现。

存储设备1300a和1300b可以用作非易失性存储设备，其被配置为存储数据而不管是否向其供电，并且可以具有比存储器1200a和1200b更大的存储容量。存储设备1300a和1300b可以分别包括存储控制器1310a和1310b以及闪速存储器1320a和1320b，并且被配置为经由存储控制器1310a和1310b的控制来存储数据。尽管闪速存储器1320a和1320b可以包括具有二维(2D)结构或三维(3D)结构的垂直NAND(V-NAND)闪速存储器，但是闪速存储器320a和1320b可以包括其他类型的非易失性存储器(NVM)，诸如PRAM和/或RRAM。

存储设备1300a和1300b可以与主处理器1100物理分离，并且可以被包括在系统1000中和/或被实现在与主处理器100相同的封装中。可替换地或附加地，存储设备1300a和1300b可以具有各种类型的SSD或存储卡，并且可以通过诸如下面描述的连接接口1480的接口与系统1000的其他组件可移除地组合。存储设备1300a和1300b可以是可以应用诸如但不限于UFS、eMMC、NVMe等的标准协议的设备，而不限于此。

图像捕获设备1410可以捕获静止图像和/或运动图像。图像捕获设备1410可以包括但不限于相机、摄像机和/或网络摄像机。用户输入设备1420可以接收由系统1000的用户输入的各种类型的数据，并且可以包括但不限于触摸板、小键盘、键盘、鼠标和麦克风。传感器1430可以检测可以从系统1000的外部获得的各种类型的物理量，并将检测的物理量转换为电信号。例如，传感器1430可以包括但不限于温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器。通信设备1440可以根据各种通信协议在系统1000外部的其他设备之间发送和/或接收信号。通信设备1440可以包括但不限于天线、收发器和/或调制解调器。

显示器1450和扬声器1460可以用作被配置为分别向系统1000的用户输出视觉信息和听觉信息的输出设备。供电设备1470可以适当地转换从嵌入在系统1000中的电池(未示出)和/或外部电源供应的电力，并且将转换的电力供应到系统1000的每个组件。连接接口1480可以提供系统1000和外部设备之间的连接，外部设备可以连接到系统1000并且能够向系统1000发送数据和/或从系统1000接收数据。连接接口1480可以通过使用各种接口方案来实现，例如但不限于ATA、SATA、e-SATA、SCSI、SAS、PCI、PCIe、NVMe、FireWire、USB接口、SD卡接口、MMC接口、eMMC接口、UFS接口、嵌入式UFS(eUFS)接口和CF卡接口。

图35是根据实施例的存储系统2000的框图。

参考图35，存储系统2000可以包括主机2100和存储设备2200。在实施例中，存储设备2200可以包括存储控制器2210和非易失性存储器(例如，NVM 2220)。在可选的或附加的实施例中，主机2100可以包括主机控制器2110和主机存储器2120。主机存储器2120可以用作缓冲存储器，被配置为临时存储要发送到存储设备2200的数据和/或从存储设备2200发送的数据。

存储设备2200可以包括存储介质，被配置为响应于来自主机2100的请求存储数据。例如，存储设备2200可以包括SSD、嵌入式存储器和可拆卸外部存储器中的至少一个。当存储设备2200是SSD时，存储设备2200可以是例如符合NVMe标准的设备。可替换地或附加地，当存储设备2200是嵌入式存储器或外部存储器时，存储设备2200可以是符合UFS标准或eMMC标准的设备。主机2100和存储设备2200中的每一个可以根据所采用的标准协议生成分组并发送分组。

当存储设备2200的NVM2220包括闪速存储器时，闪速存储器可以包括2D NAND存储器阵列或3D(或垂直)NAND(VNAND)存储器阵列。可替换地或附加地，存储设备2200可以包括各种其他类型的非易失性存储器。例如，存储设备2200可以包括但不限于MRAM、自旋转移力矩MRAM(STT-MRAM)、导电桥接RAM(CBRAM)、铁电RAM(FRAM)、PRAM、RRAM。

根据实施例，主机控制器2110和主机存储器2120可以被实现为分离的半导体芯片。可替换地或附加地，在一些实施例中，主机控制器2110和主机存储器2120可以集成到同一半导体芯片中。例如，主机控制器2110可以包括应用处理器中包括的多个模块中的任何一个。又例如，应用处理器可以被实现为片上系统(SoC)。可替换地或附加地，主机存储器2120可以是包括在应用处理器中的嵌入式存储器，或者可以是非易失性存储器或存储器模块，其可以在应用处理器之外。

主机控制器2110可以管理在非易失性存储器2220中存储主机存储器2120的缓冲区的数据(例如，写入数据)和/或在缓冲区中存储非易失存储器2220的数据(如，读取数据)的操作。

存储控制器2210可以包括主机接口2211、存储器接口2212和CPU 2213。在实施例中，存储控制器2210可以进一步包括闪速存储器转换层(FTL)2214、分组管理器2215、缓冲存储器2216、ECC引擎2217和高级加密标准(AES)引擎2218。存储控制器2210还可以包括工作存储器(未示出)，FTL 2214被加载在工作存储器中。CPU 2213可以执行FTL 2214以控制NVM 2220上的写入和读取操作。

主机接口2211可以向主机2100发送分组和/或从主机2100接收分组。从主机2100发送到主机接口2211的分组可以包括要写入非易失性存储器2220的命令和/或数据。从主机接口2211发送到主机2100的分组可以包括对从非易失性存储器2220读取的命令和/或数据的响应。存储器接口2212可以发送要写入非易失性存储器2220的数据和/或接收从非易失存储器2220读取的数据。存储器接口2212可以被配置为遵守一个或多个标准协议，例如但不限于Toggle和/或开放式NAND闪速存储器接口(ONFI)。

FTL 2214可以执行各种功能，例如但不限于地址映射操作、损耗均衡操作和垃圾收集操作。地址映射操作可以是指将从主机2100接收的逻辑地址转换为用于在非易失性存储器2220中物理存储数据的物理地址的操作。损耗均衡操作可以是指通过允许非易失性存储器2220的块被均匀地使用来防止特定块的过度劣化的技术。例如，可以使用平衡物理块的擦除计数的固件技术来实现损耗均衡操作。垃圾收集操作可以是指用于通过在将现有块的有效数据复制到新块之后擦除现有块来确保非易失性存储器2220中的可用容量的技术。

分组管理器2215可以根据与主机2100连接的接口的协议生成分组，和/或从自主机2100接收的分组解析各种类型的信息。可替换地或附加地，缓冲存储器2216可以临时存储要写入NVM2220的数据和/或要从NVM2220读取的数据。尽管在一些实施例中，缓冲存储器2216可以是包括在存储控制器2210中的组件，但是缓冲存储器2216可以在存储控制器2210的外部。

ECC引擎2217可以对从NVM 2220读取的读取数据执行错误检测和校正操作。例如，ECC引擎2217可以为要写入NVM 2220的写入数据生成奇偶校验位，并且生成的奇偶校验位可以与写入数据一起存储在NVM 2220中。在从NVM2220读取数据期间，ECC引擎2217可以通过使用从NVM 2220读取的奇偶校验位以及读取数据来校正读取数据中的错误，并且输出纠错后的读取数据。

AES引擎2218可以通过使用对称密钥算法对输入到存储控制器2210的数据执行加密操作和解密操作中的至少一个。

图36是根据实施例的存储器设备500的图。

参考图36，存储器设备500可以具有C2C结构。C2C结构可以是指在分别制造包括单元区域CELL的至少一个上芯片和包括外围电路区域PERI的下芯片之后，通过使用接合方法将包括单元区域的至少一个上芯片和包括外围电路区域PERI的下芯片彼此连接而获得的结构。接合方法可以是指将形成在上芯片的最上面的金属层上的接合金属图案(pattern)和形成在下芯片的最上面的金属层的接合金属图案彼此电连接和/或物理连接的方法。例如，当接合金属图案包括铜(Cu)时，接合方法可以是Cu-Cu接合方法。例如，接合金属图案可以包括但不限于铝(Al)和钨(W)。

存储器设备500可以包括至少一个包括单元区域的上芯片。例如，存储器设备500可以被实现为包括两(2)个上芯片。然而，在这方面，上芯片的数量不受限制。当存储器设备500被实现为包括两(2)个上芯片时，在分别制造包括第一单元区域CELL1的第一上芯片、包括第二单元区域CELL2的第二上芯片和包括外围电路区域PERI的下芯片之后，可以通过使用接合方法将第一上芯片和第二上芯片以及下芯片彼此连接，因此可以制造存储器设备500。

第一上芯片可以通过使用接合方法反转并连接到下芯片，并且第二上芯片也可以通过使用接合方法反转和连接到第一上芯片。在以下描述中，在第一上芯片和第二上芯片反转之前，可以基于第一上芯片和第二上芯片的方向参考第一上芯片和第二上芯片的上部和下部。即，在图36中，下芯片的上部可以是指基于+Z轴方向定义的上部，并且第一上芯片和第二上芯片中的每一个的上部可以是指基于-Z轴方向定义的上部。然而，本公开在这方面不受限制，并且可以通过使用接合方法仅连接第一上芯片和第二上芯片中的一个。

在存储器设备500中，外围电路区域PERI以及第一单元区域CELL1和第二单元区域CELL2中的每一个可以包括外部焊盘接合区域PA、字线接合区域WLBA和位线接合区域BLBA。

外围电路区域PERI可以包括第一基底210和在第一基底210上的多个电路元件(例如，220a、220b和220c)。包括至少一个绝缘层的层间绝缘层215可以设置在多个电路元件220a、220b和220c上。可以在层间绝缘层215中设置被配置为连接多个电路元件220a、220b和220c的多个金属布线。例如，多个金属布线可以包括分别连接到电路元件220a、220b和220c的第一金属布线230a、230b和230c，以及形成在第一金属布线230a、230b、和230c上的第二金属布线240a、240b和240c。所述多个金属布线可以包括各种导电材料中的至少一种。例如，第一金属布线230a、230b和230c可以包括具有相对高的电阻率的钨，第二金属布线240a、240b和240c可以包括电阻率相对低的铜。然而，本公开在这方面不受限制。即，在不偏离本公开的范围的情况下，第一金属线和第二金属线可以由其他材料形成。

尽管在图36中仅示出了第一金属布线230a、230b和230c以及第二金属布线240a、240b和240c，但是本公开在这方面不受限制，并且可以在第二金属布线240a、240和240c上进一步形成至少一个附加布线。在这种情况下，第二金属布线240a、240b和240c可以包括铝。可替换地或附加地，形成在第二金属布线240a、240b和240c上的附加金属布线中的至少一些可以包括具有电阻率低于第二金属布线240a、240和240c中包括的铝的铜。

层间绝缘层215可以在第一基底210上并且包括绝缘材料，诸如氧化硅和氮化硅。

第一单元区域CELL1和第二单元区域CELL2中的每一个可以包括至少一个存储器块。第一单元区域CELL1可以包括第二基底310和公共源极线320。多个字线331至338(或330)可以在垂直于第二基底310的上表面的方向(例如，Z轴方向)上堆叠在第二基底上。串选择线和接地选择线可以分别位于多个字线330的上方和下方。多个字线330可以位于串选择线和接地选择线之间。类似地，第二单元区域CELL2可以包括第三基底410和公共源极线420，并且多个字线431至438(或430)可以在垂直于第三基底410的上表面的方向(例如，Z轴方向)上堆叠。

第二基底310和第三基底410可以包括各种材料。例如，第二基底310和第三基底410中的每一个可以是硅基底、硅锗基底、锗基底或具有生长在单晶硅基底上的单晶外延层的基底。多个通道结构CH可以形成在第一单元区域CELL1和第二单元区域CELL2中的每一个上。

在实施例中，如图36的区域A1所示，通道结构CH可以设置在位线接合区域BLBA中。通道结构CH可以在垂直于第二基底310的上表面的方向上延伸，并穿过字线330、串选择线和接地选择线。通道结构CH可以包括数据存储层、通道层和掩埋绝缘层。通道层可以电连接到位线接合区域BLBA中的第一金属布线350c和第二金属布线360c。例如，第二金属布线360c可以是位线，并且通过第一金属布线350c连接到通道结构CH。第二金属布线360c可以在平行于第二基底310的上表面的第一方向(例如，Y轴方向)上延伸。

在实施例中，如图36的区域A2所示，通道结构CH可以包括可以彼此连接的下通道LCH和上通道UCH。例如，可以通过使用形成下通道LCH的工艺和形成上通道UCH的工艺来形成通道结构CH。下通道LCH可以在垂直于第二基底310的上表面的方向上延伸，并且穿过公共源极线320以及下字线331和332。下通道LCH可以包括数据存储层、通道层和掩埋绝缘层，并且连接到上通道UCH。上通道UCH可以穿过上字线333至338。上通道UCH可以包括数据存储层、通道层和掩埋绝缘层，并且上通道UCH的通道层可以电连接到第一金属布线350c和第二金属布线360c。随着通道的长度变大，由于制造工艺的原因，形成具有恒定宽度的通道可能更加困难。根据实施例的存储器设备500可以包括由于通过使用顺序工艺形成的下通道LCH和上通道UCH而具有改进的宽度均匀性的通道。

如图36的区域A2所示，当形成包括下通道LCH和上通道UCH的通道结构CH时，位于下通道LCH和上通道UCH之间的边界附近的字线可以是虚拟字线。例如，形成下通道LCH和上通道UCH之间的边界的下字线332和上字线333可以是虚拟字线。即，数据可以不存储在连接到虚拟字线的存储器单元中。可替换地或附加地，与连接到虚拟字线的存储器单元相对应的页面的数量可以小于与连接到典型字线的存储器单元相对应的页面的数量。施加到虚拟字线的电压电平可以不同于施加到典型字线的电压电平。因此，可以减少下通道LCH和上通道UCH的通道宽度之间的不均匀性对存储器设备500的操作的影响。

此外，图36的区域A2示出了穿过下通道LCH的下字线(例如，331和332)的数量小于穿过上通道UCH的上字线(例如333至338)的数量的情况。然而，本公开在这方面不受限制。例如，穿过下通道LCH的下字线的数量可以大于或等于穿过上通道UCH的上部字线的数量。第一单元区域CELL1中的通道结构CH的上述结构和连接关系可以等同地应用于第二单元区域CELL2中的通道结构CH。

在位线接合区域BLBA中，可以在第一单元区域CELL1中提供第一硅通孔(TSV)THV1，并且可以在第二单元区域CELL2中提供第二TSV THV2。第一TSV THV1可以穿过公共源极线320和多个字线330。然而，本公开在这方面不受限制，第一TSV THV1可以进一步穿过第二基底310。第一TSV THV1可以包括导电材料。可替换地或附加地，第一TSV THV1可以包括由绝缘材料围绕的导电材料。第二TSV THV2可以具有与第一TSV THV1基本上相同的形状和结构。

在实施例中，第一TSV THV1可以通过第一贯通金属图案372d和第二贯通金属图案472d电连接到第二TSV THV2。第一贯通金属图案372d可以形成在包括第一单元区域CELL1的第一上芯片的下端，第二贯通金属图案472d可以形成在包括第二单元区域CELL2的第二上芯片的上端。第一TSV THV1可以电连接到第一金属布线350c和第二金属布线360c。下过孔371d可以形成在第一TSV THV1和第一贯通金属图案372d之间，上过孔471d可以形成于第二TSV THV2和第二贯通金属图案472d之间。第一贯通金属图案372d可以通过使用接合方法连接到第二贯通金属图案472d。

可替换地或附加地，在位线接合区域BLBA中，可以在外围电路区域PERI的最上面金属层中形成上金属图案252，并且可以在第一单元区域CELL1的最上面金属层中形成具有与上金属图案252基本上相同形状的上金属图案392。第一单元区域CELL1的上金属图案392和外围电路区域PERI的上金属图案252可以通过使用接合方法彼此电连接。在位线接合区域BLBA中，第二金属布线360c可以电连接到包括在外围电路区域PERI中的页面缓冲器。例如，外围电路区域PERI中的电路元件220c中的一些可以提供页面缓冲器，并且第二金属布线360c可以通过第一单元区域CELL1的上接合金属370c和外围电路区域PERI的上接合金属270c电连接到提供页面缓冲器的电路元件220c。

在字线接合区域WLBA中，第一单元区域CELL1的字线330可以在平行于第二基底310的上表面的第二方向(例如，X轴方向)上延伸，并且连接到多个单元接触插塞341至347(或340)。第一金属布线350b和第二金属布线360b可以顺序地连接到单元接触插塞340的上部，单元接触插塞340连接到字线330。单元接触插塞340可以通过字线接合区域WLBA中的第一单元区域CELL1的上接合金属370b和外围电路区域PERI的上接合金属270b连接到外围电路区域PERI。

单元接触插塞340可以电连接到包括在外围电路区域PERI中的行解码器。例如，外围电路区域PERI中的电路元件220b中的一些可以提供行解码器，并且单元接触插塞340可以通过第一单元区域CELL1的上接合金属370b和外围电路区域PERI的上接合金属270b电连接到提供行解码器的电路元件220b。在实施例中，提供行解码器的电路元件220b的操作电压可以不同于提供页面缓冲器的电路元件220c的操作电压。例如，提供页面缓冲器的电路元件220c的操作电压可以高于提供行解码器的电路元件220b的操作电压。

类似地，在字线接合区域WLBA中，第二单元区域CELL2的字线430可以在第二方向(例如，X轴方向)上延伸，第二方向可以平行于第三基底410的上表面，并且连接到多个单元接触插塞441至447(或440)。单元接触插塞440可以通过第二单元区域CELL2的上金属图案472a、第一单元区域CELL1的下金属图案371e和上金属图案372a以及单元接触插塞348连接到外围电路区域PERI。

在字线接合区域WLBA中，可以在第一单元区域CELL1中形成上接合金属370b，并且可以在外围电路区域PERI中形成上接合金属270b。第一单元区域CELL1的上接合金属370b和外围电路区域PERI的上接合金属270b可以通过接合方法彼此电连接。上接合金属370b和上接合金属270b可以包括但不限于铝、铜和钨。

在外部焊盘接合区域PA中，可以在第一单元区域CELL1下方形成下金属图案371e，并且可以在第二单元区域CELL2上方形成上金属图案472a。第一单元区域CELL1的下金属图案371e可以在外部焊盘接合区域PA中通过接合方法连接到第二单元区域CELL2的上金属图案472a。类似地，上金属图案372a可以形成在第一单元区域CELL1之上，上金属图案272a可以形成于外围电路区域PERI之上。第一单元区域CELL1的上金属图案372a可以通过使用接合方法连接到外围电路区域PERI的上金属图案272a。

公共源极线接触插塞380和480可以在外部焊盘接合区域PA中。公共源极线接触插塞380和480可以包括导电材料，诸如金属、金属化合物或掺杂多晶硅。第一单元区域CELL1中的公共源极线接触插塞380可以电连接到公共源极线320，并且第二单元区域CELL2中的公共电源线接触插塞480可以电连接到公共源极线420。第一金属布线350a和第二金属布线360a可以顺序地堆叠在第一单元区域CELL1的公共源极线接触插塞380上，并且第一金属布线450a和第二金属布线460a可以顺序地堆叠在第二单元区域CELL2的公共源极线接触插塞480上。

I/O焊盘(例如，第一至第三I/O焊盘205、405和406)可以设置在外部焊盘接合区域PA中。下绝缘膜201可以覆盖第一基底210的下表面，并且第一I/O焊盘205可以形成在下绝缘膜202上。第一I/O焊盘205可以通过第一I/O接触插塞203连接到位于外围电路区域PERI中的电路元件220a中的至少一个。第一I/O焊盘205可以通过下绝缘膜201与第一基底210隔离。可替换地或附加地，侧绝缘膜可以位于第一I/O接触插塞203和第一基底210之间，以将第一I/O接触插塞203与第一基底210电隔离。

上绝缘膜401可以形成在第三基底410上以覆盖第三基底的上表面。第二I/O焊盘405和/或第三I/O焊盘406可以在上绝缘膜401上。第二I/O焊盘405可以通过第二I/O接触插塞403和303连接到位于外围电路区域PERI中的电路元件220a中的至少一个。第三I/O焊盘406可以通过第三I/O接触插塞404和304连接到位于外围电路区域PERI中的电路元件220a中的至少一个。

在实施例中，第三基底410可以不在其中布置I/O接触插塞的区域中。例如，如图36的区域B所示，第三I/O接触插塞404可以在与第三基底410的上表面平行的方向上与第三基底410隔离。第三I/O接触插塞404可以穿过第二单元区域CELL2的层间绝缘层415并且连接到第三I/O焊盘406。在这种情况下，可以通过使用各种工艺来形成第三I/O接触插塞404。

在可选的或附加的实施例中，如图36的区域B1所示，第三I/O接触插塞404可以在第三方向(例如，Z轴方向)上延伸，并且可以形成为朝向上绝缘膜401具有较大直径。即，参考图36的区域A1描述的通道结构CH可以形成为朝向上绝缘膜401具有较小直径，而第三I/O接触插塞404可以形成为朝向上绝缘薄膜401具有较大直径。例如，可以在通过使用接合方法将第二单元区域CELL2接合到第一单元区域CELL1之后形成第三I/O接触插塞404。

在可选的或附加的实施例中，如图36的区域B2所示，第三I/O接触插塞404可以在第三方向(例如，Z轴方向)上延伸，并且可以形成为朝向上绝缘膜401具有较小直径。即，与通道结构CH一样，第三I/O接触插塞404可以形成为朝向上绝缘膜401具有较小直径。例如，第三I/O接触插塞404可以在第二单元区域CELL2接合到第一单元区域CELL1之前与单元接触插塞440一起形成。

在可选的或附加的实施例中，I/O接触插塞可以与第三基底410重叠。例如，如图36的C所示，第二I/O接触插塞403可以形成为在第三方向(例如，Z轴方向)上穿过第二单元区域CELL2的层间绝缘层415。第二I/O接触插塞403可以通过第三基底410电连接到第二I/O焊盘405。在这种情况下，被配置为连接第二I/O接触插塞403和第二I/O焊盘405的结构可以以各种方式实现。

在可选的或附加的实施例中，如图36的区域C1所示，开口408可以形成为穿过第三基底410，并且第二I/O接触插塞403可以通过形成在第三基底410中的开口408直接连接到第二I/O焊盘405。在这种情况下，如图36的区域C1所示，第二I/O接触插塞403可以形成为朝向第二I/O焊盘405具有较大直径。然而，本公开在这方面不受限制。例如，第二I/O接触插塞403可以形成为朝向第二I/O焊盘405具有较小直径。

在可选的或附加的实施例中，如图36的区域C2所示，开口408可以形成为穿过第三基底410，并且接触407可以形成在开口408内部。接触407的一端可以连接到第二I/O焊盘405，而接触407的另一端可以连接至第二I/O接触插塞403。因此，第二I/O接触插塞403可以通过形成在开口408内部的接触407电连接到第二I/O焊盘405。即，如图36的C2所示，接触407的直径可以朝向第二I/O焊盘405增大，并且第二I/O接触插塞403可以形成为朝向第二I/O焊盘405具有较小直径。例如，第三I/O接触插塞404可以在第二单元区域CELL2接合到第一单元区域CELL1之前与单元接触插塞440一起形成，而接触407可以在第二单元区域CELL2接合到第一单元区域CELL1之后形成。

在可选的或附加的实施例中，如图36的区域C3所示，与区域C2不同，止动件(stopper)409可以进一步形成在第三基底410的开口408的上表面上。止动件409可以是与公共源极线420形成在同一层的金属布线。然而，本公开在这方面不受限制，并且止动件409可以是与字线430中的至少一个字线形成在同一层的金属布线。第二I/O接触插塞403可以通过接触407和止动件409电连接到第二I/O焊盘405。

类似于第二单元区域CELL2的第二I/O接触插塞403和第三I/O接触插塞404，第一单元区域CELL1的第二I/O接触插塞303和第三I/O接触插塞304中的每一个可以朝向下金属图案371e形成为较小直径和/或可以朝向下金属图案371e形成为较大直径。

在一些实施例中，狭缝411可以形成在第三基底410中。例如，狭缝411可以形成在外部焊盘接合区域PA的任意位置。例如，如图36的区域D所示，从上方看，狭缝411可以在第二I/O焊盘405和单元接触插塞440之间。然而，本公开在这方面不受限制。从上方看，狭缝411可以形成为使得第二I/O焊盘405位于狭缝411和单元接触插塞440之间。

在可选的或附加的实施例中，如图36的区域D1所示，狭缝411可以形成为穿过第三基底410。例如，狭缝411可以用于防止第三基底410在开口408的形成期间被精细地分割。然而，本公开在这方面不受限制。例如，狭缝411可以形成为第三基底410的厚度的大约60％至大约70％的深度。

例如，如图36的区域D2所示，导电材料412可以形成在狭缝411内部。导电材料412可以用于将在外部焊盘接合区域PA中的电路元件的驱动期间可能生成的漏电流放电到外部。在这种情况下，导电材料412可以连接到外部接地线。

在可选的或附加的实施例中，如图36的区域D3所示，绝缘材料413可以形成在狭缝411内部。例如，绝缘材料413可以形成为将位于外部焊盘接合区域PA中的第二I/O焊盘405和第二I/O接触插塞403与字线接合区域WLBA电隔离。通过在狭缝411内部形成绝缘材料413，可以阻止通过第二I/O焊盘405提供的电压影响位于字线接合区域WLBA中的第三基底410上的金属层。

在一些实施例中，可以选择性地形成第一至第三I/O焊盘205、405和406。例如，存储器设备500可以仅包括位于第一基底210上方的第一I/O焊盘205，仅包括位于第三基底410上方的第二I/O焊盘405，或者仅包括位于上绝缘膜401上方的第三I/O焊盘406。

在一些实施例中，第一单元区域CELL1的第二基底310和第二单元区域CELL2的第三基底410中的至少一个可以用作牺牲基底，并且可以在接合工艺之前或之后被完全或部分去除。在去除牺牲基底之后，可以在所得结构上堆叠附加膜。例如，可以在外围电路区域PERI接合到第一单元区域CELL1之前或之后去除第一单元区域CELL1的第二基底310，并且可以在所得结构上形成覆盖公共源极线320的上表面的绝缘膜或用于连接的导电膜。类似地，第二单元区域CELL2的第三基底410可以在第一单元区域CELL1结合到第二单元区域CELL2之前或之后去除，并且可以在所得结构上形成覆盖公共源极线420的上表面的上绝缘膜401或用于连接的导电膜。

图37是根据实施例的制造堆栈型半导体设备3000的工艺的图。

参考图37，集成电路(ICs)可以分别形成在第一晶片WF1和第二晶片WF2上。例如，上面参考图2描述的存储器单元阵列211可以形成在第一晶片WF1上，并且上面参考图2中描述的外围电路(例如，控制逻辑220、电压生成器230、行解码器240和页面缓冲电路250)可以形成在第二晶片WF2上。

当ICs形成在第一晶片WF1和第二晶片WF2上时，可以通过使用接合方法将第一晶片WF2和第二晶片WF1彼此粘附。彼此接合的第一晶片WF1和第二晶片WF2可以被切割成多个芯片，每个芯片可以对应于包括堆栈的第一半导体管芯SD1和第二半导体管芯SD2的半导体设备3000。第一晶片WF1的切割部分可以对应于第一半导体管芯SD1，第二晶片WF2的切割部分可以对应于第二半导体管芯SD2。

因为存储器单元阵列211形成在第一晶片WF1中，所以第一晶片WF1可以包括多个存储器块BLK。当第一晶片WF1被切割成多个芯片时，第一晶片WF1可以具有圆形形状，如图37所示。因此，多个存储器块BLK的物理特性可以根据从第一晶片WF1切割的芯片的位置而变化。因此，相邻存储器单元的耦合效应的程度对于每个特定芯片可以不同，并且对于包括在特定芯片中的多个存储器块BLK中的每个存储器块也可以不同。在上述数据恢复读取操作中，即使当不同阈值电压分布的劣化程度对于每个芯片和/或每个存储器块不同时，也可以计算对应于每个芯片和/或每个存储器块的优化的读取电压。因此，数据恢复读取操作是读取通过的概率可能增加。

虽然已经参考本公开的实施例具体地示出和描述了本公开，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储设备的操作方法，所述操作方法包括：

通过搜索耦合到多个字线中的选择字线的选择存储器单元的阈值电压分布之间的第一谷点来获得多个点，所述多个点中的每个点包括读取电压电平和存储器单元计数值；

使用第一函数计算与第一参考计数值相对应的第一电压电平，第一函数对应于多个点中具有高于或等于第一谷点的谷读取电压电平的第一读取电压电平的第一点，第一参考计数值小于第一谷点的第一存储器单元计数值；

使用第二函数计算与第一参考计数值相对应的第二电压电平，第二函数对应于多个点中具有小于或等于第一谷点的谷读取电压电平的第二读取电压电平的第二点；

根据耦合到与选择字线相邻的至少一个相邻字线的每个相邻存储器单元的侵略者单元组，将选择存储器单元分类为多个耦合模式；以及

基于选择存储器单元的多个耦合模式、第一电压电平和第二电压电平执行读取操作。

2.根据权利要求1所述的操作方法，其中，第一电压电平的计算包括：

将最小化线性函数与多个点中的第一点之间的距离的线性函数设置为第一函数，并使用线性回归模型，第一点包括多个点中的至少两个点和第一谷点。

3.根据权利要求1所述的操作方法，其中，第二电压电平的计算包括：

将最小化线性函数与多个点中的第二点之间的距离的线性函数设置为第二函数，并使用线性回归模型，第二点包括多点中的至少两个点和第一谷点。

4.根据权利要求1所述的操作方法，其中：

第一谷点出现在阈值电压分布的第一阈值电压分布和第二阈值电压分布之间，以及

第一参考计数值对应于第一阈值电压分布的第一区域和第二阈值电压分布第二区域之间的差。

5.根据权利要求1所述的操作方法，其中，第一参考计数值与多个耦合模式的多个类型相对应。

6.根据权利要求1所述的操作方法，其中，将选择存储器单元分类为多个耦合模式包括：

将一个组确定读取电压施加到一个相邻字线；

将连接到一个相邻字线的相邻存储器单元中具有低于一个组确定读取电压的电平的第一阈值电压电平的第一存储器单元分组到第一侵略者单元组；

将连接到一个相邻字线的相邻存储器单元的具有高于或等于一个组确定读取电压的电平的第二阈值电压电平的第二存储器单元分组到第二侵略者单元组中；

将与包括在第一侵略者单元组中的第一存储器单元相对应的选择存储器单元的耦合模式分类为第一耦合模式；以及

将与包括在第二侵略者单元组中的第二存储器单元相对应的选择存储器单元的耦合模式分类为第二耦合模式。

7.根据权利要求1所述的操作方法，其中，将选择存储器单元分类为多个耦合模式包括：

将至少两个组确定读取电压顺序地施加到一个相邻字线；

将耦合到一个相邻字线的相邻存储器单元中具有由至少两个组确定读取电压的相应电压电平划分的电压电平部分中相同电压电平部分包括的对应阈值电压的相邻存储器单元分组到同一侵略者单元组中；以及

将与包括在第N侵略者单元组中的相邻存储器单元相对应的选择存储器单元的耦合模式分类为第N耦合模式，其中，N是大于零的整数。

8.根据权利要求1所述的操作方法，其中，将选择存储器单元分类为多个耦合模式包括：

向在第一方向上与选择字线相邻的第一相邻字线施加至少一个第一组确定读取电压；

将耦合到第一相邻字线的第一相邻存储器单元中具有由所述至少一个第一组确定读取电压的至少一个第一电压电平划分的电压电平部分中相同电压电平部分包括的第一对应阈值电压的相邻存储器单元分组到第一侵略者单元组中；

向在与第一方向相反的第二方向上与选择字线相邻的第二相邻字线施加至少一个第二组确定读取电压；

将耦合到第二相邻字线的第二相邻存储器单元中具有由所述至少一个第二组确定读取电压的至少一个第二电压电平划分的电压电平部分中相同电压电平部分包括的第二对应阈值电压的相邻存储器单元分组到第二侵略者单元组中；以及

基于包括与一个选择存储器单元相邻的一个第一相邻存储器单元的第一侵略者单元组和包括与所述一个选择存储器单元相邻的一个第二相邻存储器单元的第二侵略者单元组，对所述一个选择存储器单元的耦合模式进行分类。

9.一种存储设备，包括：

非易失性存储器，包括分别耦合到多个字线的多个存储器单元；以及

存储控制器，被配置为向非易失性存储器提供读取命令和选择地址，并指示非失性存储器读取存储在耦合到多个字线中的选择字线的选择存储器单元中的数据，

其中，存储控制器还被配置为：

通过搜索选择存储器单元的阈值电压分布之间的谷点来获得多个点，所述多个点中的每个点包括读取电压电平和存储器单元计数值；

使用第一函数计算与第一参考计数值相对应的第一电压电平，第一函数对应于多个点中具有高于或等于谷点的谷读取电压电平的第一读取电压电平的第一点，第一参考计数值小于谷点的第一存储器单元计数值；

使用第二函数计算与第一参考计数值相对应的第二电压电平，第二函数对应于多个点中具有小于或等于谷点的谷读取电压电平的第二读取电压电平的第二点；

根据耦合到与选择字线相邻的至少一个相邻字线的每个相邻存储器单元的侵略者单元组，将选择存储器单元分类为多个耦合模式；以及

基于选择存储单元的多个耦合模式、第一电压电平和第二电压电平来计算要施加到选择存储器单元的第三读取电压电平。

10.根据权利要求9所述的存储设备，其中，存储控制器还被配置为：

获得最小化第一线性函数与多个点中的第一点之间的距离的线性函数作为第一函数，并使用线性回归模型，第一点包括多个点中的至少两个点和谷点；以及

获得最小化第二线性函数与多个点中的第二点之间的距离的第二线性函数作为第二函数，并使用线性回归模型，第二点包括多个点中的至少两个点和谷点。

11.根据权利要求9所述的存储设备，其中，存储控制器还被配置为：

向非易失性存储器提供控制信号和相邻地址，指示将至少一个组确定读取电压施加到一个相邻字线；

将耦合到所述一个相邻字线的相邻存储器单元中具有由所述至少一个组确定读取电压的电压电平划分的电压电平部分中相同电压电平部分包括的对应阈值电压的相邻存储器单元分组到同一侵略者单元组中；以及

将与包括在第N侵略者单元组中的相邻存储器单元相对应的选择存储器单元的耦合模式分类为第N耦合模式，其中，N是大于零的整数。

12.根据权利要求9所述的存储设备，其中，存储控制器还被配置为：

向非易失性存储器提供第一控制信号和第一相邻地址，指示向在第一方向上与选择字线相邻的第一相邻字线施加至少一个第一组确定读取电压，

将耦合到第一相邻字线的第一相邻存储器单元中具有由所述至少一个第一组确定读取电压的至少一个第一电压电平划分的电压电平部分中相同电压电平部分包括的第一对应阈值电压的第一相邻存储器单元分组到第一侵略者单元组中；

向非易失性存储器提供第二控制信号和第二相邻地址，指示向在与第一方向相反的第二方向上与选择字线相邻的第二相邻字线施加至少一个第二组确定读取电压；

将耦合到第二相邻字线的第二相邻存储器单元中具有由所述至少一个第二组确定读取电压的至少一个第二电压电平划分的电压电平部分中相同电压电平部分包括的第二对应阈值电压的第二相邻存储器单元分组到第二侵略者单元组中；以及

基于包括与一个选择存储器单元相邻的一个第一相邻存储器单元的第一侵略者单元组和包括与所述一个选择存储器单元相邻的一个第二相邻存储器单元的第二侵略者单元组，对所述一个选择存储器单元的耦合模式进行分类。

13.根据权利要求9所述的存储设备，其中，存储控制器还被配置为：

基于第一电压电平和第二电压电平，计算与多个耦合模式相对应的子读取电压电平，以及

向非易失性存储器提供控制信号，指示向选择字线顺序施加具有子读取电压电平的子读取电压。

14.一种非易失性存储器设备，包括：

存储器单元阵列，包括耦合到多个字线的多个存储器单元；

电压生成器，被配置为生成施加到多个字线的字线电压；以及

控制逻辑电路，被配置为向电压生成器提供电压控制信号，电压控制信号指示字线电压的生成，

其中，电压生成器还被配置为：

在第一时段期间，将多个读取电压顺序地施加到多个字线中的选择字线，所述多个读取电压被配置为搜索耦合到选择字线的选择存储器单元的阈值电压分布之间的谷点；

在第二时段期间，向与选择字线相邻的至少一个相邻字线施加至少一个组确定读取电压，所述至少一个组确定读取电压被配置为对耦合到所述至少一个相邻字线上的相邻存储器单元的多个侵略者单元组进行分组；以及

在第三时段期间，向选择字线顺序地施加子读取电压，子读取电压对应于已经根据多个侵略者单元组确定的选择存储器单元的多个耦合模式，

其中，子读取电压包括：

第一电压电平，对应于第一线性函数中的参考计数值，第一线性函数最小化第一线性函数与包括所述选择存储器单元的阈值电压分布中的第一读取电压和对应于第一读取电压的存储器单元计数值的点之间的第一距离，第一读取电压的电平高于或等于多个读取电压中对应于谷点的谷读取电压的电平，其中，参考计数值小于与谷点相对应的存储器单元计数值；以及

第二电压电平，对应于第二线性函数中的参考计数值，第二线性函数最小化第二线性函数与包括选择存储器单元的阈值电压分布中的第二读取电压和对应于第二读取电压的存储器单元计数值的点之间的第二距离，第二读取电压的电平等于或小于多个读取电压中对应于谷点的谷读取电压的电平。

15.根据权利要求14所述的非易失性存储器设备，其中：

多个读取电压包括顺序增加的五个读取电压，以及

谷读取电压对应于多个读取电压中的第三读取电压。

16.根据权利要求15所述的非易失性存储器设备，其中：

多个读取电压中的第一读取电压具有多个读取电压中的最低电平，

多个读取电压中的第五读取电压具有多个读取电压中的最高电平，

第一读取电压包括多个读取电压中的第三读取电压、第四读取电压和第五读取电压，以及

第二读取电压包括多个读取电压中的第一读取电压、第二读取电压和第三读取电压。

17.根据权利要求14所述的非易失性存储器设备，其中：

多个侵略者单元组包括非侵略者单元组和侵略者单元组，

多个耦合模式包括与非侵略者单元组相对应的第一耦合模式和与侵略者单元组相对应的第二耦合模式，

第一电压电平对应于第一耦合模式，以及

第二电压电平对应于第二耦合模式。

18.根据权利要求14所述的非易失性存储器设备，其中：

电压生成器还被配置为将至少两个组确定读取电压顺序地施加到一个相邻字线，以及

子读取电压还包括至少一个电压电平，所述至少一个电压电平在第一电压电平和第二电压电平之间等距划分。

19.根据权利要求14所述的非易失性存储器设备，其中，电压生成器还被配置为：

将至少一个第一组确定读取电压顺序地施加到第一相邻字线并且将至少一第二组确定读取电压施加到第二相邻字线，第一相邻字线在第一方向上与选择字线相邻，第二相邻字线在与第一方向相反的第二方向上与所述选择字线相邻，以及

子读取电压还包括至少两个电压电平，所述至少两个电压电平在第一电压电平和第二电压电平之间等距划分。

20.根据权利要求14所述的非易失性存储器设备，其中，参考计数值与对应于谷点的存储器单元计数值与多种类型的耦合模式的平方根的比率相对应。