CN118136076A - 非易失性存储器装置和存储装置 - Google Patents

非易失性存储器装置和存储装置 Download PDF

Info

Publication number
CN118136076A
CN118136076A CN202311418213.1A CN202311418213A CN118136076A CN 118136076 A CN118136076 A CN 118136076A CN 202311418213 A CN202311418213 A CN 202311418213A CN 118136076 A CN118136076 A CN 118136076A
Authority
CN
China
Prior art keywords
memory
erase
sub
erase mode
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311418213.1A
Other languages
English (en)
Inventor
吴银珠
慎钒揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118136076A publication Critical patent/CN118136076A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

提供了一种存储装置和一种非易失性存储器装置。该存储装置包括：至少一个非易失性存储器，该非易失性存储器包括多个块，多个块中的每个块包括多个独立可擦除的子块。该存储装置还包括：存储控制器，该存储控制器被配置为根据非易失性存储器的操作调度和功耗中的至少一个从多个擦除模式中选择擦除模式，并根据选择的擦除模式控制非易失性存储器的擦除操作。基于选择的擦除模式是第一子块擦除模式，存储控制器控制针对选择的块的一个选择的子块的擦除操作。基于选择的擦除模式是第二子块擦除模式，存储控制器控制针对选择的块的两个或更多个选择的子块的擦除操作。

Description

非易失性存储器装置和存储装置
相关申请的交叉引用
本申请要求于2022年12月2日在韩国知识产权局提交的韩国专利申请No.10-2022-0167031的优先权的权益，该申请的公开以引用方式全文并入本文中。
技术领域
本公开大体上涉及一种存储器装置，并且更具体地，涉及一种包括子块的非易失性存储器装置和一种包括该非易失性存储器装置的存储装置。
背景技术
非易失性存储器装置可需要满足各种类型的功耗规范和/或根据各种类型的功耗规范来设计。例如，当非易失性存储器装置被用在移动装置(例如，移动电话、智能电话、平板计算机、膝上型计算机、可穿戴式装置、物联网(IoT)装置等)中时，峰值功率可以是非易失性存储器装置的限制因素。可替换地或附加地，当非易失性存储器装置被用在存储装置(例如，固态驱动器(SSD)等)中时，根据功率规范，最大功耗可以是限制因素。然而，相关的非易失性存储器装置的功耗可能由于移动装置和/或存储装置的吞吐量的增加而倾向于增加。因此，相关的非易失性存储器装置的一些操作可能被禁用以满足功率约束，并且因此，移动装置和/或存储装置的性能可能劣化。
由于对增加的吞吐量的需要可能受到功耗的限制，因此需要进一步改进非易失性存储器装置。在本文呈现了改进。这些改进也可以应用于其它存储器装置和/或其它半导体装置。
发明内容
本公开提供了能够潜在地提高性能并控制功耗的非易失性存储器装置和存储装置。
根据本公开的一方面，提供了一种存储装置。该存储装置包括：非易失性存储器，其包括多个块，多个块中的每个块包括多个独立可擦除的子块。该存储装置还包括：存储控制器，其被配置为从包括第一子块擦除模式和第二子块擦除模式的多个擦除模式中选择擦除模式，并且根据选择的擦除模式来控制非易失性存储器的擦除操作。存储控制器还被配置为根据非易失性存储器的操作调度和功耗中的至少一个来选择选择的擦除模式。基于选择的擦除模式是第一子块擦除模式，存储控制器被配置为控制针对多个块中的选择的块的多个独立可擦除的子块中的一个选择的子块的第一擦除操作。基于选择的擦除模式是第二子块擦除模式，存储控制器被配置为控制针对选择的块的多个独立可擦除的子块中的两个或更多个选择的子块的第二擦除操作。
根据本公开的一方面，提供了一种存储装置。该存储装置包括：多个非易失性存储器，多个非易失性存储器中的每个非易失性存储器包括多个块，多个块中的每个块包括多个独立可擦除的子块。该存储装置还包括：存储控制器，其被配置为根据多个非易失性存储器的操作调度和功耗中的至少一个，针对多个非易失性存储器中的每个非易失性存储器选择相应的擦除模式，并且根据相应的擦除模式，针对多个非易失性存储器中的每个非易失性存储器，控制该非易失性存储器的擦除操作。该存储控制器还被配置为：基于功耗大于或等于阈值，选择子块擦除模式作为多个非易失性存储器中的至少一个非易失性存储器的相应的擦除模式，以及基于子块擦除模式是至少一个非易失性存储器的相应的擦除模式，控制针对多个非易失性存储器中的至少一个非易失性存储器的多个独立可擦除的子块中的至少一个子块的擦除操作。
根据本公开的一方面，提供了一种非易失性存储器装置。该非易失性存储装置包括：存储器单元阵列，其包括多个块，多个块中的每个块包括在竖直方向上堆叠在衬底上方的多个存储器堆叠件。该非易失性存储器装置还包括：擦除模式选择器，其被配置为基于从存储控制器接收的命令从多个擦除模式中选择擦除模式，以及根据选择的擦除模式控制针对存储器单元阵列的擦除操作。基于选择的擦除模式是块擦除模式，对多个块中的选择的块执行擦除操作。基于擦除模式是第一子块擦除模式，对选择的块的多个存储器堆叠件中的一个执行擦除操作。基于擦除模式是第二子块擦除模式，对选择的块的多个存储器堆叠件中的两个或更多个存储器堆叠件执行擦除操作。
附加方面将在以下的描述中部分地阐明，并且在部分上从该说明可以显而易见，和/或可以通过实践所呈现的实施例而被认识到。
附图说明
通过以下结合附图的描述，本公开的特定实施例的以上和其它方面、特征和优点将变得更加明显，在附图中：
图1是示出根据实施例的存储系统的框图；
图2是示出根据实施例的非易失性存储器的框图；
图3是示出根据实施例的存储器块的电路图；
图4A和图4B是各自示出根据一些实施例的存储器块的立体图；
图5至图7各自示意性地示出根据一些实施例的非易失性存储器；
图8是示出根据实施例的存储装置的框图；
图9是示出根据实施例的操作存储装置的方法的流程图；
图10A示出了根据实施例的块擦除模式；
图10B示出了根据实施例的子块擦除模式；
图11是示出根据实施例的操作存储装置的方法的流程图；
图12A示出了根据实施例的第一子块擦除模式；
图12B示出了根据实施例的第二子块擦除模式；
图13是示出根据实施例的操作存储装置的方法的流程图；
图14A示出了根据实施例的第三子块擦除模式；
图14B示出了根据实施例的第四子块擦除模式；
图15是示出根据实施例的存储装置的框图；
图16和图17各自示出了根据一些实施例的控制每个存储器裸片的擦除模式的存储装置；
图18和图19各自示出了根据一些实施例的控制每个存储器芯片的擦除模式的存储装置；
图20和图21各自示出了根据一些实施例的控制每个存储器平面的擦除模式的存储装置；
图22是示出根据实施例的操作存储装置的方法的流程图；
图23是示出根据实施例的操作存储装置的方法的流程图；以及
图24是根据实施例的应用了存储装置的系统的示图。
具体实施方式
提供参照附图的以下描述用于帮助全面理解由权利要求及其等同物限定的本公开的各实施例。包括各种具体细节以帮助理解，但是这些细节被认为仅是示例性的。因此，本领域普通技术人员可以认识到，在不脱离本公开的范围和精神的情况下，可以对本文描述的实施例进行各种改变和修改。另外，为了清楚和简洁起见，省略了对公知功能和结构的描述。
关于附图的描述，相同的附图标记可以用于指代相同或相关的元件。应当理解的是，除非相关上下文另有明确指示，否则与项相对应的单数形式的名词可以包括一个或更多个事物。如本文所使用的，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”以及“A、B或C中的至少一个”的短语中的每一个短语可以包括在与多个短语中的相应一个短语中一起列举的项的任何一项或所有可能的组合。如本文所用的，诸如“第1”和“第2”或“第一”和“第二”的术语可用于将相应组件与另一组件进行简单区分，并且不在其它方面(例如，重要性或顺序)限制该组件。应当理解的是，在使用了术语“可操作地”或“通信地”的情况下或者在不使用术语“可操作地”或“通信地”的情况下，如果元件(例如，第一元件)被称为“与另一元件(例如，第二元件)耦接”、“耦接至另一元件(例如，第二元件)”、“与另一元件(例如，第二元件)连接”或“连接至另一元件(例如，第二元件)”，则意味着该元件可以与该另一元件直接(例如，有线地)耦接、与该另一元件无线耦接、或经由第三元件与该另一元件耦接。
应当理解的是，当元件或层被称为“在另一元件或层上面”、“在另一元件或层上方”、“在另一元件或层上”、“在另一元件或层下方”、“在另一元件或层下”、“在另一元件或层下面”、“连接至另一元件或层”或“耦接至另一元件或层”时，该元件或层可以直接在该另一元件或层上面、直接在该另一元件或层上方、直接在该另一元件或层上、直接在该另一元件或层下方、直接在该另一元件或层下、直接在该另一元件或层下面、直接连接至该另一元件或层或直接耦接至另一元件或层，或者可存在中间元件或层。相反，当元件或层被称为“直接在另一元件或层上面”、“直接在另一元件或层上方”、“直接在另一元件或层上”、“直接在另一元件或层下方”、“直接在另一元件或层下”、“直接在另一元件或层下面”、“直接连接至另一元件或层”或“直接耦接至另一元件或层”时，不存在中间元件或层。
可以使用诸如“第一”、“第二”、“第三”的术语来替换术语“上”、“中”、“下”等，以用于描述元件的相对位置。术语“第一”、“第二”、“第三”可以用于描述各种元件，但元件不受术语限制，并且“第一元件”可以被称为“第二元件”。可替换地或附加地，术语“第一”、“第二”、“第三”等可以用于将组件彼此区分开，并且不限制本公开。例如，术语“第一”、“第二”、“第三”等可以不必涉及任何形式的顺序或数值含义。
本公开全文对“一个实施例”、“实施例”、“示例实施例”或类似语言的引用可以指示结合所指示的实施例描述的特定特征、结构或特性被包括在本方案的至少一个实施例中。因此，贯穿本公开的短语“在一个实施例中”、“在实施例中”、“在示例实施例中”以及类似的语言可以但不一定全部指代同样的实施例。
应当理解的是，公开的处理/流程图中的块的特定顺序或层级是示例性方法的说明。基于设计偏好，应当理解的是，可以重新布置处理/流程图中的块的特定顺序或层级。此外，一些块可以被组合或被省略。所附权利要求以示例顺序呈现各种块的元件，并且不意味着限于所呈现的特定顺序或层级。
在下文中，参照附图描述本公开的各种实施例。
图1是示出根据实施例的主机存储系统(SS)的框图。
参照图1，主机存储系统SS可以包括存储装置10和主机20。存储装置10可以包括存储控制器11和非易失性存储器(NVM)12。根据一些实施例，存储控制器11可以被称为存储器控制器和/或NVM控制器。NVM 12可以包括多个块BLK，并且每个块BLK可以包括多个独立可擦除的子块(例如，第一子块SUB_BLK1、第二子块SUB_BLK2，在下文中统称为“SUB_BLK”)。在实施例中，多个子块SUB_BLK可以具有不同的块大小。然而，本公开不限于此。例如，在可选的或附加的实施例中，多个子块SUB_BLK可以具有相同的块大小。如本文所使用的，块大小可以与连接至每个子块SUB_BLK的字线的数量相对应。例如，块大小可以与每个子块SUB_BLK在竖直方向(例如，图4A的VD)上的长度相对应。
在实施例中，根据擦除模式，可以以块为单位和/或以子块为单位对NVM 12执行擦除操作。例如，在块擦除模式和/或全部块擦除模式中，可以对NVM 12的多个块BLK中的每一个独立地执行擦除操作。也就是说，可以以块为单位执行擦除操作。又例如，在子块擦除模式中，可以对NVM 12的多个块BLK中的一个或多个块的多个子块中的每一个独立地执行擦除操作。也就是说，可以以子块为单位执行擦除操作。在此实施例中，默认擦除模式可以是子块擦除模式，但本公开不限于此。例如，默认擦除模式可以是块擦除模式。
在可选的或附加的实施例中，根据擦除模式，可以以全部的块为单位和/或以子块为单位对NVM 12执行擦除操作。例如，在全部块擦除模式中，可以对NVM 12的所有的块(例如，多个块BLK)执行全部块擦除操作。也就是说，可以以全部的块为单位执行擦除操作。又例如，在子块擦除模式中，可以对NVM 12的多个块BLK中的一个或多个块中的多个子块中的每一个独立地执行擦除操作。也就是说，可以以子块为单位执行擦除操作。在此实施例中，默认擦除模式可以是子块擦除模式，但本公开不限于此。例如，默认擦除模式可以是全部块擦除模式。
在实施例中，第一子块SUB_BLK1和第二子块SUB_BLK2可以分别与在竖直方向上设置在衬底上的第一存储器堆叠件和第二存储器堆叠件(例如，图6的ST1和ST2)相对应。可替换地或附加地，多个子块SUB_BLK的块大小可以与堆叠件大小相对应。例如，第一存储器堆叠件的大小可以与第一存储器堆叠件在竖直方向上的长度相对应，并且第二存储器堆叠件的大小可以与第二存储器堆叠件在竖直方向上的长度相对应。
在可选的或附加的实施例中，根据擦除模式，可以以块为单位和/或以存储器堆叠件为单位对NVM 12执行擦除操作。例如，在块擦除模式中，可以对NVM 12的多个块BLK中的每一个独立地执行擦除操作。也就是说，可以以块为单位执行擦除操作。又例如，在全部块擦除模式中，可以对NVM 12的所有的块(例如，多个块BLK)同时执行擦除操作。也就是说，可以以全部的块为单位执行擦除操作。又例如，在子块擦除模式中，可以对多个存储器堆叠件中的每一个独立地执行擦除操作。也就是说，可以以存储器堆叠件为单位执行擦除操作。
在实施例中，子块擦除模式可以包括多个子块擦除模式。例如，在第一子块擦除模式和/或堆叠件擦除模式中，可以对包括在每个块BLK中的每个存储器堆叠件独立地执行擦除操作。又例如，在第二子块擦除模式和/或多堆叠件擦除模式中，可以对包括在每个块BLK中的至少两个存储器堆叠件独立地执行擦除操作。又例如，在第三子块擦除模式和/或子堆叠件擦除模式中，可以对包括在每个存储器堆叠件中的多个组中的每一组独立地执行擦除操作。又例如，在第四子块擦除模式和/或交叉堆叠件擦除模式中，可以对分别包括在多个存储器堆叠件中的多个组独立地执行擦除操作。
存储控制器11可以被配置为与NVM 12通信并且管理针对NVM 12的擦除模式。例如，如图1所示，存储控制器11可以包括一组组件，诸如处理器111、擦除模式管理器112、主机接口(I/F)113、缓冲存储器114和NVM接口115。存储控制器11的该组组件可以经由总线116彼此通信地耦接。
总线116可以包括一个或多个组件，该一个或多个组件可以允许存储控制器11的该组组件之间的通信。例如，总线116可以是通信总线、跨接条(cross-over bar)、网络等。在实施例中，总线116可以使用存储控制器11的该组组件之间的多个(例如，两个或更多个)连接来实现。本公开不限于该方面。
擦除模式管理器112可以被配置为基于NVM 12的操作调度和功耗中的至少一个从多个擦除模式中选择至少一个擦除模式。可替换地或附加地，擦除模式管理器112可以根据所选择的擦除模式控制对NVM 12的擦除操作。在实施例中，多个擦除模式可以包括但不限于块擦除模式、全部块擦除模式和子块擦除模式中的至少两个。例如，子块擦除模式可以包括堆叠件擦除模式和多堆叠件擦除模式。又例如，子块擦除模式还可以包括子堆叠件擦除模式和交叉堆叠件擦除模式。
在实施例中，当密集读取操作和/或编程(例如，写入)操作被指示为已经由NVM 12在NVM 12的操作调度上执行时，擦除模式管理器112可以基于检查NVM 12的操作调度从多个擦除模式中选择子块擦除模式。可替换地或附加地，当尚未对NVM 12执行密集读取操作和/或编程操作时，擦除模式管理器112可以基于检查NVM 12的操作调度从多个擦除模式中选择块擦除模式和/或全部块擦除模式。
在另一可选的或附加的实施例中，基于检查NVM 12和/或存储装置10的功耗，当功耗大于或等于阈值时，擦除模式管理器112可以从多个擦除模式中选择子块擦除模式。可替换地或附加地，当功耗小于阈值时，擦除模式管理器112可以从多个擦除模式中选择块擦除模式。
在实施例中，在功耗大于或等于阈值的低功率模式中，擦除模式管理器112可以选择子块擦除模式，并且因此，可以控制对从NVM 12中包括的多个块BLK中选择的一个块BLK的多个子块SUB_BLK中的至少一个子块的擦除操作。在可选的或附加的实施例中，在功耗小于阈值的正常功率模式中，擦除模式管理器112可以选择块擦除模式，并且因此，可以控制对从NVM 12中包括的多个块BLK中选择的一个块BLK的擦除操作。在另一可选的或附加的实施例中，在功耗小于阈值的正常功率模式中，擦除模式管理器112可以选择全部块擦除模式，并且因此，可以控制对NVM 12中包括的多个全部的块BLK的擦除操作。
在实施例中，当发生针对擦除操作的请求时，擦除模式管理器112可以执行擦除模式选择操作。例如，擦除模式管理器112可以在执行编程操作之前选择多个擦除模式中的一个，并且存储控制器11可以将选择的擦除模式传送到NVM 12。又例如，擦除模式管理器112可以选择多个擦除模式中的一个以确保空闲块，并且存储控制器11可以将选择的擦除模式传送到NVM 12。也就是说，当根据子块擦除模式对NVM 12执行擦除操作并且需要与块单位相对应的空闲空间时，擦除模式管理器112可以对多个块和/或多个非易失性存储器执行子块擦除操作。
在实施例中，擦除模式管理器112可以进一步基于擦除时间、等待时间和/或吞吐量来执行擦除模式选择操作。例如，当针对特定块的擦除编程间隔(EPI)超过参考时间时，擦除模式管理器112可以选择子块擦除模式，使得针对多个存储器块BLK的EPI可以保持在特定时间内。可替换地或附加地，存储控制器11可以将选择的子块擦除模式传送到NVM 12。例如，擦除模式管理器112可以在编程命令的数量超过参考数量时选择子块擦除模式，以满足针对编程操作的等待时间，并且可以将选择的子块擦除模式传送到NVM 12。又例如，擦除模式管理器112可以在吞吐量超过参考值时选择子块擦除模式，并且可以将选择的子块擦除模式传送到NVM 12。
根据实施例，擦除模式管理器112可以在软件、固件、硬件和/或它们的组合中实现。在实施例中，擦除模式管理器112可以在软件中实现，存储控制器11还可以包括其中加载有擦除模式管理器112的工作存储器，并且处理器111可以通过执行擦除模式管理器112来控制对NVM 12的擦除模式选择操作。例如，工作存储器可以被实现为易失性存储器(诸如但不限于静态随机存取存储器(SRAM)或动态RAM(DRAM))和/或NVM(诸如但不限于闪速存储器或相变RAM(PRAM))。
在实施例中，擦除模式管理器112可以在闪存转换层(FTL)中实现，并且处理器111可以通过执行FTL来控制对NVM 12的擦除模式选择操作。在此实施例中，处理器111可以通过执行FTL来控制对NVM 12的数据写入操作和/或读取操作。可替换地或附加地，FTL可以执行各种功能，诸如损耗均衡和垃圾收集。损耗均衡可以指通过均匀地使用NVM 12中的块来防止特定块的过度劣化的技术，并且可以通过可以平衡物理块的擦除计数的固件技术来实现。垃圾收集可以指从NVM 12的多个子块中选择牺牲子块并且将牺牲子块中的有效数据复制到新的子块(例如，目标子块)并且之后擦除牺牲子块以确保NVM 12中的可用容量的技术。
处理器111可以包括中央处理单元(CPU)和/或微处理器，并且可以控制存储控制器11的所有操作。在实施例中，处理器111可以被实现为多核处理器(例如，双核处理器或四核处理器)。缓冲存储器114可以临时存储要写入至NVM 12的数据和/或从NVM 12读取的数据。缓冲存储器114可以被包括在存储控制器11中，但是可以设置在存储控制器11外部。例如，存储控制器11还可以包括缓冲存储器管理器和/或用于与缓冲存储器114通信的缓冲存储器接口。
主机接口113可以向主机20发送包/从主机20接收包。从主机20发送至主机接口113的包可以包括命令和/或要写入到NVM 12中的数据。从主机接口113发送至主机20的包可以包括对命令的响应和/或从NVM 12读取的数据。NVM接口115可以将要写入到NVM 12中的数据发送至NVM 12和/或接收从NVM 12读取的数据。NVM接口115可以被实现为符合一个或多个存储器存储标准协议，诸如切换和开放NAND闪存接口(ONFI)。
存储装置10可以包括根据来自主机20的请求存储数据的存储介质。例如，存储装置10可以包括固态驱动器(SSD)、嵌入式存储器和可去除外部存储器中的至少一个。当存储装置10是和/或包括SSD时，存储装置10可以是和/或包括符合一个或多个非易失性存储器快速(NVMe)标准(例如，NVMe、外围部件互连(PCI)、PCI快速(PCIe)、结构上NVMe(NVMe overfabric等))的装置。当存储装置10是和/或包括嵌入式存储器和/或外部存储器时，存储装置10可以是和/或包括符合通用闪存(UFS)和/或嵌入式多媒体卡(eMMC)标准的装置。主机20和存储装置10可以各自根据一个或多个采用的标准协议来产生和/或发送包。
在实施例中，主机20可以包括主机控制器21和主机存储器22。主机控制器21可以管理将主机存储器22的缓冲区的数据存储在NVM 12中和/或将NVM 12的数据存储在缓冲区中的操作。例如，主机存储器22可以用作临时存储要传送至存储装置10的数据和/或从存储装置10传送的数据的缓冲存储器。在实施例中，主机控制器21可以是包括在应用处理器中的多个模块中的任何一个，并且应用处理器可以被实现为片上系统(SoC)。可替换地或附加地，主机存储器22可以是和/或包括在应用处理器中包括的嵌入式存储器，和/或可以是NVM和/或设置在应用处理器外部的存储器模块。
提供了图1所示的主机存储系统SS的组件的数量和布置作为示例。实际上，可能存在与图1所示的组件相比更多的组件、更少的组件、不同的组件或不同地布置的组件。此外，图1所示的两个或更多个组件可以在单个组件内实现，或者图1所示的单个组件可以被实现为多个分布式组件。可替换地或附加地，图1所示的一组(一个或多个)组件可以彼此集成，并且被实现为集成电路、实现为软件和/或实现为电路和软件的组合。
图2是示出根据实施例的NVM 12的框图。参照图2，NVM 12可以包括存储器单元阵列121、控制逻辑电路122、电压产生器123、行解码器124和页缓冲器电路125。NVM 12可以与图1的NVM 12的实现示例相对应。也就是说，图2的NVM 12可以包括或者可以在许多方面类似于上面参照图1描述的NVM 12。然而，图2的NVM 12可以包括上面没有提到的附加的特征。
存储器单元阵列121可以包括多个存储器块(例如，BLK1至BLKz，在下文中统称为“BLK”)。多个存储器块BLK的每个块可以包括多个页(例如，PG1至PGc，在下文中统称为“PG”)，其中z和c可以是大于零的正整数，并且可以根据一些实施例被各种改变。例如，多个页PG1至PGc中的一些页PG1至PGb可以被包括在第一子块SUB_BLK1中，并且多个页PG1至PGc中的其余页PGb+1至PGc可以被包括在第二子块SUB_BLK2中，其中b可以是小于c的正整数。例如，存储器块和/或子块可以是擦除的单位，并且/或者页可以是编程和读取的单位。如图2所示，存储器单元阵列121可以通过位线BL连接至页缓冲器电路125，并且/或者可以通过字线WL、串选择线SSL和地选择线GSL连接至行解码器124。
在实施例中，存储器单元阵列121可以是和/或可以包括三维(3D)存储器单元阵列。3D存储器单元阵列可以是和/或包括多个NAND串。每个NAND串可以包括存储器单元，该存储器单元可以分别连接至竖直地堆叠在衬底上的字线WL。第7,679,133号美国专利、第8,553,466号美国专利、第8,654,587号美国专利、第8,559,235号美国专利和第9,536,970号美国专利公开了半导体存储器装置，其的公开以引用方式全文并入本文中。
在可选的或附加的实施例中，存储器单元阵列121可以是和/或包括闪速存储器，并且闪速存储器可以包括二维(2D)NAND存储器阵列和/或3D(竖直)NAND(VNAND)存储器阵列。可替换地或附加地，存储装置10可以包括其它类型的NVM。例如，存储器单元阵列121可以包括磁性RAM(MRAM)、自旋转移力矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、PRAM、电阻式RAM等。
控制逻辑电路122通常可以控制NVM 12内的各种操作，也就是说，控制逻辑电路122可以响应于命令CMD和/或地址ADDR而输出各种控制信号。例如，控制逻辑电路122可以输出电压控制信号CTRL_vol、行地址X_ADDR和列地址Y_ADDR。在实施例中，控制逻辑电路122可以包括擦除模式选择器1221。擦除模式选择器1221可以基于从存储控制器11接收的命令CMD来选择针对存储器单元阵列121的擦除模式。例如，命令CMD可以与擦除命令相对应，并且擦除命令可以包括关于擦除模式的信息。又例如，命令CMD可以与指示擦除模式的专用命令(即，擦除模式命令)相对应。然而，本公开不限于此。在一些实施例中，擦除模式选择器1221可以设置在控制逻辑电路122外部。例如，擦除模式选择器1221可以被包括在命令解码器中。又例如，擦除模式选择器1221可以设置在命令解码器与控制逻辑电路122之间。
电压产生器123可以基于电压控制信号CTRL_vol而产生用于执行编程操作、读取操作和/或擦除操作的各种类型的电压。例如，电压产生器123可以产生编程电压、读取电压、编程验证电压、擦除电压等作为字线电压VWL。
行解码器124可以响应于行地址X_ADDR而选择多条字线WL中的一条和/或多条串选择线SSL中的一条。例如，在编程操作期间，行解码器124可以将编程电压和编程验证电压施加到选择的字线WL。又例如，在读取操作期间，行解码器124可以将读取电压施加到选择的字线WL。
页缓冲器电路125可以响应于列地址Y_ADDR而从位线BL中选择至少一条位线。页缓冲器电路125可以根据操作模式作为写入驱动器和/或读出放大器操作。
图3是示出根据实施例的存储器块BLK的电路图。
参照图3，存储器块BLK可以包括或者可以在许多方面上类似于上面参照图2描述的多个存储器块BLK中的一个，并且可以包括上面没有提到的附加特征。存储器块BLK可以包括NAND串NS11至NS33。每个NAND串(例如，NS11)可以包括可以彼此串联连接的串选择晶体管SST、多个存储器单元MC和地选择晶体管GST。晶体管SST和GST以及存储器单元MC可以被包括在每个NAND串中，并且可以在衬底上沿竖直方向形成堆叠结构。
在实施例中，位线(例如，第一位线BL1、第二位线BL2和第三位线BL3，在下文中统称为“BL”)可以在第一方向上延伸。可替换地或附加地，字线(例如，第一字线WL1、第二字线WL2、第三字线WL3、第四字线WL4、第五字线WL5、第六字线WL6、第七字线WL7和第八字线WL8)可以在第二方向上延伸。在实施例中，NAND串NS11、NS21和NS31可以位于第一位线BL1和共源极线CSL之间，NAND串NS12、NS22和NS32可以位于第二位线BL2和共源极线CSL之间，并且NAND串NS13、NS23和NS33可以位于第三位线BL3和共源极线CSL之间。
串选择晶体管SST可以连接至相应的串选择线(例如，第一串选择线SSL1、第二串选择线SSL2和第三串选择线SSL3)。存储器单元MC可以分别连接至字线(例如，WL1至WL8)。地选择晶体管GST可以连接至相应的地选择线(例如，第一地选择线GSL1、第二地选择线GSL2和第三地选择线GSL3)。串选择晶体管SST可以连接至相应的位线BL，并且地选择晶体管GST可以连接至共源极线CSL。在此实施例中，NAND串的数量、字线的数量、位线的数量、地选择线的数量和串选择线的数量可以根据一些实施例和/或设计约束而被各种改变。
图4A是示出根据实施例的存储器块BLKa的立体图。
参照图4A，存储器块BLKa可以与图2的多个存储器块BLK中的一个相对应。存储器块BLKa可以包括在衬底SUB的上部上沿竖直方向VD延伸的存储器堆叠件ST。例如，存储器块BLKa可以包括衬底SUB与位线BL1至BL3之间的单个存储器堆叠件ST。共源极线CSL可以设置在衬底SUB上，并且在衬底SUB的在两条相邻的共源极线CSL之间的区域上在第二水平方向HD2上纵长地延伸的绝缘层IL可以在竖直方向VD上顺序地设置，并且可以在竖直方向VD上间隔开特定距离。在竖直方向VD上穿透绝缘层IL的柱P可以设置在衬底SUB的在两条相邻的共源极线CSL之间的区域上。每个柱P的表面层S可以包括第一类型的硅材料并且可以用作沟道区域。在实施例中，每个柱P的内层I可以包括绝缘材料，诸如氧化硅或气隙。
在两条相邻的共源极线CSL之间的区域中，电荷存储层CS可以沿着绝缘层IL、柱P和衬底SUB的暴露的表面设置。电荷存储层CS可以包括栅极绝缘层、电荷捕获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。可替换地或附加地，在两条相邻的共源极线CSL之间的区域中，诸如选择线GSL和SSL以及字线WL1至WL8的栅电极GE可以设置在电荷存储层CS的暴露的表面上。漏极DR可以分别设置在多个柱P上。在第一水平方向HD1上延伸且在第二水平方向HD2上彼此间隔开特定距离的位线BL1至BL3可以设置在漏极DR上。
图4B是示出根据实施例的存储器块BLKb的立体图。
参照图4B，存储器块BLKb可以包括或者可以在许多方面上类似于图2的多个存储器块BLK中的至少一个和图4A的存储器块BLKa，并且可以包括上面没有提到的附加特征。由此，上面参照图2和图4A给出的描述也可以应用于存储器块BLKb。
在实施例中，存储器块BLKb可以包括在竖直方向VD上堆叠在衬底SUB上的第一存储器堆叠件ST1和第二存储器堆叠件ST2。例如，存储器块BLKb可以包括在衬底SUB与位线BL1至BL3之间的两个存储器堆叠件(例如，第一存储器堆叠件ST1和第二存储器堆叠件ST2)。也就是说，存储器块BLKb可以具有多堆叠件结构(例如，2堆叠件结构)。在实施例中，第一存储器堆叠件ST1和第二存储器堆叠件ST2的竖直长度可以彼此不同。然而，本公开不限于此。例如，根据一些实施例，存储器块BLKb可以包括在衬底SUB与位线BL1至BL3之间的三个或更多个存储器堆叠件。
图5示意性地示出根据实施例的NVM 50。NVM 50可以包括或者可以在许多方面上类似于上面参照图1和图2描述的NVM 12，并且可以包括上面没有提到的附加特征。
参照图5，NVM 50可以包括在第一水平方向HD1上延伸的共源极线CSL和位线BL以及在竖直方向VD上延伸的存储器堆叠件ST。也就是说，存储器堆叠件ST可以通过漏极DR连接至位线BL。例如，NVM 50可以与图4A的示例相对应，在NVM 50中，存储器堆叠件ST可以与图4A的柱P和图3的第一单元串NS11相对应。
在实施例中，NVM 50还可以包括在竖直方向VD上堆叠的多条字线(例如，WL1至WLn，其中n是大于零的正整数)。可替换地或附加地，至少一条地选择线GSL可以设置在共源极线CSL和字线WL1之间，并且至少一条串选择线SSL可以设置在位线BL和字线WLn之间。在可选的或附加的实施例中，擦除控制线(例如，GIDL_SS)还可以设置在串选择线SSL和位线BL之间，并且擦除控制线(例如，GIDL_GS)还可以设置在地选择线GSL和共源极线CSL之间。
在实施例中，多条字线WL1至WLn可以被分组为包括第一字线组WGR1和第二字线组WGR2的多个组。第一字线组WGR1可以包括相对靠近衬底的字线WL1至WLd，并且第二字线组WGR2可以包括相对远离衬底的字线WLd+1至WLn。在此，d是1和n之间的正整数。例如，根据实施例，多条字线WL1至WLn可以被分组为三组或更多组。在可选的或附加的实施例中，包括在第一字线组WGR1中的字线的数量和包括在第二字线组WGR2中的字线的数量可以彼此不同。例如，包括在第一字线组WGR1中的字线的数量可以多于包括在第二字线组WGR2中的字线的数量。也就是说，d可以大于n/2。
一起参照图1和图5，包括在第一字线组WGR1中的字线WL1至WLd可以连接至第一子块SUB_BLK1，并且包括在第二字线组WGR2中的字线WLd+1至WLn可以连接至第二子块SUB_BLK2。存储控制器11可以根据NVM 12的操作调度和功耗中的至少一个来选择多个擦除模式中的一个。在块擦除模式中，存储控制器11可以对包括第一子块SUB_BLK1和第二子块SUB_BLK2的块BLK执行擦除操作。在子块擦除模式中，存储控制器11可以对第一子块SUB_BLK1和/或对第二子块SUB_BLK2执行擦除操作。由根据子块擦除模式的擦除操作导致的功耗可以低于由根据块擦除模式的擦除操作导致的功耗。因此，在低功率模式中，存储控制器11可以通过控制子块擦除操作来调整功耗，并且同时防止存储装置10的性能劣化。
图6示意性地示出根据实施例的NVM 60。NVM 60可以包括或者可以在许多方面上类似于图5的NVM 50的修改示例，并且可以包括上面未提到的的附加特征。因此，可以省略对其的冗余描述。
参照图6，NVM 60可以包括在第一水平方向HD1上延伸的共源极线CSL和位线BL以及在竖直方向VD上延伸的第一存储器堆叠件ST1和第二存储器堆叠件ST2。也就是说，第一存储器堆叠件ST1可以设置在共源极线CSL的上部上，并且第二存储器堆叠件ST2可以设置在第一存储器堆叠件ST1的上部上并且通过漏极DR连接至位线BL。例如，NVM 60可以与图4B的示例相对应，并且第一存储器堆叠件ST1和第二存储器堆叠件ST2可以分别与图4B的第一存储器堆叠件ST1和第二存储器堆叠件ST2相对应。
可替换地或附加地，NVM 60可以包括与第一存储器堆叠件ST1和第二存储器堆叠件ST2的结部相对应的第一中心伪字线CDL1和第二中心伪字线CDL2。然而，本公开不限于此。例如，与结部相对应的中心伪字线的数量可以根据一些实施例而被各种改变。根据一些可选的或附加的实施例，可以不设置中心伪字线。在实施例中，第一存储器堆叠件ST1可以连接至第一字线组WGR1，并且第二存储器堆叠件ST2可连接至第二字线组WGR2。
一起参照图1和图6，包括在第一字线组WGR1中的字线WL1至WLd可以连接至第一子块SUB_BLK1，并且包括在第二字线组WGR2中的字线WLd+1至WLn可以连接至第二子块SUB_BLK2。存储控制器11可以根据NVM 60的操作调度和功耗中的至少一个来选择多个擦除模式中的一个。在块擦除模式中，存储控制器11可以对包括第一存储器堆叠件ST1和第二存储器堆叠件ST2的块BLK执行擦除操作。在堆叠件擦除模式中，存储控制器11可以对第一存储器堆叠件ST1和/或第二存储器堆叠件ST2执行擦除操作。由根据堆叠件擦除模式的擦除操作导致的功耗可以低于由根据块擦除模式的擦除操作导致的功耗。因此，在低功率模式中，存储控制器11可以通过控制堆叠件擦除操作来调整功耗，并且同时防止存储装置10的性能劣化。
图7示意性地示出了根据实施例的NVM 70。NVM 70可以包括或者可以在许多方面上类似于图6的NVM 60的修改示例，并且可以包括上面未提到的附加特征。因此，可以省略对其的冗余描述。
参照图7，NVM 70可以包括在竖直方向VD上延伸的存储器堆叠件(例如，第一存储器堆叠件ST1、第二存储器堆叠件ST2、和第三存储器堆叠件ST3)。也就是说，第一存储器堆叠件ST1可以设置在共源极线CSL的上部上，第二存储器堆叠件ST2可以设置在第一存储器堆叠件ST1的上部上，并且第三存储器堆叠件ST3可以设置在第二存储器堆叠件ST2的上部上并且可以通过漏极DR连接至位线BL。可替换地或附加地，NVM 70可以包括与第一存储器堆叠件ST1和第二存储器堆叠件ST2的结部相对应的第一中心伪字线CDL1和第二中心伪字线CDL2，以及与第二存储器堆叠件ST2和第三存储器堆叠件ST3的结部相对应的第三中心伪字线CDL3和第四中心伪字线CDL4。
在实施例中，第一存储器堆叠件ST1可以连接至第一字线组WGR1，第二存储器堆叠件ST2可以连接至第二字线组WGR2，并且第三存储器堆叠件ST3可以连接至第三字线组WGR3。第一字线组WGR1可以包括字线WL1至WLd，第二字线组WGR2可以包括字线WLd+1至WLe，并且第三字线组WGR3可以包括字线WLe+1至WLn，其中e是d和n之间的正整数。在一些实施例中，连接至第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3中的至少一个的字线可以被分组为多个组，并且可以对每个组独立地执行擦除操作。
一起参照图1和图7，每个块BLK还可以包括第三子块，并且包括在第一字线组WGR1中的字线WL1至WLd可以连接至第一子块SUB_BLK1，包括在第二字线组WGR2中的字线WLd+1至WLe可以连接至第二子块SUB_BLK2，并且包括在第三字线组WGR3中的字线WLe+1至WLn可以连接至第三子块。存储控制器11可以根据NVM 70的操作调度和功耗中的至少一个来选择多个擦除模式中的一个。在块擦除模式中，存储控制器11可以对包括第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3的块BLK执行擦除操作。在堆叠件擦除模式中，存储控制器11可以对第一存储器堆叠件ST1、第二存储器堆叠件ST2或第三存储器堆叠件ST3执行擦除操作。在多堆叠件擦除模式中，存储控制器11可以对第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3中的两个执行擦除操作。因此，由根据堆叠件擦除模式的擦除操作导致的功耗可以低于由根据块擦除模式的擦除操作导致的功耗。可替换地或附加地，由根据堆叠件擦除模式的擦除操作导致的功耗可以低于由根据多堆叠件擦除模式的擦除操作导致的功耗。因此，在低功率模式中，存储控制器11可以通过控制堆叠件擦除操作和/或多堆叠件擦除操作来调整功耗，并且同时防止存储装置10的性能劣化。
在一些实施例中，NVM可以包括包含在竖直方向VD上延伸的第一存储器堆叠件至第四存储器堆叠件的四个或更多个存储器堆叠件。例如，在多堆叠件擦除模式中，NVM可以同时对四个或更多个存储器堆叠件当中的至少两个存储器堆叠件执行擦除操作。例如，在二堆叠件擦除模式中，NVM可以同时擦除第一存储器堆叠件和第四存储器堆叠件，可以同时擦除第二存储器堆叠件和第三存储器堆叠件，可以同时擦除第二存储器堆叠件和第四存储器堆叠件，可以同时擦除第一存储器堆叠件和第三存储器堆叠件，可以同时擦除第一存储器堆叠件和第二存储器堆叠件，和/或可以同时擦除第三存储器堆叠件和第四存储器堆叠件。又例如，在三堆叠件擦除模式中，NVM可以同时擦除第一存储器堆叠件、第二存储器堆叠件和第四存储器堆叠件，可以同时擦除第二存储器堆叠件至第四存储器堆叠件，和/或可以同时擦除第一存储器堆叠件、第三存储器堆叠件和第四存储器堆叠件。
图8是示出根据实施例的存储装置80的框图。
参照图8，存储装置80可以包括存储控制器11a和NVM 12a，并且可以包括或者可以在许多方面上类似于上面参照图1描述的存储装置10，并且可以包括上面没有提到的附加特征。
NVM 12a可以包括多个块BLK。每个块BLK可以包括包含第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3的多个存储器堆叠件。第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3中的每一个可以包括在竖直方向上布置的多个存储器单元。例如，第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3可以分别连接至图7的第一字线组至第三字线组WGR1、WGR2和WGR3。
存储控制器11a可以包括擦除操作请求单元1121、功耗估计器1122和擦除模式选择器1123。例如，擦除操作请求单元1121、功耗估计器1122和擦除模式选择器1123可以被包括在图1的擦除模式管理器112中，但是本公开不限于此。例如，擦除操作请求单元1121、功耗估计器1122和擦除模式选择器1123可以被加载到存储控制器11a的操作存储器(诸如，SRAM或DRAM)中，并且可由处理器(例如，图1的处理器111)执行。
擦除操作请求单元1121可以根据从主机20接收的请求和/或存储控制器11a的后台操作来请求针对NVM 12a的擦除操作。在实施例中，擦除操作请求单元1121可以检查其中从存储控制器11a接收的命令排队的命令队列，并且基于在命令队列中排队的命令来请求擦除操作。例如，从主机20接收的请求可以包括写入请求、读取请求和/或擦除请求。又例如，存储控制器11a的后台操作可以包括垃圾收集操作。
在实施例中，擦除操作请求单元1121可以在根据从主机20接收到的写入请求执行编程操作之前，请求对NVM 12a的擦除操作。在可选的或附加的实施例中，擦除操作请求单元1121可以根据从主机20接收到的擦除请求来请求对NVM 12a的擦除操作。在另一可选的或附加的实施例中，擦除操作请求单元1121可以请求对NVM 12a的擦除操作，以确保NVM12a中的空闲块。在另一可选的或附加的实施例中，擦除操作请求单元1121可以根据垃圾收集操作来请求对NVM 12a的擦除操作。
功耗估计器1122可以估计当发生擦除操作请求时的功耗。也就是说，功耗估计器1122可以估计当从擦除操作请求单元1121接收到擦除操作请求时的功耗。例如，功耗可以包括存储装置80的功耗、NVM 12a的功耗、当前功耗、未来功耗等。然而，本公开不限于此。例如，在一些实施例中，功耗估计器1122可以估计由存储装置80产生的热量、由NVM 12a产生的热量、当前产生的热量、未来产生的热量等。可替换地或附加地，在一些实施例中，功耗估计器1122可以估计存储装置80的温度、NVM 12a的温度、当前温度、未来温度等。
在实施例中，功耗估计器1122可以检查NVM 12a的操作调度并且基于检查到的操作调度来估计功耗。例如，功耗估计器1122可以从存储控制器11a的命令队列检查NVM 12a的操作调度。可替换地或附加地，功耗估计器1122可以基于命令队列中排队的命令的类型和/或数量来估计功耗。例如，当对NVM 12a执行密集读取操作和/或编程操作时，功耗估计器1122可以确定功耗高(例如，大于或等于阈值)。
擦除模式选择器1123可以基于功耗来选择多个擦除模式中的一个。例如，当发生擦除操作请求时，擦除模式选择器1123可以将从功耗估计器1122接收的功耗量与阈值进行比较，并且根据比较结果选择多个擦除模式中的一个。当功耗小于阈值时，擦除模式选择器1123可以选择全部块擦除模式或块擦除模式。在块擦除模式中，擦除模式选择器1123可以控制对NVM 12a的多个块BLK中的选择的块的擦除操作。
可替换地或附加地，当功耗大于或等于阈值时，擦除模式选择器1123可以选择子块擦除模式。当子块擦除模式是堆叠件擦除模式时，擦除模式选择器1123可以控制对NVM12a的选择的块中包括的第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3中的一个的擦除操作。当子块擦除模式是多堆叠件擦除模式时，擦除模式选择器1123可以控制对NVM12a的选择的块中包括的第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3中的两个的擦除操作。
如上所述，存储控制器11a可以通过检查NVM 12a的操作调度和功耗来确定功率模式是正常功率模式或低功率模式。存储控制器11a可以在正常功率模式中选择块擦除模式，并且可以根据选择的块擦除模式控制对NVM 12a的擦除操作。可替换地或附加地，存储控制器11a可以在低功率模式中选择子块擦除模式，并且根据选择的子块擦除模式控制对NVM12a的擦除操作。
例如，存储控制器11a可以在功耗大于或等于阈值的低功率模式中选择子块擦除模式而不是块擦除模式，并且根据选择的子块擦除模式来控制对NVM 12a中包括的至少一个子块或存储器堆叠件的擦除操作。如上所述，存储控制器11a可以确定NVM 12a在低功率模式中不处于空闲状态，并且可以应用功率节流以对NVM 12a的一些存储器芯片、存储器裸片和/或存储器平面执行子块擦除操作，从而改进存储装置10a的性能。
图9是示出根据实施例的操作存储装置的方法的流程图。图10A示出了根据实施例的块擦除模式100a，并且图10B示出了根据实施例的子块擦除模式100b。
一起参照图9至图10B，根据本公开的操作方法900可以与当请求对NVM的擦除操作时操作存储装置的方法相对应。例如，操作方法900可以包括由图8的存储装置80按时间顺序执行的操作，并且上面参照图8给出的描述也可以应用于本描述。
在操作S100中，存储控制器11a可以如参照图8所述的那样检查功耗。在操作S110中，存储控制器11a可以确定功耗是否大于或等于第一阈值TH1。例如，第一阈值TH1可以被预先确定。可替换地或附加地，第一阈值TH1可以在存储装置80的操作期间被改变。
作为确定的结果，当功耗大于或等于第一阈值TH1时(操作S110中的是)，在操作S120中，存储控制器11a可以选择子块擦除模式100b，并且根据子块擦除模式100b，可以针对每个子块控制对NVM 12a的擦除操作。例如，NVM 12a可以根据子块擦除模式100b对第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3之中的第三存储器堆叠件ST3执行擦除操作。然而，本公开不限于此，并且NVM 12a可以根据子块擦除模式100b对第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3之中的第一存储器堆叠件ST1和/或第二存储器堆叠件ST2执行擦除操作。
可替换地或附加地，作为确定的结果，当功耗小于第一阈值TH1时(操作S110中的否)，在操作S130中，存储控制器11a可以选择块擦除模式100a，并且根据块擦除模式100a，可以针对每个块控制对NVM 12a的擦除操作。例如，NVM 12a可以根据块擦除模式100a对包括第一存储器堆叠件至第三存储器堆叠件ST1、ST2和ST3的块执行擦除操作。在一些实施例中，作为确定的结果，当功耗小于第一阈值TH1时，在操作S130中，存储控制器11a可以选择全部块擦除模式，并且根据全部块擦除模式，可以针对全部的块控制对NVM 12a的擦除操作。
图11是示出根据实施例的操作存储装置的方法的流程图。图12A示出了根据实施例的第一子块擦除模式120a，并且图12B示出了根据实施例的第二子块擦除模式120b。
一起参照图11至图12B，根据本公开的操作方法1150可以与图9的操作方法900的修改示例相对应，并且可以省略对其的冗余描述。
在操作S140中，存储控制器11a可以确定功耗是否大于或等于第二阈值TH2。在实施例中，第二阈值TH2可以大于第一阈值TH1。例如，第二阈值TH2可以被预先确定。可替换地或附加地，第二阈值TH2可以在存储装置80的操作期间被改变。
作为确定的结果，当功耗大于或等于第二阈值TH2时(操作S140中的是)，在操作S150中，存储控制器11a可以选择第一子块擦除模式120a，并且根据第一子块擦除模式120a，可以针对每个子块控制对NVM 12a的擦除操作。在实施例中，第一子块擦除模式120a可以与堆叠件擦除模式相对应。例如，NVM 12a可以根据第一子块擦除模式120a对第一存储器堆叠件ST1执行擦除操作。然而，本公开不限于此。例如，NVM 12a可以根据第一子块擦除模式120a对第二存储器堆叠件ST2和/或第三存储器堆叠件ST3执行擦除操作。
可替换地或附加地，作为确定的结果，当功耗小于第二阈值TH2时(操作S140中的否)，在操作S160中，存储控制器11a可以选择第二子块擦除模式120b，并且根据第二子块擦除模式120b，可以针对多个子块控制对NVM 12a的擦除操作。在实施例中，第二子块擦除模式120b可以与多堆叠件擦除模式相对应。例如，NVM 12a可以根据第二子块擦除模式120b对第二存储器堆叠件ST2和第三存储器堆叠件ST3执行擦除操作。然而，本公开不限于此。例如，NVM 12a可以根据第二子块擦除模式120b对第一存储器堆叠件ST1和第三存储器堆叠件ST3和/或第一存储器堆叠件ST1和第二存储器堆叠件ST2执行擦除操作。
图13是示出根据实施例的操作存储装置的方法的流程图。图14A示出了根据实施例的第三子块擦除模式140a，并且图14B示出了根据实施例的第四子块擦除模式140b。
一起参照图13至图14B，根据本公开的操作方法1300可以与图11的操作方法1150的修改示例相对应，并且可以省略对其的冗余描述。
在操作S170中，存储控制器11a可以确定功耗是否大于或等于第三阈值TH3。在实施例中，第三阈值TH3可以大于第二阈值TH2。在可选的或附加的实施例中，第三阈值TH3可以被预先确定。可替换地或附加地，第三阈值TH3可以在存储装置80的操作期间被改变。
作为确定的结果，当功耗大于或等于第三阈值TH3时(操作S170中的是)，在操作S180中，存储控制器11a可以选择第三子块擦除模式140a，并且根据第三子块擦除模式140a，可以针对存储器堆叠件中的每个组控制对NVM 12a的擦除操作。在实施例中，第三子块擦除模式140a可以与子堆叠件擦除模式相对应。例如，NVM 12a可以根据第三子块擦除模式140a对包括在第三存储器堆叠件ST3中的至少一组执行擦除操作。然而，本公开不限于此。例如，NVM 12a可以根据第三子块擦除模式140a对包括在第二存储器堆叠件ST2中的至少一组和/或包括在第一存储器堆叠件ST1中的至少一组执行擦除操作。
可替换地或附加地，作为确定的结果，当功耗小于第三阈值TH3时(操作S170中的否)，在操作S190中，存储控制器11a可以选择第四子块擦除模式140b，并且根据第四子块擦除模式140b，可以针对在不同的存储器堆叠件中的每一个中包括的每个组控制对NVM 12a的擦除操作。在实施例中，第四子块擦除模式140b可以与交叉堆叠件擦除模式相对应。例如，NVM 12a可以根据第四子块擦除模式140b对在第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每一个中包括的组执行擦除操作。然而，本公开不限于此。例如，NVM 12a可以根据第四子块擦除模式140b对在第一存储器堆叠件ST1和第三存储器堆叠件ST3中的每一个中包括的组和/或在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每一个中包括的组执行擦除操作。
图15是示出根据实施例的存储装置150的框图。
参照图15，存储装置150可以包括存储控制器11a和NVM 12b。存储装置150可以包括或者可以在许多方面上类似于图8的存储装置80的修改示例，并且可以包括上面未提到的附加特征。因此，上面参照图8至图14B给出的详细描述也可以应用于存储装置150。
NVM 12b可以包括包含第一存储器组MG1和第二存储器组MG2的多个存储器组。根据一些实施例，多个存储器组可以被称为多个NVM。第一存储器组MG1可以包括包含第一存储器堆叠件至第三存储器堆叠件1211、1212和1213的多个存储器堆叠件，并且第二存储器组MG2可以包括包含第一存储器堆叠件至第三存储器堆叠件1214、1215和1216的多个存储器堆叠件。
存储控制器11a可以选择分别与第一存储器组MG1和第二存储器组MG2相对应的擦除模式，并且独立地对第一存储器组MG1和第二存储器组MG2执行擦除操作。例如，存储控制器11a可以根据第一擦除模式控制对第一存储器组MG1的擦除操作并根据第二擦除模式控制对第二存储器组MG2的擦除操作。也就是说，当根据子块擦除模式对NVM 12b执行擦除操作并且需要与块单位相对应的空闲空间时，存储控制器11a可以对多个块和/或多个存储器组执行子块擦除操作。
在实施例中，第一存储器组MG1和第二存储器组MG2可以分别与第一存储器芯片和第二存储器芯片相对应。可替换地或附加地，存储控制器11a可以根据分别与第一存储器芯片和第二存储器芯片相对应的擦除模式来控制针对每个存储器芯片的擦除操作。在可选的或附加的实施例中，第一存储器组MG1和第二存储器组MG2可以分别与第一存储器裸片和第二存储器裸片相对应，并且存储控制器11a可以根据分别与第一存储器裸片和第二存储器裸片相对应的擦除模式来控制针对每个存储器裸片的擦除操作。在此实施例中，存储器芯片可以包括多个存储器裸片。
对于另一示例，第一存储器组MG1和第二存储器组MG2可以分别与第一存储器平面和第二存储器平面相对应，并且存储控制器11a可以根据分别与第一存储器平面和第二存储器平面相对应的擦除模式来控制针对每个存储器平面的擦除模式。在此示例中，存储器裸片可以包括多个存储器平面，并且可以独立地执行对多个存储器平面的操作。
图16示出了根据实施例的控制每个存储器裸片的擦除模式的存储装置160。
参照图16，存储装置160可以包括存储控制器161和NVM 162。存储控制器161可以包括或者可以在许多方面上类似于图15的存储控制器11a的示例，NVM 162可以包括或者可以在许多方面上类似于图15的NVM 12b的示例。
在实施例中，NVM 162可以包括第一存储器裸片DIE1至第八存储器裸片DIE8。在此实施例中，第一存储器裸片DIE1至第八存储器裸片DIE8可以与图15的多个存储器组的示例相对应。例如，第一存储器裸片DIE1至第四存储器裸片DIE4可以通过第一通道CH1与存储控制器161通信，并且第五存储器裸片DIE5至第八存储器裸片DIE8可以通过第二通道CH2与存储控制器161通信。
例如，当对第一存储器裸片DIE1至第四存储器裸片DIE4和第六存储器裸片DIE6至第八存储器裸片DIE8执行读取操作RD_op时，存储控制器161可以确定对易失性存储器162执行密集读取操作。在此实例中，存储控制器161可以将第五存储器裸片DIE5的擦除模式确定为子块擦除模式SUB-BLK ERS，并且可以对包括在第五存储器裸片DIE5中的选择的块的至少一个子块执行擦除操作。
然而，本公开不限于此。例如，当对第一存储器裸片DIE1至第四存储器裸片DIE4以及第六存储器裸片DIE6至第八存储器裸片DIE8执行编程操作时，存储控制器161可以确定对易失性存储器162执行密集编程操作。在此实例中，存储控制器161可以将第五存储器裸片DIE5的擦除模式确定为子块擦除模式SUB-BLK ERS，并且可以对包括在第五存储器裸片DIE5中的选择的块的至少一个子块执行擦除操作。
图17示出了根据实施例的控制每个存储器裸片的擦除模式的存储装置170。
参照图17，存储装置170可以包括存储控制器171和NVM 172。存储装置170可以包括或者可以在许多方面上类似于图16的存储装置160的修改示例，并且可以包括上面没有提到的附加特征。因此，可以省略对其的冗余描述。
在实施例中，当对第一存储器裸片DIE1至第四存储器裸片DIE4以及第七存储器裸片DIE7和第八存储器裸片DIE8执行读取操作RD_op时，存储控制器171可以确定对NVM 172执行密集读取操作。在此实施例中，存储控制器171可以将第五存储器裸片DIE5的擦除模式确定为子块擦除模式SUB-BLK ERS，并且可以对包括在第五存储器裸片DIE5中的选择的块的至少一个子块执行擦除操作。可替换地或附加地，存储控制器171可以将第六存储器裸片DIE6的擦除模式确定为全部块擦除模式FULL-BLK ERS和/或块擦除模式，并且可以对包括在第六存储器裸片DIE6中的选择的块和/或全部的块执行擦除操作。
图18示出了根据实施例的控制每个存储器芯片的擦除模式的存储装置180。
参照图18，存储装置180可以包括存储控制器181和NVM 182。存储控制器181可以包括或者可以在许多方面上类似于图15的存储控制器11a的示例，并且NVM 182可以包括或者可以在许多方面上类似于图15的NVM 12b的示例，并且可以包括上面没有提到的附加特征。
在实施例中，NVM 182可以包括第一存储器芯片CHIP1和第二存储器芯片CHIP2。在此实施例中，第一存储器芯片CHIP1和第二存储器芯片CHIP2可以与图15的多个存储器组的示例相对应。例如，第一存储器芯片CHIP1可以通过第一通道CH1与存储控制器181通信，并且第二存储器芯片CHIP2可以通过第二通道CH2与存储控制器181通信。对于另一示例，第一存储器芯片CHIP1可以包括第一存储器裸片DIE1至第四存储器裸片DIE4，并且第二存储器芯片CHIP2可以包括第五存储器裸片DIE5至第八存储器裸片DIE8。
当对第一存储器芯片CHIP1执行密集读取操作或编程操作时(例如，当对第一存储器芯片CHIP1的第一存储器裸片DIE1至第四存储器裸片DIE4执行读取操作RD_op时)，存储控制器181可以确定对NVM 182(例如，第一存储器芯片CHIP1)执行密集读取操作。在此示例中，存储控制器181可以将第二存储器芯片CHIP2的擦除模式确定为子块擦除模式SUB-BLKERS，并且可以针对每个子块控制关于包括在第二存储器芯片CHIP2中的第五存储器裸片DIE5至第八存储器裸片DIE8的擦除操作。
然而，本公开不限于此。例如，当对第一存储器芯片CHIP1的第一存储器裸片DIE1至第四存储器裸片DIE4执行编程操作时，存储控制器181可以确定对NVM 182(例如，第一存储器芯片CHIP1)执行密集编程操作。在此示例中，存储控制器181可以将第二存储器芯片CHIP2的擦除模式确定为子块擦除模式SUB-BLK ERS，并且可以针对每个子块控制关于包括在第二存储器芯片CHIP2中的第五存储器裸片DIE5至第八存储器裸片DIE8的擦除操作。
图19示出了根据示例实施例的控制每个存储器芯片的擦除模式的存储装置190。
参照图19，存储装置190可以包括存储控制器191和NVM 192。存储装置190可以包括或者可以在许多方面上类似于图18的存储装置180的修改示例，并且可以包括上面没有提到的附加特征。因此，可以省略对其的冗余描述。
在实施例中，当对第一存储器芯片CHIP1的第三存储器裸片DIE3和第四存储器裸片DIE4执行读取操作RD_op或编程操作时，存储控制器191可以确定针对第一存储器芯片CHIP1的全部块擦除模式FULL-BLK ERS和/或块擦除模式，并且可以确定针对第二存储器芯片CHIP2的子块擦除模式SUB-BLK ERS。因此，存储控制器191可以针对每个块控制关于第一存储器芯片CHIP1的第一存储器裸片DIE1和第二存储器裸片DIE2的擦除操作。可替换地或附加地，存储控制器191可以针对每个子块控制关于第二存储器芯片CHIP2的第五存储器裸片DIE5至第八存储器裸片DIE8的擦除操作。
图20示出了根据实施例的控制每个存储器平面的擦除模式的存储装置200。
参照图20，存储装置200可以包括存储控制器201和NVM 202。存储控制器201可以包括或者可以在许多方面上类似于图15的存储控制器11a的示例，并且NVM 202可以包括或者可以在许多方面上类似于图15的NVM 12b的示例，并且可以包括上面没有提到的附加特征。
在实施例中，NVM 202可以包括第一存储器裸片DIE1至第八存储器裸片DIE8，并且第一存储器裸片DIE1至第八存储器裸片DIE8中的每一个可以包括第一存储器平面PL1和第二存储器平面PL2。在此实施例中，第一存储器平面PL1和第二存储器平面PL2可以与图15的多个存储器组的示例相对应，例如，第一存储器裸片DIE1至第四存储器裸片DIE4可以通过第一通道CH1与存储控制器201通信，并且第五存储器裸片DIE5至第八存储器裸片DIE8可以通过第二通道CH2与存储控制器201通信。
当对第一存储器平面PL1和第二存储器平面PL2中的一个执行读取操作和/或编程操作时(例如，当对第二存储器平面PL2执行读取操作RD_op时)，存储控制器201可以确定对第五存储器裸片DIE5的第二存储器平面PL2执行密集读取操作。在此实例中，存储控制器201可以将第一存储器平面PL1的擦除模式确定为子块擦除模式SUB-BLK ERS，并且可以针对每个子块控制关于第一存储器平面PL1的擦除操作。
图21示出了根据实施例的控制每个存储器平面的擦除模式的存储装置210。
参照图21，存储装置210可以包括存储控制器211和NVM 212。存储装置210可以包括或者可以在许多方面上类似于图20的存储装置200的修改示例，并且可以包括上面没有提到的附加特征。因此，可以省略对其的冗余描述。
在实施例中，当对第一存储器裸片DIE1至第四存储器裸片DIE4和第六存储器裸片DIE6至第八存储器裸片DIE8执行读取操作RD_op时，存储控制器211可以分别确定与第五存储器裸片DIE5的第一存储器平面PL1和第二存储器平面PL2相对应的擦除模式。例如，存储控制器211可以确定针对第五存储器裸片DIE5的第一存储器平面PL1的子块擦除模式SUB-BLK ERS，以及针对第五存储器裸片DIE5的第二存储器平面PL2的全部块擦除模式FULL-BLKERS和/或块擦除模式。因此，存储控制器211可以针对每个子块控制关于第五存储器裸片DIE5的第一存储器平面PL1的擦除操作。可替换地或附加地，存储控制器211可以针对每个块控制关于第五存储器裸片DIE5的第二存储器平面PL2的擦除操作。
图22是示出根据实施例的操作存储装置的方法的流程图。
参照图22，根据本公开的操作方法可以由例如图1的存储控制器11和NVM 12执行。上面参照图1至图21给出的描述也可以应用于本实施例，并且可以省略冗余的描述。
在操作S200中，存储控制器11可以产生擦除操作请求。在操作S210中，存储控制器11可以检查功耗。在操作S220中，存储控制器11可以选择擦除模式。在操作S230中，存储控制器11可以产生擦除命令E_CMD。在操作S240中，存储控制器11可以将包括擦除模式信息EM的擦除命令E_CMD发送至NVM 12，在操作S270中，NVM 12可以响应于擦除命令E_CMD基于擦除模式执行擦除操作。在操作S280中，NVM 12可以将指示完成擦除操作的响应发送至存储控制器11。
图23是示出根据实施例的操作存储装置的方法的流程图。
参照图23，根据本公开的操作方法可以由例如图1的存储控制器11和NVM 12执行，并且可以包括或者可以在许多方面上类似于图22的操作方法的修改示例。因此，上文参照图1至图22描述的内容也可以应用于本实施例，并且可以省略冗余描述。
在操作S200中，存储控制器11可以产生擦除操作请求。在操作S210中，存储控制器11可以检查功耗。在操作S220中，存储控制器11可以选择擦除模式。在操作S235中，存储控制器11可以产生擦除命令E_CMD。在操作S245中，存储控制器11可以将擦除命令E_CMD发送至NVM 12，在操作S250中，存储控制器11可以产生擦除模式命令EM_CMD。在操作S260中，存储控制器11可以将擦除模式命令EM_CMD发送至NVM 12。在操作S270中，NVM 12可以响应于擦除命令E_CMD基于擦除模式执行擦除操作。在操作S280中，NVM 12可以将指示完成擦除操作的响应发送至存储控制器11。
图24是根据实施例的应用了存储装置的系统1000的示图。图24的系统1000可以是和/或可以包括但不限于移动系统，诸如便携式通信终端(例如，移动电话)、智能电话、平板电脑、个人计算机(PC)、可穿戴式装置、医疗装置、物联网(IoT)装置等。然而，图24的系统1000可以不限于移动系统，并且可以是和/或包括另一电子装置，诸如但不限于PC、膝上型计算机、服务器、媒体播放器、车用装置(例如，导航装置)等。
参照图24，系统1000可以包括主处理器1100、存储器(例如1200a和1200b)以及存储装置(例如1300a和1300b)。可替换地或附加地，系统1000可以包括图像捕获装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、供电装置1470和连接接口1480中的至少一个。
主处理器1100可以控制系统1000的操作。可替换地或附加地，主处理器1100可以控制包括在系统1000中的其它组件的操作。主处理器1100可以被实现为通用处理器、专用处理器和/或应用处理器。
主处理器1100可以包括至少一个CPU核1110，并且/或还包括被配置为控制存储器1200a和1200b和/或存储装置1300a和1300b的控制器1120。在一些实施例中，主处理器1100还可以包括加速器1130，其可以是和/或可以包括用于高速数据操作(诸如但不限于人工智能(AI)数据操作)的专用电路。例如，加速器1130可以包括图形处理单元(GPU)、神经处理单元(NPU)和/或数据处理单元(DPU)，并且/或可以被实现为可以与主处理器1100的其它组件物理分离的芯片。
存储器1200a和1200b可以用作系统1000的主存储器装置。存储器1200a和1200b中的每一个可以包括易失性存储器(诸如但不限于SRAM和/或DRAM)和/或非易失性存储器(诸如但不限于闪速存储器、PRAM和/或电阻式RAM(ReRAM)。在一些实施例中，存储器1200a和1200b可以在与主处理器1100相同的封装件中实现。
存储装置1300a和1300b可以用作被配置为不管是否已经向其供应电力都存储数据的非易失性存储装置，并且可以具有比存储器1200a和1200b更大的存储容量。存储装置1300a和1300b可以分别包括存储控制器1310a和1310b以及被配置为经由存储控制器1310a和1310b的控制来存储数据的闪速存储器1320a和1320b(例如，NVM)。尽管闪速存储器1320a和1320b可以包括具有2D结构和/或3DV-NAND结构的闪速存储器，但是闪速存储器1320a和1320b可以包括其它类型的NVM，诸如但不限于PRAM和/或ReRAM。
存储装置1300a和1300b可以与主处理器1100物理分离，并且可以被包括在系统1000中和/或在与主处理器1100相同的封装件中实现。可替换地或附加地，存储装置1300a和1300b可以具有固态装置(SSD)和/或存储卡的类型，并且可以通过诸如连接接口1480的接口与系统1000的其它组件可拆卸地组合。存储装置1300a和1300b可以是可以应用存储器存储标准协议(诸如但不限于UFS协议、eMMC协议或NVMe协议)的装置，而不限于此。
图像捕获装置1410可以捕获静止图像和/或运动图像。图像捕获装置1410可以包括但不限于相机、摄像机和/或网络摄像头。
用户输入装置1420可以接收由系统1000的用户输入的各种类型的数据，并且可以包括但不限于触摸板、小键盘、键盘、鼠标和/或麦克风。
传感器1430可以检测可以从系统1000的外部获得的各种类型的物理量，并将检测到的物理量转换为电信号。传感器1430可以包括但不限于温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器、陀螺仪传感器等。
通信装置1440可以根据各种通信协议在系统1000外部的其它装置之间发送和/或接收信号。通信装置1440可以包括但不限于天线、收发器、调制解调器等。
显示器1450和扬声器1460可以用作被配置为分别向系统1000的用户输出视觉信息和听觉信息的输出装置。
供电装置1470可以转换从嵌入在系统1000中的电池(未示出)和/或外部电源供应的电力，并将转换的电力供应给系统1000的每个组件。
连接接口1480可以提供系统1000和外部装置之间的连接，外部装置可以连接至系统1000并且能够向系统1000发送数据和/或从系统1000接收数据。连接接口1480可以通过使用各种接口方案(诸如但不限于高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小接口(SCSI)、串行附接SCSI(SAS)、PCI、PCIe、NVMe、电气与电子工程师协会(IEEE)1394(火线)、通用串行总线(USB)接口、安全数字(SD)卡接口、多媒体卡(MMC)接口、eMMC接口、UFS接口、嵌入式UFS(eUFS)接口、紧凑型闪存(CF)卡接口等)来实现。
尽管已经参照本公开的实施例具体地示出和描述了本公开，但是应当理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储装置，包括：
非易失性存储器，其包括多个块，所述多个块中的每个块包括多个能够独立擦除的子块；以及
存储控制器，其被配置为从包括第一子块擦除模式和第二子块擦除模式的多个擦除模式中选择擦除模式，并且根据选择的擦除模式来控制所述非易失性存储器的擦除操作，
其中，所述存储控制器还被配置为根据所述非易失性存储器的操作调度和功耗中的至少一个来选择所述选择的擦除模式，
其中，基于所述选择的擦除模式是所述第一子块擦除模式，所述存储控制器被配置为控制针对所述多个块中的选择的块的所述多个能够独立擦除的子块中的一个选择的子块的第一擦除操作，并且
其中，基于所述选择的擦除模式是所述第二子块擦除模式，所述存储控制器被配置为控制针对所述选择的块的所述多个能够独立擦除的子块中的两个或更多个选择的子块的第二擦除操作。
2.根据权利要求1所述的存储装置，其中，所述多个擦除模式还包括块擦除模式，并且所述存储控制器还被配置为：
根据所述非易失性存储器处于正常功率模式并且所述非易失性存储器的功耗小于阈值，选择所述块擦除模式作为所述选择的擦除模式，
其中，基于所述选择的擦除模式是所述块擦除模式，所述存储控制器被配置为控制针对所述选择的块的第三擦除操作。
3.根据权利要求1所述的存储装置，其中，所述存储控制器还被配置为执行以下操作中的至少一个：
在对所述非易失性存储器执行编程操作之前，根据所述选择的擦除模式来控制所述非易失性存储器的所述擦除操作；以及
根据所述选择的擦除模式，通过控制所述非易失性存储器的所述擦除操作来确保所述非易失性存储器中的空闲块。
4.根据权利要求1所述的存储装置，其中：
所述多个能够独立擦除的子块在竖直方向上设置在衬底上方，
所述多个能够独立擦除的子块中的每个子块与多个存储器堆叠件中的一个存储器堆叠件相对应，并且
所述多个存储器堆叠件中的每个存储器堆叠件在所述竖直方向上延伸。
5.根据权利要求1所述的存储装置，其中，所述第一子块擦除模式和所述第二子块擦除模式与低功率模式相对应。
6.根据权利要求1所述的存储装置，其中，所述多个擦除模式还包括块擦除模式，并且所述存储控制器还被配置为：
检查所述非易失性存储器的命令队列的所述操作调度，其中，所述命令队列包括由所述非易失性存储器从主机接收的读取命令和写入命令；
基于所述读取命令和所述写入命令的数量大于或等于参考数量，将所述擦除模式确定为所述第一子块擦除模式和所述第二子块擦除模式中的至少一个；以及
基于所述读取命令和所述写入命令的数量小于所述参考数量，将所述擦除模式确定为所述块擦除模式。
7.根据权利要求1所述的存储装置，其中，所述多个擦除模式还包括块擦除模式，并且所述存储控制器还被配置为：
基于所述功耗小于或等于第一阈值，选择所述块擦除模式作为所述选择的擦除模式；
基于所述功耗大于所述第一阈值并且小于第二阈值，选择所述第二子块擦除模式作为所述选择的擦除模式；并且
基于所述功耗大于或等于所述第二阈值，选择所述第一子块擦除模式作为所述选择的擦除模式。
8.根据权利要求7所述的存储装置，其中，所述功耗包括所述存储装置的功耗、所述非易失性存储器的功耗、所述非易失性存储器的当前功耗以及所述非易失性存储器的未来功耗中的至少一个。
9.根据权利要求1所述的存储装置，其中：
所述多个擦除模式还包括第三子块擦除模式和第四子块擦除模式，
所述多个能够独立擦除的子块中的每个子块被分组为多个能够独立擦除的组，
基于所述选择的擦除模式是所述第三子块擦除模式，所述存储控制器被配置为控制针对包括所述一个选择的子块的所述多个能够独立擦除的组中的至少一组的第三擦除操作，并且
基于所述选择的擦除模式是所述第四子块擦除模式，所述存储控制器被配置为控制针对包括所述两个或更多个选择的子块的所述多个能够独立擦除的组中的两组或更多组的第四擦除操作。
10.根据权利要求1所述的存储装置，其中，所述存储控制器还被配置为：
根据所述选择的擦除模式，控制所述非易失性存储器的垃圾收集操作；
通过执行所述第一擦除操作和所述第二擦除操作中的至少一个来确保空闲子块，并且
基于所述擦除操作被完成，控制针对所述一个选择的子块或者所述两个或更多个选择的子块的编程操作。
11.根据权利要求1所述的存储装置，其中，所述存储控制器还被配置为：
将所述选择的擦除模式的指示发送至所述非易失性存储器。
12.根据权利要求1所述的存储装置，其中，所述存储控制器还被配置为：
根据等待时间和擦除编程间隔中的至少一个从所述多个擦除模式中选择所述选择的擦除模式。
13.一种存储装置，包括：
多个非易失性存储器，所述多个非易失性存储器中的每个非易失性存储器包括多个块，所述多个块中的每个块包括多个能够独立擦除的子块；以及
存储控制器，其被配置为根据所述多个非易失性存储器的操作调度和功耗中的至少一个，针对所述多个非易失性存储器中的每个非易失性存储器选择相应的擦除模式，并且根据所述相应的擦除模式，针对所述多个非易失性存储器中的每个非易失性存储器，控制该非易失性存储器的擦除操作，
其中，所述存储控制器还被配置为：
基于所述功耗大于或等于阈值，选择子块擦除模式作为所述多个非易失性存储器中的至少一个非易失性存储器的所述相应的擦除模式，以及
基于所述子块擦除模式是所述至少一个非易失性存储器的所述相应的擦除模式，控制针对所述多个非易失性存储器中的所述至少一个非易失性存储器的所述多个能够独立擦除的子块中的至少一个子块的所述擦除操作。
14.根据权利要求13所述的存储装置，其中，所述存储控制器还被配置为：
当所述功耗小于所述阈值时，选择块擦除模式作为所述相应的擦除模式，
其中，基于所述相应的擦除模式是所述块擦除模式，控制针对所述多个非易失性存储器中的每个非易失性存储器的所述多个块中的每个块的第二擦除操作。
15.根据权利要求13所述的存储装置，其中，所述多个非易失性存储器包括多个存储器芯片、多个存储器裸片和多个存储器平面中的至少一个。
16.根据权利要求13所述的存储装置，其中，所述存储控制器还被配置为：
根据第一子块擦除模式，控制针对所述多个非易失性存储器中的每个非易失性存储器的所述多个块中的一个块的所述多个能够独立擦除的子块中的一个子块的第一擦除操作；以及
根据第二子块擦除模式，控制针对所述多个非易失性存储器中的每个非易失性存储器的所述多个块中的两个或更多个块的所述多个能够独立擦除的子块中的两个或更多个子块的第二擦除操作。
17.根据权利要求15所述的存储装置，其中：
所述多个能够独立擦除的子块中的每个子块被分组为多个能够独立擦除的组，
所述子块擦除模式包括第三子块擦除模式和第四子块擦除模式中的至少一个，并且
所述存储控制器还被配置为：
当所述相应的擦除模式是所述第三子块擦除模式时，控制针对包括所述至少一个子块的所述多个能够独立擦除的组中的至少一组的第三擦除操作；以及
当所述相应的擦除模式是所述第四子块擦除模式时，控制针对包括至少两个或更多个子块的所述多个能够独立擦除的组中的两组或更多组的第四擦除操作。
18.一种非易失性存储器装置，包括：
存储器单元阵列，其包括多个块，所述多个块中的每个块包括在竖直方向上堆叠在衬底上方的多个存储器堆叠件；以及
擦除模式选择器，其被配置为：
基于从存储控制器接收的命令从多个擦除模式中选择擦除模式；以及
根据选择的擦除模式控制针对所述存储器单元阵列的擦除操作，
其中，基于所述选择的擦除模式是块擦除模式，对所述多个块中的选择的块执行所述擦除操作，
其中，基于所述擦除模式是第一子块擦除模式，对所述选择的块的所述多个存储器堆叠件中的一个执行所述擦除操作，并且
其中，基于所述擦除模式是第二子块擦除模式，对所述选择的块的所述多个存储器堆叠件中的两个或更多个存储器堆叠件执行所述擦除操作。
19.根据权利要求18所述的非易失性存储器装置，其中，所述命令包括以下各项中的至少一个：
擦除模式命令，其指示所述多个擦除模式中的选择的擦除模式，以及
擦除命令，其指示所述非易失性存储器装置的所述擦除操作并且包括关于所述选择的擦除模式的信息。
20.根据权利要求18所述的非易失性存储器装置，其中：
所述存储器单元阵列被划分为多个存储器平面、多个存储器裸片和多个存储器芯片中的至少一个，并且
所述擦除模式选择器还被配置为针对所述多个存储器平面、所述多个存储器裸片和所述多个存储器芯片中的每一个选择不同的擦除模式。
CN202311418213.1A 2022-12-02 2023-10-30 非易失性存储器装置和存储装置 Pending CN118136076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220167031A KR20240082907A (ko) 2022-12-02 2022-12-02 비휘발성 메모리 장치 및 스토리지 장치
KR10-2022-0167031 2022-12-02

Publications (1)

Publication Number Publication Date
CN118136076A true CN118136076A (zh) 2024-06-04

Family

ID=91241208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311418213.1A Pending CN118136076A (zh) 2022-12-02 2023-10-30 非易失性存储器装置和存储装置

Country Status (3)

Country Link
US (1) US20240184458A1 (zh)
KR (1) KR20240082907A (zh)
CN (1) CN118136076A (zh)

Also Published As

Publication number Publication date
KR20240082907A (ko) 2024-06-11
US20240184458A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
US9256530B2 (en) Nonvolatile memory device and sub-block managing method thereof
KR20160110596A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US9898423B2 (en) Memory swapping method, and host device, storage device, and data processing system using the same
KR20200033460A (ko) 메모리 시스템 및 그것의 동작방법
US20230147882A1 (en) Memory controller for controlling allocation ratio of buffer memory, memory system including the same, and method of operating memory controller
US12001709B2 (en) Storage devices and operating methods of storage controllers
US11055011B2 (en) Storage device
CN118136076A (zh) 非易失性存储器装置和存储装置
EP4332778A1 (en) Storage device and operating method of storage controller
US20240126453A1 (en) Non-volatile memory device, storage device, operating method of storage controller, and operating method of the storage device
US20240170072A1 (en) Storage device and storage system including the same
US20240168669A1 (en) Non-volatile memory device and storage device
US11886747B2 (en) Controller, storage device and operation method of the storage device
US12001349B2 (en) Storage device including regions of different densities and operation method thereof
US11983436B2 (en) Memory controller and memory system
US12001683B2 (en) Memory device, memory system including the same, and operating method of the memory system
US12061796B2 (en) Storage device and operation method thereof
EP4414852A1 (en) A storage device and an operating method of a storage controller
US20230221885A1 (en) Storage system and computing system including the same
US20230154551A1 (en) Semiconductor device for improving retention performance and operating method thereof
CN118426682A (zh) 存储装置和存储控制器的操作方法
KR20230093708A (ko) 비휘발성 메모리 장치 및 스토리지 장치
CN115966234A (zh) 半导体存储器装置和操作半导体存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication