CN117855209A - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN117855209A
CN117855209A CN202311248385.9A CN202311248385A CN117855209A CN 117855209 A CN117855209 A CN 117855209A CN 202311248385 A CN202311248385 A CN 202311248385A CN 117855209 A CN117855209 A CN 117855209A
Authority
CN
China
Prior art keywords
integrated circuit
semiconductor integrated
input
input terminal
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311248385.9A
Other languages
English (en)
Inventor
又井慎太郎
北原崇博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117855209A publication Critical patent/CN117855209A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本揭示的目的在于提供一种能抑制外部干扰噪声的影响的半导体集成电路。半导体集成电路具备：输入端子，构成为能输入电压急剧变化的信号；放大电路，构成为放大2个输入信号的差量；第1元件，连接于所述放大电路的第1输入端；及第2元件，连接于所述放大电路的第2输入端；且在俯视下，所述第1元件的配置区域中包含的第1位置与所述输入端子中包含的第3位置之间的距离、和所述第2元件的配置区域中包含的第2位置与所述第3位置之间的距离相等。

Description

半导体集成电路
技术领域
本揭示涉及一种半导体集成电路。
背景技术
以往，已知有具备各种内部电路的半导体集成电路(半导体IC(IntegratedCircuit：集成电路))。尤其，在半导体集成电路中，存在具备放大电路作为内部电路的半导体集成电路(关于放大电路，例如参考专利文献1)。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2020-195075号公报
发明内容
[发明所要解决的问题]
以往，在半导体集成电路中，有外部干扰噪声侵入内部电路的情况。但是，在大多数内部电路中，电路本身产生的噪声是主体，外部干扰噪声的影响较小。
然而，在内部电路为放大电路的情况下，如图10所示，电路本身的噪声Nc被设计为足够小，通过放大主信号S及外部干扰噪声Nd，而主信号S被外部干扰噪声Nd埋没，外部干扰噪声Nd的影响变大。
鉴于所述状况，本揭示的目的在于提供一种能抑制外部干扰噪声的影响的半导体集成电路。
[解决问题的技术方式]
本揭示的一方面的半导体集成电路构成为具备：
输入端子，构成为能输入电压急剧变化的信号；
放大电路，构成为放大2个输入信号的差量；
第1元件，连接于所述放大电路的第1输入端；及
第2元件，连接于所述放大电路的第2输入端；且
在俯视下，所述第1元件的配置区域中包含的第1位置与所述输入端子中包含的第3位置之间的距离、和所述第2元件的配置区域中包含的第2位置与所述第3位置之间的距离相等。
另外，本揭示的另一方面的半导体集成电路构成为具备：
半导体衬底；及
电容器，具有配置在所述半导体衬底的上侧的下侧电极、及配置在所述下侧电极的上侧的上侧电极；且
所述上侧电极的阻抗比所述下侧电极低。
[发明的效果]
根据本揭示的一方面的半导体集成电路，能抑制外部干扰噪声的影响。
附图说明
图1是表示本揭示的例示性实施方式的差动放大电路的构成的图。
图2是表示形成在半导体集成电路的电容器的纵向构造的概略图。
图3是表示电容器的布局的一例的俯视图。
图4是表示电容器的布局的变化例的俯视图。
图5是表示电容器的电极连接方法的第1例的图。
图6是表示电容器的电极连接方法的第2例的图。
图7是与电容器的电极连接方法的第1例对应的电路图。
图8是与电容器的电极连接方法的第2例对应的电路图。
图9是表示本揭示的例示性实施方式的全反馈电路的构成的图。
图10是表示主信号、电路本身的噪声及外部干扰噪声的示意性波形图。
具体实施方式
＜1.差动放大电路＞
图1是表示本揭示的例示性实施方式的差动放大电路1的构成的图。差动放大电路1具备运算放大器Op、输入电阻R1、R2、反馈电阻Rf、基准电阻Rg、及电容器Ca、Cb。差动放大电路1形成在半导体集成电路中。运算放大器Op是放大2个输入信号的差量的放大电路的一例。
输入电阻R1的一端连接到输入电压Vin的施加端。输入电阻R1的另一端连接到运算放大器Op的非反转输入端(+)。基准电阻Rg的一端连接到输入电阻R1的另一端。基准电阻Rg的另一端连接到基准电压Ref的施加端。
输入电阻R2的一端连接到基准电压Ref的施加端。输入电阻R2的另一端连接到运算放大器Op的反转输入端(-)。运算放大器Op的输出端连接到反馈电阻Rf的一端。反馈电阻Rf的另一端连接到输入电阻R2的另一端。
电阻值为R1＝R2及Rf＝Rg。通过由R1、Rf决定的增益而放大输入电压Vin，并将它作为输出电压Vout从运算放大器Op的输出端输出。
＜2.电容器的布局＞
电容器Ca连接在基准电阻Rg的两端之间。电容器Cb连接在反馈电阻Rf的两端之间。通过R1与Ca、R2与Cb分别形成LPF(Low Pass Filter：低通滤波器)。
电容器Ca、Cb形成在半导体集成电路，具有如图2所示般的纵向构造。电容器Ca、Cb具有上侧电极E1及下侧电极E2。下侧电极E2形成在半导体衬底Sb的上侧。上侧电极E1形成在下侧电极E2的上侧。在上侧电极E1与下侧电极E2之间形成主电容C。上侧电极E1及下侧电极E2例如由多晶硅形成。
图3是从上侧观察电容器Ca、Cb的俯视图。因此，图3中图示出电容器Ca、Cb各自的上侧电极E1a、E1b。另外，分别与上侧电极E1a、E1b对向而设置下侧电极E2a、E2b。另外，图3中图示出设置在半导体集成电路的数字信号端子Dt。数字信号端子Dt是能输入数字信号的端子(焊盘)。数字信号是电压急剧变化的信号的一例。
如图3所示，数字信号端子Dt与上侧电极E1a、E1b分别经由例如将半导体集成电路密封的封装树脂等而进行电容耦合。由此，有外部干扰噪声从数字信号端子Dt输入到上侧电极E1a、E1b的可能性。
因此，本实施方式中，如图3所示般设置电容器Ca、Cb的布局。具体而言，在从上侧观察的俯视时，使上侧电极E1a的中心位置Pc1与数字信号端子Dt的中心位置Pc0之间的距离L1、和上侧电极E1b的中心位置Pc2与数字信号端子Dt的中心位置Pc0之间的距离L2相等。其中，设为上侧电极E1a、上侧电极E1b及数字信号端子Dt的纵向位置(半导体集成电路的厚度方向位置)相同。另外，也可为上侧电极E1a与上侧电极E1b的纵向位置相同，所述纵向位置与数字信号端子Dt的纵向位置不同。
通过此种电容器Ca、Cb的布局，经由电容耦合的外部干扰噪声(图1所示的噪声Ns1、Ns2)以同相输入到上侧电极E1a、E1b，因而被运算放大器Op消除。
更具体而言，在图3所示的布局中，在俯视下，上侧电极E1a、E1b的中心位置Pc1、Pc2相对于数字信号端子Dt的中心轴CL(通过中心位置Pc0的线段)线对称地配置。然而，不限于此，例如如图4所示，在俯视下，中心位置Pc1、Pc2也可相对于中心位置Pc0点对称地配置。由此，距离L1与距离L2也相等。
另外，距离L1与距离L2未必相等，也可存在最大10％的偏差。即便在所述情况下，也能获得抑制90％外部干扰噪声的影响的效果。
＜3.电容器的电极的连接方法＞
在图1所示的差动放大电路1的构成中，电容器Ca的一端连接于高阻抗节点也就是运算放大器Op的输入端，电容器Ca的另一端连接于低阻抗节点也就是基准电压Ref的施加端。电容器Cb的一端连接于高阻抗节点也就是运算放大器Op的输入端，电容器Cb的另一端连接于低阻抗节点也就是运算放大器Op的输出端。
电容器的电极的连接方法中具有如下2种方法。图5表示电容器的电极连接方法的第1例。图5中，将下侧电极E2连接于接地电位(低阻抗节点)，上侧电极E1连接于高阻抗节点。所述情况下，如图7的左侧所示，连接为以上侧电极E1为正极。
这里，如图2所示，在下侧电极E2与半导体衬底Sb之间形成寄生电容Cp。寄生电容Cp是主电容C的0.几～几％左右的电容值。另外，上侧电极E1与半导体衬底Sb之间的寄生电容(图2的虚线)是能忽略的电平。如上所述，如果连接为以上侧电极E1为正极，那么成为如图7的右侧所示般的连接方式，由于主电容C的一端连接于接地电位的施加端，所以电容器的整体电容C’成为C。由此，能抑制因寄生电容Cp的影响引起的特性变化。
因此，在图1所示的构成中，连接为以电容器Ca、Cb各自的上侧电极E1为正极，抑制因寄生电容Cp的影响引起的特性变化。
另一方面，图6表示电容器的电极连接方法的第2例。图6中，将上侧电极E1连接于接地电位(低阻抗节点)，下侧电极E2连接于高阻抗节点。所述情况下，如图8的左侧所示，连接为以下侧电极E2为正极。由此，成为如图8的右侧所示般的连接方式，由于并联连接主电容C与寄生电容Cp，所以电容器的整体电容C’成为C+Cp。
这里，如图5及图6所示，经由与数字信号端子Dt的电容耦合的噪声、或因EMI(Electro Magnetic Interference：电磁干扰)引起的噪声Ne相较于下侧电极E2，更影响上侧电极E1。因此，相较于如图5所示将下侧电极E2连接于低阻抗节点(接地电位的施加端)，如图6所示将上侧电极E1连接于低阻抗节点能抑制外部干扰噪声的影响。因此，如图8所示，如果连接为以下侧电极E2为正极，那么会产生因寄生电容Cp的影响引起的特性变化，但是在能抑制外部干扰噪声的影响的方面较为有利。另外，在数字信号端子Dt连接着接合线BW的情况下，电容耦合Cc包含与接合线BW的电容耦合部分。
因此，在图1所示的构成中，也可将电容器Ca、Cb连接(使电极与图1相反的连接)为以下侧电极E2为正极。由此，能进一步抑制噪声Ns1、Ns2的影响。
另外，如上述这种电容器的电极的连接方法不限于应用于具有设为如上述这种布局(图3等)的电容器的组(Ca，Cb)的电路。例如，图9所示的全反馈电路(电压跟随器)10具有运算放大器Op及LPF10A，且形成在半导体集成电路。
LPF10A具有输入电阻R10及电容器C10。输入电阻R10的一端连接到输入电压Vin的施加端。输入电阻R10的另一端连接到运算放大器Op的非反转输入端(+)。运算放大器Op的反转输入端(-)连接到运算放大器Op的输出端。在运算放大器Op的输出端产生输出电压Vout。
在图9所示的构成中，将电容器C10的上侧电极连接于接地电位的施加端(低阻抗节点)，电容器C10的下侧电极连接于运算放大器Op的非反转输入端(高阻抗节点)。也就是说，将电容器C10的下侧电极设为正极。由此，能在全反馈电路10中抑制外部干扰噪声的影响。
＜4.其他＞
以上，已对例示性实施方式进行说明，但是在本发明的主旨的范围内，实施方式能进行各种变化。
例如，所述电容器Ca、Cb(图1)的布局也可应用于电阻Rg、Rf的组。另外，所述布局也可应用于电容器Ca与电阻Rf的组、及电容器Cb与电阻Rg的组。也就是说，不限于相同种类的元件的组，也可应用于不同种类的元件的组。但是，由于电容器的电极的区域比较容易变宽，容易受到外部干扰噪声的影响，所以所述布局尤其适于电容器的组。
另外，连接着应用所述布局的元件的组的放大电路也可不限于运算放大器。另外，连接着应用如上述这种连接方法的电容器的下侧电极的高阻抗节点不限于放大电路(运算放大器等)的输入端。
＜5.附注＞
如上所述，本揭示的一方面的半导体集成电路构成为具备：
输入端子(Dt)，构成为能输入电压急剧变化的信号；
放大电路(Op)，构成为放大2个输入信号的差量；
第1元件(Ca)，连接于所述放大电路的第1输入端；及
第2元件(Cb)，连接于所述放大电路的第2输入端；且
在俯视下，所述第1元件的配置区域中包含的第1位置(Pc1)与所述输入端子中包含的第3位置(Pc0)之间的距离(L1)、和所述第2元件的配置区域中包含的第2位置(Pc2)与所述第3位置之间的距离(L2)相等(第1构成)。
另外，在所述第1构成中，也可构成为所述第1位置(Pc1)是所述第1元件(Ca)的所述配置区域的中心位置；
所述第2位置(Pc2)是所述第2元件(Cb)的所述配置区域的中心位置；
所述第3位置(Pc0)是所述输入端子(Dt)的中心位置(第2构成)。
另外，在所述第2构成中，也可构成为在俯视下，所述第1位置(Pc1)与所述第2位置(Pc2)相对于通过所述输入端子(Dt)的所述第3位置(Pc0)的中心轴(CL)线对称地配置(第3构成)。
另外，在所述第1到第3中的任一个的构成中，也可构成为所述第1元件(Ca)是第1电容器；
所述第2元件(Cb)是第2电容器；
所述第1电容器具有配置在半导体衬底(Sb)的上侧的第1下侧电极(E2a)、及配置在所述第1下侧电极的上侧的第1上侧电极(E1a)；
所述第2电容器具有配置在所述半导体衬底的上侧的第2下侧电极(E2b)、及配置在所述第2下侧电极的上侧的第2上侧电极(E1b)；
所述第1元件的所述配置区域是所述第1上侧电极的区域；
所述第2元件的所述配置区域是所述第2上侧电极的区域(第4构成)。
另外，在所述第4构成中，也可构成为所述第1上侧电极(E1a)连接于第1高阻抗节点也就是所述第1输入端；
所述第1下侧电极(E2a)连接于第1低阻抗节点；
所述第2上侧电极(E1b)连接于第2高阻抗节点也就是所述第2输入端；
所述第2下侧电极(E2b)连接于第2低阻抗节点(第5构成)。
另外，在所述第4构成中，也可构成为所述第1下侧电极(E2a)连接于第1高阻抗节点也就是所述第1输入端；
所述第1上侧电极(E1a)连接于第1低阻抗节点；
所述第2下侧电极(E2b)连接于第2高阻抗节点也就是所述第2输入端；
所述第2上侧电极(E1b)连接于第2低阻抗节点(第6构成)。
另外，在所述第5或第6构成中，也可构成为具备差动放大电路(1)，且所述差动放大电路(1)具有：
运算放大器也就是所述放大电路(Op)；
第1输入电阻(R1)，连接于所述第1输入端；
第2输入电阻(R2)，连接于所述第2输入端；
反馈电阻(Rf)，连接在所述第2输入电阻与所述运算放大器的输出端之间；及
基准电阻(Rg)，连接在所述第1输入电阻与基准电压(Ref)的施加端之间；且
所述第1低阻抗节点是所述基准电位的施加端；
所述第2低阻抗节点是所述运算放大器的输出端(第7构成)。
另外，在所述第1到第7中的任一个的构成中，也可构成为所述输入端子(Dt)是以能输入数字信号的方式构成的数字信号端子(第8构成)。
另外，本揭示的一方面的半导体集成电路构成为具备：
半导体衬底(Sb)；及
电容器，具有配置在所述半导体衬底的上侧的下侧电极(E2)、及配置在所述下侧电极的上侧的上侧电极(E1)；且
所述上侧电极的阻抗比所述下侧电极低(第9构成，图6)。
另外，在所述第9构成中，也可构成为所述上侧电极(E1)连接于低阻抗节点(第10构成)。
另外，在所述第10构成中，也可构成为所述低阻抗节点是接地电位的施加端(第11构成)。
另外，在所述第9到第11中的任一个的构成中，也可构成为具备：低通滤波器(10A)，具有所述电容器(C10)及电阻(R10)(第12构成)。
另外，在所述第9到第12中的任一个的构成中，也可构成为具备：运算放大器(Op)，具有连接着所述下侧电极(E2)的输入端(第13构成)。
另外，在所述第9到第13中的任一个的构成中，也可构成为具备：输入端子(Dt)，构成为与所述上侧电极(E1)电容耦合，能输入电压急剧变化的信号(第14构成)。
另外，在所述第14构成中，也可构成为所述输入端子(Dt)是以能输入数字信号的方式构成的数字信号端子(第15构成)。
[产业上的可利用性]
本揭示例如能用于形成着放大电路的半导体集成电路。
[符号说明]
1差动放大电路
10全反馈电路
10A LPF(低通滤波器)
BW接合线
C主电容
C10电容器
CL中心轴
Ca,Cb电容器
Cc电容耦合
Cp寄生电容
Dt数字信号端子
E1上侧电极
E1a,E1b上侧电极
E2下侧电极
Ne噪声
Ns1,Ns2噪声
Op运算放大器
R1,R2输入电阻
R10输入电阻
Rf反馈电阻
Rg基准电阻
Sb半导体衬底。

Claims (15)

1.一种半导体集成电路，具备：
输入端子，构成为能输入电压急剧变化的信号；
放大电路，构成为放大2个输入信号的差量；
第1元件，连接于所述放大电路的第1输入端；及
第2元件，连接于所述放大电路的第2输入端；且
在俯视下，所述第1元件的配置区域中包含的第1位置与所述输入端子中包含的第3位置之间的距离、和所述第2元件的配置区域中包含的第2位置与所述第3位置之间的距离相等。
2.根据权利要求1所述的半导体集成电路，其中所述第1位置是所述第1元件的所述配置区域的中心位置；
所述第2位置是所述第2元件的所述配置区域的中心位置；
所述第3位置是所述输入端子的中心位置。
3.根据权利要求2所述的半导体集成电路，其中在俯视下，所述第1位置与所述第2位置相对于通过所述输入端子的所述第3位置的中心轴线对称地配置。
4.根据权利要求1到3中任一权利要求所述的半导体集成电路，其中所述第1元件是第1电容器；
所述第2元件是第2电容器；
所述第1电容器具有配置在半导体衬底的上侧的第1下侧电极、及配置在所述第1下侧电极的上侧的第1上侧电极；
所述第2电容器具有配置在所述半导体衬底的上侧的第2下侧电极、及配置在所述第2下侧电极的上侧的第2上侧电极；
所述第1元件的所述配置区域是所述第1上侧电极的区域；
所述第2元件的所述配置区域是所述第2上侧电极的区域。
5.根据权利要求4所述的半导体集成电路，其中所述第1上侧电极连接于第1高阻抗节点也就是所述第1输入端；
所述第1下侧电极连接于第1低阻抗节点；
所述第2上侧电极连接于第2高阻抗节点也就是所述第2输入端；
所述第2下侧电极连接于第2低阻抗节点。
6.根据权利要求4所述的半导体集成电路，其中所述第1下侧电极连接于第1高阻抗节点也就是所述第1输入端；
所述第1上侧电极连接于第1低阻抗节点；
所述第2下侧电极连接于第2高阻抗节点也就是所述第2输入端；
所述第2上侧电极连接于第2低阻抗节点。
7.根据权利要求5或6所述的半导体集成电路，其中具备差动放大电路，且所述差动放大电路具有：
运算放大器也就是所述放大电路；
第1输入电阻，连接于所述第1输入端；
第2输入电阻，连接于所述第2输入端；
反馈电阻，连接在所述第2输入电阻与所述运算放大器的输出端之间；及
基准电阻，连接在所述第1输入电阻与基准电压的施加端之间；且
所述第1低阻抗节点是所述基准电位的施加端；
所述第2低阻抗节点是所述运算放大器的输出端。
8.根据权利要求1到7中任一权利要求所述的半导体集成电路，其中所述输入端子是以能输入数字信号的方式构成的数字信号端子。
9.一种半导体集成电路，具备：
半导体衬底；及
电容器，具有配置在所述半导体衬底的上侧的下侧电极、及配置在所述下侧电极的上侧的上侧电极；且
所述上侧电极的阻抗比所述下侧电极低。
10.根据权利要求9所述的半导体集成电路，其中所述上侧电极连接于低阻抗节点。
11.根据权利要求10所述的半导体集成电路，其中所述低阻抗节点是接地电位的施加端。
12.根据权利要求9到11中任一权利要求所述的半导体集成电路，具备：
低通滤波器，具有所述电容器及电阻。
13.根据权利要求9到12中任一权利要求所述的半导体集成电路，具备：
运算放大器，具有连接着所述下侧电极的输入端。
14.根据权利要求9到13中任一权利要求所述的半导体集成电路，具备：
输入端子，构成为与所述上侧电极电容耦合，能输入电压急剧变化的信号。
15.根据权利要求14所述的半导体集成电路，其中所述输入端子是以能输入数字信号的方式构成的数字信号端子。
CN202311248385.9A 2022-10-07 2023-09-26 半导体集成电路 Pending CN117855209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-162317 2022-10-07
JP2022162317A JP2024055404A (ja) 2022-10-07 2022-10-07 半導体集積回路

Publications (1)

Publication Number Publication Date
CN117855209A true CN117855209A (zh) 2024-04-09

Family

ID=90535358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311248385.9A Pending CN117855209A (zh) 2022-10-07 2023-09-26 半导体集成电路

Country Status (3)

Country Link
US (1) US20240120888A1 (zh)
JP (1) JP2024055404A (zh)
CN (1) CN117855209A (zh)

Also Published As

Publication number Publication date
US20240120888A1 (en) 2024-04-11
JP2024055404A (ja) 2024-04-18

Similar Documents

Publication Publication Date Title
KR100655258B1 (ko) 용량 검출 회로 및 용량 검출 방법
JP2001160723A (ja) 分布増幅器
CN109564249B (zh) 电流感测放大器架构和电平移位器
US9112455B2 (en) Signal amplifying circuit for electromagnetic flow meter
EP3331160A1 (en) Mems sensor
US6396343B2 (en) Low-frequency, high-gain amplifier with high DC-offset voltage tolerance
JP3886090B2 (ja) 差動増幅回路
CN117855209A (zh) 半导体集成电路
US20180270588A1 (en) Mems transducer amplifiers
EP1289131B1 (en) Method and apparatus for controlling the common mode impedance misbalance of an isolated single-ended circuit
US20030122618A1 (en) Integrated circuit with an analog amplifier
US7436052B2 (en) Repatterned integrated circuit chip package
US20100164611A1 (en) Leakage independent vry low bandwidth current filter
US10771044B2 (en) On-chip emulation of large resistors for integrating low frequency filters
US5394113A (en) High impedance low-distortion linear amplifier
JP3143897B2 (ja) モノリシック高周波ｉｃ
JP3524829B2 (ja) 差動増幅回路
CN219456209U (zh) 电容式mems加速度计
KR101560522B1 (ko) 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치
RU2703671C1 (ru) Усилитель бесконтактного электрометра и цепь обратной связи
JPH06196947A (ja) 直流オフセット電圧補償回路
JPH05327264A (ja) 半導体装置
US20220255517A1 (en) Amplifying device having high input impedance
EP3182587A1 (en) Small signal amplifier
US20220416741A1 (en) AC-Coupled Electrocardiogram Signal Acquisition System with Enhanced Common Mode Rejection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication