CN117855144A - 半导体结构的源漏互连方法、半导体结构、器件及设备 - Google Patents

Abstract

本申请提供一种半导体结构的源漏互连方法、半导体结构、器件及设备，该方法包括：在半导体衬底上形成有源结构；基于第一有源结构，形成第一半导体结构；基于第二有源结构，形成第二半导体结构；对第一半导体结构的第一栅极结构和第二半导体结构的第二栅极结构进行栅极切断工艺，以形成栅极切断结构；基于自对准至栅极切断结构的光刻区域，对第一半导体结构的第一层间介质层和第二半导体结构的第二层间介质层进行光刻，以形成第一深槽；在第一深槽中沉积金属，以形成互连通孔结构，互连通孔结构连接第一半导体结构中的第一源漏金属和第二半导体结构中的第二源漏金属。通过本申请，可以实现源漏互连时的自对准。

Description

半导体结构的源漏互连方法、半导体结构、器件及设备

技术领域

本申请涉及半导体领域，尤其涉及一种半导体结构的源漏互连方法、半导体结构、器件及设备。

背景技术

在摩尔定律不断深化的当下，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管通过将两层或多层晶体管在垂直空间内集成，实现进一步提升晶体管集成密度，成为延续集成电路尺寸微缩的重要技术之一。

在采用传统的顺序(sequential)方案制备堆叠晶体管(stacked transistor)时，存在金属刻蚀无法实现自对准的问题。

发明内容

本申请提供一种半导体结构的源漏互连方法、半导体结构、器件及设备，以实现源漏互连时的自对准。

第一方面，本申请实施例提供一种半导体结构的源漏互连方法，该方法包括：在半导体衬底上形成有源结构，有源结构包括第一有源结构和第二有源结构；基于第一有源结构，形成第一半导体结构；基于第二有源结构，形成第二半导体结构；第一半导体结构和第一半导体结构在垂直于沟道的方向上自对准；对第一半导体结构的第一栅极结构和第二半导体结构的第二栅极结构进行栅极切断工艺，以形成栅极切断结构；基于自对准至栅极切断结构的光刻区域，对第一半导体结构的第一层间介质层和第二半导体结构的第二层间介质层进行光刻，以形成第一深槽；在第一深槽中沉积金属，以形成互连通孔结构，互连通孔结构连接第一半导体结构中的第一源漏金属和第二半导体结构中的第二源漏金属。

在一些可能的实施方式中，基于第一有源结构，形成第一半导体结构，包括：基于第一有源结构，依次形成第一源漏结构、第一层间介质层、第一栅极结构和第一源漏金属。

在一些可能的实施方式中，基于第一有源结构，依次形成第一源漏结构、第一层间介质层、第一栅极结构和第一源漏金属，包括：刻蚀第一有源结构的一部分，以形成第一源漏结构；在第一有源结构和第一源漏结构上沉积半导体材料，以形成第一层间介质层；在第一源漏结构的两侧，形成第一栅极结构；刻蚀第一层间介质层的第一部分，以形成第一源漏金属。

在一些可能的实施方式中，基于第二有源结构，形成第二半导体结构，包括：基于第二有源结构，依次形成第二源漏结构、第二层间介质层和第二栅极结构。

在一些可能的实施方式中，基于第二有源结构，依次形成第二源漏结构、第二层间介质层和第二栅极结构，包括：刻蚀第二有源结构的一部分，以形成第二源漏结构；在第二有源结构和第二源漏结构上沉积半导体材料，以形成第二层间介质层；在第二源漏结构的两侧，形成第二栅极结构。

在一些可能的实施方式中，在基于自对准至栅极切断结构的光刻区域，对第一半导体结构的第一层间介质层和第二半导体结构的第二层间介质层进行光刻，以形成第一深槽之后，上述方法还包括：刻蚀第二半导体结构的第二层间介质层的第二部分，以形成第二源漏金属。

在一些可能的实施方式中，在基于第二有源结构，形成第二半导体结构之前，上述方法还包括：将第一半导体结构与载片晶圆键合；倒片并去除半导体衬底。

第二方面，本申请实施例提供一种半导体结构，包括：第一半导体结构；第二半导体结构，第二半导体结构与第一半导体结构在垂直于沟道的方向上自对准；栅极切断结构，栅极切断结构位于第一半导体结构的第一有源结构和第二半导体结构的第二有源结构的两侧；互连通孔结构；互连通孔结构自对准至栅极切断结构，第一半导体结构的第一源漏金属与第二半导体结构的第二源漏金属通过互连通孔结构连通，互连通孔结构贯穿第一半导体结构的第一层间介质层和第二半导体结构的第二层间介质层。

第三方面，本申请实施例提供一种半导体器件，该半导体器件包括：如上述实施例的半导体结构。

第四方面，本申请实施例提供一种电子设备，该电子设备包括：电路板以及如上述实施例的半导体器件，半导体器件设置于电路板。

在本申请中，基于自对准至栅极切断结构的光刻区域，对第一半导体结构的第一层间介质层和第二半导体结构的第二层间介质层进行光刻，形成第一深槽，并在第一深槽中沉积金属，以形成互连通孔结构的制备工艺，可以使得互连通孔结构具有自对准性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为本申请实施例中半导体结构的源漏互连方法的第一种实施流程示意图；

图2为本申请实施例中半导体结构的第一种结构示意图；

图3为本申请实施例中互连通孔结构的一种结构示意图；

图4A至图4G为本申请实施例中半导体结构的第一种制备过程的示意图；

图5为本申请实施例中半导体结构的第二种结构示意图；

图6为本申请实施例中半导体结构的第三种结构示意图；

图7为本申请实施例中半导体结构的第二种制备过程的示意图；

以上各图：

10、半导体结构；11、第一半导体结构；111、第一有源结构；112、第一源漏结构；113、第一源漏金属；114、第一层间介质层；115、第一栅极结构；116、第一间隙壁；117、第一金属互连层；12、第二半导体结构；121、第二有源结构；122、第二源漏结构；123、第二源漏金属；124、第二层间介质层；125、第二栅极结构；126、第二间隙壁；127、第二金属互连层；13、互连通孔结构；14、浅槽隔离层；15、第一绝缘层；16、载片晶圆；17、栅极切断结构；18、抗反射层；19、光刻胶层；180、新的抗反射层；190、新的光刻胶层；21、半导体衬底；22、鳍状结构；23、浅槽隔离结构；241、第一伪栅结构；242、第二伪栅结构；30、第一深槽。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。

在摩尔定律不断深化的当下，在全环绕栅极晶体管(gate-all-around FET，GAA)的技术节点之后，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管通过三维晶体管堆叠，可以实现两层或多层晶体管在垂直空间内的集成，有助于进一步提升晶体管集成密度，提高电路性能，被认为是延续集成电路尺寸微缩的重要技术之一。

在一实施例中，堆叠晶体管(stacked transistors)的制备工艺存在两种方案，第一种是单片方案，第二种是顺序方案。

第一种方案，在同一个衬底上制作N沟道场效应晶体管(N field effecttransistors，NFET)和P沟道场效应晶体管(P field effect transistors，PFET)，并没有采用晶圆键合技术。这决定了同层晶体管必须是同一类型的，即NFET或PFET。并且，上下层晶体管要严格在同一平面空间，不存在对准偏差。该方案的优点是具有更好的集成密度。该方案的缺点包括以下两点：(1)工艺复杂，需做大量工艺技术的开发和优化；(2)每一层晶体管极性固定，必须依赖两层晶体管才能组成基本的互补型金属氧化物半导体电路(complementary metal-oxide-semiconductor，CMOS)电路，设计灵活性差。

第二种方案，基于晶圆键合且逐层加工。具体通过在已制作好的下层晶体管的顶部键合晶圆来制备上层晶体管的方式，将两个晶体管垂直堆积。然而，该方案加工上层晶体管的热过程中需要严格控制温度，避免影响下层晶体管以及互连线。该方案的优点是得益于晶圆键合，上下层晶体管所采用的器件结构、沟道晶向甚至是沟道材料均可以做相应优化以获得更好和更匹配的器件性能。该方案目前存在以下技术上的挑战：金属刻蚀无法实现自对准。进一步地，这将会增大对准精度的需求，容易在出现对准误差时，刻蚀到器件边缘的层间介质层，从而导致相邻器件发生短路。

为了解决上述技术问题，本申请实施例提供一种半导体结构的源漏互连方法，以实现源漏互连时的自对准。

在本申请实施例中，上述半导体结构可以应用于如存储器、处理器等半导体器件。

在一实施例中，半导体结构中可以包括至少两个晶体管，例如以第一半导体结构和第二半导体结构为例。第一半导体结构和第二半导体结构相背设置。其中，第一半导体结构中的第一有源结构和第二半导体结构中的第二有源结构是通过同一工序形成的，此时，可以理解为第一有源结构和第二有源结构是自对准的。

在本申请实施例中，半导体结构中的第一半导体结构和第二半导体结构可以为同类型的晶体管，如以下任一种：鳍式场效应晶体管、全环绕栅极晶体管和平面晶体管。

图2为鳍式场效应晶体管组成的半导体结构，下面结合图2所示的半导体结构的结构，对本申请实施例提供的制备方法进行说明。

图1为本申请实施例中半导体结构的源漏互连方法的第一种实施流程示意图，参见图1所示，上述半导体结构的源漏互连方法可以包括：

S101，在半导体衬底上形成有源结构，有源结构包括第一有源结构和第二有源结构。

其中，本申请实施例中的半导体衬底可以为硅(Si)衬底，也可以为绝缘体上硅(silicon-on-insulator，SOI)衬底，当然，还可以为其他半导体材料制成的衬底，本申请实施例对此不做具体限定。

可以理解的，当半导体结构的类型不同时，衬底的设置也相应的有所不同。例如，当半导体结构为鳍式场效应晶体管或平面晶体管时，半导体衬底可以为单层结构，即，使用一种半导体材料制成的衬底；当半导体结构为全环绕栅极晶体管时，半导体衬底可以为叠层结构，即，将Si材料和硅锗(SiGe)材料层叠设置得到的叠层。

在一些实施例中，当半导体结构为鳍式场效应晶体管时，上述S101可以包括：刻蚀半导体衬底，形成多个鳍状结构；鳍状结构的上半部分为第一有源结构，鳍状结构的下半部分为第二有源结构。

在另一些实施例中，当半导体结构为全环绕栅极晶体管时，上述S101可以包括：刻蚀半导体衬底，形成柱状结构，其中，半导体衬底由交替沉积的硅层和硅锗层形成；柱状结构的上半部分为第一有源结构，柱状结构的下半部分为第二有源结构。

在又一些实施例中，当半导体结构为平面晶体管时，上述S101可以包括：刻蚀半导体衬底，形成块状结构；块状结构的上半部分为第一有源结构，块状结构的下半部分为第二有源结构。

在本申请实施例中，由于半导体结构中包括两个晶体管(即第一半导体结构和第二半导体结构)，且第一半导体结构的第一有源结构和第二半导体结构的第二有源结构是通过同一道刻蚀工艺形成的，所以，在刻蚀半导体衬底时，可以采用较大的刻蚀深度。例如，刻蚀得到的鳍状结构(也可以是柱状结构或块状结构)的高度可以大于100nm。需要说明的是，鳍状结构的高度可以根据实际情况进行设置，本申请实施例对此不作具体限定。

在一些实施例中，在有源结构之后，上述方法还可以包括：在有源结构的上方填充氧化物，以形成浅槽隔离结构(shallow trench isolation，STI)。浅槽隔离结构的高度大于有源结构的高度。

在本申请实施例中，形成浅槽隔离结构的氧化物可以为以下任一种：氮化硅(SiN、Si₃N₄)、二氧化硅(SiO₂)或碳氧化硅(SiCO)等。

在一些实施例中，在形成浅槽隔离结构之后，上述方法还可以包括：对浅槽隔离结构进行化学机械平坦化(chemical-mechanical planarization，CMP)处理。

在本申请实施例中，对浅槽隔离结构进行化学机械平坦化处理，可以使得后续对浅槽隔离结构进行刻蚀时，不同区域的浅槽隔离结构对应的腐蚀深度相同，从而使得暴露出的有源结构的顶部高度相同。

在一些实施例中，在形成浅槽隔离结构之后，上述方法还可以包括：通过刻蚀，去除浅槽隔离结构的一部分，以暴露第一有源结构。

可以理解的，为了在第一有源结构上进行第一半导体结构后续的制备，如制备第一源漏结构等，可以先刻蚀浅槽隔离结构的上半部分，使得第一有源结构被暴露出来，用于后续的制备流程。

需要说明的是，本申请实施例中提及的刻蚀工艺可以包括以下任一种：干蚀刻、湿蚀刻、反应离子蚀刻和化学氧化物去除工艺，本申请实施例对此不作限定。

在本申请实施例中，刻蚀浅槽隔离结构所用到的溶剂可以为：DHF溶液或BOE溶液。本申请实施例在刻蚀处理中采用的溶剂可以根据实际情况进行选择，并不限于上述DHF溶液或BOE溶液。

在一些实施例中，在暴露第一有源结构之后，可以在第一有源结构与第二有源结构的连接处进行离子注入，以形成电学隔离层，电学隔离层用于对第一有源结构与第二有源结构进行电学隔离。

其中，离子注入的离子包括P型离子、N型离子或氧离子。P型离子可以为以下之一：硼(B)、镓(Ga)、铝(Al)。N型离子可以为以下之一：磷(P)、砷(As)、锑(Sb)。

S102，基于第一有源结构，形成第一半导体结构。

可以理解的，可以基于暴露出来的第一有源结构，按照半导体制备工艺的标准步骤，形成第一半导体结构。

在一些实施例，上述S102可以包括：基于第一有源结构，依次形成第一源漏结构、第一层间介质层、第一栅极结构和第一源漏金属。

其中，第一层间介质层包裹第一有源结构、第一源漏结构和第一源漏金属。

可以理解的，浅槽隔离结构的去除以及第一有源结构的暴露，可以提供第一半导体结构的栅极区域和源漏凹槽。在第一半导体结构的源漏凹槽进行源漏外延生长，可以得到第一源漏结构。在第一有源结构的上方沉积半导体材料，可以得到第一层间介质层。在第一半导体结构的栅极区域沉积半导体材料，可以得到第一半导体结构的第一伪栅结构。去除第一伪栅结构，在栅极区域沉积金属材料，可以得到第一栅极结构。在第一源漏结构的上方沉积金属材料，可以得到第一源漏金属。

在一些实施例中，形成第一伪栅结构的方法可以包括：光刻打开第一半导体结构的栅极区域，并在栅极区域沉积半导体材料(如多晶硅)，形成第一半导体结构的第一伪栅结构。

在一些实施例中，在形成第一伪栅结构之后，可以在第一伪栅结构的两侧形成间隙壁(spacer)。

在一些可能的实施方式中，上述基于第一有源结构，依次形成第一源漏结构、第一层间介质层、第一栅极结构和第一源漏金属，可以包括：刻蚀第一有源结构的一部分，以形成第一源漏结构；在第一有源结构和第一源漏结构上沉积半导体材料，以形成第一层间介质层；在第一源漏结构的两侧，形成第一栅极结构；刻蚀第一层间介质层的第一部分，以形成第一源漏金属。

在一些实施例中，刻蚀第一有源结构的一部分，以形成第一源漏结构，可以包括：通过刻蚀去除第一有源结构的一部分，可以提供第一半导体结构的源漏凹槽。以间隙壁为掩模，在源漏凹槽中通过选择性外延生长形成硅锗或碳化硅等应变材料以填充第一半导体结构的源漏凹槽，然后通过重掺杂工艺，在上述应变材料上形成第一源漏结构。

需要说明的是，为便于说明，本申请实施例中提及的第一源漏结构为简称，具体是指第一源极结构和/或第一漏极结构。此外，第二源漏结构、第一源漏金属、第二源漏金属、源漏凹槽等都与第一源漏结构类似，其中的“源漏”为“源极和/或漏极”的简称。

在一些实施例中，在第一有源结构和第一源漏结构上沉积半导体材料，以形成第一层间介质层，可以包括：在第一有源结构和第一源漏结构的上方沉积绝缘材料(如二氧化硅(SiO₂))，形成第一层间介质层；第一层间介质层可以覆盖第一有源结构和第一源漏结构。

在一些实施例中，在第一源漏结构的两侧，形成第一栅极结构，可以包括：通过刻蚀去除第一伪栅结构，暴露出第一半导体结构的栅极区域，在第一半导体结构的栅极区域沉积金属材料，以形成第一半导体结构的第一栅极结构。其中，第一半导体结构的栅极区域位于第一源漏结构的两侧。

在一些实施例中，刻蚀第一层间介质层的第一部分，以形成第一源漏金属，可以包括：刻蚀第一层间介质层位于第一源漏结构上方的部分(即第一层间介质层的第一部分)，直至暴露出第一源漏结构的上表面，以形成第一源漏金属凹槽。在第一源漏金属凹槽中沉积金属材料，可以得到第一源漏金属。

在一些实施例中，在上述S102之后，上述方法还包括：将第一半导体结构与载片晶圆键合；倒片并去除半导体衬底。

可以理解的，在形成第一半导体结构的第一层间介质层之后，可以在第一层间介质层之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，以形成第一半导体结构的第一金属互连层。在第一金属互连层上沉积绝缘材料(如氧化硅)，以形成第一绝缘层，并将第一绝缘层与载片晶圆键合；对键合载片晶圆后的第一半导体结构进行倒片，使得半导体衬底朝上放置，然后通过刻蚀去除半导体衬底。

在本申请实施例中，第一半导体结构与载片晶圆键合，可以在倒片后，为翻转后的第一半导体结构提供物理支撑，有效防止在制备第二半导体结构的过程中第一半导体结构受到外力而破碎的情况发生。

在一些实施例中，去除半导体衬底之后，上述方法还可以包括：通过刻蚀，去除浅槽隔离结构的一部分，以暴露第二有源结构。

可以理解的，为了在第二有源结构上进行第二半导体结构后续的制备，如制备第二源漏结构等，可以先刻蚀浅槽隔离结构的下半部分，使得第二有源结构被暴露出来，用于后续的制备流程。

需要说明的是，在刻蚀浅沟槽隔离结构的下半部分时，可以保留一定厚度的浅沟槽隔离结构，保留的浅沟槽隔离结构可以用于隔离第一半导体结构和第二半导体结构。

S103，基于第二有源结构，形成第二半导体结构。

其中，第一半导体结构和第一半导体结构在垂直于沟道的方向上自对准。

可以理解的，可以基于暴露出来的第二有源结构，按照半导体制备工艺的标准步骤，形成第二半导体结构。

在一些实施例中，上述S103可以包括：基于第二有源结构，依次形成第二源漏结构、第二层间介质层和第二栅极结构。

其中，第二层间介质层包裹第二有源结构和第二源漏结构。

可以理解的，浅槽隔离结构的去除以及第二有源结构的暴露，可以提供第二半导体结构的栅极区域和源漏凹槽。在第二半导体结构的源漏凹槽进行源漏外延生长，可以得到第二源漏结构。在第二有源结构的上方沉积半导体材料，可以得到第二层间介质层。在第二半导体结构的栅极区域沉积半导体材料，可以得到第二半导体结构的第二伪栅结构。去除第二伪栅结构，在第二半导体结构的栅极区域沉积金属材料，可以得到第二栅极结构。

在一些实施例中，形成第二伪栅结构的方法可以包括：光刻打开第二半导体结构的栅极区域，并在栅极区域沉积半导体材料(如多晶硅)，形成第二半导体结构的第一伪栅结构。

在一些实施例中，在形成第二伪栅结构之后，可以在第二伪栅结构的两侧形成间隙壁(spacer)。

在一些可能的实施方式中，上述基于第二有源结构，依次形成第二源漏结构、第二层间介质层和第二栅极结构，可以包括：刻蚀第二有源结构的一部分，以形成第二源漏结构；在第二有源结构和第二源漏结构上沉积半导体材料，以形成第二层间介质层；在第二源漏结构的两侧，形成第二栅极结构。

在一些实施例中，刻蚀第二有源结构的一部分，以形成第二源漏结构，可以包括：通过刻蚀去除第二有源结构的一部分，可以提供第二半导体结构的源漏凹槽。以间隙壁为掩模，在源漏凹槽中通过选择性外延生长形成硅锗或碳化硅等应变材料以填充第二半导体结构的源漏凹槽，然后通过重掺杂工艺，在上述应变材料上形成第二源漏结构。

在一些实施例中，在第二有源结构和第二源漏结构上沉积半导体材料，以形成第二层间介质层，可以包括：在第二有源结构和第二源漏结构的上方沉积绝缘材料(如二氧化硅)，形成第二层间介质层；第二层间介质层可以覆盖第二有源结构和第二源漏结构。

需要说明的是，本申请实施例中的第一层间介质层和第二层间介质层可以由同一种材料或不同种的材料形成，本申请实施例对此不作具体限定。

在一些实施例中，在第二源漏结构的两侧，形成第二栅极结构，可以包括：通过刻蚀去除第二伪栅结构，暴露出第二半导体结构的栅极区域，在第二半导体结构的栅极区域沉积金属材料，以形成第二半导体结构的第二栅极结构。其中，第二半导体结构的栅极区域位于第二源漏结构的两侧。

在本申请实施例中，第一栅极结构和第二栅极结构的金属材料可以为以下任一种：氮化钽(TaN)、氮化钛(TiN)、氮化铝(AlN)、钛铝碳化物(TiAlC)、钛铝氮化物(TiAlN)，第一栅极结构和第二栅极结构的材料可以根据实际情况进行选择，并不限于上述列出的金属材料。

在本申请实施例中，第一栅极结构和第二栅极结构的材料可以根据实际情况采用相同或不同的金属材料制成，本申请实施例对此不作具体限定。

在一些实施例中，在制备第一栅极结构之前，上述方法还可以包括：在第一有源结构的表面沉积半导体材料，以形成第一半导体结构的第一栅极介质层，第一栅极介质层用于隔离第一有源结构和第一栅极结构。

在本申请实施例中，第二半导体结构的第二栅极介质层的制备方法与第一栅极介质层的制备方法相同，本申请实施例对此不作赘述。

需要说明的是，制备第一栅极介质层和第二栅极介质层的材料可以相同也可以不同，本申请实施例对此不作具体限定。

S104，对第一半导体结构的第一栅极结构和第二半导体结构的第二栅极结构进行栅极切断工艺，以形成栅极切断结构。

可以理解的，在第一栅极结构和第二栅极结构的边缘，即沿着第一栅极结构的延伸方向的两端以及沿着第二栅极结构的延伸方向的两端，进行栅极切断，可以形成栅极切断结构。栅极切断结构位于有源结构的两侧。

S105，基于自对准至栅极切断结构的光刻区域，对第一半导体结构的第一层间介质层和第二半导体结构的第二层间介质层进行光刻，以形成第一深槽。

可以理解的，对第一层间介质层的一部分和第二层间介质层的一部分(即半导体结构中对应于光刻区域的部分)进行光刻，形成的第一深槽贴着栅极切断结构的边缘，具有自对准性。并且，由于刻蚀的选择性，刻蚀会停止于第一源漏金属的表面，并且不会刻蚀栅极切断结构、第二源漏结构和第一源漏结构。

S106，在第一深槽中沉积金属，以形成互连通孔结构。

其中，互连通孔结构连接第一半导体结构中的第一源漏金属和第二半导体结构中的第二源漏金属。

可以理解的，第一深槽从第二层间介质层的顶部，沿着栅极切断结构的边缘以及第二源漏结构的边缘直接向下刻蚀第二层间介质层和第一层间介质层，直至暴露出第一源漏金属，停止刻蚀，如此，第一深槽的两端连通第一源漏金属和第二源漏金属；然后，在第一深槽中沉积金属材料，可以形成互连通孔结构，互连通孔结构贯穿第一层间介质层和第二层间介质层。由于第一深槽自对准至栅极切断结构，相应的，通过在第一深槽中沉积金属材料而形成的互连通孔结构也具有自对准性。

在一些实施例中，上述方法还包括：刻蚀第二层间介质层的第二部分，以形成第二源漏金属。

需要说明的是，在本申请实施例中，可以在形成第二源漏金属之后，再形成互连通孔结构，或，在形成互连通孔结构之后，再形成第二源漏金属，或，同时形成第二源漏金属和互连通孔结构。对于形成第二源漏金属和互连通孔结构的顺序，本申请实施例对此不作具体限定。

在一些实施例中，上述刻蚀第二层间介质层的第二部分，以形成第二源漏金属，可以包括：刻蚀第二层间介质层位于第二源漏结构上方的部分(即第二层间介质层的第二部分)，直至暴露出第二源漏结构的上表面，以形成第二源漏金属凹槽。在第二源漏金属凹槽中沉积金属材料，可以得到第二源漏金属。

在一些实施例中，在执行上述S105之前，上述方法还可以包括：在第二层间介质层的上方沉积抗反射材料，以形成抗反射层(bottom anti-reflective coating，BARC)；在抗反射层的上方沉积半导体材料，以形成光刻胶层。

在本申请实施例中，抗反射层所用的抗反射材料的主要成分可以包括但不限于：交联树脂、热致酸发生剂、表面活性剂等，也可以为其他抗反射材料，本申请实施例对此不作具体限定。

可以理解的，当第二层间介质层的上方包括抗反射层和光刻胶层时，在执行上述S105之前，也相应的包括如下步骤：刻蚀抗反射层的一部分和光刻胶层的一部分，以暴露第二层间介质层中与光刻区域对应的区域。同理，在上述刻蚀第二层间介质层的第二部分，以形成第二源漏金属之前，可以包括如下步骤：刻蚀抗反射层的一部分和光刻胶层的一部分，以暴露第二层间介质层中与第二源漏金属凹槽对应的区域。

在一示例中，当第二层间介质层的上方包括抗反射层和光刻胶层时，形成互连通孔结构和第二源漏金属的方法可以包括如下步骤：在第二源漏结构上方依次刻蚀光刻胶层和抗反射层的一部分，以暴露出第二层间介质层的一部分；接着，刻蚀第二层间介质层位于第二源漏结构上方的部分(即第二层间介质层的第二部分)，直至暴露出第二源漏结构的上表面，以形成第二源漏金属凹槽；在第二源漏金属凹槽中以及抗反射层被刻蚀掉的位置处沉积抗反射材料，形成新的抗反射层；在光刻胶层被刻蚀掉的位置，重新沉积光刻胶，以形成新的光刻胶层；然后，刻蚀新的光刻胶层的一部分以及新的抗反射层的一部分，直至暴露出第二源漏结构的上表面，再次形成第二源漏金属凹槽；接着，按照预先设置好的自对准至栅极切断结构的光刻区域，沿着栅极切断结构的边缘以及第一源漏结构的边缘，对第二层间介质层和第一层间介质层进行光刻，以形成第一深槽；在第二源漏金属凹槽和第一深槽中沉积同一种金属材料，形成第二源漏金属和互连通孔结构。

可以理解的，第二源漏金属和互连通孔结构是同一道工序形成的，制备好的第二源漏金属和互连通孔结构是互相连接的，并且采用同种金属材料，可以理解为第二源漏金属和互连通孔结构为一个整体结构。

在本申请实施例中，将栅极切断结构作为刻蚀停止层，刻蚀形成第一深槽，再通过在第一深槽中沉积金属材料，形成互连通孔结构，可以使得互连通孔结构具有自对准性，无需在刻蚀第一深槽的过程中进行对准，可以简化制备流程。

在一些可能的实施方式中，互连通孔结构位于有源结构的一侧；或，互连通孔结构位于有源结构的两侧。

可以理解的，互连通孔结构可以位于有源结构的一侧(左侧或右侧都可以，本申请实施例对此不作具体限定)，互连通孔结构的也可以同时位于有源结构的两侧，即在有源结构的两侧，分别形成两个互连通孔结构。

在一些可能的实施方式中，在版图设计时，可以将互连通孔结构的宽度设计的足够大，如此，可以使得互连通孔结构的面积更大，第一源漏结构和第二源漏结构互连时的电阻更小。

在一些实施例中，在上述S106之后，上述方法还可以包括：在第二层间介质层之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，以形成第二半导体结构的第二金属互连层。

下面，以第一半导体结构和第二半导体结构为鳍式场效应晶体管为例，对本申请实施例所提供的半导体结构进行说明。图2为本申请实施例中半导体结构的第一种结构示意图。其中，图2中的(a)为半导体结构的俯视图，需要说明的是，为便于理解，俯视图中示出了鳍状结构、栅极结构、源漏结构、栅极切断结构、源漏金属和互连通孔结构；(b)为沿源漏结构的切面方向(即A-A＇方向)所做的半导体结构的切面图；(c)为沿栅极结构的切面方向(即B-B＇方向)所做的半导体结构的切面图。

参见图2所示，半导体结构10包括第一半导体结构11和第二半导体结构12，半导体结构10中的有源结构为多个鳍状结构。鳍状结构分为上下两部分，分别记为第一部分和第二部分，第一部分用作第一半导体结构11中的第一有源结构111，第二部分用作第二半导体结构12中的第二有源结构121。第一半导体结构11中的第一源漏金属113和第二半导体结构12中的第二源漏金属123通过互连通孔结构13互相连通。第一半导体结构11和第二半导体结构12之间设置有一浅槽隔离层14，浅槽隔离层14用于隔离第一半导体结构11和第二半导体结构12。在A-A＇方向上，鳍状结构的两侧具有栅极切断结构。互连通孔结构13位于栅极切断结构的边缘与第二源漏金属的边缘之间。

图3为本申请实施例中互连通孔结构的一种结构示意图。图3示出的是互连通孔结构13、第一源漏金属113和第二源漏金属123的拆解示意图，参见图3所示，互连通孔结构13从第二源漏金属123引出，延伸至第一源漏金属113。互连通孔结构13的两端分别与第一源漏金属113和第二源漏金属123连接。

在本申请实施例中，第一半导体结构11的第一有源结构111与第二半导体结构12的第二有源结构121是通过同一道刻蚀工序形成的，如此，可以实现第一半导体结构11和第二半导体结构12的自对准。

下面结合上述制备方法，对图2所示的半导体结构的制备过程进行说明。图2所示的半导体结构可以通过图4A至图4G所示的流程制备，图4A至图4G为本申请实施例中半导体结构的第一种制备过程的示意图。

在一示例中，以第一半导体结构11和第二半导体结构12为鳍式场效应晶体管为例，源漏互连的半导体结构10的第一种制备过程可以包括以下步骤：

第一步：提供半导体衬底21(如Si衬底)(参见图4A中的(a))。

第二步：刻蚀半导体衬底21，以形成多个鳍状结构22(参见图4A中的(b))。

第三步：在鳍状结构22的上方填充氧化物，以形成浅槽隔离结构23(参见图4A中的(c))。其中，浅槽隔离结构23的高度大于鳍状结构22的高度，可以覆盖多个鳍状结构22。然后，对浅槽隔离结构23进行化学机械平坦化处理。

第四步：采用标准步骤，刻蚀浅槽隔离结构23的一部分，以将鳍状结构22的第一部分(即第一有源结构111)暴露出来(参见图4B中的(a))。

第五步：刻蚀鳍状结构22的第一部分，以形成第一半导体结构11的源漏凹槽。然后光刻打开第一半导体结构11的栅极区域，在栅极区域处沉积多晶硅，形成第一伪栅结构241。在第一伪栅结构241的两侧形成第一间隙壁116(参见图4B中的(b))。

第六步：在第一半导体结构11的源漏凹槽处，进行源漏外延生长，以形成第一源漏结构112。然后，在第一有源结构111的上方沉积半导体材料，以形成第一层间介质层114(参见图4B中的(c))。

第七步：通过刻蚀去除第一层间介质层114的一部分，以形成第一源漏金属凹槽，在第一源漏金属凹槽中沉积金属材料，形成第一源漏金属113。(参见图4C中的(a))。

第八步：去除第一伪栅结构241，在第一半导体结构的栅极区域沉积金属，以形成第一栅极结构115。然后，在第一层间介质层114的上方，进行后道工艺，形成第一金属互连层117(参见图4C中的(b))。

第九步：在第一金属互连层117的上方沉积氧化物，形成第一绝缘层15，第一绝缘层15与载片晶圆16键合。接着，对键合载片晶圆16后的第一半导体结构11进行倒片，以使得半导体衬底21朝上放置(参见图4C中的(c))。

第十步：通过刻蚀，去除半导体衬底21，并刻蚀浅槽隔离结构23，将鳍状结构22的第二部分暴露出来(参见图4D中的(a))。

需要说明的是，在刻蚀浅槽隔离结构23时，控制刻蚀深度，保留一定厚度的浅槽隔离结构23，用作浅槽隔离层14。浅槽隔离层14用于隔离第一半导体结构11和第二半导体结构12。

第十一步：在鳍状结构22的第二部分上形成第二源漏结构122、第二伪栅结构242、第二间隙壁126和第二层间介质层124(参见图4D中的(b))(具体制备过程可参见第五步和第六步)。

第十二步：去除第二伪栅结构242，在第二半导体结构的栅极区域沉积金属，以形成第二栅极结构125(参见图4D中的(c))(具体制备过程可参见第八步)。

第十三步：对第一栅极结构115和第二栅极结构125进行栅极切断工艺，以形成栅极切断结构17(参见图4E中的(a))。

第十四步：在第二层间介质层124的上方沉积抗反射材料，以形成抗反射层18；接着在抗反射层18的上方沉积光刻胶，以形成光刻胶层19(参见图4E中的(b))。

第十五步：刻蚀光刻胶层19、抗反射层18和第二层间介质层124的一部分，以形成第二源漏金属凹槽(参见图4E中的(c))。

第十六步：在第二源漏金属凹槽中沉积抗反射材料，同时在抗反射层18中被刻蚀掉的部位处重新沉积抗反射材料，以形成新的抗反射层180；在光刻胶层19被去除的部位重新沉积光刻胶，以形成新的光刻胶层190；新的光刻胶层190在栅极切断结构17的边缘与第二源漏结构122的边缘之间的区域未沉积光刻胶，形成一缺口，缺口对应于自对准至栅极切断结构的光刻区域，用于后续刻蚀第一深槽30(参见图4F中的(a))。

第十七步：沿着新的光刻胶层190的缺口，向下刻蚀第二层间介质层124和第一层间介质层114，以形成第一深槽30，第一深槽贯穿第二层间介质层124和第一层间介质层114，与第一源漏金属113连通(参见图4F中的(b))。

第十八步，通过刻蚀去除位于第二源漏金属凹槽中的抗反射材料，直至暴露第二源漏金属凹槽(参见图4F中的(c))。

第十九步：去除新的光刻胶层190和新的抗反射层180之后，在第二源漏金属凹槽和第一深槽30中沉积金属材料，以形成第二源漏金属123和互连通孔结构13(参见图4G中的(a))。

第二十步：形成第二金属互连层(参见图4G中的(b))(具体制备过程可参见第八步)。

至此，便通过第一种制备方法制备完成了第一半导体结构11和第二半导体结构12为鳍式场效应晶体管，且第一源漏金属113与第二源漏金属123通过互连通孔结构13实现互连的半导体结构10。

在本申请实施例中，在刻蚀第一深槽30的过程中，栅极切断结构17、第二源漏结构122、第一源漏结构112和第一源漏金属113均不会被刻蚀，所以在保持第一深槽30的面积相对较大的同时，可以在刻蚀时向左或向右有一定程度的偏移，形成不同形状的第一深槽30。

在一些实施例中，当刻蚀第一深槽30的过程中，刻蚀向左发生偏移时，形成的半导体结构如图5所示，图5为本申请实施例中半导体结构的第二种结构示意图。其中，图5中的(a)为半导体结构的俯视图，需要说明的是，为便于理解，俯视图中示出了鳍状结构、栅极结构、源漏结构、栅极切断结构、源漏金属和互连通孔结构；(b)为沿源漏结构的切面方向(即A-A＇方向)所做的半导体结构的切面图；(c)为沿栅极结构的切面方向(即B-B＇方向)所做的半导体结构的切面图。

在另一些实施例中，当刻蚀第一深槽30的过程中，刻蚀向右发生偏移时，形成的半导体结构如图6所示，图6为本申请实施例中半导体结构的第三种结构示意图。其中，图6中的(a)为半导体结构的俯视图，需要说明的是，为便于理解，俯视图中示出了鳍状结构、栅极结构、源漏结构、栅极切断结构、源漏金属和互连通孔结构；(b)为沿源漏结构的切面方向(即A-A＇方向)所做的半导体结构的切面图；(c)为沿栅极结构的切面方向(即B-B＇方向)所做的半导体结构的切面图。

需要说明的是，刻蚀的偏移，并不会影响互连通孔结构13的自对准性能。

在上述图4A至图4G所示的制备流程中，先通过刻蚀形成第一深槽，再通过刻蚀形成第二源漏金属凹槽，第二源漏金属和互连通孔结构是通过同一道工序形成的；需要说明的是，本申请实施例并不限制第一深槽与第二源漏金属凹槽的制备顺序，也同样不限制第二源漏金属和互连通孔结构的制备顺序。

图7为本申请实施例中半导体结构的第二种制备过程的示意图。图2所示的半导体结构可以通过图7所示的流程制备，图7示出了一种区别于图4A至图4G的制备流程。

在一示例中，以第一半导体结构11和第二半导体结构12为鳍式场效应晶体管为例，源漏互连的半导体结构10的第二种制备过程可以包括以下步骤：

其中，源漏互连的半导体结构10的第二种制备过程的第一步至第十五步与上述第一种制备过程的第一步至第十五步相同，具体过程可参见上述实施例，本申请实施例对此不作赘述。

第十六步：去除光刻胶层19和抗反射层18，并在第二源漏金属凹槽中沉积金属材料，以形成第二源漏金属123(参见图7中的(a))。

第十七步：沉积抗反射材料，以形成新的抗反射层180；沉积光刻胶，以形成新的光刻胶层190；并在位于栅极切断结构17的边缘和第二源漏结构122的边缘之间的区域，向下刻蚀新的光刻胶层190、新的抗反射层180、第二层间介质层124和第一层间介质层114的一部分，以形成第一深槽30，在第一深槽30与第一源漏金属113连通时，停止刻蚀(参见图7中的(b))。

第十八步：去除新的光刻胶层190和新的抗反射层180之后，在第一深槽30中沉积金属材料，以形成互连通孔结构13。并在第二层间介质层124上进行后道工艺，以形成第二金属互连层127(参见图7中的(c))(具体可参见半导体结构的第一种制备过程中的第二十步)。

至此，便通过第二种制备方法制备完成了第一半导体结构11和第二半导体结构12为鳍式场效应晶体管，且第一源漏金属113与第二源漏金属123通过互连通孔结构13实现互连的半导体结构10。

在本申请实施例中，半导体结构10中的互连通孔结构13连接第一半导体结构11的第一源漏金属113和第二半导体结构12的第二源漏金属123，实现了第一半导体结构11的第一源漏结构112和第二半导体结构12的第二源漏结构122之间的互连。

进一步地，基于自对准至栅极切断结构17的光刻区域，对第一半导体结构11的第一层间介质层114和第二半导体结构12的第二层间介质层124进行光刻，形成第一深槽30，并在第一深槽30中沉积金属，以形成互连通孔结构13的制备工艺，可以使得互连通孔结构13具有自对准性。

进一步地，由于互连通孔结构13具有自对准性，可以降低对对准精度的需求，避免在出现对准误差时刻蚀到器件边缘的层间介质层，从而减少相邻器件发生短路的情况发生。

进一步地，本申请实施例提供的自对准半导体结构10可以使用检测分析仪器进行检测，例如：扫描电子显微镜(scanning electron microscope，SEM)、透射电子显微镜(transmission electron microscope，TEM)、扫描透射电子显微镜(scanningtransmission electron microscopy、STEM)等。以TEM为例，本申请实施例提供的半导体结构10可以采用TEM切片的方式，检测第一源漏金属113和第二源漏金属123之间的互连。

本申请实施例提供一种半导体器件，包括：如上述实施例的半导体结构。半导体结构的具体限定可以参见上述图2、图5和图6所示的半导体结构，在此不做赘述。

本申请实施例提供一种电子设备，包括：电路板以及如上述实施例的半导体器件，半导体器件设置于电路板。该半导体器件包括上述半导体结构。半导体结构的具体限定可以参见上述图2、图5和图6所示的半导体结构，在此不做赘述。

在本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请实施例的至少一个实施例或示例中。在本申请中，对上述术语的示意性表述不是必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本申请中描述的不同实施例或示例以及不同实施例或示例的特征进行结合。

以上仅为本申请的较佳实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体结构的源漏互连方法，其特征在于，所述方法包括：

在半导体衬底上形成有源结构，所述有源结构包括第一有源结构和第二有源结构；

基于所述第一有源结构，形成第一半导体结构；

基于所述第二有源结构，形成第二半导体结构；所述第一半导体结构和所述第一半导体结构在垂直于沟道的方向上自对准；

对所述第一半导体结构的第一栅极结构和所述第二半导体结构的第二栅极结构进行栅极切断工艺，以形成栅极切断结构；

基于自对准至所述栅极切断结构的光刻区域，对所述第一半导体结构的第一层间介质层和所述第二半导体结构的第二层间介质层进行光刻，以形成第一深槽；

在所述第一深槽中沉积金属，以形成互连通孔结构；所述互连通孔结构连接所述第一半导体结构中的第一源漏金属和所述第二半导体结构中的第二源漏金属。

2.根据权利要求1所述的方法，其特征在于，所述基于所述第一有源结构，形成第一半导体结构，包括：

基于所述第一有源结构，依次形成所述第一源漏结构、第一层间介质层、所述第一栅极结构和所述第一源漏金属。

3.根据权利要求2所述的方法，其特征在于，所述基于所述第一有源结构，依次形成所述第一源漏结构、第一层间介质层、所述第一栅极结构和所述第一源漏金属，包括：

刻蚀所述第一有源结构的一部分，以形成所述第一源漏结构；

在所述第一有源结构和所述第一源漏结构上沉积半导体材料，以形成第一层间介质层；

在所述第一源漏结构的两侧，形成第一栅极结构；

刻蚀所述第一层间介质层的第一部分，以形成所述第一源漏金属。

4.根据权利要求1所述的方法，其特征在于，所述基于所述第二有源结构，形成第二半导体结构，包括：

基于所述第二有源结构，依次形成所述第二源漏结构、第二层间介质层和所述第二栅极结构。

5.根据权利要求4所述的方法，其特征在于，所述基于所述第二有源结构，依次形成所述第二源漏结构、第二层间介质层和所述第二栅极结构，包括：

刻蚀所述第二有源结构的一部分，以形成所述第二源漏结构；

在所述第二有源结构和所述第二源漏结构上沉积半导体材料，以形成第二层间介质层；

在所述第二源漏结构的两侧，形成第二栅极结构。

6.根据权利要求1所述的方法，其特征在于，在所述基于自对准至所述栅极切断结构的光刻区域，对所述第一半导体结构的第一层间介质层和所述第二半导体结构的第二层间介质层进行光刻，以形成第一深槽之后，所述方法还包括：

刻蚀所述第二半导体结构的第二层间介质层的第二部分，以形成所述第二源漏金属。

7.根据权利要求1所述的方法，其特征在于，在所述基于所述第二有源结构，形成第二半导体结构之前，所述方法还包括：

将所述第一半导体结构与载片晶圆键合；

倒片并去除所述半导体衬底。

8.一种半导体结构，其特征在于，包括：

第一半导体结构；

第二半导体结构，所述第二半导体结构与所述第一半导体结构在垂直于沟道的方向上自对准；

栅极切断结构，所述栅极切断结构位于所述第一半导体结构的第一有源结构和所述第二半导体结构的第二有源结构的两侧；

互连通孔结构；所述互连通孔结构自对准至所述栅极切断结构，所述第一半导体结构的第一源漏金属与所述第二半导体结构的第二源漏金属通过所述互连通孔结构连通，所述互连通孔结构贯穿所述第一半导体结构的第一层间介质层和所述第二半导体结构的第二层间介质层。

9.一种半导体器件，其特征在于，包括：如权利要求8所述的半导体结构。

10.一种电子设备，其特征在于，包括：电路板以及如权利要求9所述的半导体器件，所述半导体器件设置于所述电路板。