CN117840824A - 一种用于半导体晶圆表面的磨削方法 - Google Patents

一种用于半导体晶圆表面的磨削方法 Download PDF

Info

Publication number
CN117840824A
CN117840824A CN202410263207.1A CN202410263207A CN117840824A CN 117840824 A CN117840824 A CN 117840824A CN 202410263207 A CN202410263207 A CN 202410263207A CN 117840824 A CN117840824 A CN 117840824A
Authority
CN
China
Prior art keywords
semiconductor wafer
grinding
abrasive particles
conductive
disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410263207.1A
Other languages
English (en)
Other versions
CN117840824B (zh
Inventor
罗求发
林典龙
王思容
陆静
柯聪明
黄辉
徐西鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaqiao University
Original Assignee
Huaqiao University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaqiao University filed Critical Huaqiao University
Priority to CN202410263207.1A priority Critical patent/CN117840824B/zh
Priority claimed from CN202410263207.1A external-priority patent/CN117840824B/zh
Publication of CN117840824A publication Critical patent/CN117840824A/zh
Application granted granted Critical
Publication of CN117840824B publication Critical patent/CN117840824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Polishing Bodies And Polishing Tools (AREA)

Abstract

本发明提供了一种用于半导体晶圆表面的磨削方法,通过制备的带有导电层包覆的硬质磨粒的研磨盘,控制脉冲电源可使工件与研磨盘表层的导电磨粒间形成电火花放电通道,放电产生高温仅诱导半导体晶圆表层氧化而不产生裂纹,再由导电磨粒对应去除氧化层,显著提高大尺寸半导体晶圆的处理效率,获取无损伤半导体晶圆表面,结合磨粒放电和特制研磨盘,对半导体晶圆表面氧化层的高效去除,同时确保了磨削过程中的无损伤,在半导体制造中提供更高效、更可控的磨削工艺,且包覆有导电层的硬质磨粒所形成的导电磨粒,确保硬质磨粒可以直接获得导电特性,也可以有效避免硬质磨粒直接进行磨削操作,而是通过导电层与待磨削物进行缓冲接触。

Description

一种用于半导体晶圆表面的磨削方法
技术领域
本发明涉及磨削工艺技术领域,具体而言,涉及一种用于半导体晶圆表面的磨削方法。
背景技术
随着科技的飞速进步,半导体材料也在不断演化和完善。第三代半导体晶圆由于其禁带宽度大、高热导率、化学稳定性好、饱和电子迁移率高、导电性好等优点,成为高频、高温、高效大功率电子元器件的理想材料。
在半导体晶圆的制备过程中,磨削是一个至关重要的工艺步骤。由于半导体晶圆具有高硬度、大脆性和较好的化学稳定性,导致其磨削速率较慢。目前,半导体晶圆磨削的方法有多种,包括机械磨削、化学机械磨削、以及离子束、磁流变磨削等。但这些方法仍然存在一些挑战,特别是需要保证磨削后的表面几乎无损伤。
而现有技术中也提供了一些更为创新的思路。例如,电催化辅助化学机械的自放电磨料、电弧放电光纤研磨截面高精度操作方法、大型复杂金属表面等离子体与脉冲放电复合加工等,都是对去除半导体晶圆的氧化表面作出的独特贡献。因此,为了追求不断创新,为半导体制造业提供了更加先进和可靠的工艺,促进了半导体行业的快速发展,特提出本申请。
发明内容
有鉴于此,本发明的目的在于提供一种用于半导体晶圆表面的磨削方法,以解决上述问题。
本发明采用了如下方案:
本申请提供了一种用于半导体晶圆表面的磨削方法,包括如下步骤:
S1:提供硬质磨粒,在硬质磨粒表面包覆导电层从而获得导电磨粒;
S2:将导电磨粒、金属颗粒和结合剂进行均匀混合以形成分散料;
S3:获取到具有多孔特性的基材,对应铺平在模具内,再均匀倒入分散料至模具中并完全浸没基材,利用重力流平且等待结合剂固化后,对应脱模以制备出所需的研磨盘;
S4:控制脉冲电源,在研磨盘的导电磨粒与半导体晶圆工件之间的间隙中形成电火花通道,在放电瞬间产生的高温用于氧化半导体晶圆的表面,形成硬度较低的氧化硅层,随后由导电磨粒在高速划擦作用下去除氧化硅层,得到无损伤的半导体晶圆。
作为进一步改进,所述导电磨粒分散在研磨盘的上表层和内部中,所述金属颗粒分散在研磨盘的内部中,且研磨盘内的基材形成有规则斜置且相互平行交叉的多孔间隙。
作为进一步改进,所述硬质磨粒为金刚石、CBN中的至少一种,其粒径为W3-W10。
作为进一步改进,通过磁控溅射的方式在硬质磨粒的表面包覆导电磨粒,使得导电磨粒在外表面形成导电层。
作为进一步改进,所述磁控溅射方式中的靶材为铜、铁、铝和银中的至少一种,且将固定于工作腔内的硬质磨粒加热至300-600℃,溅射时间为4-6min。
作为进一步改进,所述导电磨粒为铜、铁、铝和导电聚合物颗粒中的至少一种,其粒径为W3-W10;以及,所述结合剂包括环氧树脂、酚醛树脂和海藻酸钠凝胶中的至少一种。
作为进一步改进,在步骤S1中,
所述分散料被配置成百分比为1-20%的导电磨粒、1-20%的金属颗粒和60-98%结合剂。
作为进一步改进,在步骤S4中,
通过工作液辅助研磨盘对半导体晶圆工件进行研磨10-40min,且研磨盘与半导体晶圆工件的相对线速度为0.5-5m/s,以及研磨盘与半导体晶圆工件之间的压强为10-100kPa。
作为进一步改进,所述基材为发泡聚氨酯、纤维垫中的至少一种;以及,所述工作液为氯化钠溶液、氯化钾溶液中的至少一种。
作为进一步改进,在步骤S4中,
将研磨头电性连接至脉冲电源的正极,将旋转基座电性连接至脉冲电源的负极,半导体晶圆放置在研磨头上,研磨盘放置在旋转基座上,使得半导体晶圆与研磨盘相互正对相向设置。
通过采用上述技术方案,本发明可以取得以下技术效果:
本申请的用于半导体晶圆表面的磨削方法,通过制备的带有导电层包覆的硬质磨粒的研磨盘,控制脉冲电源可使工件与研磨盘表层的导电磨粒间形成电火花放电通道,放电产生高温仅诱导半导体晶圆表层氧化而不产生裂纹,再由导电磨粒对应去除氧化层,显著提高大尺寸半导体晶圆的处理效率,获取无损伤半导体晶圆表面,实现半导体晶圆的超精密加工,结合磨粒放电和特制研磨盘,对半导体晶圆表面氧化层的高效去除,同时确保了磨削过程中的无损伤,在半导体制造中提供更高效、更可控的磨削工艺,尤其是,包覆有导电层的硬质磨粒所形成的导电磨粒,在一方面上确保硬质磨粒可以直接获得导电特性,在另一方面上,可以有效避免硬质磨粒直接进行磨削操作,而是通过导电层与待磨削物进行缓冲接触。
附图说明
图1是本发明实施例的用于半导体晶圆表面的磨削方法的流程框图;
图2为本发明实施例中所用模具的示意图;
图3是图2在其他视角下的剖示图;
图4为本发明实施例中磨削方法的使用场景图;
图5是图4中的研磨盘的结构示意图;
图6为本发明实施例中的磨削方法的工艺示意图;
图7为本发明实施例中在60V电压下碳化硅加工后的表面形貌;
图8为本发明实施例中在125V电压下碳化硅加工后的表面形貌;
图9为本发明实施例中在60V电压下碳化硅磨削后表面粗糙度测量图,其中采用白光干涉仪zygo 7300测量;
图10为本发明的研磨盘加工后的碳化硅衬底表面的检测结果;
图11为本发明的对比例中碳化硅磨削后表面粗糙度测量图,其中采用白光干涉仪zygo 7300测量。
图标:
1-硬质磨粒;2-导电层;3-导电磨粒;4-金属颗粒;5-结合剂;6-基材;7-模具;8-研磨盘;9-半导体晶圆工件;10-多孔间隙;11-研磨头;12-旋转基座。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚,下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。因此,以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
实施例
结合图1至图10,本实施例提供了一种用于半导体晶圆表面的磨削方法,包括如下步骤:
S1:提供硬质磨粒1,在硬质磨粒1表面包覆导电层2从而获得导电磨粒3;
S2:将导电磨粒3、金属颗粒4和结合剂5进行均匀混合以形成分散料;
S3:获取到具有多孔特性的基材6,对应铺平在模具7内,再均匀倒入分散料至模具7中并完全浸没基材6,利用重力流平且等待结合剂5固化后,对应脱模以制备出所需的研磨盘8;
S4:控制脉冲电源,在研磨盘8的导电磨粒3与半导体晶圆工件9之间的间隙中形成电火花通道,在放电瞬间产生的高温用于氧化半导体晶圆的表面,形成硬度较低的氧化硅层,随后由导电磨粒3在高速划擦作用下去除氧化硅层,得到无损伤的半导体晶圆。
上述中,通过在硬质磨粒1表面包覆导电层2,形成导电磨粒3,使得这些磨粒具备导电性,为后续电火花通道的形成提供条件,同时提高整体的磨削工艺效率。并且通过设计出具有多孔特性的基材6和分散料得以均匀浸渍,最终制备出具有优越性能的研磨盘8,有助于提高研磨盘8的使用寿命和操作性能。另外通过控制脉冲电源,形成研磨盘8的导电磨粒3与半导体晶圆之间的电火花通道,产生高温用于氧化半导体晶圆的表面,实现氧化硅层形成的同时,也为后续磨削提供了有利条件。而硬度较低的氧化硅层,使得后续磨削过程更为容易,减少对晶圆表面的损伤。利用导电磨粒3在高速划擦作用下去除氧化硅层,实现对半导体晶圆的无损伤磨削,显著提升了半导体晶圆表面的完整性和质量。
在本实施例中,所述导电磨粒3分散在研磨盘8的上表层和内部中,所述金属颗粒4分散在研磨盘8的内部中,且研磨盘8内的基材6形成有规则斜置且相互平行交叉的多孔间隙10。从而,导电磨粒3不仅分散在研磨盘8的上表层,而且分散在内部,这样的设计可以确保整个研磨盘8都能够有效参与电火花通道的形成和高温的产生,提高了整体磨削效果。而金属颗粒4分散在研磨盘8的内部,有助于在电火花通道形成的高温环境下,金属颗粒4参与氧化半导体晶圆表面形成氧化硅层的过程,为后续的磨削创造了更有利的条件。另外,研磨盘8内的基材6形成有规则斜置且相互平行交叉的多孔间隙10,创造了更复杂的结构,利于研磨盘8的结构稳定。
优选地,所述硬质磨粒为金刚石、CBN中的至少一种,其粒径为W3-W10。
具体地,通过磁控溅射的方式在硬质磨粒1的表面包覆导电磨粒,使得导电磨粒在外表面形成导电层2。其中,所述磁控溅射方式中的靶材为铜、铁、铝和银中的至少一种,且将固定于工作腔内的硬质磨粒1加热至300-600℃,溅射时间为4-6min。
优选地,所述导电磨粒为铜、铁、铝和导电聚合物颗粒中的至少一种,其粒径为W3-W10。以及,所述结合剂5包括环氧树脂、酚醛树脂和海藻酸钠凝胶中的至少一种。
其中,在步骤S1中,
所述分散料被配置成百分比为1-20%的导电磨粒3、1-20%的金属颗粒4和60-98%结合剂5。需要指出的是,硬质磨粒1和金属颗粒4为硬性材料,通过导电层2包覆于硬质磨粒1外表面,使得对半导体晶圆表面更为柔性接触,可以做到磨削工作时的有效防护。
其中,在步骤S4中,
通过工作液辅助研磨盘8对半导体晶圆工件9进行研磨10-40min,且研磨盘8与半导体晶圆工件9的相对线速度为0.5-5m/s,以及研磨盘8与半导体晶圆工件9之间的压强为10-100kPa。
优选地,所述基材6为发泡聚氨酯、纤维垫中的至少一种。以及,所述工作液为氯化钠溶液、氯化钾溶液中的至少一种。需要指出的是,所述半导体晶圆为碳化硅。
其中,在步骤S4中,
将研磨头11电性连接至脉冲电源的正极,将旋转基座12电性连接至脉冲电源的负极,半导体晶圆放置在研磨头11上,研磨盘8放置在旋转基座12上,使得半导体晶圆与研磨盘8相互正对相向设置,具体如图4、图5和图6所示。
更进一步地,所述脉冲电源的电压范围为15-120V,脉宽为0.2-100μs,脉间为0.2-100μs。
以下进一步对本实施例中的优选方式做阐述说明。
其中,使用磁控溅射的方式在金刚石磨粒的表面包覆一层铜导电磨粒。具体地,选择纯度为99.99%的单质金属铜作为靶材,然后将W3金刚石磨粒固定于工作腔室内,磁控溅射镀膜机的本底真空度为6.0×10-5Pa,靶和金刚石磨粒的间距为5cm。随后,对金刚石磨粒进行加热,温度控制在450℃,选择射频功率为100W,溅射时间为5min,以在金刚石磨粒表面包覆一层厚度均匀的铜导电粒子,得到导电磨粒3。
将上述制得的导电磨粒3、配合上铜粉和环氧树脂依次置于烧杯中,再使用搅拌器搅拌2h混合均匀,以形成均匀的分散料,其中导电磨粒3、铜粉和环氧树脂的质量百分比依次为15%、15%和70%。
将直径为300mm,厚度为2mm的圆形发泡聚氨酯基材6置于模具7中,再将分散料均匀的倒入其中,完全浸没该多孔聚氨酯基材6,依靠重力流平,使其在80℃下加热固化2h,带完全干燥后得到研磨盘8。
将所得的研磨盘8安装于机台装置上,在0.6mol/L的氯化钠工作液的辅助下对直径2英寸的碳化硅衬底进行研磨30minh。其中,脉冲电源的电压分别为10V、15V、60V、120V、125V,脉宽为20μs,脉间为20μs。研磨盘8与碳化硅衬底的相对线速度为1m/s,研磨盘8与碳化硅衬底之间的压强为50kPa。
上述研磨的材料去除过程包括:首先在接入脉冲电源后,研磨盘8表层的导电磨粒3同工件产生电火花放电通道,放电瞬间产生高温诱导碳化硅氧化为氧化硅;然后导电磨料在高速划擦的作用下去除氧化硅层,以达到快速去除材料及保证表面质量目的,如图6所示。
当脉冲电源为10V的时候,由于电压过小,无法维持稳定放电过程,碳化硅氧化不均匀。
当脉冲电源为15V的时候,碳化硅表面被均匀氧化。当脉冲电源为60V的时候,碳化硅表面被均匀氧化且氧化速度较快,且表面质量好,如图7所示。
当脉冲电源为120V的时候,碳化硅表面被均匀氧化且氧化速度快,但表面残留氧化过多。当脉冲电源为125V的时候,碳化硅表面因电压过大,碳化硅表面有熔坑及裂纹产生,如图8所示。
脉冲电压为60V时的材料去除率为8μm/h,研磨前平均表面粗糙度约为53nm,研磨后平均表面粗糙度约为0.81nm。研磨前后的表面粗糙度如图9所示。进一步的利用拉曼光谱仪检测样品表面发现有氧化硅产生如图10所示。
以下提供对比例做参考。
其中,将W3金刚石磨粒、环氧树脂依次置于烧杯中,再使用搅拌器搅拌2h混合均匀,以形成均匀的分散料,其中金刚石磨粒、环氧树脂的质量百分比依次为15%、85%。
将直径为300mm,厚度为2mm的圆形发泡聚氨酯基材6置于模具7中,再将分散料均匀倒入其中,完全浸没该多孔聚氨酯基材6,依靠重力流平,使其在80℃下加热固化2h,带完全干燥后得到研磨盘8。
将所得的研磨盘8安装于机台装置上,在0.6mol/L的氯化钠工作液的辅助下对直径2英寸的碳化硅衬底进行研磨30min,其中,研磨盘8与碳化硅衬底的相对线速度为1m/s,研磨盘8与碳化硅衬底之间的压强为50kPa。
由此所得,对比例的材料去除率为0.7μm/h,研磨前平均表面粗糙度约为54nm,研磨后平均表面粗糙度约为5.61nm。研磨后的表面粗糙度如图11所示,其表面粗糙度明显大于上述优选实施方式中的磨削后的表面粗糙度。
以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。

Claims (10)

1.一种用于半导体晶圆表面的磨削方法,其特征在于,包括如下步骤:
S1:提供硬质磨粒,在硬质磨粒表面包覆导电层从而获得导电磨粒;
S2:将导电磨粒、金属颗粒和结合剂进行均匀混合以形成分散料;
S3:获取到具有多孔特性的基材,对应铺平在模具内,再均匀倒入分散料至模具中并完全浸没基材,利用重力流平且等待结合剂固化后,对应脱模以制备出所需的研磨盘;
S4:控制脉冲电源,在研磨盘的导电磨粒与半导体晶圆工件之间的间隙中形成电火花通道,在放电瞬间产生的高温用于氧化半导体晶圆的表面,形成硬度较低的氧化硅层,随后由导电磨粒在高速划擦作用下去除氧化硅层,得到无损伤的半导体晶圆。
2.根据权利要求1所述的用于半导体晶圆表面的磨削方法,其特征在于,所述导电磨粒分散在研磨盘的上表层和内部中,所述金属颗粒分散在研磨盘的内部中,且研磨盘内的基材形成有规则斜置且相互平行交叉的多孔间隙。
3.根据权利要求2所述的用于半导体晶圆表面的磨削方法,其特征在于,所述硬质磨粒为金刚石、CBN中的至少一种,其粒径为W3-W10。
4.根据权利要求3所述的用于半导体晶圆表面的磨削方法,其特征在于,通过磁控溅射的方式在硬质磨粒的表面包覆导电磨粒,使得导电磨粒在外表面形成导电层。
5.根据权利要求4所述的用于半导体晶圆表面的磨削方法,其特征在于,所述磁控溅射方式中的靶材为铜、铁、铝和银中的至少一种,且将固定于工作腔内的硬质磨粒加热至300-600℃,溅射时间为4-6min。
6.根据权利要求2所述的用于半导体晶圆表面的磨削方法,其特征在于,所述导电磨粒为铜、铁、铝和导电聚合物颗粒中的至少一种,其粒径为W3-W10;以及,所述结合剂包括环氧树脂、酚醛树脂和海藻酸钠凝胶中的至少一种。
7.根据权利要求1所述的用于半导体晶圆表面的磨削方法,其特征在于,在步骤S1中,
所述分散料被配置成百分比为1-20%的导电磨粒、1-20%的金属颗粒和60-98%结合剂。
8.根据权利要求1所述的用于半导体晶圆表面的磨削方法,其特征在于,在步骤S4中,
通过工作液辅助研磨盘对半导体晶圆工件进行研磨10-40min,且研磨盘与半导体晶圆工件的相对线速度为0.5-5m/s,以及研磨盘与半导体晶圆工件之间的压强为10-100kPa。
9.根据权利要求8所述的用于半导体晶圆表面的磨削方法,其特征在于,所述基材为发泡聚氨酯、纤维垫中的至少一种;以及,所述工作液为氯化钠溶液、氯化钾溶液中的至少一种。
10.根据权利要求1所述的用于半导体晶圆表面的磨削方法,其特征在于,在步骤S4中,
将研磨头电性连接至脉冲电源的正极,将旋转基座电性连接至脉冲电源的负极,半导体晶圆放置在研磨头上,研磨盘放置在旋转基座上,使得半导体晶圆与研磨盘相互正对相向设置。
CN202410263207.1A 2024-03-08 一种用于半导体晶圆表面的磨削方法 Active CN117840824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410263207.1A CN117840824B (zh) 2024-03-08 一种用于半导体晶圆表面的磨削方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410263207.1A CN117840824B (zh) 2024-03-08 一种用于半导体晶圆表面的磨削方法

Publications (2)

Publication Number Publication Date
CN117840824A true CN117840824A (zh) 2024-04-09
CN117840824B CN117840824B (zh) 2024-05-28

Family

ID=

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61146460A (ja) * 1984-12-19 1986-07-04 Hitachi Seiko Ltd 平面研削方法
US4663890A (en) * 1982-05-18 1987-05-12 Gmn Georg Muller Nurnberg Gmbh Method for machining workpieces of brittle hard material into wafers
EP0798405A2 (en) * 1996-03-25 1997-10-01 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers
JP2018103350A (ja) * 2016-12-26 2018-07-05 山形県 放電研削用砥石
CN110774153A (zh) * 2019-10-23 2020-02-11 华侨大学 一种大尺寸单晶金刚石的抛光方法
CN114434221A (zh) * 2022-03-16 2022-05-06 长沙理工大学 一种硬脆材料微小零件电化学放电辅助微细磨削装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663890A (en) * 1982-05-18 1987-05-12 Gmn Georg Muller Nurnberg Gmbh Method for machining workpieces of brittle hard material into wafers
JPS61146460A (ja) * 1984-12-19 1986-07-04 Hitachi Seiko Ltd 平面研削方法
EP0798405A2 (en) * 1996-03-25 1997-10-01 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers
JP2018103350A (ja) * 2016-12-26 2018-07-05 山形県 放電研削用砥石
CN110774153A (zh) * 2019-10-23 2020-02-11 华侨大学 一种大尺寸单晶金刚石的抛光方法
CN114434221A (zh) * 2022-03-16 2022-05-06 长沙理工大学 一种硬脆材料微小零件电化学放电辅助微细磨削装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
罗求发;陆静;徐西鹏;: "蓝宝石基片超精密抛光技术研究进展", 超硬材料工程, no. 01, 15 February 2017 (2017-02-15), pages 193 - 198 *
谢军;张昭瑞;黄燕华;蒋柏斌;张海军;李国;宋成伟;魏胜;高莎莎;: "半导体硼柱形微靶电火花加工技术", 原子能科学技术, no. 10, 20 October 2017 (2017-10-20), pages 51 - 55 *

Similar Documents

Publication Publication Date Title
Li et al. Electro-chemical mechanical polishing of silicon carbide
WO2021078237A1 (zh) 一种大尺寸单晶金刚石的抛光方法
CN110328607B (zh) 一种利用电场效应增强加工区域酸碱度的锗平面镜化学抛光方法
Liu et al. ELID grinding of silicon wafers: a literature review
CN110405543B (zh) 一种采用酸性抛光液和金属基抛光盘的铁氧体基片抛光方法
CN117840824B (zh) 一种用于半导体晶圆表面的磨削方法
US20020098698A1 (en) Method for polishing semiconductor device
Qian et al. Precision internal grinding with a metal-bonded diamond grinding wheel
CN117840824A (zh) 一种用于半导体晶圆表面的磨削方法
Yuan et al. A semi-fixed abrasive machining technique
JP2002036102A (ja) ウエハ保持治具
JP4737492B2 (ja) メタルレスボンド砥石とそれによる電解ドレッシング研削方法及び装置
CN117961656A (zh) 一种基于磨粒放电诱导去除半导体晶圆表面的抛光方法
CN117817448B (zh) 一种磨粒放电诱导去除绝缘晶圆表面的磨抛加工方法
KR101086966B1 (ko) 반도체 웨이퍼 연마방법
CN114426433A (zh) 一种电镀金刚石线锯、金刚线磨粒及金刚线磨粒的制备方法
US20050121969A1 (en) Lubricant for wafer polishing using a fixed abrasive pad
JP4890883B2 (ja) SiOx粉を含む成形体および砥石、それを用いた研削方法
JPH09245994A (ja) プラズマ利用の加工装置用電極およびその電極の製造方法
Tani et al. Infeed grinding of silicon wafers applying electrophoretic deposition of ultrafine abrasives
WO2023127796A1 (ja) クランプ用治具および洗浄装置
JP3678993B2 (ja) Cmp加工用ドレッサ
JP3609059B2 (ja) Cmp加工用ドレッサ
JPH01188266A (ja) 研削加工装置
CN113817346B (zh) 延长石墨模具使用寿命的保护剂及其制备方法、使用方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant