CN117810335A - 发光芯片结构及其制作方法、芯片封装结构及显示面板 - Google Patents

Abstract

本申请涉及一种发光芯片结构及其制作方法、芯片封装结构及显示面板。发光芯片结构包括衬底，设于衬底上的第一外延结构，第一外延结构形成有贯穿第二半导体层以及第一有源层的台面；第一外延结构还包括设于台面上的第一电极，和与第二半导体层电性连接的公共电极；以及设于第一外延结构上的第二外延结构，第二外延结构与第一有源层在垂直于衬底的方向上存在交叠，第三半导体层与第二半导体层为相同的导电类型且电性连接，第二外延结构还包括设于第二外延结构远离衬底一侧的第二电极。能够形成更小的封装，降低像素的间距，提高最终的显示产品的PPI。

Description

发光芯片结构及其制作方法、芯片封装结构及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及发光芯片结构及其制作方法、芯片封装结构及显示面板。

背景技术

目前的Micro LED(Micro Light Emitting Diode，微型发光二极管)技术将显示的像素点从毫米级降低至了微米级，其像素尺寸小，且有着多方面的性能优势，在高分辨率显示、可穿戴/可植入光电设备、光通信、生物医学检测等许多领域具有广泛的应用前景。单个像素点通常包括三个或以上的LED(Light Emitting Diode，发光二极管)芯片，一些技术中，将单个像素点的芯片一并封装为单个的像素封装单元，例如MIP(Micro LED inPackage，微型发光二极管封装)产品。但是，这类产品中的发光芯片占用的空间较大，导致整体尺寸难以进一步缩小。

因此，如何缩小单个像素的发光芯片封装到一起后的尺寸是亟需解决的问题。

发明内容

鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片结构及其制作方法、芯片封装结构及显示面板，旨在解决多颗发光芯片占用的空间较大，封装到一起后的尺寸难以进一步缩小的问题。

一种发光芯片结构，包括：

衬底；

设于所述衬底上的第一外延结构，所述第一外延结构包括依次远离所述衬底的第一半导体层、第一有源层以及第二半导体层，所述第一外延结构形成有贯穿所述第二半导体层以及所述第一有源层的台面；以及

设于所述第一外延结构上的至少两个第二外延结构，所述第二外延结构包括依次远离所述衬底的第三半导体层、第二有源层、第四半导体层，所述第二外延结构与所述第一有源层在垂直于所述衬底的方向上存在交叠，所述第三半导体层与所述第二半导体层为相同的导电类型且电性连接；

设于所述第一外延结构的所述台面上的第一电极；

设于所述第一外延结构上并与第二半导体层电性连接的公共电极；以及

设于所述第二外延结构远离所述衬底一侧的第二电极。

上述发光芯片结构集成有至少两种外延结构，在垂直方向上存在交叠，且这些外延结构的其中一极共用，减少电极数量，结构也相对简单，一定程度的节约了平面上所占用的面积，在一些实施方式中，基于上述发光芯片结构形成的封装结构也能够占用更小的面积，从而缩小像素的整体尺寸，有利于降低像素的间距，提高最终的显示产品的PPI。

可选地，所述发光芯片结构包括发光颜色不同于所述第一外延结构的至少两种发光颜色的所述第二外延结构。

发光芯片结构能够被实施为多种发光颜色，一些实施方式中，单个发光芯片结构即可满足一个像素的发光需求。

可选地，所述第一外延结构包括红光外延结构。

第一外延结构作为发光芯片结构底部的外延结构，其上会设置第二外延结构，因而第一外延结构的整体尺寸相较于第二外延结构会更大，目前常规的红光外延结构的发光效率相较于其他颜色的外延结构偏低，以红光外延结构作为底层更大尺寸的第一外延结构能够提高整体的红光亮度，对于RGB的像素而言，有利于提高像素在标准白平衡下的亮度。

可选地，所述键合层包括金、金锡合金、铟锡合金中的至少一种。

采用上述金属材质的键合层，在一些实施方式中可以通过挤压压合的方式实现键合，键合方便且导电效果好。

基于同样的发明构思，本申请还提供一种发光芯片结构的制作方法，包括：

提供衬底；

在所述衬底上设置第一外延结构，所述第一外延结构包括依次远离所述衬底的第一半导体层、第一有源层以及第二半导体层，所述第一外延结构形成有贯穿所述第二半导体层以及所述第一有源层的台面；以及

在所述第一外延结构上设置第二外延结构，所述第二外延结构包括依次远离所述衬底的第三半导体层、第二有源层、第四半导体层，所述第二外延结构与所述第一有源层向所述衬底所在平面的投影存在重叠，所述第三半导体层与所述第二半导体层为相同的导电类型且电性连接；

在所述第一外延结构的所述台面上设置第一电极；

在所述第一外延结构上设置与所述第二半导体层电性连接的公共电极；

在所述第二外延结构远离所述衬底一侧设置第二电极。

上述发光芯片结构的制作方法制得的发光芯片结构集成有至少两种外延结构，在垂直方向上存在交叠，且这些外延结构的其中一极共用，减少电极数量，结构也相对简单，一定程度的节约了平面上所占用的面积，在一些实施方式中，基于其值得的发光芯片结构形成的封装结构也能够占用更小的面积，从而缩小像素的整体尺寸，有利于降低像素的间距，提高最终的显示产品的PPI。

可选地，所述在所述第一外延结构上设置第二外延结构包括：

提供生长有所述第二外延结构的生长衬底；

将所述第二外延结构从所述生长衬底上转移至所述第一外延结构上。

通过转移的方式在第一外延结构上设置第二外延结构，可以应用目前常用的各种芯片转移技术，例如选择性的巨量转移，制作效率高。

基于同样的发明构思，本申请还提供一种芯片封装结构，包括：

对外暴露的焊盘；以及

上述的发光芯片结构，所述发光芯片结构的电极与所述焊盘电连接。

上述芯片封装结构在一些实施过程中利于下游厂商的生产加工，例如焊盘的尺寸可以制作为相对较大，便于下游厂商进行键合，而整体封装之后的体积相较于发光芯片结构而言也相对增大，降低下游厂商进一步生产时的难度。由于采用前述发光芯片结构，至少两种外延结构在垂直方向上交叠布置，相较于传统的将不同的发光芯片平面展开的封装方式，一定程度的节约了平面上所占用的面积，且这些外延结构的其中一极共用，减少电极数量，结构也相对简单，因而一些实施过程中可制得的尺寸更小，这使得最终形成的产品能够实现更小的像素间距，具有更高的PPI。

基于同样的发明构思，本申请还提供一种显示面板，包括：

电路基板；

以及上述的芯片封装结构，所述芯片封装结构键合于所述电路基板的固晶区。

上述显示面板可以具有更低的像素间距，具有更高的PPI。且在一些实施过程中，上述显示面板更容易制作，便于厂商的生产。

附图说明

图1为本申请实施例提供的第一外延结构的一种结构示意图；

图2为本申请实施例提供的红光外延结构的一种结构示意图；

图3为本申请实施例提供的第二外延结构的一种结构示意图；

图4为本申请实施例提供的蓝光外延结构的一种结构示意图；

图5为本申请实施例提供的第一外延结构蒸镀有第一金层的结构示意图；

图6为本申请实施例提供的第二外延结构蒸镀有第二金层的结构示意图；

图7为本申请实施例提供的第一外延结构设置粘接胶的结构示意图；

图8为本申请实施例提供的发光芯片结构的一种结构示意图；

图9为本申请实施例提供的第二外延结构的又一种结构示意图；

图10为本申请实施例提供的发光芯片结构的一种俯视示意图；

图11为本申请实施例提供的发光芯片结构的一种电极位置示意图；

图12为本申请实施例提供的发光芯片结构的又一种俯视示意图；

图13为本申请实施例提供的芯片封装结构的一种结构示意图；

图14为本申请另一可选实施例提供的发光芯片结构的制作方法的流程示意图；

图15为本申请另一可选实施例提供的在衬底上设置第一外延结构的过程示意图；

图16为本申请另一可选实施例提供的在第一外延结构上设置第二外延结构的流程示意图；

图17为本申请另一可选实施例提供的在第一外延结构上设置第二外延结构的一种过程示意图；

图18为本申请另一可选实施例提供的第二外延结构制作的过程示意图；

图19为本申请另一可选实施例提供的电极制作的过程示意图；

图20为本申请另一可选实施例提供的芯片封装过程的示意图；

附图标记说明：

10-衬底；11-键合胶材；20-第一外延结构；21-第一半导体层；22-第一有源层；23-第二半导体层；24-台面；25-第一电极；26-公共电极；30-第二外延结构；31-第三半导体层；32-第二有源层；33-第四半导体层；34-第二电极；35-透明导电层；40-键合层；41-第一金层；42-第二金层；43-粘接胶；44-金属键合层；50-绝缘平坦层；51-焊盘；52-导电层；60-光刻胶层；101-第一生长衬底；102-第二生长衬底；103-临时衬底；200-红光外延结构；201-N型AlGaInP层；202-红光有源层；203-P型GaP层；300-蓝光外延结构；301-N型GaN层；302-蓝光有源层；303-P型GaN层；400-绿光外延结构。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

例如MIP产品等将至少多个发光芯片封装到一起的产品中，发光芯片占用的空间较大，导致整体尺寸难以进一步缩小。基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。

实施例：

本实施例提供一种发光芯片结构，能够使得其封装后的产品占用的面积更小。本实施例的发光芯片结构包括衬底，设于衬底上的第一外延结构、设于第一外延结构上的第二外延结构、设于第一外延结构的台面上的第一电极、设于第一外延结构上并与第二半导体层电性连接的公共电极、以及设于第二外延结构远离衬底一侧的第二电极，第一外延结构包括依次远离衬底的第一半导体层、第一有源层以及第二半导体层，第二外延结构包括远离衬底的第三半导体层、第二有源层以及第四半导体层。第一外延结构形成有贯穿第二半导体层以及第一有源层的台面；第三半导体层与第二半导体层为相同的导电类型且电性连接。

其中，衬底包括但不限于生长衬底或其他能够承载有发光芯片结构的任意衬底，示例性的，衬底的材质可以为包括但不限于蓝宝石、碳化硅、硅、砷化镓等。

本实施例中的第一外延结构和第二外延结构均具备完整的外延发光叠层，第一外延结构和第二外延结构可以看作是两个分别具有发光功能的部分，即使将第一外延结构和第二外延结构拆分开，这两部分也可以各自实现发光的功能。

本实施例的第二外延结构与第一有源层在垂直于衬底的方向上存在交叠，换言之，第二外延结构向衬底所在平面的投影与第一有源层向衬底所在平面的投影存在重叠的区域。相较于将不同的发光芯片平面展开的封装方式，本实施例的发光芯片结构集成有至少两种外延结构，在垂直方向上存在交叠，且这些外延结构的其中一极共用，减少电极数量，结构也相对简单，一定程度的节约了平面上所占用的面积，在一些实施方式中，基于本实施例的发光芯片结构形成的封装结构也能够占用更小的面积，从而缩小像素的整体尺寸，有利于降低像素的间距，提高最终的显示产品的PPI(Pixels Per Inch，每英寸所拥有的像素数量)。

在本实施例的发光芯片结构中，各个外延结构可以对应设置有独立的电极，从而各个外延结构中的有源层可以被独立的驱动发光。这些电极可以采用导电性较好的单层或者多层的金属或者合金，如Ag(银)、Al(铝)、Ni(镍)、Au(金)等材料。

参见图1所示，本实施例的第一外延结构20包括依次远离所述衬底10的第一半导体层21、第一有源层22以及第二半导体层23，作为一种示例，第一外延结构20上可以形成有贯穿第二半导体层23以及第一有源层22的台面24，这能够使得第一半导体层21从远离衬底10的一侧暴露，通过该台面24暴露的第一半导体层21可以设置对应的电极。而在没有设置台面24的区域，则可以设置另一电极。

本实施例中，第一半导体层21和第二半导体层23可以分别为N型半导体以及P型半导体中的一种和另一种，第一有源层22可以包括量子阱层，还可以包括其他结构。在另一些示例中，可选地，第一外延结构20也可以包括反射层、钝化层或其他结构中的至少一种。

一些实施方式中，第一外延结构20为红光外延结构，在本实施例的发光芯片结构，第一外延结构20的整体尺寸相较于第二外延结构30会更大。目前常规的红光外延结构的发光效率相较于其他颜色的外延结构偏低，以红光外延结构作为底层更大尺寸的第一外延结构20能够提高整体的红光亮度，对于RGB的像素而言，有利于提高像素在标准白平衡下的亮度。

红光外延结构可以为包括但不限于AlInGaP(铝镓铟磷)基、InGaN(氮化铟镓)基的红光外延结构。示例性的，如图2，红光外延结构200可以包括N型AlGaInP层201、红光有源层202以及P型GaP(磷化镓)层203，红光有源层可以包括但不限于AlGaInP材料；具体的，其中的N型AlGaInP层201和/或P型GaP层203具体还可包括但不限于有相应的波导层、限制层等。另一些示例中，红光外延结构200也可以是N型AlGaInP层、红光有源层以及P型AlGaInP层或其他的结构。

一些实施方式中，第一外延结构20上包括发光颜色不同于第一外延结构20的至少两个第二外延结构30，且第二外延结构30中也包括两种发光颜色，这使得本实施例的单个发光芯片结构能够发出至少三种颜色的光线，这相当于将三种不同颜色的发光芯片集成在同一芯粒上，从而在封装像素时，在衬底10的平面上可以减少发光芯片的展开设置，甚至单个发光芯片结构即可构成像素。本实施例中，同一第一外延结构20上叠放的第二外延结构30可以是不同的，也即在本实施例中，第二外延结构30是所有叠放在第一外延结构20之上的外延结构的统称，各个第二外延结构30之间的具体设置可以存在差异。例如，第一外延结构20上可以设有两个第二外延结构30，这些第二外延结构30中可以包括能够发出不同颜色的外延结构，示例性的，第二外延结构30包括一个蓝光外延结构300以及一个绿光外延结构400。

如图3所示，第二外延结构30包括第三半导体层31、第二有源层32、第四半导体层33，在发光芯片结构中，这三层也是依次远离衬底10的。本实施例中，第三半导体层31和第四半导体层33可以分别为N型半导体以及P型半导体中的一种和另一种，第二有源层32可以包括量子阱层，还可以包括其他结构。在另一些示例中，可选地，第二外延结构30也可以包括反射层、钝化层或其他结构中的至少一种。

承接上例，一些应用中，第二外延结构30可以包括蓝光外延结构300和/或绿光外延结构400。示例性的，蓝光外延结构300包括但不限于GaN(氮化镓)基的蓝光外延结构300，示例性的，如图4所示，蓝光外延结构300可以包括N型GaN层301、蓝光有源层302以及P型GaN层303，其蓝光有源层302可以包括InGaN(铟镓氮)/GaN多量子阱发光层，具体的，其中的N型GaN层301和/或P型GaN层303具体还可包括但不限于有相应的波导层、限制层等。绿光外延结构400包括但不限于GaN基的绿光外延结构400，其基本构成可以与蓝光外延结构300类似，但其有源层激发的光线为绿光。

第一外延结构20和第二外延结构30并不局限于上述示例的红、绿、蓝的发光颜色组合，第一外延结构20和第二外延结构30能够发出的光线颜色的也可以根据情况进行调整，例如在一些实施方式中，第一外延结构20上也可以配置有至少三个第二外延结构30，其可以实现红、绿、蓝、黄或是红、绿、蓝、白等颜色组合。

本实施例中，第一外延结构20和第二外延结构30可以被独立的驱动，在发光过程中，可以根据显示需要呈现不同的发光情况。为了对第一外延结构20和第二外延结构30分别进行驱动发光，第一外延结构20上设置的第一电极和第二外延结构30上设置的第二电极相独立；本实施例中，为了更好的缩小平面所占用的空间，将第一外延结构20和第二外延结构30的其中一极设置为公共的电极。

第一外延结构20和第二外延结构30的结合可以通过键合层40实现，具体的，键合层40设置在第一外延结构20和第二外延结构30之间，本实施例中，键合层是导电的，键合层可设置在第二半导体层与第三半导体层之间，实现导电键合。示例性的，键合层40可以是金属键合层44，例如包括但不限于金、金锡合金、铟锡合金等，对于这些金属，可以通过挤压压合的方式实现键合，键合方便且导电效果好。其他实施方式中，键合层40也可以为具有导电能力的粘接胶43或其他能够将第一外延结构20和第二外延结构30键合的材料。

如图5和图6所示，作为一种示例，第一外延结构20的第二半导体层23表面蒸镀有第一金层41，而第二外延结构30的第三半导体层31表面也蒸镀有第二金层42，通过将第一外延结构20和第二外延结构30上的第一金层41与第二金层42相接触压合，可实现键合。如图7所示，作为另一种示例，为了减少工艺步骤，在本实施例的一些示例中，在第二半导体层23表面设置粘接胶43，通过粘接的方式将第二外延结构30与第一外延结构20相键合，只通过第二半导体层23表面的粘接胶43即可键合，可以省略向第二外延结构30上设置键合层40的步骤。

作为一种具体的示例，如图8所示，第一外延结构20配置为图1所示例的结构，在台面24的区域形成与第一半导体层21电性连接的第一电极25，并在台面24以外的区域形成有与第二半导体层23电性连接的公共电极26。第三半导体层31与第二半导体层23为相同导电类型且电性连接，例如均为P型的半导体层或均为N型的半导体层，使得公共电极26可被第一外延结构20和第一外延结构20上的所有第二外延结构30共用。本示例中，第二半导体层23与第三半导体层31之间可以通过键合层40相连接，例如采用金属键合层44，或选择能够导电的粘接胶43。本实施例的第二外延结构30在第一外延结构20上平面展开设置，也即第二外延结构30之间并非是堆叠设置的，这使得发光芯片结构在垂直方向上的复杂度也不高，便于电极的制作以及后续的键合。

第二外延结构30的一端与第一外延结构20的第二半导体层23电性连接以共用公共电极26，第二外延结构30上设置的电极(即第二电极34)可以设置于远离衬底10的一侧；因此，第二外延结构30的结构可以相对简单，无需形成台面等复杂的结构，显著降低了发光芯片结构制作的难度和成本。另外，本示例的结构中，第二电极34也可以铺满第二外延结构30该侧的表面，其表面积更大，有利于导电也利于键合或进一步封装。一些实施过程中，为便于键合或进一步封装，第一电极25、第二电极34以及公共电极26在远离衬底10的一面的高度可设置为齐平。

作为一种示例，参见图9所示，为了使第二外延结构30具有更好的导电性能，在第二外延结构30远离第一外延结构20的一侧设有透明导电层35，透明导电层35可以设置在第四半导体层33上，第二电极34则蒸镀在透明导电层35上。透明导电层35包括但不限于ITO(氧化铟锡)层、FTO(氟掺杂的氧化锡)层等。

可以理解的是，为了保证出光的亮度，本实施例的发光芯片结构所采用的电极或其他材料可以选用透明度较高的材料。

继续承接上例，如图10所示，第一外延结构20可以为红光外延结构200，第二外延结构30分别为蓝光外延结构300以及绿光外延结构400，蓝光外延结构300以及绿光外延结构400可以分别设置在两侧，中间的位置可设置公共电极26，发光芯片结构可呈现为蓝红绿依次排列的像素结构。公共电极26处于蓝光外延结构300以及绿光外延结构400的中间，公共电极26与蓝光外延结构300，和公共电极26与绿光外延结构400流动的距离都比较短，减少电流需横向扩展的距离，导电效果较好。其他示例中，第一外延结构20上设置的第二外延结构30以及电极，也可以采取其他的排列形式。本示例中，蓝光外延结构300和绿光外延结构400在红光外延结构200的第二半导体层23的平面上展开布置，蓝光外延结构300和绿光外延结构400的尺寸可以根据自身的发光需求设置，而由于底部的红光外延结构200更大的尺寸，有利于整体的白平衡。

还作为一种示例，参见图11，各个电极可以处于发光芯片结构的四角的位置，在后续进一步封装时，便于引线。

一些实施方式中，参见图12，第二外延结构30可以不与第一外延结构20的第二半导体层边缘对齐，换句话讲，第二外延结构30向衬底10的投影可以完全处于第一外延结构20的非台面区域向衬底10的投影的内部，距离边缘有一定距离。

本实施例还提供一种芯片封装结构，包括对外暴露的焊盘51以及本实施例上述示例的任意发光芯片结构，发光芯片结构形成有电极且与焊盘51电连接。芯片封装结构能够将发光芯片结构的电极引出至焊盘51，而焊盘51的尺寸及其布局可以根据需求设置，一些实施过程中，将发光芯片结构封装形成芯片封装结构，利于下游厂商的生产加工，例如焊盘51的尺寸可以制作为相对较大，便于下游厂商进行键合，而整体封装之后的体积相较于发光芯片结构而言也相对增大，降低下游厂商进一步生产时的难度。本实施例的芯片封装结构由于采用前述发光芯片结构，至少两种外延结构在垂直方向上交叠布置，且这些外延结构的其中一极共用，减少电极数量，结构也相对简单，相较于传统的将不同的发光芯片平面展开的封装方式，一定程度的节约了平面上所占用的面积，因而一些实施过程中可制得的尺寸更小，这使得最终形成的产品能够实现更小的像素间距，具有更高的PPI。

芯片封装结构中的衬底10较大，外延结构整体(包括第一外延结构及其上设置的第二外延结构)在衬底10上较为稀疏的排列，以提供更多的空间，能够具有更大的焊盘51区域，使得芯片封装结构在后续生产中的使用更简单。如图13所示，一些实施方式中，芯片封装结构还包括设于所述衬底10上的绝缘平坦层50，所述绝缘平坦层50至少部分包裹所述发光芯片结构。例如，绝缘平坦层50与发光芯片结构的高度相当，包裹发光芯片结构的侧面。所述焊盘51设于所述绝缘平坦层50上，所述发光芯片结构与所述焊盘51通过设于所述绝缘平坦层50上的导电层52相连接。示例性的，绝缘平坦层50可以是包括但不限于SiO₂(二氧化硅)和Si₃N₄(氮化硅)等；焊盘51以及导电层52可以采用如Ag、Al、Ni、Au、Cu(铜)等导电材料中的至少一种。

另外，本实施例还提供一种显示面板，该显示面板包括：

电路基板以及前述的芯片封装结构，芯片封装结构键合于电路基板的固晶区。

一些实施过程中，本实施例的显示面板可以具有更低的像素间距，具有更高的PPI。由于本实施例的发光芯片结构被制作为芯片封装结构，在一些实施过程中，本实施例的显示面板更容易制作，便于厂商的生产。

本申请另一可选实施例：

本实施例提供一种发光芯片结构的制作方法，应当说明的是，本实施例所提供的发光芯片结构的制作方法能够用于制作前述实施例所示例的发光芯片结构。请参见图14，发光芯片结构的制作方法包括：

S101、提供衬底；

S102、在衬底上设置第一外延结构；

第一外延结构包括依次远离所述衬底的第一半导体层、第一有源层以及第二半导体层，第一外延结构形成有贯穿第二半导体层以及第一有源层的台面；

S103、在第一外延结构上设置第二外延结构，第二外延结构与第一有源层在垂直于衬底的方向上存在交叠；

第二外延结构包括依次远离衬底的第三半导体层、第二有源层、第四半导体层，第三半导体层与第二半导体层为相同的导电类型且电性连接。

S104、在第一外延结构的台面上设置第一电极；S105、在第一外延结构上设置与第二半导体层电性连接的公共电极；

S106、在第二外延结构远离衬底一侧设置第二电极；

应当理解的是，上述步骤的执行顺序在合理的情况下可以交换。

可选的，第一外延结构20以及第二外延结构30可以被单独的制作，并可分别通过转移的手段设置到衬底10上，或设置到第一外延结构20上，转移的过程可以应用目前常用的各种芯片转移技术，例如选择性的巨量转移，制作效率高。

下面结合附图对一种具体的制作过程进行说明，请参见图15，在衬底10上设置第一外延结构20的过程包括但不限于：

S201：在第一生长衬底101上依次生长出第二半导体层23、第一有源层22以及第一半导体层21以形成第一外延结构20。

S202：在衬底10上设置键合胶材11，该键合胶材11用于将第一外延结构20粘接到衬底10上。该键合胶材11包括但不限于BCB(Bis-BenzoCycloButene，苯并环丁烯)胶或其他粘接胶材。

S203：将第一外延结构20转移到衬底10上，在转移时，第一外延结构20整体翻转，从而使得第一半导体层21处于靠近衬底10的一侧并与键合胶材11相接触，第二半导体层23则被调整到远离衬底10的一侧。

示例性的，上述步骤S203包括将第一生长衬底101生长有第一外延结构20的一侧与衬底10设有键合胶材11的一侧相对贴合，第一半导体层21靠近衬底10并与键合胶材11相接触。第一外延结构20与衬底10键合后，剥离第一生长衬底101。

S204：对第一外延结构20进行刻蚀，刻蚀出贯穿第二半导体层23以及第一有源层22的台面24，第一半导体层21在台面24的区域暴露出。

可选地，在一些示例中，可以先在第一生长衬底101上制作出台面24，其过程可以包括：

S301：在第一生长衬底101上依次生长出第一半导体层21、第一有源层22以及第二半导体层23以形成第一外延结构20。

S302：在衬底10上设置键合胶材11，该键合胶材11用于将第一外延结构20粘接到衬底10上。

S303：对第一外延结构20进行刻蚀，刻蚀出贯穿第二半导体层23以及第一有源层22的台面24，第一半导体层21在台面24的区域暴露出。

S304：将第一外延结构20转移到衬底10上，在转移时，例如拾取装置拾取第一外延结构20并放置到衬底10上，第一外延结构20不会发生翻转，从而使得第一半导体层21处于靠近衬底10的一侧并与键合胶材11相接触，第二半导体层23则被调整到远离衬底10的一侧。

设置第一外延结构20后，可设置第二外延结构30。请参见图16，在第一外延结构20上设置第二外延结构30包括但不限于：

S401、提供生长有第二外延结构的生长衬底；

第二外延结构30的生长过程与第一外延结构20类似，在第二生长衬底102上生长第三半导体层31、第二有源层32以及第四半导体层33。其中第三半导体层31以及第四半导体层33的生长顺序也可以调换，若不符合需求可以在进行转移时翻转调整到相应的姿态即可。在一些示例中，第四半导体层33的表面还设置一层透明导电层35。

S402、将第二外延结构从生长衬底上转移至第一外延结构上；

第二外延结构30的转移可以是目前常用的各种芯片转移技术，例如巨量转移，可以是选择性的巨量转移。在转移之前，第一外延结构20和/或第二外延结构30上设置键合层40，以使第二外延结构30能够键合到第一外延结构20上。

承接上例设置好的第一外延结构20，参见图17，在第一外延结构20上设置第二外延结构30的过程包括但不限于：

S501：提供一生长有第二外延结构30的第二生长衬底102，第三半导体层31、第二有源层32以及第四半导体层33依次生长在第二生长衬底102上，且第四半导体层33上还包括透明导电层35。

S502：将第二外延结构30转移到临时衬底103上，临时衬底103上设有包括但不限于BCB胶等粘接胶材，透明导电层35靠近临时衬底103并与粘接胶材接触，第二外延结构30的第三半导体层31被翻转到远离临时衬底103的一侧。

S503：在第一外延结构20的第二半导体层23上蒸镀金属键合层44，另外，在第二外延结构30的第三半导体层31上也蒸镀上金属键合层44。可以理解的是，金属键合层44的制作可以在第一外延结构20或第二外延结构30制作后的任意合理时刻进行。

S504：将第二外延结构30向第一外延结构20转移，转移过程中，使第二半导体层23上蒸镀的金属键合层44与第三半导体层31上蒸镀的金属键合层44相接，施加一定的压力使得金属键合层44相融合从而将第二外延结构30键合在第一外延结构20上。在此过程中，临时衬底103及临时衬底103上的粘接胶材被去除。可以理解的是，本实施例中，至少两个第二外延结构30转移到第一外延结构20上。

另一些示例中，采用粘接胶43作为键合层40，可以只在第二半导体层23或第三半导体层31中的一者上设置键合层40。例如在第二半导体层23上设置粘接胶43作为键合层40，则第二外延结构30可以直接从第二生长衬底102上转移到第一外延结构20上，无需借助临时衬底103。当然，第二外延结构30直接从第二生长衬底102上转移到第一外延结构20的实施方式中，其第三半导体层31生长在第二有源层32远离衬底10的一侧。

如图18所示，第二外延结构30制作的过程中，包括但不限于：

S601：在第二生长衬底102生长第三半导体层31、第二有源层32以及第四半导体层33。生长的过程再次不赘述。实际应用中，生长出第三半导体层31、第二有源层32以及第四半导体层33可以铺满整个第二生长衬底102的表面。

S602：溅射透明导电层35并形成透明导电层35的图形，透明导电层35溅射到第四半导体层33的表面，通过刻蚀将其形成为对应的图形，该图形可以为第二电极34的形状。在整个第二生长衬底102的表面，形成有多个透明导电层35的图形。

S603、基于透明导电层35的图形将此时的外延片蚀刻至第二生长衬底102，第二生长衬底102上的各外延层被分割为多个独立的个体，每个个体即是本实施例中的一个第二外延结构30。

可选地，在一些示例中，向第一外延结构20上转移至少两个第二外延结构30，第二外延结构30中包括至少两种发光颜色的外延结构，且不同于第一外延结构20。例如第一外延结构20可以为红光外延结构200，第二外延结构30可以包括蓝光外延结构300以及绿光外延结构400。

示例性的，发光芯片结构还包括电极，电极可以在第二外延结构30转移到第一外延结构20之后再进行制作。一些示例中，也可以预先在第二外延结构30上制作好电极后再转移到第一外延结构20上。

如图19所示，下面结合一种具体的电极的制作方式进行说明，承接前述示例的结构，发光芯片结构上的各个电极可以通过包括但不限于金属剥离工艺进行制作，电极制作的过程包括：

S701：设置光刻胶层60，图案化光刻胶层60形成公共电极26的图案，具体包括去除公共电极26区域的光刻胶层60，使光刻胶层60形成为对应的掩膜图形。本实例中，

S702：蒸镀电极材料，电极材料被蒸镀到光刻胶层60的表面以及公共电极26区域，在公共电极26区域的电极材料蒸镀在第二半导体层23上。

S703：去除光刻胶层60，光刻胶层60上的电极材料被一并去除，得到公共电极26。

对于第一电极25以及第二电极34，制作的方法与上述示例的相同，一些示例中，各第二外延结构30上第二电极34的厚度基本一致，各第二电极34可以在同一次制作过程中一并形成。可以理解是，第一电极25、第二电极34以及公共电极26的制作顺序也可以互换，本实施例对此不做限制。

本实施例的上述示例中，通过单独的制作第一外延结构20以及第二外延结构30，通过转移的方式将第一外延结构20和第二外延结构30依次设置，从而在发光芯片结构的衬底10上形成了所需的外延结构。上述制作方法所制作的发光芯片结构的第二外延结构30设置在第一外延结构20上，使得至少两种外延结构在垂直方向上交叠布置，且这些外延结构的其中一极共用，减少电极数量，结构也相对简单。

不仅限于上述示例的制作方式，另一些示例中，可直接在第一外延结构20生长的第一生长衬底101上先完成整体发光芯片结构的制作，这些示例中，第一生长衬底101就相当于发光芯片结构的衬底10。当然，在制作完成后，也可以更换发光芯片结构的衬底10，也即可以将外延结构整体(包括第一外延结构20和其上设置的第二外延结构30)转移到其他衬底10上。

作为更具体的示例，制作发光芯片结构的过程还可以包括：

S801：在第一生长衬底101上制作出第一外延结构20，并形成台面24。第一外延结构20包括依次远离第一生长衬底101的第一半导体层21、第一有源层22以及第二半导体层23，具体的生长过程和台面24蚀刻在此不再赘述。

S802：将制作好的第二外延结构30转移到第一外延结构20上，第二外延结构30的制作以及转移在此也不再赘述。除第一外延结构20仍然在第一生长衬底101上以外，发光芯片结构与前述示例的并无差异。

S803：制作电极。

本示例的发光芯片结构的外延结构整体可以转移到另一衬底10上。在一些应用中，发光芯片结构可被封装为更大的芯片，选择性的将第一生长衬底101上的外延结构整体转移到另一衬底10上。

为了更好的理解，本实施例还对发光芯片结构制作为芯片封装结构的过程进行说明。参见图20，本实施例的芯片封装过程包括但不限于：

S901：提供发光芯片结构，本示例的发光芯片结构的衬底10尺寸较大，外延结构整体在衬底10上较为稀疏的排列，这可以通过选择性的转移实现，无论是先将第一外延结构20转移到该衬底10上制作发光芯片结构，还是在第一生长衬底101上形成发光芯片结构后再将外延结构整体转移到该衬底10，都能够得到本示例所需的发光芯片结构。

S902、设置绝缘平坦层50，绝缘平坦层50的高度可以基本与发光芯片结构一致或与发光芯片结构上的电极的位置基本一致，以便于引线的布置。

S903、在绝缘平坦层50上设置焊盘51以及连接焊盘51和发光芯片结构上的电极的导电层52。示例性，焊盘51和导电层52可以通过沉积导电金属来制作，在绝缘平坦层50上沉积的导电金属能够与发光芯片结构的电极连接，焊盘51通常可以设置为较大的尺寸，至少大于发光芯片结构上的电极，以为后续的安装提供便利，利于下游厂商的应用。

示例性的，衬底10可以为整块，衬底10上设置有多个外延结构整体，在完成绝缘平坦层50、焊盘51以及导电层52的设置后，将衬底10切割为多个独立的部分，每部分上包括一个外延结构整体作为一个独立的芯片封装结构。

应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (10)

1.一种发光芯片结构，其特征在于，包括：

衬底；

设于所述衬底上的第一外延结构，所述第一外延结构包括依次远离所述衬底的第一半导体层、第一有源层以及第二半导体层，所述第一外延结构形成有贯穿所述第二半导体层以及所述第一有源层的台面；

设于所述第一外延结构上的第二外延结构，所述第二外延结构包括依次远离所述衬底的第三半导体层、第二有源层、第四半导体层，所述第二外延结构与所述第一有源层在垂直于所述衬底的方向上存在交叠，所述第三半导体层与所述第二半导体层为相同的导电类型且电性连接；

设于所述第一外延结构的所述台面上的第一电极；

设于所述第一外延结构上并与第二半导体层电性连接的公共电极；以及

设于所述第二外延结构远离所述衬底一侧的第二电极。

2.如权利要求1所述的发光芯片结构，其特征在于，所述发光芯片结构包括发光颜色不同于所述第一外延结构的至少两种发光颜色的所述第二外延结构。

3.如权利要求1所述的发光芯片结构，其特征在于，所述第一外延结构包括红光外延结构。

4.如权利要求1-3任一项所述的发光芯片结构，其特征在于，所述第一外延结构和所述第二外延结构之间包括键合层，所述键合层将所述第二外延结构与所述第一外延结构导电键合。

5.如权利要求4所述的发光芯片结构，其特征在于，所述键合层包括金、金锡合金、铟锡合金中的至少一种。

6.一种发光芯片结构的制作方法，其特征在于，包括：

提供衬底；

在所述衬底上设置第一外延结构，所述第一外延结构包括依次远离所述衬底的第一半导体层、第一有源层以及第二半导体层，所述第一外延结构形成有贯穿所述第二半导体层以及所述第一有源层的台面；以及

在所述第一外延结构上设置第二外延结构，所述第二外延结构包括依次远离所述衬底的第三半导体层、第二有源层、第四半导体层，所述第二外延结构与所述第一有源层在垂直于所述衬底的方向上存在交叠，所述第三半导体层与所述第二半导体层为相同的导电类型且电性连接；

在所述第一外延结构的台面上设置第一电极；

在所述第一外延结构上设置与所述第二半导体层电性连接的公共电极；

在所述第二外延结构远离所述衬底一侧设置第二电极。

7.如权利要求6所述的发光芯片结构的制作方法，其特征在于，所述在所述第一外延结构上设置第二外延结构包括：

提供生长有所述第二外延结构的生长衬底；

将所述第二外延结构从所述生长衬底上转移至所述第一外延结构上。

8.一种芯片封装结构，其特征在于，包括：

对外暴露的焊盘；以及

权利要求1-5任一项所述的发光芯片结构，所述发光芯片结构的电极与所述焊盘电连接。

9.如权利要求8所述的芯片封装结构，其特征在于，还包括：

设于所述衬底上的绝缘平坦层，所述绝缘平坦层至少部分包裹所述发光芯片结构，所述焊盘设于所述绝缘平坦层上，所述发光芯片结构与所述焊盘通过设于所述绝缘平坦层上的导电层相连接。

10.一种显示面板，其特征在于，包括：

电路基板；

以及权利要求8或9所述的芯片封装结构，所述芯片封装结构键合于所述电路基板的固晶区。