CN117810263A - 场效应半导体器件及其制造方法 - Google Patents
场效应半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN117810263A CN117810263A CN202311851482.7A CN202311851482A CN117810263A CN 117810263 A CN117810263 A CN 117810263A CN 202311851482 A CN202311851482 A CN 202311851482A CN 117810263 A CN117810263 A CN 117810263A
- Authority
- CN
- China
- Prior art keywords
- gate
- region
- well region
- epitaxial layer
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000005669 field effect Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例提供一种场效应半导体器件及其制造方法，其中，场效应半导体器件包括：基底；位于基底之上的外延层；至少两个栅区，沿第一方向间隔设置于外延层内；位于外延层上部的深阱区，深阱区位于栅区的两侧；栅下阱区，形成于外延层内与栅区一一对应且设置于栅区下方；栅下阱区向下延伸至低于深阱区；栅氧化区，围设于栅区的侧面及底部；位于外延层上部的阱区，阱区位于栅区的两侧且位于深阱区的上方；位于阱区上部的源区。本申请实施例提供的场效应半导体器件及其制造方法中，各栅下阱区之间形成JFET效应，能够钳位电势，从而降低栅氧化区的电场。并且该方案中的深阱区不需要注入高能量离子，简化了工艺难度及设计难度。
Description
技术领域
本申请涉及半导体器件技术，尤其涉及一种场效应半导体器件及其制造方法。
背景技术
VDMOS是一种垂直双扩散金属氧化物半导体结构,具有低导通电阻、高击穿电压、快速开关速度和低开关损耗等特点,在功率器件领域具有重要的应用价值。
图1为一种典型的沟槽结构碳化硅VDMOS器件，当多晶硅栅极10施加正电压时，在沟道的P型阱区40和栅氧化层20之间形成反型层，反型层在N型掺杂源区30和N型外延层60之间形成电流通路。N型外延层60的下方连接重掺杂的衬底，衬底的底部是漏电极。两个P型深阱区50与他们之间的N型外延层60形成结型场效应晶体管(JFET)，JFET效应能够钳位电势，降低栅氧的电场强度。
但是，两个P型深阱区50与他们之间的N型外延层60形成的JFET，其PN结是突变结，结电场强，器件的可靠性较差。并且重掺杂的P型深阱区50需要进行高能量离子注入，使得工艺非常复杂。而且，为了避免横向扩散宽度的增加，也增加了结构设计难度，并且导致器件本身的体积较大，不利于提高器件布局的密度。
发明内容
为了解决上述技术缺陷之一，本申请实施例中提供了一种场效应半导体器件及其制造方法。
根据本申请实施例的第一个方面，提供了一种场效应半导体器件，包括：
基底；
位于基底之上的外延层；
至少两个栅区，沿第一方向间隔设置于外延层内；
位于外延层上部的深阱区，深阱区位于栅区的两侧；
栅下阱区，形成于外延层内与栅区一一对应且设置于栅区下方；栅下阱区向下延伸至低于深阱区；
栅氧化区，围设于栅区的侧面及底部；
位于外延层上部的阱区，阱区位于栅区的两侧且位于深阱区的上方；
位于阱区上部的源区。
根据本申请实施例的第二个方面，提供了一种场效应半导体器件的制造方法，包括：
在基底之上形成外延层；
在外延层的上部形成深阱区；
在外延层的上部形成阱区，阱区位于深阱区的上方；
在阱区的上部形成源区；
在外延层内形成沿器件厚度方向延伸的至少两个栅下阱区，栅下阱区向下延伸至低于深阱区；各栅下阱区沿第一方向间隔设置；
在栅下阱区的上方形成栅区。
本申请实施例所提供的技术方案，在基底之上的外延层内依次设置深阱区和阱区，且间隔设置至少两个栅区，栅区的侧面和底部外围设有栅氧化区，栅区的底部还设有栅下阱区，栅下阱区向下延伸至低于深阱区，深阱区和阱区位于栅区的两侧，源区设置于阱区的上方，则源区、阱区和外延层形成导电通路，各栅下阱区之间形成JFET效应，能够钳位电势，从而降低栅氧化区的电场。并且该方案中的深阱区不需要注入高能量离子，简化了工艺难度及设计难度。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为相关技术中场效应半导体器件的截面视图；
图2为本申请实施例提供的场效应半导体器件的俯视图；
图3为图2中A处的截面视图；
图4为图2中B处的截面视图；
图5为本申请实施例提供的场效应半导体器件的制造方法的流程图；
图6为本申请实施例提供的场效应半导体器件的制造方法中形成阱区和深阱区的截面视图；
图7为本申请实施例提供的场效应半导体器件的制造方法中形成源区和接触区的截面视图；
图8为本申请实施例提供的场效应半导体器件的制造方法中形成栅下阱区的截面视图；
图9为本申请实施例提供的场效应半导体器件的制造方法中形成栅区的截面视图；
图10为本申请实施例提供的场效应半导体器件与传统曲线的仿真曲线对比。
附图标记：
10-多晶硅栅极；20-栅氧化层；30-N型掺杂源区；40-P型阱区；50-P型深阱区；60-N型外延层；
1-栅区；2-栅氧化区；3-源区；4-阱区；5-接触区；6-深阱区；7-栅下阱区；8-外延层；9-沟槽。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图2至图4所示，本实施例提供的场效应半导体器件包括：基底、外延层8、深阱区6、栅区1、栅氧化区2、栅下阱区7、阱区4和源区3。
其中，外延层8位于基底之上，本实施例附图未示出基底。
至少两个栅区1沿第一方向间隔设置于外延层8内，第一方向为图2至图4中的左右方向。设定第二方向为与第一方向垂直，第二方向为图2的上下方向。
深阱区6形成于外延层8内且位于外延层8的上部，深阱区6位于栅区1的两侧，栅区1将深阱区6隔开。
阱区4形成于外延层8内且位于深阱区6的上方，阱区4位于栅区1的两侧，栅区1将阱区4隔开。源区3位于阱区4的上部，栅氧化区2围设于栅区的侧面和底部。
栅下阱区7形成于外延层8内，且栅下阱区7与栅区1一一对应地设置于栅区1下方。栅下阱区7向下延伸至低于深阱区6。
导通条件下，源区3、阱区4和外延层8形成导电通路，各栅下阱区7之间形成JFET效应，能够钳位电势，从而降低栅氧化区的电场。
本实施例所提供的技术方案，在基底之上的外延层内依次设置深阱区和阱区，且间隔设置至少两个栅区，栅区的侧面和底部外围设有栅氧化区，栅区的底部还设有栅下阱区，栅下阱区向下延伸至低于深阱区，深阱区和阱区位于栅区的两侧，源区设置于阱区的上方，则源区、阱区和外延层形成导电通路，各栅下阱区之间形成JFET效应，能够钳位电势，从而降低栅氧化区的电场。并且该方案中的深阱区不需要注入高能量离子，简化了工艺难度及设计难度。
在上述技术方案的基础上，至少两个深阱区6在外延层8内沿第二方向间隔并排布设，则各深阱区6之间也形成了JFET，辅助外延层的耗尽，增加了FET效应，提高了对电势的钳位，进一步降低栅氧电场，提高器件的可靠性。
上述基底可以为硅衬底，也可以为碳化硅衬底。各区的导电类型和掺杂类型可以有多种实施方式。
基于上述方案，本实施例提供一种具体实施方式：基底为碳化硅衬底，外延层8为N型外延层，源区3为N型掺杂源区，阱区4为P型阱区，深阱区6为P型深阱区，栅下阱区7为P型栅下阱区，外延层8为N型外延层。
栅区1的两侧分别有栅氧化层2、源区3、阱区4和外延层8，栅氧化层2、源区3、阱区4沿第二方向连续设置。
栅区1的下方是栅下阱区7，栅下阱区7接地。栅下阱区7为浅掺杂，掺杂浓度小于外延层8的掺杂浓度，且栅下阱区的掺杂浓度与外延层的掺杂浓度之差小于或等于2个数量级，大幅降低了工艺难度。
深阱区6与栅下阱区7连接，深阱区6的结深比栅下阱区7深，
进一步的，在深阱区6上方的源区3内还设有接触区5。接触区5被源区3包围，接触区5上下贯穿源区3。
上述方案中，间隔的栅下阱区7和深阱区6连接并接地，形成三维的JFET，增强JFET的钳位电势，降低栅氧电场，提高器件的可靠性。并且通过栅下阱区7形成的JFET能进一步降低元胞尺寸，提高沟道密度。
如图5所示，在上述技术方案的基础上，本实施例还提供一种场效应半导体器件的制造方法，包括：
步骤101、在基底之上形成外延层。
该步骤可采用已有技术，在碳化硅基底上形成N型的外延层8。
步骤102、在外延层的上部形成深阱区。
基于硬掩膜版向外延层8内进行离子注入，形成P型的深阱区6。各深阱区6沿第二方向间隔设置。
步骤103、在外延层的上部形成阱区，阱区位于深阱区的上方。
然后基于硬掩膜版向外延层内进行离子注入，形成P型的阱区4。阱区4高于深阱区6。
上述步骤102和步骤103之后形成的结构如图6所示。
步骤104、在阱区的上部形成源区。
基于硬掩膜版在阱区4内进行离子注入，形成源区3。
进一步的，还基于硬掩膜版在源区3内注入离子，形成P型的接触区5，多个接触区5间隔设置，如图7所示。
步骤105、在外延层内形成沿器件厚度方向延伸的至少两个栅下阱区，栅下阱区向下延伸至低于深阱区；各栅下阱区沿第一方向间隔设置。
一种具体实施方式为：从源区3的表面向下刻蚀形成至少两个沟槽9，各沟槽9间隔设置。然后在沟槽9内进行离子注入形成栅下阱区7，如图8所示。另外，在注入离子之前还可以先在沟槽9内形成保护层，以避免栅极侧壁表面受到损伤，延长栅极侧壁的使用寿命。然后进行退火激活离子注入的杂质。
步骤106、在栅下阱区的上方形成栅区。
一种实施方式为：在栅下阱区7的上方形成栅氧化区2，栅氧化区2不仅覆设于栅下阱区7的上表面，还覆设于沟槽9的侧壁。
然后在栅氧化区2围设的区域内淀积形成栅区1，栅区1为多晶硅栅区，其顶面与源极3顶面齐平，如图9所示。
上述方案，在基底之上形成外延层，在外延层的上部依次形成深阱区和阱区，并在阱区的上部形成源区，在外延层内形成沿器件厚度方向延伸的至少两个栅下阱区，栅下阱区向下延伸至低于深阱区；各栅下阱区沿第一方向间隔设置；在栅下阱区的上方形成栅区，各栅下阱区之间形成JFET效应，能够钳位电势，从而降低栅氧化区的电场。并且该方案中的深阱区不需要注入高能量离子，简化了工艺难度及设计难度。
如图10所示，点线表示本实施例所提供的半导体器件的仿真曲线，×线表示传统半导体器件的仿真曲线。针对规格为650V的半导体器件，在击穿电压BV相当的情况下，本实施例所提供的半导体器件的特征导通电阻降低了45％左右。图10展示了本实施例所提供的技术方案在各栅下阱区之间形成JFET效应，能够钳位电势，从而满足器件正常工作电压的需求。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种场效应半导体器件，其特征在于，包括：
基底；
位于基底之上的外延层；
至少两个栅区，沿第一方向间隔设置于外延层内；
位于外延层上部的深阱区，深阱区位于栅区的两侧；
栅下阱区，形成于外延层内与栅区一一对应且设置于栅区下方；栅下阱区向下延伸至低于深阱区；
栅氧化区，围设于栅区的侧面及底部；
位于外延层上部的阱区，阱区位于栅区的两侧且位于深阱区的上方；
位于阱区上部的源区。
2.根据权利要求1所述的场效应半导体器件，其特征在于，至少两个深阱区在外延层内沿第二方向间隔并排布设；第二方向与第一方向垂直。
3.根据权利要求2所述的场效应半导体器件，其特征在于，还包括：
接触区，位于深阱区上方的源区内。
4.根据权利要求1所述的场效应半导体器件，其特征在于，所述基底为碳化硅衬底。
5.根据权利要求1所述的场效应半导体器件，其特征在于，所述源区为N型掺杂源区，阱区为P型阱区；深阱区为P型深阱区，栅下阱区为P型栅下阱区，外延层为N型外延层。
6.根据权利要求1所述的场效应半导体器件，其特征在于，栅下阱区的掺杂浓度小于外延层的掺杂浓度，且栅下阱区的掺杂浓度与外延层的掺杂浓度之差小于或等于2个数量级。
7.一种场效应半导体器件的制造方法，其特征在于，包括：
在基底之上形成外延层；
在外延层的上部形成深阱区；
在外延层的上部形成阱区，阱区位于深阱区的上方；
在阱区的上部形成源区；
在外延层内形成沿器件厚度方向延伸的至少两个栅下阱区，栅下阱区向下延伸至低于深阱区；各栅下阱区沿第一方向间隔设置；
在栅下阱区的上方形成栅区。
8.根据权利要求7所述的制造方法，其特征在于，在形成源区之后还包括：
在源区内形成接触区。
9.根据权利要求7所述的制造方法，其特征在于，在外延层内形成沿器件厚度方向延伸的至少两个栅下阱区，包括：
从源区表面向下刻蚀形成至少两个沟槽，各沟槽间隔设置；
在沟槽内进行离子注入形成栅下阱区。
10.根据权利要求9所述的制造方法，其特征在于，在栅下阱区的上方形成栅区，包括：
在栅下阱区的上方形成栅氧化区，后氧化层覆设于沟槽的侧壁；
在栅氧化区围设的区域内形成栅区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311851482.7A CN117810263A (zh) | 2023-12-29 | 2023-12-29 | 场效应半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311851482.7A CN117810263A (zh) | 2023-12-29 | 2023-12-29 | 场效应半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117810263A true CN117810263A (zh) | 2024-04-02 |
Family
ID=90431485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311851482.7A Pending CN117810263A (zh) | 2023-12-29 | 2023-12-29 | 场效应半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117810263A (zh) |
-
2023
- 2023-12-29 CN CN202311851482.7A patent/CN117810263A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418441B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| US7999343B2 (en) | Semiconductor component with a space-saving edge termination, and method for production of such component | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| US20200127128A1 (en) | A semiconductor device | |
| JPWO2017099095A1 (ja) | 半導体装置および製造方法 | |
| US20220052170A1 (en) | Mosfet with distributed doped p-shield zones under trenches | |
| JP7327672B2 (ja) | 半導体装置 | |
| CN111725306B (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| CN116741837A (zh) | 一种阶梯栅极碳化硅mosfet及其制备方法、芯片 | |
| CN116759454A (zh) | 一种碳化硅沟槽mosfet及其制备方法、芯片 | |
| US20240055498A1 (en) | Semiconductor device and method for producing same | |
| CN117810263A (zh) | 场效应半导体器件及其制造方法 | |
| US11101373B2 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| CN113809148A (zh) | 功率元件及其制造方法 | |
| CN117577689A (zh) | 场效应半导体器件及其制造方法 | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 | |
| CN114667609A (zh) | 垂直场效应晶体管和用于构造其的方法 | |
| US20240096965A1 (en) | Semiconductor device | |
| KR101096579B1 (ko) | 전력용 반도체 소자 및 그의 제조 방법 | |
| US20230246097A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| WO2023149043A1 (ja) | スイッチングデバイスとその製造方法 | |
| KR20230114167A (ko) | 트렌치 측면 및 수평 채널을 가지는 반도체 소자 및 그 제조방법 | |
| CN115763526A (zh) | 半导体结构及其形成方法 | |
| JP2024074426A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |