CN117805594B - 工艺监测器及其芯片老化测试方法 - Google Patents
工艺监测器及其芯片老化测试方法 Download PDFInfo
- Publication number
- CN117805594B CN117805594B CN202410224080.2A CN202410224080A CN117805594B CN 117805594 B CN117805594 B CN 117805594B CN 202410224080 A CN202410224080 A CN 202410224080A CN 117805594 B CN117805594 B CN 117805594B
- Authority
- CN
- China
- Prior art keywords
- signal
- burn
- logic circuit
- enable
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000010998 test method Methods 0.000 title claims abstract description 10
- 230000032683 aging Effects 0.000 title claims description 9
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 238000012544 monitoring process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开提供一种工艺监测器及其芯片老化测试方法。工艺监测器包括译码器、逻辑电路、振荡器电路、多路复用器以及计数器。译码器输出选择信号。逻辑电路耦接译码器，并根据选择信号以及老化测试使能信号产生第一控制信号。振荡器电路耦接逻辑电路，并包括多个振荡器。多路复用器耦接逻辑电路以及译码器。计数器耦接振荡器电路。振荡器电路根据第一控制信号来输出至少一时钟信号至多路复用器，并多路复用器根据选择信号输出至少一时钟信号的其中之一个至计数器。计数器对至少一时钟信号的其中之一个进行计数，以输出对应于芯片老化程度的计数结果。本公开的工艺监测器及其芯片老化测试方法，可有效地测试芯片老化程度。
Description
技术领域
本公开的实施例涉及一种工艺监测器及其芯片老化测试方法。
背景技术
由于传统的芯片工艺监测器不具备芯片老化测试功能，因此无法有效地测试芯片在极端条件下持续工作的芯片老化程度，且不容易判断芯片电路的使用寿命。
发明内容
本公开是针对一种具有芯片老化测试功能的工艺监测器及其芯片老化测试方法，可有效地测试芯片老化程度。
根据本公开的实施例，本公开的工艺监测器，用于芯片老化测试，包括译码器、逻辑电路、振荡器电路、多路复用器以及计数器。译码器输出选择信号。逻辑电路耦接译码器，并根据选择信号以及老化测试使能信号产生第一控制信号。振荡器电路耦接逻辑电路，并包括多个振荡器。多路复用器耦接逻辑电路以及译码器。计数器耦接振荡器电路。振荡器电路根据第一控制信号来输出至少一时钟信号至多路复用器，并多路复用器根据选择信号输出至少一时钟信号的其中之一个至计数器。计数器对至少一时钟信号的其中之一个进行计数，以输出对应于芯片老化程度的计数结果。本公开的工艺监测器及其老化测试方法，可有效地测试芯片老化程度。
根据本公开的实施例，本公开的工艺监测器的芯片老化测试方法包括以下步骤：通过译码器输出选择信号至逻辑电路以及多路复用器；通过逻辑电路根据选择信号以及老化测试使能信号产生第一控制信号至振荡器电路；通过振荡器电路根据第一控制信号来输出至少一时钟信号至多路复用器；通过多路复用器根据选择信号输出至少一时钟信号的其中之一个至计数器；以及通过计数器对至少一时钟信号的其中之一个进行计数，以输出对应于芯片老化程度的计数结果。
本公开的具有老化测试功能的工艺监测器及其芯片老化测试方法，可通过逻辑电路的设计来自动使能振荡器电路产生时钟信号，以有效地测试芯片老化程度。
为让本公开的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是本公开的实施例的工艺监测器的示意图；
图2是本公开的实施例的芯片老化测试方法的流程图；
图3是本公开的实施例的使能逻辑电路的电路图；
图4是本公开的实施例的部分逻辑电路、部分振荡器电路以及部分多路复用器的电路图；
图5是本公开的实施例的另一部分逻辑电路、另一部分振荡器电路以及另一部分多路复用器的电路图；
图6是本公开的实施例的时钟信号以及参考时钟信号的示意图。
附图标记说明
100：工艺监测器；
110：逻辑电路；
111, 121：或逻辑电路；
112：与逻辑电路；
120：使能逻辑电路；
130：译码器；
140：振荡器电路；
141, 142：振荡器；
150：多路复用器；
151, 152：开关单元；
160：计数器；
CS1：第一控制信号；
CS2：第二控制信号；
En1：老化测试使能信号；
En2：全局使能信号；
En3：译码器使能信号；
Sel：选择信号；
Sel_M, Sel_K：数据；
Reg：寄存器信号；
ref_clk：参考时钟信号；
clk_M, clk_K, clk_n：时钟信号；
OS：计数结果；
S210~S250：步骤；
t1~t7：时间。
具体实施方式
现将详细地参考本公开的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
图1是本公开的实施例的工艺监测器的示意图。参考图1，工艺监测器(ProcessDetector，PD)100包括逻辑电路110、使能逻辑电路120、译码器(encoder)130、振荡器电路140、多路复用器(Multiplexer，Mux)150以及计数器(counter)160。逻辑电路110耦接译码器130以及振荡器电路140。使能逻辑电路120耦接译码器130。译码器130还耦接多路复用器150。多路复用器150还耦接计数器160。在本实施例中，工艺监测器100可具有工艺监测功能以及芯片老化测试功能。工艺监测器100可执行工艺监测模式以及芯片老化测试模式。
图2是本公开的实施例的芯片老化测试方法的流程图。参考图1以及图2，图1的工艺监测器100可执行如以下步骤S210~S250。在步骤S210，译码器可输出选择信号Sel至逻辑电路110以及多路复用器150。具体而言，在本实施例中，使能逻辑电路120可接收老化测试使能信号En1以及全局使能信号En2。使能逻辑电路120可根据老化测试使能信号En1以及全局使能信号En2产生译码器使能信号En3至译码器130。译码器130可接收译码器使能信号En3以及寄存器信号Reg。寄存器信号Reg是外部给到PD的二进制输入信号，例如是具有n位元的数据，其中n为正整数，用来控制选择哪一个振荡器。译码器130可根据译码器使能信号En3来启动之，并根据寄存器信号Reg产生选择信号Sel，其中选择信号Sel可例如具有2的n次方(2^n)位元的数据。
在步骤S220，逻辑电路110可根据选择信号Sel以及老化测试使能信号En1产生第一控制信号CS1至振荡器电路140。在步骤S230，振荡器电路140可根据第一控制信号CS1来输出至少一时钟信号至多路复用器150。具体而言，在本实施例中，振荡器电路140可包括多个振荡器。所述多个振荡器的数量可为2的n次方(2^n)个。逻辑电路110可根据老化测试使能信号En1以及选择信号Sel产生第一控制信号CS1至振荡器电路140，以使能(enable)所述多个振荡器的至少其中之一个输出所述至少一时钟信号至多路复用器150。并且，在本实施例中，逻辑电路110还可根据老化测试使能信号En1以及选择信号Sel产生第二控制信号CS2至振荡器电路140，以禁能(disable)所述多个振荡器的至少其中之另一个。
在步骤S230，振荡器电路140可根据选择信号Sel输出至少一时钟信号的其中之一个至计数器160。在本实施例中，当工艺监测器100执行芯片老化测试模式时，振荡器电路140可根据第一控制信号CS1以及选择信号Sel来选择使能所述多个振荡器的一部分来进行芯片老化测试，并且可根据第二控制信号CS2以及选择信号Sel来禁能所述多个振荡器的另一部分。此外，当工艺监测器100执行工艺监测模式时，振荡器电路140也可根据第一控制信号CS1以及选择信号Sel来选择使能所述多个振荡器的一部分来进行工艺监测，并且可根据第二控制信号CS2以及选择信号Sel来禁能所述多个振荡器的另一部分。
在步骤S240，计数器160可对所述至少一时钟信号的其中之一个进行计数，以输出对应于芯片老化程度的计数结果OS。在本实施例中，计数器160可接收由多路复用器150输出的时钟信号以及接收由外部电路元件提供的参考时钟信号ref_clk。计数器160可利用参考时钟信号ref_clk对由多路复用器150所输出的所述至少一时钟信号的所述其中之一个进行计数，以输出用于估测芯片老化程度的所述计数结果OS。因此，本实施例的工艺监测器100可有效地测试芯片老化程度。
图3是本公开的实施例的使能逻辑电路的电路图。参考图1以及图3，图1的使能逻辑电路120可实施如图3所示的具体电路架构。在本实施例中，使能逻辑电路120可包括或逻辑(OR gate logic)电路121。或逻辑电路121的第一输入端以及第二输入端接收老化测试使能信号En1以及全局使能信号En2，并且或逻辑电路121可根据如以下表1所示的真值表来从输出端输出译码器使能信号En3至译码器130。
具体而言，当工艺监测器100执行工艺监测模式时，老化测试使能信号En1可为逻辑值“0”，并且全局使能信号En2可为逻辑值“1”。当工艺监测器100执行芯片老化测试模式时，老化测试使能信号En1可为逻辑值“1”，并且全局使能信号En2可为逻辑值“0”。换言之，当工艺监测器100执行工艺监测模式或芯片老化测试模式时，使能逻辑电路120都将输出逻辑值为“1”的输出译码器使能信号En3，以使能译码器130。当工艺监测器100未执行工艺监测模式以及芯片老化测试模式时，使能逻辑电路120都将输出逻辑值为“0”的输出译码器使能信号En3，以禁能译码器130。
图4是本公开的实施例的部分逻辑电路、部分振荡器电路以及部分多路复用器的电路图。参考图1以及图4，在本实施例中，逻辑电路110可包括多个逻辑单元(例如2的N次方个)来分别耦接至振荡器电路140中的多个振荡器(例如2的N次方个)，并且多路复用器150可包括多个开关单元(例如2的N次方个)来分别耦接至振荡器电路140中的多个振荡器。在本实施例中，所述多个振荡器的一部分可被用于进行芯片老化测试，并且所述多个振荡器的另一部分可不被用于进行芯片老化测试。换言之，当工艺监测器100执行芯片老化测试模式时，所述多个振荡器的至少其中之一个可被使能，并且所述多个振荡器的至少其中之另一个可被禁能。
在本实施例中，在所述多个振荡器中可被用于进行芯片老化测试的每一个振荡器可具有如图4所示的电路架构。在本实施例中，逻辑电路110可包括或逻辑电路111。振荡器电路140可包括振荡器141(假设为第M个振荡器)。多路复用器150可包括开关单元151。在本实施例中，或逻辑电路111的第一输入端可接收老化测试使能信号En1。或逻辑电路111的第二输入端可接收选择信号Sel的第M个位元的数据Sel_M(因为对应于第M个振荡器)，并且或逻辑电路111可根据如以下表2所示的真值表来从输出端输出第一控制信号CS1至振荡器141。M可介于1至2的N次方之间。
具体而言，当工艺监测器100未执行芯片老化测试模式时，老化测试使能信号En1可为逻辑值“0”。当工艺监测器100执行芯片老化测试模式时，老化测试使能信号En1可为逻辑值“1”。换言之，当工艺监测器100执行芯片老化测试模式时，无论数据Sel_M的逻辑值为何(即无论振荡器141是否被系统选中来输出时钟信号至计时器160)，或逻辑电路111都会输出具有逻辑值为“1”的第一控制信号CS1至振荡器141，以使能够使能振荡器141进行持续性的振荡。并且，当数据Sel_M的逻辑值为“1”时(即代表被系统选中来输出时钟信号)，开关单元151可被导通(因为对应于第M个振荡器，因此接收数据Sel_M)，以使多路复用器150可输出时钟信号clk_M至计数器160。
图5是本公开的实施例的另一部分逻辑电路、另一部分振荡器电路以及另一部分多路复用器的电路图。参考图1以及图5，在本实施例中，在所述多个振荡器中未被用于进行芯片老化测试的每一个振荡器可具有如图5所示的电路架构。在本实施例中，逻辑电路110可包括与逻辑电路(AND gate logic)112。振荡器电路140可包括振荡器142(假设为第K个振荡器)。多路复用器150可包括开关单元152。在本实施例中，与逻辑电路112的第一输入端可接收另一老化测试使能信号En1’。与逻辑电路112的第二输入端可接收选择信号Sel的第K个位元的数据Sel_K(因为对应于第K个振荡器)，并且与逻辑电路112可根据如以下表3的真值表来从输出端输出第二控制信号CS2至振荡器142。K可介于1至2的N次方之间。值得注意的是，老化测试使能信号En1’可为老化测试使能信号En1的反相信号。逻辑电路110还可例如包括一个反相器(inverter)，以接收老化测试使能信号En1，并且将其反相后输出老化测试使能信号En1’。
具体而言，当工艺监测器100未执行芯片老化测试模式时，老化测试使能信号En1’可为逻辑值“1”。当工艺监测器100执行芯片老化测试模式时，老化测试使能信号En1可为逻辑值“0”。换言之，当工艺监测器100未执行芯片老化测试模式时，若数据Sel_M的逻辑值为“1”，则与逻辑电路112可输出具有逻辑值为“1”的第二控制信号CS2至振荡器142，以使能振荡器142输出时钟信号clk_K(表示振荡器142被系统选中而执行工艺监测)，并且开关单元152可被导通，以使多路复用器150可输出时钟信号clk_K至计数器160，并且开关单元151可被导通(因为对应于第K个振荡器，因此接收数据Sel_K)。相对的，当工艺监测器100未执行芯片老化测试模式时，若数据Sel_K的逻辑值为“0”，则与逻辑电路112可输出具有逻辑值为“0”的第二控制信号CS2至振荡器142，以禁能振荡器142(表示振荡器142未被系统选中而执行工艺监测)，并且开关单元151可被关断。
此外，当工艺监测器100执行芯片老化测试模式时，由于振荡器142被预设为不需进行芯片老化测试，因此无论数据Sel_K的逻辑值为何，与逻辑电路112都会输出具有逻辑值为“0”的第二控制信号CS2至振荡器142，以禁能振荡器142，并且开关单元151可被关断。
图6是本公开的实施例的时钟信号以及参考时钟信号的示意图。参考图1、图4以及图6，在本实施例中，计数器160可例如接收时钟信号clk_n以及参考时钟信号ref_clk。计数器160可根据参考时钟信号ref_clk的周期数(cycle)去采样时钟信号clk_n。如图6所示，假设在一个预设时间区间内的参考时钟信号ref_clk具有4个周期，并且参考时钟信号ref_clk的频率为已知。计数器160可例如在参考时钟信号ref_clk的下降沿(即时间t1、t3、t5、t7)判断时钟信号clk_n的逻辑值是否为“1”。如图6所示，假设计数器160在时间t1、t3、t5、t7分别采样到时钟信号clk_n的逻辑值为“1”，则表示计数结果OS为4。对此，计数器160可输出此计数结果OS，以后端处理器或系统来根据以下公式(1)计算时钟信号clk_n的频率。在以下式(1)中，freq_osc为时钟信号clk_n的频率。freq_ref为参考时钟信号ref_clk的频率。CP为参考时钟信号ref_clk的周期数。
值得注意的是，本实施例计算时钟信号clk_n的频率的方式可适用于本公开的芯片老化测试模式以及工艺监测模式。换言之，本实施例的时钟信号clk_n可为图4的时钟信号clk_M，或者也可为图5的时钟信号clk_K。若时钟信号clk_n为预设用于测试芯片老化的振荡器所输出的信号，则后端处理器或系统可根据时钟信号clk_n的频率来判断系统的芯片老化程度。相对的，若时钟信号clk_n为被选中进行工艺监测的振荡器所输出的信号，则后端处理器或系统可根据时钟信号clk_n的频率来获得工艺监测结果。
综上所述，本公开的具有芯片老化测试功能的工艺监测器及其芯片老化测试方法，可在芯片老化测试模式中使能振荡器电路中被预设用于进行芯片老化测试的至少一个振荡器可持续地进行振荡，以有效地进行芯片老化程度的测试。并且，本公开的具有芯片老化测试功能的工艺监测器及其芯片老化测试方法，还可在工艺监测模式中使能振荡器电路中任一个振荡器，以有效地进行工艺监测。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (11)
1.一种工艺监测器，用于芯片老化测试，包括：
译码器，输出选择信号；
逻辑电路，耦接所述译码器，并且根据所述选择信号以及老化测试使能信号产生第一控制信号；
振荡器电路，耦接所述逻辑电路；
多路复用器，耦接所述逻辑电路以及所述译码器；
计数器，耦接所述振荡器电路；以及
使能逻辑电路，耦接所述译码器，并且接收所述老化测试使能信号以及全局使能信号；其中，所述振荡器电路根据所述第一控制信号输出至少一时钟信号至所述多路复用器，并且所述多路复用器根据所述选择信号输出所述至少一时钟信号的其中之一个至所述计数器，其中，所述计数器对所述至少一时钟信号的其中之一个进行计数，以输出对应于芯片老化程度的计数结果；
其中，所述使能逻辑电路根据所述老化测试使能信号以及所述全局使能信号产生译码器使能信号至所述译码器，以使能所述译码器根据寄存器信号产生所述选择信号；
其中，所述振荡器电路包括多个振荡器，并且所述逻辑电路根据所述老化测试使能信号以及所述选择信号产生所述第一控制信号至所述振荡器电路，以使能所述多个振荡器的至少其中之一个输出所述至少一时钟信号。
2.根据权利要求1所述的工艺监测器，其中，所述使能逻辑电路包括第一或逻辑电路，
其中，所述第一或逻辑电路的第一输入端以及第二输入端接收所述老化测试使能信号以及所述全局使能信号，并且所述第一或逻辑电路的输出端输出所述译码器使能信号至所述译码器。
3.根据权利要求1所述的工艺监测器，其中，所述逻辑电路包括第二或逻辑电路，所述第二或逻辑电路耦接所述多个振荡器的其中之一个，
其中，所述第二或逻辑电路的第一输入端接收所述老化测试使能信号，所述第二或逻辑电路的第二输入端接收所述选择信号，并且所述第二或逻辑电路的输出端输出所述第一控制信号至所述多个振荡器的其中之一个。
4.根据权利要求3所述的工艺监测器，其中，所述逻辑电路包括与逻辑电路，所述与逻辑电路耦接所述多个振荡器的其中之另一个，
其中，所述与逻辑电路的第一输入端接收另一老化测试使能信号，所述与逻辑电路的第二输入端接收所述选择信号，并且所述与逻辑电路的输出端输出第二控制信号至所述多个振荡器的其中之另一个。
5.根据权利要求4所述的工艺监测器，其中，所述另一老化测试使能信号为所述老化测试使能信号的反相信号。
6.根据权利要求4所述的工艺监测器，其中，当所述工艺监测器执行老化测试模式时，所述多个振荡器的其中之一个被使能，并且所述多个振荡器的其中之另一个被禁能。
7.根据权利要求1所述的工艺监测器，其中，所述多路复用器包括多个开关单元，并且所述多个开关单元分别耦接所述多个振荡器，
其中，所述多个开关单元分别受控于所述选择信号。
8.根据权利要求1所述的工艺监测器，其中，所述计数器还接收参考时钟信号，并且所述计数器利用所述参考时钟信号对由所述多路复用器输出的所述至少一时钟信号的其中之一个进行计数，以输出用于估测芯片老化程度的所述计数结果。
9.一种工艺监测器的芯片老化测试方法，包括：
通过译码器输出选择信号至逻辑电路以及多路复用器；
通过所述逻辑电路根据所述选择信号以及老化测试使能信号产生第一控制信号至振荡器电路；
通过所述振荡器电路根据所述第一控制信号输出至少一时钟信号至所述多路复用器；
通过所述多路复用器根据所述选择信号输出所述至少一时钟信号的其中之一个至计数器；
通过所述计数器对所述至少一时钟信号的其中之一个进行计数，以输出对应于芯片老化程度的计数结果；
通过使能逻辑电路接收所述老化测试使能信号以及全局使能信号；以及
通过所述使能逻辑电路根据所述老化测试使能信号以及所述全局使能信号产生译码器使能信号至所述译码器，以使能所述译码器根据寄存器信号产生所述选择信号；
其中，输出所述至少一时钟信号至所述多路复用器的步骤包括：
通过所述逻辑电路根据所述老化测试使能信号以及所述选择信号产生所述第一控制信号至所述振荡器电路，以使能所述振荡器电路的所述多个振荡器的至少其中之一个输出所述至少一时钟信号。
10.根据权利要求9所述的芯片老化测试方法，其中，所述逻辑电路包括第二或逻辑电路，所述第二或逻辑电路耦接所述多个振荡器的其中之一个；
其中，所述第二或逻辑电路的第一输入端接收所述老化测试使能信号，所述第二或逻辑电路的第二输入端接收所述选择信号，并且所述第二或逻辑电路的输出端输出所述第一控制信号至所述多个振荡器的其中之一个。
11.根据权利要求9所述的芯片老化测试方法，其中，输出对应于芯片老化程度的所述计数结果的步骤包括：
通过所述计数器接收参考时钟信号；以及
通过所述计数器利用所述参考时钟信号对由所述多路复用器输出的所述至少一时钟信号的其中之一个进行计数，以输出用于估测芯片老化程度的所述计数结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410224080.2A CN117805594B (zh) | 2024-02-29 | 2024-02-29 | 工艺监测器及其芯片老化测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410224080.2A CN117805594B (zh) | 2024-02-29 | 2024-02-29 | 工艺监测器及其芯片老化测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117805594A CN117805594A (zh) | 2024-04-02 |
| CN117805594B true CN117805594B (zh) | 2024-05-07 |
Family
ID=90422180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410224080.2A Active CN117805594B (zh) | 2024-02-29 | 2024-02-29 | 工艺监测器及其芯片老化测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117805594B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619463A (en) * | 1994-08-26 | 1997-04-08 | Sgs-Thomson Microelectronics Limited | Integrated circuit device and test method therefor |
| CN103116121A (zh) * | 2013-01-21 | 2013-05-22 | 合肥工业大学 | 基于自振荡回路的电路老化测试方法 |
| CN109766233A (zh) * | 2019-03-08 | 2019-05-17 | 江南大学 | 一种感知处理器nbti效应延时的检测电路及其方法 |
| CN110456256A (zh) * | 2019-09-06 | 2019-11-15 | 电子科技大学 | 基于备份电路的原位老化传感器及老化监测方法 |
| CN111812485A (zh) * | 2020-06-10 | 2020-10-23 | 西安电子科技大学 | 一种集成电路老化失效预警方法及电路 |
| CN113391193A (zh) * | 2021-06-25 | 2021-09-14 | 合肥工业大学 | 一种基于bist结构和自振荡环的电路老化测试方法 |
| CN116609639A (zh) * | 2023-05-26 | 2023-08-18 | 广州全盛威信息技术有限公司 | 芯片测试分析电路及芯片 |
-
2024
- 2024-02-29 CN CN202410224080.2A patent/CN117805594B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619463A (en) * | 1994-08-26 | 1997-04-08 | Sgs-Thomson Microelectronics Limited | Integrated circuit device and test method therefor |
| CN103116121A (zh) * | 2013-01-21 | 2013-05-22 | 合肥工业大学 | 基于自振荡回路的电路老化测试方法 |
| CN109766233A (zh) * | 2019-03-08 | 2019-05-17 | 江南大学 | 一种感知处理器nbti效应延时的检测电路及其方法 |
| CN110456256A (zh) * | 2019-09-06 | 2019-11-15 | 电子科技大学 | 基于备份电路的原位老化传感器及老化监测方法 |
| CN111812485A (zh) * | 2020-06-10 | 2020-10-23 | 西安电子科技大学 | 一种集成电路老化失效预警方法及电路 |
| CN113391193A (zh) * | 2021-06-25 | 2021-09-14 | 合肥工业大学 | 一种基于bist结构和自振荡环的电路老化测试方法 |
| CN116609639A (zh) * | 2023-05-26 | 2023-08-18 | 广州全盛威信息技术有限公司 | 芯片测试分析电路及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117805594A (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754833A (en) | Method and apparatus for providing synchronous data transmission between digital devices operating at frequencies having a P/Q integer ratio | |
| US20150301107A1 (en) | Aging detection circuit and method thereof | |
| US5155451A (en) | Circuit and method for dynamically generating a clock signal | |
| JP2003142991A (ja) | 比較回路、コンパレータ、レベル判定回路およびレベル判定回路のしきい値電圧設定方法 | |
| US7724060B2 (en) | Interface circuit and a clock output method therefor | |
| CN117805594B (zh) | 工艺监测器及其芯片老化测试方法 | |
| US7949891B2 (en) | Timer circuit storing a plurality of time measurements with different sets of measurement time that can be realized by starting the time measurements asynchronously | |
| JP3764560B2 (ja) | デジタル遅延回路及びデジタルｐｌｌ回路 | |
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| US7292070B1 (en) | Programmable PPM detector | |
| US10720223B2 (en) | Memory device with internal measurement of functional parameters | |
| US10749510B2 (en) | Semiconductor device and control methods thereof | |
| US20150145580A1 (en) | Apparatus for controlling semiconductor chip characteristics | |
| CN115357094A (zh) | 一种时钟监控电路及时钟监控方法 | |
| CN114779880A (zh) | 一种芯片时钟源检测电路及基于其的芯片时钟电路 | |
| JP4515751B2 (ja) | 半導体装置 | |
| CN117110845B (zh) | 一种测试模式控制电路、方法及芯片 | |
| US5483542A (en) | Byte error rate test arrangement | |
| US20040227553A1 (en) | Reliable phase adjustment circuit | |
| JP2002041178A (ja) | 半導体集積回路装置 | |
| US11451222B2 (en) | Reliability detection device and reliability detection method | |
| CN110260986B (zh) | 一种温度检测装置、方法及显示系统 | |
| US20220158642A1 (en) | Operating clock generator and reference clock gating circuit | |
| KR100463846B1 (ko) | 교환 시스템의 클럭 모니터링 장치 | |
| SU1096652A1 (ru) | Устройство дл функционального контрол цифровых логических элементов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |