CN117790526A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117790526A
CN117790526A CN202311248401.4A CN202311248401A CN117790526A CN 117790526 A CN117790526 A CN 117790526A CN 202311248401 A CN202311248401 A CN 202311248401A CN 117790526 A CN117790526 A CN 117790526A
Authority
CN
China
Prior art keywords
region
transistor
conductive layer
display device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311248401.4A
Other languages
English (en)
Inventor
卢相龙
孙宣权
申东熹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117790526A publication Critical patent/CN117790526A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

根据一实施例的显示装置，包括：基板；第一半导体层，位于基板上；第一栅极导电层以及第二栅极导电层，位于第一半导体层上；第二半导体层，位于第二栅极导电层上；第三栅极导电层，位于第二半导体层上；绝缘膜，包括谷；连接金属导电层，位于绝缘膜上；以及第一数据导电层以及第二数据导电层，位于连接金属导电层上，第一半导体层包括第一晶体管以及第二晶体管，第二半导体层包括第三晶体管，连接金属导电层包括将第一晶体管和第三晶体管电连接的第一连接电极，第一连接电极包括：第1‑1区域，与第一晶体管重叠；以及第1‑2区域以及第1‑3区域，与第三晶体管重叠，第1‑2区域以及第1‑3区域的每一个与第三晶体管连接。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
显示装置作为显示画面的装置，有液晶显示装置(Liquid Crystal Display，LCD)、有机发光显示装置(Organic Light Emitting Diode，OLED)等。这样的显示装置可以用于移动电话、导航仪、数码相机、电子书、便携式游戏机或者各种终端之类各种电子设备。
有机发光显示装置之类显示装置使用柔性基板，从而可以具有显示装置能够弯曲或折叠的结构。
发明内容
实施例用于提供一种在减小由于外部的冲击产生的影响的同时提升显示质量的显示装置。
根据一实施例的显示装置包括：基板；第一半导体层，位于所述基板上；第一栅极导电层以及第二栅极导电层，位于所述第一半导体层上；第二半导体层，位于所述第二栅极导电层上；第三栅极导电层，位于所述第二半导体层上；绝缘膜，包括围绕所述第一半导体层、所述第一栅极导电层、所述第二栅极导电层、所述第二半导体层以及所述第三栅极导电层的谷；连接金属导电层，位于所述绝缘膜上；以及第一数据导电层以及第二数据导电层，位于所述连接金属导电层上，所述第一半导体层包括第一晶体管以及第二晶体管，所述第二半导体层包括第三晶体管，所述连接金属导电层包括将所述第一晶体管和所述第三晶体管电连接的第一连接电极，所述第一连接电极包括：第1-1区域，与所述第一晶体管重叠；以及第1-2区域以及第1-3区域，与所述第三晶体管重叠，所述第1-2区域以及所述第1-3区域的每一个与所述第三晶体管连接。
可以是，所述第一连接电极包括：第一连接区域，将所述第1-1区域和所述第1-2区域连接，所述第1-3区域从所述第一连接区域凸出。
可以是，所述第1-2区域和所述第1-3区域在平面上彼此隔开。
可以是，所述第1-2区域以及所述第1-3区域沿着第一方向凸出，所述第一连接区域沿着与所述第一方向垂直的第二方向延伸。
可以是，所述第三晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，所述第1-2区域以及所述第1-3区域与所述第三晶体管的所述第二区域电连接。
可以是，所述第1-2区域以及所述第1-3区域通过开口与所述第三晶体管分别连接。
可以是，所述第1-2区域以及所述第1-3区域与所述第二栅极导电层以及所述第三栅极导电层在平面上隔开。
可以是，所述连接金属导电层还包括第十二连接电极，所述第十二连接电极包括：第2-1区域以及第2-2区域，与所述第二晶体管重叠；以及第二连接区域，位于所述第2-1区域和所述第2-2区域之间。
可以是，所述第二晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，所述第2-1区域以及所述第2-2区域与所述第二晶体管的所述第二区域分别重叠。
可以是，所述第2-1区域以及所述第2-2区域通过开口与所述第二晶体管的所述第二区域分别连接。
可以是，所述第二连接区域与所述第二晶体管在平面上隔开。
可以是，所述第二晶体管还包括：凸出部，与所述第2-1区域以及所述第2-2区域重叠。
可以是，所述连接金属导电层包含金(Au)、银(Ag)、铝(Al)、铜(Cu)、铂(Pt)以及铁(Fe)中的至少一种。
根据一实施例的显示装置包括：基板；第一半导体层，位于所述基板上；第一栅极导电层以及第二栅极导电层，位于所述第一半导体层上；第二半导体层，位于所述第二栅极导电层上；第三栅极导电层，位于所述第二半导体层上；绝缘膜，包括围绕所述第一半导体层、所述第一栅极导电层、所述第二栅极导电层、所述第二半导体层以及所述第三栅极导电层的谷；连接金属导电层，位于所述绝缘膜上；以及第一数据导电层以及第二数据导电层，位于所述连接金属导电层上，所述第一半导体层包括第一晶体管以及第二晶体管，所述第二半导体层包括第三晶体管，所述第三晶体管包括第一区域、第二区域以及沟道，所述连接金属导电层包括将所述第一晶体管和所述第三晶体管电连接的第一连接电极，所述第一连接电极包括：第1-1区域，与所述第一晶体管重叠；以及第1-2区域，与所述第三晶体管重叠，所述第1-2区域覆盖所述第三晶体管的所述第二区域。
可以是，所述第一连接电极包括：第一连接区域，将所述第1-1区域和所述第1-2区域连接，所述第一连接区域包括沿着第二方向延伸的形式。
可以是，所述第三晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，所述第1-2区域通过至少两个开口与所述第三晶体管的所述第二区域电连接。
可以是，所述第1-2区域与所述第二栅极导电层以及所述第三栅极导电层在平面上隔开。
可以是，所述连接金属导电层还包括第十二连接电极，所述第十二连接电极包括：第2-1区域以及第2-2区域，与所述第二晶体管重叠；以及第二连接区域，位于所述第2-1区域和所述第2-2区域之间。
可以是，所述第二晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，所述第2-1区域以及所述第2-2区域通过开口与所述第二晶体管的所述第二区域分别连接。
可以是，所述第二连接区域与所述第二晶体管重叠。
根据实施例，可以在减小由于外部的冲击产生的影响的同时，提升显示质量。
附图说明
图1是示出根据一实施例的显示装置的使用状态的概略立体图。
图2是根据一实施例的显示装置的分解立体图。
图3是根据一实施例的显示装置的框图。
图4是概略地示出根据又另一实施例的显示装置的立体图。
图5是根据一实施例的显示装置所包括的一个像素的电路图。
图6至图16的每一个是具体地示出根据一实施例的显示装置中的显示面板层的根据制造工艺的各层的结构的图。
图17是示出根据图16的显示面板层的截面的图。
图18是根据另一实施例的显示面板层的平面图。
(附图标记说明)
110：基板 130：第一半导体层
GAT1：第一栅极导电层 GAT2：第二栅极导电层
ACT2：第二半导体层 GAT3：第三栅极导电层
V：谷 MTL：连接金属导电层
T1、T2、T3：晶体管 CM1、CM12：连接电极
R1-1：第1-1区域 R1-2：第1-2区域
R1-3：第1-3区域 RC1：第一连接区域
R2-1：第2-1区域 R2-2：第2-2区域
RC2：第二连接区域 OP1、OP2：开口
具体实施方式
以下，以所附的附图为参考，针对本发明的各个实施例详细地进行说明，以使得在本发明所属的技术领域中具有通常的知识的人可以容易地实施。本发明可以以各种不同的形式实现，不限于在此说明的实施例。
为了清楚地说明本发明，省略了与说明无关的部分，贯穿说明书全文，针对相同或相似的构成要件，赋予相同的附图标记。
另外，在附图中示出的各结构的尺寸以及厚度为了便于说明而任意示出，因此本发明不必限于图示那样。在附图中，为了清楚表现多个层以及区域，放大示出了厚度。并且，在附图中，为了便于说明，夸张地示出了一部分层以及区域的厚度。
另外，当说到层、膜、区域、板等的部分在另一部分“之上”或“上”时，这不仅包括“直接”在另一部分“之上”的情况，也包括在其中间有又另一部分的情况。相反地，当说到任一部分“直接”在另一部分“之上”时，意指在中间没有其它部分。另外，说到在作为基准的部分“之上”或“上”是位于作为基准的部分之上或之下，不意指必须向重力相反方向侧位于“之上”或“上”。
另外，在说明书全文中，当说到任一部分“包括”任一构成要件时，这意指除非特别地有相反的记载，否则不排除其它构成要件，可以还包括其它构成要件。
另外，在说明书全文中，当说到“在平面上”时，这意指从上方观察对象部分时的情况，当说到“在截面上”时，这意指从侧面观察垂直地截取对象部分的截面时的情况。
以下，通过图1至图3，针对概略性的显示装置的结构进行观察。图1是示出根据一实施例的显示装置的使用状态的概略立体图，图2是根据一实施例的显示装置的分解立体图，图3是根据一实施例的显示装置的框图。
参照图1，根据一实施例的显示装置1000是显示动态图像或静态图像的装置，可以不仅用作移动电话(mobile phone)、智能电话(smart phone)、平板PC(tablet personalcomputer)、移动通信终端、电子手册、电子书、PMP(portable multimedia player，便携式多媒体播放器)、导航仪、UMPC(Ultra Mobile PC，超移动PC)之类的携带式电子设备，而且用作电视、笔记本、监视器、广告牌、物联网(internet of things，IOT)装置等的各种产品的显示屏幕。另外，根据一实施例的显示装置1000可以用于智能手表(smart watch)、手表电话(watch phone)、眼镜型显示器以及头戴式显示器(head mounted display，HMD)之类可穿戴装置(wearabledevice)。另外，根据一实施例的显示装置1000可以用作配置于汽车的仪表板以及汽车的中控台(center fascia)或仪表盘的CID(Center InformationDisplay，中央信息显示器)、代替汽车的侧视镜的车内镜显示器(room mirror display)、作为汽车的后排座椅用娱乐而配置于前排座椅的背面的显示器。为了便于说明，图1示出显示装置1000用作智能电话。
显示装置1000可以在与第一方向DR1以及第二方向DR2的每一个平行的显示面朝向第三方向DR3显示图像。显示图像的显示面可以与显示装置1000的前面(front surface)对应，并可以与盖窗WU的前面对应。图像可以包括动态图像以及静态图像。
在本实施例中，以图像显示的方向为基准定义各部件的前面(或上面)和背面(或下面)。可以是，前面和背面在第三方向DR3上彼此相对(opposing)，前面和背面的每一个的法线方向与第三方向DR3平行。前面和背面之间的第三方向DR3上的隔开距离可以与显示面板的第三方向DR3上的厚度对应。
根据一实施例的显示装置1000可以感测从外部施加的用户的输入(参考图1的手)。用户的输入可以包括用户身体的一部分、光、热或压力等各种形式的外部输入。在一实施例中，用户的输入示出为施加于前面的用户的手。但是，本发明不限于此。用户的输入可以以各种形式提供，另外，显示装置1000也可以根据显示装置1000的结构而感测施加于显示装置1000的侧面或背面的用户的输入。
参照图1以及图2，显示装置1000可以包括盖窗WU、壳体HM、显示面板DP以及光学元件ES。在一实施例中，盖窗WU和壳体HM可以结合而构成显示装置1000的外观。
盖窗WU可以包括绝缘面板。例如，盖窗WU可以由玻璃、塑料或它们的组合构成。
盖窗WU的前面可以界定显示装置1000的前面。透射区域TA可以是光学透明的区域。例如，透射区域TA可以是具有约90％以上的可见光透射率的区域。
阻挡区域BA可以界定透射区域TA的形状。阻挡区域BA可以与透射区域TA相邻并围绕透射区域TA。阻挡区域BA可以是与透射区域TA相比光透射率相对低的区域。阻挡区域BA可以包含遮光的不透明的物质。阻挡区域BA可以具有预定的颜色。阻挡区域BA可以由与界定透射区域TA的透明基板单独地提供的边框层界定，或者由插入或着色于透明基板而形成的墨水层界定。
显示面板DP可以包括显示图像的显示面板DP以及驱动部50。显示面板DP可以具备包括显示区域DA以及非显示区域PA的前面。显示区域DA可以是像素根据电信号工作而发射光的区域。
在一实施例中，显示区域DA可以是包括像素而显示图像的区域，同时是在像素的在第三方向DR3上的上侧设置触摸传感器而感测外部输入的区域。
盖窗WU的透射区域TA可以与显示面板DP的显示区域DA至少局部重叠。例如，透射区域TA可以与显示区域DA的前面重叠，或者与显示区域DA的至少一部分重叠。由此，用户可以通过透射区域TA识别图像，或者基于图像提供外部输入。但是，本发明不限于此。例如，在显示区域DA内显示图像的区域和感测外部输入的区域也可以彼此分离。
显示面板DP的非显示区域PA可以与盖窗WU的阻挡区域BA至少局部重叠。非显示区域PA可以是由阻挡区域BA覆盖的区域。非显示区域PA可以与显示区域DA相邻，并围绕显示区域DA。非显示区域PA可以不显示图像，并配置有用于驱动显示区域DA的驱动电路或驱动布线等。非显示区域PA可以包括位于显示区域DA的外侧的第一周边区域PA1和包括驱动部50、连接布线以及弯曲区域的第二周边区域PA2。在图2的实施例中，可以是，第一周边区域PA1位于显示区域DA的三侧，第二周边区域PA2位于显示区域DA的其余一侧。
在一实施例中，显示面板DP可以以显示区域DA以及非显示区域PA朝向盖窗WU的平坦的状态组装。但是，本发明不限于此。显示面板DP的非显示区域PA的一部分可以弯曲。此时，非显示区域PA中的一部分可以朝向显示装置1000的背面，从而减小在显示装置1000前面看到的阻挡区域BA，在图2中可以在使第二周边区域PA2弯曲而位于显示区域DA的背面后进行组装。
另外，显示面板DP可以包括组件区域EA，具体地，可以包括第一组件区域EA1以及第二组件区域EA2。第一组件区域EA1以及第二组件区域EA2可以由显示区域DA至少局部围绕。第一组件区域EA1以及第二组件区域EA2以彼此隔开的形式示出，但是不限于此，也可以至少局部连接。第一组件区域EA1以及第二组件区域EA2可以是在其下方配置有利用红外线、可见光或声音等的组件的区域。
显示区域DA包括多个发光二极管以及在多个发光二极管的每一个中生成并传输发光电流的多个像素PX。
第一组件区域EA1可以包括能够透射光的透射部以及包括多个像素的第二显示部。可以是，第一组件区域EA1所包括的透射部不设置导电层或半导体层，并且具有包含遮光物质的像素界定层、遮光层等形成开口而不阻挡光的结构。第一组件区域EA1的透射部表示在相邻的像素之间不设置导电层或半导体层的区域。另一方面，第一组件区域EA1可以具备包括与透射部相邻的多个像素的第二显示部。
第二组件区域EA2可以包括能够透射光及/或声音的透射部以及包括多个像素的显示部。透射部可以位于相邻的像素之间，并由能够透射光及/或声音的透明层构成。显示部可以通过合并多个像素而形成为具有一个单元结构，在相邻的单元结构之间可以设置透射部。
在此，显示区域DA以及组件区域EA的每一个可以包括多个像素。像素包括一个发光二极管和一个像素电路部。在显示区域DA以及组件区域EA中一对一地形成一个像素电路部和一个发光二极管。
参照图1、图2以及图3，显示面板DP可以具备包括像素的显示面板层DPL和触摸传感器TS。显示面板DP可以包括生成图像的结构即像素而通过透射区域TA从外部被用户识别。另外，触摸传感器TS可以位于像素的上方，并且可以感测从外部施加的外部输入。触摸传感器TS可以感测提供于盖窗WU的外部输入。
再次参照图2，第二周边区域PA2可以包括弯曲部。显示区域DA以及第一周边区域PA1可以以与第一方向DR1以及第二方向DR2所界定的平面实质上平行的状态具有平坦的状态，第二周边区域PA2的一侧也可以从平坦的状态延伸而经过弯曲部后再次具有平坦的状态。其结果，第二周边区域PA2的至少一部分可以弯曲而组装为位于显示区域DA的背面侧。第二周边区域PA2的至少一部分在组装时与显示区域DA在平面上重叠，因此可以减小显示装置1000的阻挡区域BA。但是，本发明不限于此。例如，第二周边区域PA2也可以不弯曲。
驱动部50可以安装于第二周边区域PA2上，并且可以安装于弯曲部上或位于弯曲部的两侧中的一处。驱动部50可以以芯片形式设置。
驱动部50可以与显示区域DA电连接而将电信号传输于显示区域DA。例如，驱动部50可以将数据信号提供于配置于显示区域DA的像素PX。或者，驱动部50可以包括触摸驱动电路，也可以与配置于显示区域DA的触摸传感器TS电连接。另一方面，驱动部50可以设计为除了上述的电路之外还包括各种电路或者将各种电信号提供于显示区域DA。
另一方面，显示装置1000可以在第二周边区域PA2的末端设置焊盘部，可以通过焊盘部与包括驱动芯片的柔性印刷电路基板(Flexible Printed circuit board，FPCB)电连接。在此，位于柔性印刷电路基板的驱动芯片可以包括用于驱动显示装置1000的各种驱动电路或用于电源供应的连接器等。根据实施例，可以替代柔性印刷电路基板，使用刚性的印刷电路基板(Printed circuit board，PCB)。
光学元件ES可以配置于显示面板DP的下方。光学元件ES可以包括与第一组件区域EA1重叠的第一光学元件ES1以及与第二组件区域EA2重叠的第二光学元件ES2。
第一光学元件ES1可以是利用光或声音的电子要件。例如，第一光学元件ES1可以是红外线传感器之类接受而利用光的传感器、输出并感测光或声音而测定距离或识别指纹等的传感器、输出光的小型灯或输出声音的扬声器等。在利用光的电子要件的情况下，显然可以利用可见光、红外光、紫外光等各种波段的光。
第二光学元件ES2可以是相机、红外线相机(IR camera)、点阵投射器(dotprojector)、红外线照明器(IR illuminator)以及飞行时间传感器(ToF sensor，Time-of-Flight sensor)中的至少一种。
参照图3，显示装置1000可以包括显示面板DP、电源供应模组PM、第一电子模组EM1以及第二电子模组EM2。显示面板DP、电源供应模组PM、第一电子模组EM1以及第二电子模组EM2可以彼此电连接。图3示例性地示出了显示面板DP的结构中的位于显示区域DA的显示面板层DPL和触摸传感器TS。
电源供应模组PM可以供应显示装置1000的整体工作所需的电源。电源供应模组PM可以包括常规的电池模组。
第一电子模组EM1以及第二电子模组EM2可以包括用于使显示装置1000工作的各种功能性模组。第一电子模组EM1可以直接安装于与显示面板DP电连接的母板，或者安装于单独的基板而通过连接器(未图示)等电连接于母板。
第一电子模组EM1可以包括控制模组CM、无线通信模组TM、图像输入模组IIM、声音输入模组AIM、存储器MM以及外部接口IF。模组中的一部分也可以不安装于母板，而通过与此连接的柔性印刷电路基板电连接于母板。
控制模组CM可以控制显示装置1000的整体工作。控制模组CM可以是微处理器。例如，控制模组CM使显示面板DP激活或不激活。控制模组CM可以根据从显示面板DP接收的触摸信号而控制图像输入模组IIM或声音输入模组AIM等其它模组。
无线通信模组TM可以利用蓝牙或Wi-Fi线路与其它终端发送/接收无线信号。无线通信模组TM可以利用通用通信线路来发送/接收语音信号。无线通信模组TM包括调制要发送的信号并将其发送的发送部TM1和解调接收的信号的接收部TM2。
图像输入模组IIM可以处理图像信号而变换为能够在显示面板DP显示的图像数据。声音输入模组AIM可以在录音模式、语音识别模式等下通过麦克风(Microphone)接收外部的声音信号而变换为电语音数据。
外部接口IF可以起到连接于外部充电器、有线/无线数据端口、卡(例如，存储卡(Memory card)、SIM/UIM卡)槽等的接口作用。
第二电子模组EM2可以包括声音输出模组AOM、发光模组LM、受光模组LRM以及相机模组CMM等，这些中的至少一部分作为光学元件ES，可以如图1以及图2那样位于显示面板DP的背面。作为光学元件ES，可以包括发光模组LM、受光模组LRM以及相机模组CMM等。另外，第二电子模组EM2可以直接安装于母板，或者安装于单独的基板而通过连接器(未图示)等与显示面板DP电连接，或者与第一电子模组EM1电连接。
声音输出模组AOM可以将从无线通信模组TM接收的声音数据或存储于存储器MM的声音数据进行变化而输出到外部。
发光模组LM可以生成光并输出光。发光模组LM可以输出红外线。例如，发光模组LM可以包括LED元件。例如，受光模组LRM可以感测红外线。受光模组LRM可以在感测到预定水平以上的红外线时激活。受光模组LRM可以包括CMOS传感器。可以是，在发光模组LM中生成的红外光输出后，通过外部被摄体(例如，用户的手指或脸)反射，反射的红外光入射于受光模组LRM。相机模组CMM可以拍摄外部的图像。
在一实施例中，光学元件ES可以追加地包括光感测传感器或热感测传感器。光学元件ES可以感测通过前面接收的外部被摄体或通过前面将语音等声音信号提供于外部。另外，光学元件ES也可以包括多个结构，不限于任一个实施例。
再次参照图2，壳体HM可以与盖窗WU结合。盖窗WU可以配置于壳体HM的前面。壳体HM可以与盖窗WU结合而提供预定的容纳空间。显示面板DP以及光学元件ES可以容纳于在壳体HM和盖窗WU之间提供的预定的容纳空间。
壳体HM可以包含具有相对高的刚性的物质。例如，壳体HM可以包含玻璃、塑料或金属，或者包括由它们的组合构成的多个框架及/或板。壳体HM可以稳定地保护容纳于内部空间的显示装置1000的结构免受外部冲击。
以下，通过图4观察根据另一实施例的显示装置1000的结构。图4是概略地示出根据另一实施例的显示装置的立体图。将省略针对与前述的构成要件相同的结构的说明。
在图4的实施例中示出显示装置1000通过折叠轴FAX折叠的结构的可折叠显示装置。
参照图4，在一实施例中，显示装置1000可以是可折叠显示装置。显示装置1000可以以折叠轴FAX为基准向外侧或内侧折叠。在以折叠轴FAX为基准向外侧折叠的情况下，显示装置1000的显示面可以在第三方向DR3上分别位于外侧而在两个方向上显示图像。在以折叠轴FAX为基准向内侧折叠的情况下，显示面可以从外部不被识别。
在一实施例中，显示装置1000可以包括显示区域DA、组件区域EA以及非显示区域PA。显示区域DA可以划分为第1-1显示区域DA1-1、第1-2显示区域DA1-2以及折叠区域FA。第1-1显示区域DA1-1和第1-2显示区域DA1-2可以以折叠轴FAX为基准(或者，为中心)分别位于左侧和右侧，在第1-1显示区域DA1-1和第1-2显示区域DA1-2之间可以设置折叠区域FA。此时，若以折叠轴FAX为基准向外侧折叠，则第1-1显示区域DA1-1和第1-2显示区域DA1-2可以在第三方向DR3上位于两侧并在两个方向上显示图像。另外，若以折叠轴FAX为基准向内侧折叠，则第1-1显示区域DA1-1和第1-2显示区域DA1-2可以从外部不被识别。
以下，通过图5具体地观察位于显示区域DA的显示面板层的像素的电路结构。图5是根据一实施例的显示装置所包括的一个像素的电路图。
根据一实施例的一个像素包括连接于多个布线127、128、151、152、153、155、171、172、741的多个晶体管T1、T2、T3、T4、T5、T6、T7、保持电容器Cst、升压电容器Cboost以及发光二极管LED。在此，除了发光二极管LED之外的晶体管以及电容器构成像素电路部。根据实施例，可以省略升压电容器Cboost。
在一个像素连接多个布线127、128、151、152、153、155、171、172、741。多个布线127、128、151、152、153、155、171、172、741包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、发光控制线155、数据线171、驱动电压线172以及公共电压线741。与第七晶体管T7连接的第一扫描线151也连接于第二晶体管T2，但是根据实施例，第七晶体管T7也可以与第二晶体管T2不同地连接到单独的旁路控制线。
第一扫描线151连接于扫描驱动部(未图示)而将第一扫描信号GW(N)传输于第二晶体管T2。前端的第一扫描线151将前端第一扫描信号GW(N-1)传输于第七晶体管T7。第二扫描线152可以在与第一扫描线151的信号相同的时序施加与施加于第一扫描线151的电压相反极性的电压。例如，当向第一扫描线151施加负极性的电压时，可以向第二扫描线152施加正极性的电压。第二扫描线152将第二扫描信号GC传输于第三晶体管T3。初始化控制线153将初始化控制信号GI传输于第四晶体管T4。发光控制线155将发光控制信号EM传输于第五晶体管T5以及第六晶体管T6。
数据线171是传输在数据驱动部(未图示)中生成的数据电压DATA的布线，由此传输于发光二极管LED的发光电流的大小改变，从而发光二极管LED发光的亮度也改变。驱动电压线172施加驱动电压ELVDD。第一初始化电压线127传输第一初始化电压Vinit，第二初始化电压线128传输第二初始化电压AVinit。公共电压线741将公共电压ELVSS施加到发光二极管LED的阴极。在本实施例中，施加于驱动电压线172、第一以及第二初始化电压线127、128以及公共电压线741的电压可以分别是恒定的电压。
驱动晶体管T1(或者，也称为第一晶体管)是p型晶体管，作为半导体层具有硅半导体。驱动晶体管T1是根据栅极电极的电压(即，存储于保持电容器Cst的电压)的大小而调节输出到发光二极管LED的阳极的发光电流的大小的晶体管。根据输出到发光二极管LED的阳极的发光电流的大小来调节发光二极管LED的亮度，因此可以根据施加于像素的数据电压DATA来调节发光二极管LED的发光亮度。为此，驱动晶体管T1的第一电极配置为能够接收驱动电压ELVDD，从而经由第五晶体管T5与驱动电压线172连接。另外，驱动晶体管T1的第一电极还与第二晶体管T2的第二电极连接而还接收数据电压DATA。另一方面，驱动晶体管T1的第二电极将发光电流输出到发光二极管LED而经由第六晶体管T6(以下，也称为输出控制晶体管)与发光二极管LED的阳极连接。另外，驱动晶体管T1的第二电极还与第三晶体管T3连接，从而将施加到第一电极的数据电压DATA传输到第三晶体管T3。另一方面，驱动晶体管T1的栅极电极与保持电容器Cst的一电极(以下，称为“第二保持电极”)连接。因此，根据存储于保持电容器Cst的电压而驱动晶体管T1的栅极电极的电压改变，由此驱动晶体管T1所输出的发光电流变更。保持电容器Cst起到在一帧期间使驱动晶体管T1的栅极电极的电压保持恒定的作用。另一方面，驱动晶体管T1的栅极电极可以还与第三晶体管T3连接而使得施加到驱动晶体管T1的第一电极的数据电压DATA经过第三晶体管T3传输到驱动晶体管T1的栅极电极。另一方面，驱动晶体管T1的栅极电极可以还与第四晶体管T4连接而接收第一初始化电压Vinit的传输而被初始化。
第二晶体管T2是p型晶体管，作为半导体层具有硅半导体。第二晶体管T2是将数据电压DATA接收到像素内的晶体管。第二晶体管T2的栅极电极与第一扫描线151以及升压电容器Cboost的一电极(以下，称为“下升压电极”)连接。第二晶体管T2的第一电极与数据线171连接。第二晶体管T2的第二电极与驱动晶体管T1的第一电极连接。若第二晶体管T2根据通过第一扫描线151传输的第一扫描信号GW(N)中的负极性的电压而导通，则通过数据线171传输的数据电压DATA传输到驱动晶体管T1的第一电极，最终数据电压DATA传输到驱动晶体管的栅极电极并存储于保持电容器Cst。
第三晶体管T3是n型晶体管，作为半导体层具有氧化物半导体。第三晶体管T3将驱动晶体管T1的第二电极和驱动晶体管T1的栅极电极电连接，其结果，使数据电压DATA补偿相当于驱动晶体管T1的阈值电压后存储于保持电容器Cst的第二保持电极的晶体管。第三晶体管T3的栅极电极与第二扫描线152连接，第三晶体管T3的第一电极与驱动晶体管T1的第二电极连接。第三晶体管T3的第二电极与保持电容器Cst的第二保持电极、驱动晶体管T1的栅极电极以及升压电容器Cboost的另一电极(以下，称为“上升压电极”)连接。第三晶体管T3根据通过第二扫描线152接收的第二扫描信号GC中的正极性的电压而导通，从而使驱动晶体管T1的栅极电极和驱动晶体管T1的第二电极连接，并将施加于驱动晶体管T1的栅极电极的电压传输到保持电容器Cst的第二保持电极而存储于保持电容器Cst。此时，存储于保持电容器Cst的电压以存储驱动晶体管T1截止时的驱动晶体管T1的栅极电极的电压而补偿了驱动晶体管T1的阈值电压(Vth)值的状态存储。
第四晶体管T4是n型晶体管，作为半导体层具有氧化物半导体。第四晶体管T4起到初始化驱动晶体管T1的栅极电极以及保持电容器Cst的第二保持电极的作用。第四晶体管T4的栅极电极与初始化控制线153连接，第四晶体管T4的第一电极与第一初始化电压线127连接。第四晶体管T4的第二电极连接于第三晶体管T3的第二电极、保持电容器Cst的第二保持电极、驱动晶体管T1的栅极电极以及升压电容器Cboost的上升压电极。第四晶体管T4根据通过初始化控制线153接收的初始化控制信号GI中的正极性的电压而导通，此时，将第一初始化电压Vinit传输于驱动晶体管T1的栅极电极、保持电容器Cst的第二保持电极以及升压电容器Cboost的上升压电极而进行初始化。
第五晶体管T5以及第六晶体管T6是p型晶体管，作为半导体层具有硅半导体。
第五晶体管T5起到将驱动电压ELVDD传输于驱动晶体管T1的作用。第五晶体管T5的栅极电极与发光控制线155连接，第五晶体管T5的第一电极与驱动电压线172连接，第五晶体管T5的第二电极与驱动晶体管T1的第一电极连接。
第六晶体管T6起到将从驱动晶体管T1输出的发光电流传输到发光二极管LED的作用。第六晶体管T6的栅极电极与发光控制线155连接，第六晶体管T6的第一电极与驱动晶体管T1的第二电极连接，第六晶体管T6的第二电极与发光二极管LED的阳极连接。
第七晶体管T7是p型晶体管，作为半导体层具有硅半导体。第七晶体管T7起到初始化发光二极管LED的阳极的作用。第七晶体管T7的栅极电极与前端的第一扫描线151连接，第七晶体管T7的第一电极与发光二极管LED的阳极连接，第七晶体管T7的第二电极与第二初始化电压线128连接。若第七晶体管T7通过第一扫描线151中的负极性的电压而导通，则第二初始化电压AVinit施加到发光二极管LED的阳极而初始化发光二极管LED的阳极。另一方面，第七晶体管T7的栅极电极也可以与单独的旁路控制线连接而通过与第一扫描线151单独的布线控制。另外，根据实施例，被施加第二初始化电压AVinit的第二初始化电压线128可以与被施加第一初始化电压Vinit的第一初始化电压线127彼此相同。
虽然说明为一个像素包括七个晶体管T1～T7、两个电容器(保持电容器Cst、升压电容器Cboost)，但是不限于此，根据实施例，也可以排除升压电容器Cboost。另外，虽然是第三晶体管T3以及第四晶体管T4由n型晶体管形成的实施例，但也可以是，它们中的仅一个由n型晶体管形成，或者其它晶体管(例如，第七晶体管T7等)由n型晶体管形成。
以上，通过图5观察了形成于显示区域DA的像素的电路结构。
以下，参考图6至图17观察根据一实施例的显示面板。图6至图16的每一个是具体地示出根据一实施例的显示装置中的显示面板层的根据制造工艺的各层的结构的图，图17是示出根据图16的显示面板层的截面的图。
首先，参照图6以及图17，根据一实施例的显示面板包括基板110。基板110可以包含玻璃等具有刚性(rigid)的特性而不弯曲的物质或者包含塑料或聚酰亚胺(Polyimide)之类能够弯曲的柔性物质。在柔性基板的情况下，可以具有聚酰亚胺(Polyimide)和在其之上由无机绝缘物质形成的阻挡层的双层结构反复形成的结构。
根据一实施例的基板110可以包括凹槽GRV。凹槽GRV可以贯通基板110所包括的阻挡层或形成于阻挡层。凹槽GRV可以形成为在显示区域内划分相邻的像素电路区域。作为一例，在由在平面上四边形式的凹槽GRV划分的区域中可以包括两个像素电路区域，并可以与相邻的另一像素电路区域划分开。但是不限于此，划分像素电路区域的凹槽GRV的形式可以进行各种变形。
然后，参照图7以及图17，在基板110之上设置金属层BML。
金属层BML包括扩展部BML1和使扩展部BML1彼此连接的连接部BML2。金属层BML的扩展部BML1可以形成于后述的第一半导体层中的与驱动晶体管T1的沟道1132在平面上重叠的位置。
金属层BML可以也称为下屏蔽层，包含铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)等金属或金属合金，可以追加地包含非晶硅，可以构成为单层或多层。
参考图17，在基板110以及金属层BML之上设置覆盖它们的缓冲层111。缓冲层111起到阻止杂质元素渗透于第一半导体层130的作用，可以是包含氧化硅(SiOx)或氮化硅(SiNx)、氮氧化硅(SiOxNy)等的无机绝缘膜。
然后，参考图8以及图17，在缓冲层111之上设置由硅半导体(例如，多晶半导体)形成的第一半导体层130。第一半导体层130包括驱动晶体管T1的沟道1132、第一区域1131以及第二区域1133。另外，第一半导体层130不仅包括驱动晶体管T1的沟道1132，而且包括第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的沟道，并且在各沟道的两侧具有通过等离子体处理或掺杂而具有导电层特性的区域，从而执行第一电极以及第二电极的作用。
驱动晶体管T1的沟道1132可以在平面上构成为弯曲的形状。但是，驱动晶体管T1的沟道1132的形状不限于此，可以进行各种变更。例如，驱动晶体管T1的沟道1132也可以弯曲为其它形状，也可以构成为棒形状。在驱动晶体管T1的沟道1132的两侧可以设置驱动晶体管T1的第一区域1131以及第二区域1133。位于第一半导体层130的第一区域1131以及第二区域1133执行驱动晶体管T1的第一电极以及第二电极的作用。
在第一半导体层130中在从驱动晶体管T1的第二区域1133向第二方向DR2的上侧延伸的部分1134设置第二晶体管T2的沟道、第一区域以及第二区域。在从驱动晶体管T1的第二区域1133向第二方向DR2的下侧延伸的部分1135设置第五晶体管T5的沟道、第一区域以及第二区域。在从驱动晶体管T1的第一区域1131向第二方向DR2的下侧延伸的部分1136设置第六晶体管T6的沟道、第一区域以及第二区域。第一半导体层130包括与第二晶体管T2的沟道、第一区域以及第二区域相邻设置的部分1137，其包括第七晶体管T7的沟道、第一区域以及第二区域。
参照图17，在第一半导体层130之上可以设置第一栅极绝缘膜141。第一栅极绝缘膜141可以是包含氧化硅(SiOx)或氮化硅(SiNx)、氮氧化硅(SiOxNy)等的单层或多层的无机绝缘膜。
然后，参照图9以及图17，在第一栅极绝缘膜141之上可以设置包括驱动晶体管T1的栅极电极1151的第一栅极导电层GAT1。第一栅极导电层GAT1不仅包括驱动晶体管T1的栅极电极1151，而且包括第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的每一个的栅极电极。驱动晶体管T1的栅极电极1151可以与驱动晶体管T1的沟道1132重叠。驱动晶体管T1的沟道1132被驱动晶体管T1的栅极电极1151覆盖。
第一栅极导电层GAT1可以还包括下第一扫描线151a以及下发光控制线155a。下第一扫描线151a以及下发光控制线155a可以在大致横向方向(以下，也称为第一方向DR1)上延伸。下第一扫描线151a可以与第二晶体管T2的栅极电极连接。下第一扫描线151a可以与第二晶体管T2的栅极电极构成为一体。下第一扫描线151a可以还与前端像素的第七晶体管T7的栅极电极连接。下第一扫描线151a可以与第七晶体管T7的栅极电极构成为一体。
另一方面，下发光控制线155a可以与第五晶体管T5的栅极电极以及第六晶体管T6的栅极电极连接。下发光控制线155a与第五晶体管T5以及第六晶体管T6的栅极电极构成为一体。
第一栅极导电层GAT1可以包含铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)等金属或金属合金，可以构成为单层或多层。
可以在形成包括驱动晶体管T1的栅极电极1151的第一栅极导电层GAT1之后执行等离子体处理或掺杂工艺而使第一半导体层130的暴露的区域导体化。即，可以是，被第一栅极导电层GAT1遮挡的第一半导体层130没有被导体化，不被第一栅极导电层GAT1覆盖的第一半导体层130的部分具有与导电层相同的特性。其结果，包括被导体化的部分的晶体管可以具有p型晶体管特性，从而驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7是p型晶体管。
参照图17，在包括驱动晶体管T1的栅极电极1151的第一栅极导电层GAT1以及第一栅极绝缘膜141之上可以设置第二栅极绝缘膜142。第二栅极绝缘膜142可以是包含氧化硅(SiOx)或氮化硅(SiNx)、氮氧化硅(SiOxNy)等的单层或多层的无机绝缘膜。
然后，参照图10以及图17，在第二栅极绝缘膜142之上可以设置包括保持电容器Cst的第一保持电极1153、第三晶体管T3的下屏蔽层3155以及第四晶体管T4的下屏蔽层4155的第二栅极导电层GAT2。下屏蔽层3155、4155可以分别位于第三晶体管T3以及第四晶体管T4的沟道的下方而起到屏蔽(shielding)从下侧提供于沟道的光或电磁干扰等的作用。
第一保持电极1153与驱动晶体管T1的栅极电极1151重叠而构成保持电容器Cst。在保持电容器Cst的第一保持电极1153形成开口1152。保持电容器Cst的第一保持电极1153的开口1152可以与驱动晶体管T1的栅极电极1151重叠。
第三晶体管T3的下屏蔽层3155可以与后述的第三晶体管T3的沟道3137以及栅极电极3151重叠。第四晶体管T4的下屏蔽层4155可以与后述的第四晶体管T4的沟道4137以及栅极电极4151重叠。
第二栅极导电层GAT2可以还包括下第二扫描线152a以及下初始化控制线153a。下第二扫描线152a以及下初始化控制线153a可以在大致横向方向(第一方向DR1)上延伸。下第二扫描线152a可以与第三晶体管T3的下屏蔽层3155连接。下第二扫描线152a可以与第三晶体管T3的下屏蔽层3155构成为一体。下初始化控制线153a可以与第四晶体管T4的下屏蔽层4155连接。下初始化控制线153a可以与第四晶体管T4的下屏蔽层4155构成为一体。
位于相邻的像素电路区域的第二栅极导电层GAT2可以彼此隔开。第二栅极导电层GAT2可以包含铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)等金属或金属合金，可以构成为单层或多层。
参考图17，在包括保持电容器Cst的第一保持电极1153、第三晶体管T3的下屏蔽层3155以及第四晶体管T4的下屏蔽层4155的第二栅极导电层GAT2之上可以设置第一层间绝缘膜161。
第一层间绝缘膜161可以是包含氧化硅(SiOx)或氮化硅(SiNx)、氮氧化硅(SiOxNy)等的单层或多层的无机绝缘膜，根据实施例，可以将无机绝缘物质形成得厚。
然后，参考图11以及图17，在第一层间绝缘膜161之上可以设置包括第三晶体管T3的沟道3137、第一区域3136以及第二区域3138、第四晶体管T4的沟道4137、第一区域4136以及第二区域4138的第二半导体层ACT2。第二半导体层ACT2可以包含氧化物半导体。第二半导体层ACT2可以包括升压电容器Cboost的上升压电极3138t。
第三晶体管T3的沟道3137、第一区域3136以及第二区域3138、第四晶体管T4的沟道4137、第一区域4136以及第二区域4138彼此连接而构成为一体。在第三晶体管T3的沟道3137的两侧设置第三晶体管T3的第一区域3136以及第二区域3138，在第四晶体管T4的沟道4137的两侧设置第四晶体管T4的第一区域4136以及第二区域4138。第三晶体管T3的第二区域3138与第四晶体管T4的第二区域4138连接。第三晶体管T3的沟道3137与下屏蔽层3155重叠，第四晶体管T4的沟道4137与下屏蔽层4155重叠。
在第三晶体管T3的第二区域3138和第四晶体管T4的第二区域4138之间设置升压电容器Cboost的上升压电极3138t。升压电容器Cboost的上升压电极3138t与升压电容器Cboost的下第一扫描线151a的扩展的部分重叠，从而构成升压电容器Cboost。
位于相邻的像素电路区域的第二半导体层ACT2可以彼此隔开。
参照图17，在包括第三晶体管T3的沟道3137、第一区域3136以及第二区域3138、第四晶体管T4的沟道4137、第一区域4136以及第二区域4138以及升压电容器Cboost的上升压电极3138t的第二半导体层ACT2之上可以设置第三栅极绝缘膜143。
第三栅极绝缘膜143可以位于第二半导体层ACT2以及第一层间绝缘膜161之上的整个面。因此，第三栅极绝缘膜143可以覆盖第三晶体管T3的沟道3137、第一区域3136以及第二区域3138、第四晶体管T4的沟道4137、第一区域4136以及第二区域4138、升压电容器Cboost的上升压电极3138t的上面以及侧面。但是，本实施例不限于此，第三栅极绝缘膜143也可以不位于第二半导体层ACT2以及第一层间绝缘膜161之上的整个面。例如，也可以是，第三栅极绝缘膜143与第三晶体管T3的沟道3137重叠，而与第一区域3136以及第二区域3138不重叠。另外，也可以是，第三栅极绝缘膜143与第四晶体管T4的沟道4137重叠，而与第一区域4136以及第二区域4138不重叠。
第三栅极绝缘膜143可以是包含氧化硅(SiOx)或氮化硅(SiNx)、氮氧化硅(SiOxNy)等的单层或多层的无机绝缘膜。
参照图12以及图17，在第三栅极绝缘膜143之上可以设置包括第三晶体管T3的栅极电极3151以及第四晶体管T4的栅极电极4151的第三栅极导电层GAT3。
第三晶体管T3的栅极电极3151可以与第三晶体管T3的沟道3137重叠。第三晶体管T3的栅极电极3151可以与第三晶体管T3的下屏蔽层3155重叠。
第四晶体管T4的栅极电极4151可以与第四晶体管T4的沟道4137重叠。第四晶体管T4的栅极电极4151可以与第四晶体管T4的下屏蔽层4155重叠。
第三栅极导电层GAT3可以还包括上第二扫描线152b以及上初始化控制线153b。
上第二扫描线152b以及上初始化控制线153b可以在大致横向方向(第一方向DR1)上延伸。上第二扫描线152b可以与下第二扫描线152a一起构成第二扫描线152。上第二扫描线152b可以与第三晶体管T3的栅极电极3151连接。上第二扫描线152b可以与第三晶体管T3的栅极电极3151构成为一体。上初始化控制线153b可以与下初始化控制线153a一起构成初始化控制线153。上初始化控制线153b可以与第四晶体管T4的栅极电极4151连接。上初始化控制线153b可以与第四晶体管T4的栅极电极4151构成为一体。
位于相邻的像素电路区域的第三栅极导电层GAT3可以彼此隔开。
第三栅极导电层GAT3可以包含铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)等金属或金属合金，可以构成为单层或多层。
在形成包括第三晶体管T3的栅极电极3151以及第四晶体管T4的栅极电极4151的第三栅极导电层GAT3之后通过等离子体处理或掺杂工艺，被第三栅极导电层GAT3遮挡的氧化物半导体层的部分形成为沟道，不被第三栅极导电层GAT3覆盖的氧化物半导体层的部分被导体化。第三晶体管T3的沟道3137可以在栅极电极3151之下设置为与栅极电极3151重叠。第三晶体管T3的第一区域3136以及第二区域3138可以与栅极电极3151不重叠。第四晶体管T4的沟道4137可以在栅极电极4151之下设置为与栅极电极4151重叠。第四晶体管T4的第一区域4136以及第二区域4138可以与栅极电极4151不重叠。上升压电极3138t可以与第三栅极导电层GAT3不重叠。包括氧化物半导体层的晶体管可以具有n型晶体管的特性。
再次参照图17，在包括第三晶体管T3的栅极电极3151以及第四晶体管T4的栅极电极4151的第三栅极导电层GAT3之上可以设置第二层间绝缘膜162。
第二层间绝缘膜162可以具有单层或多层结构。第二层间绝缘膜162可以包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质，根据实施例，可以包含有机物质。
然后，参考图13以及图17，可以形成贯通第二层间绝缘膜162、第三栅极绝缘膜143、第一层间绝缘膜161、第二栅极绝缘膜142、第一栅极绝缘膜141的谷V。谷V可以划分相邻的像素电路区域。本说明书示出了贯通至基板110的阻挡层的实施例，不限于此，也可以是贯通至第一栅极绝缘膜141或缓冲层111的实施例。划分像素电路区域的谷V的形式可以进行各种变形。
在第二层间绝缘膜162可以形成两个种类的开口OP1、OP2。两个种类的开口OP1、OP2可以使用彼此不同的掩模来形成。
第一开口OP1可以在第二层间绝缘膜162、第三栅极绝缘膜143、第一层间绝缘膜161、第二栅极绝缘膜142以及第一栅极绝缘膜141中的至少一个形成开口，使第一半导体层130、第一栅极导电层GAT1或第二栅极导电层GAT2暴露。
第二开口OP2可以在第二层间绝缘膜162及/或第三栅极绝缘膜143形成开口，使氧化物半导体层或第三栅极导电层GAT3暴露。
第一开口OP1中的一个可以与驱动晶体管T1的栅极电极1151的至少一部分重叠，还形成于第三栅极绝缘膜143、第一层间绝缘膜161以及第二栅极绝缘膜142。此时，第一开口OP1中的一个可以与第一保持电极1153的开口1152重叠，并可以位于第一保持电极1153的开口1152的内侧。
第二开口OP2中的一个可以与升压电容器Cboost至少局部重叠，并可以形成于第三栅极绝缘膜143。第二开口OP2中的另一个可以与第三晶体管T3的第一区域3136的至少一部分重叠，并形成于第三栅极绝缘膜143。
根据实施例，谷V可以在形成第一开口OP1或第二开口OP2的相同工艺中形成。
然后，参考图14以及图17，在第二层间绝缘膜162之上可以设置包括多个连接电极的连接金属导电层MTL。连接金属导电层MTL可以包括第一至第十二连接电极CM1、CM2、CM3、CM4、CM5、CM6、CM7、CM8、CM9、CM10、CM11、CM12以及第一连接部FL1。
连接金属导电层MTL可以包含柔性优异的金属，作为一例，可以包含金(Au)、银(Ag)、铝(Al)、铜(Cu)、铂(Pt)以及铁(Fe)中的至少一种。
第一连接电极CM1可以与驱动晶体管T1的栅极电极1151重叠。第一连接电极CM1可以通过第一开口OP1以及第一保持电极1153的开口1152与驱动晶体管T1的栅极电极1151连接。第一连接电极CM1可以与升压电容器Cboost重叠。第一连接电极CM1可以通过第二开口OP2与升压电容器Cboost的上升压电极3138t连接。因此，通过第一连接电极CM1，驱动晶体管T1的栅极电极1151和升压电容器Cboost的上升压电极3138t可以连接。此时，通过第一连接电极CM1，驱动晶体管T1的栅极电极1151可以还与第三晶体管T3的第二区域3138以及第四晶体管T4的第二区域4138连接。
第二连接电极CM2可以与后述的第一初始化电压线127和第四晶体管T4连接。第三连接电极CM3可以与第七晶体管T7连接。另外，第十连接电极CM10可以与第六晶体管T6连接。第三连接电极CM3以及第十连接电极CM10可以通过后述的第十三连接电极CM13连接。即，通过第三连接电极CM3、第十连接电极CM10以及第十三连接电极CM13，第六晶体管T6和第七晶体管T7可以连接。第四连接电极CM4可以将上初始化控制线153b和下初始化控制线153a连接。第五连接电极CM5可以将第二晶体管T2和后述的数据线171电连接。第六连接图案CM6可以将上第一扫描线151b和下第一扫描线151a连接。第七连接电极CM7可以将第七晶体管T7和第二初始化电压线128电连接。第八连接电极CM8可以将下第二扫描线152a、上第二扫描线152b以及连接第二扫描线152c电连接。第九连接电极CM9可以将第三晶体管T3和第一晶体管T1连接。第十一连接电极CM11可以将下发光控制线155a和上发光控制线155b连接。第十二连接电极CM12可以将第二晶体管T2和第一晶体管T1电连接。第一连接部FL1可以通过第一开口OP1将第五晶体管T5和第一保持电极1153电连接。
以下，针对第一连接电极CM1以及第十二连接电极CM12更具体地进行观察。
第一连接电极CM1可以包括与第一晶体管T1的栅极电极1151连接的第1-1区域R1-1、与第三晶体管T3连接的第1-2区域R1-2。第1-1区域R1-1可以通过第一开口OP1与第一晶体管T1的栅极电极1151电连接。第1-2区域R1-2可以通过第二开口OP2与第三晶体管T3的第二区域3138及/或第四晶体管T4的第二区域4138连接。或者，第1-2区域R1-2可以通过第二开口OP2与升压电容器Cboost的上升压电极3138t连接。
第一连接电极CM1可以包括将第1-1区域R1-1和第1-2区域R1-2连接的第一连接区域RC1。第一连接区域RC1可以具有沿着大致第二方向DR2延伸的形式，不限于此，也可以是用于将第1-1区域R1-1和第1-2区域R1-2连接的任何形式。
第一连接电极CM1可以包括从第一连接区域RC1凸出的第1-3区域R1-3。第1-3区域R1-3可以具有沿着大致第一方向DR1凸出的形式。第1-3区域R1-3可以与第三晶体管T3的第二区域3138重叠。第1-3区域R1-3可以通过第二开口OP2与第三晶体管T3的第二区域3138电连接。
第1-3区域R1-3可以还是用于与第三晶体管T3的第二区域3138连接的任何形式，作为一例，可以在与第二栅极导电层GAT2以及第三栅极导电层GAT3不重叠的位置处与第三晶体管T3的第二区域3138重叠。第1-3区域R1-3可以与第二栅极导电层GAT2以及第三栅极导电层GAT3在平面上隔开。具体地，第1-3区域R1-3可以在平面上与第三晶体管T3的栅极电极3151以及第三晶体管T3的下屏蔽层3155隔开。
第1-2区域R1-2和第1-3区域R1-3的每一个可以是从第一连接区域RC1凸出的形式。第1-2区域R1-2和第1-3区域R1-3的每一个可以通过第二开口OP2与第三晶体管T3电连接。第1-2区域R1-2和第1-3区域R1-3可以在平面上沿着第二方向DR2隔开。在第1-2区域R1-2和第1-3区域R1-3之间可以有隔开的空间。即使在第1-2区域R1-2和第1-3区域R1-3之间的隔开的空间中在第三晶体管T3产生微细裂纹，也可以通过第1-2区域R1-2以及第1-3区域R1-3保持第三晶体管T3的连接。
沿着第二方向DR2延伸的第三晶体管T3的第二区域3138可能对针对显示装置的特定检查(作为一例，落笔刚性评价等)脆弱。在执行特定检查的过程中或显示装置弯曲的情况等下可能在第二区域3138产生微细裂纹。根据一实施例的显示装置中，第一连接电极CM1的第1-2区域R1-2以及第1-3区域R1-3的每一个可以与第三晶体管T3的第二区域3138连接。由此，即使第三晶体管T3的一部分路径断开，也可以通过第一连接电极CM1的第1-2区域R1-2以及第1-3区域R1-3仍然保持电连接状态。
第十二连接电极CM12可以是沿着大致第二方向DR2延伸的棒形状。第十二连接电极CM12可以与第二晶体管T2重叠。具体地，第二晶体管T2可以包括与数据线171电连接的第一区域1134a、与第一晶体管T1电连接的第二区域1134b以及位于第一区域1134a和第二区域1134b之间的沟道1134c。沟道1134c可以与第一扫描线151重叠。
第十二连接电极CM12可以包括第2-1区域R2-1、第2-2区域R2-2以及第二连接区域RC2。第2-1区域R2-1以及第2-2区域R2-2的每一个可以与第二晶体管T2的第二区域1134b重叠。第2-1区域R2-1以及第2-2区域R2-2的每一个可以通过第一开口OP1与第二晶体管T2的第二区域1134b连接。第二连接区域RC2可以沿着大致第二方向DR2延伸，根据一实施例，可以与第二晶体管T2不重叠。第二连接区域RC2可以在平面上与第二晶体管T2隔开。
与第十二连接电极CM12重叠的第二晶体管T2可以具有沿着第一方向DR1凸出的凸出部TP。与第2-1区域R2-1重叠的第二晶体管T2的一部分以及与第2-2区域R2-2重叠的第二晶体管T2的一部分可以具有沿着第一方向DR1凸出的形式。在凸出部TP处第二晶体管T2可以与第一开口OP1重叠，并且可以通过第一开口OP1与第十二连接电极CM12连接。
沿着第二方向DR2延伸的第二晶体管T2的第二区域1134b可以对针对显示装置的特定检查(作为一例，落笔刚性评价等)脆弱。在执行特定检查的过程中或显示装置弯曲的情况等下可能在第二区域1134b产生微细裂纹。根据一实施例的显示装置中，第十二连接电极CM12的第2-1区域R2-1以及第2-2区域R2-2的每一个可以与第二晶体管T2的第二区域1134b连接。由此，即使第二晶体管T2的一部分路径断开，也可以通过第十二连接电极CM12的第2-1区域R2-1以及第2-2区域R2-2仍然保持电连接状态。
在位于第一半导体层130的第二晶体管T2断开或者位于第二半导体层ACT2的第三晶体管T3断开的情况下，可能发生相应像素表现为亮点的问题。根据一实施例，即使在第一半导体层130或第二半导体层ACT2发生由于裂纹的断线，也可以通过位于与第一半导体层130或第二半导体层ACT2不同的层的金属连接电极保持电连接，从而防止相应像素表现为亮点缺陷，提供具有提升的可靠性的显示装置。
然后，参考图17，在连接金属导电层MTL之上可以设置第三层间绝缘膜163。第三层间绝缘膜163可以形成为填充谷V。多个像素电路区域可以通过第三层间绝缘膜163划分。位于彼此不同的像素电路区域内的第一半导体层130以及第二半导体层ACT2、第一至第三栅极导电层GAT1、GAT2、GAT3不彼此直接连接，而通过第三层间绝缘膜163隔开。
第三层间绝缘膜163可以位于多个像素电路区域之间，并且可以形成为围绕像素电路区域的边缘。通过使得在由无机物质构成的第二层间绝缘膜162、第一层间绝缘膜161、第三栅极绝缘膜143、第二栅极绝缘膜142、第一栅极绝缘膜141、缓冲层111以及基板110的一部分形成谷V，并在谷V内设置由有机物质构成的第三层间绝缘膜163，可以将各像素电路区域形成为岛型(island type)。因此，即使从外部施加冲击而在第二层间绝缘膜162、第一层间绝缘膜161、第三栅极绝缘膜143、第二栅极绝缘膜142、第一栅极绝缘膜141、缓冲层111以及基板110的一部分等产生损伤，通过由有机物质构成的第三层间绝缘膜163而多个像素电路区域具有独立的结构，因此也可以防止对相邻的其它像素造成影响。即，可以防止在任一区域中产生的裂纹在水平方向上传播。
第三层间绝缘膜163可以包含有机物质、非导电性无机物质、金属等。
然后，参考图15以及图17，可以在第三层间绝缘膜163形成第三开口OP3之后形成第一数据导电层SD1。在第一数据导电层SD1上可以形成第一有机层181，在第一有机层181可以形成第四开口OP4。
第一数据导电层SD1可以包括第一初始化电压线127、连接初始化控制线153c、第十三连接电极CM13、第十四连接电极CM14、上第一扫描线151b、下第二初始化电压线128a、下公共电压线741a、连接第二扫描线152c、上发光控制线155b以及第二连接部FL2。
第一初始化电压线127可以通过第三开口OP3与第四晶体管T4连接。连接初始化控制线153c可以与下初始化控制线153a以及上初始化控制线153b连接。连接初始化控制线153c、下初始化控制线153a以及上初始化控制线153b可以构成初始化控制线153。第十四连接电极CM14可以将第二晶体管T2和数据线171电连接。上第一扫描线151b可以通过第三开口OP3与下第一扫描线151a连接。下第二初始化电压线128a可以与后述的上第二初始化电压线128b连接，并且可以通过第七连接电极CM7连接于第七晶体管T7。下公共电压线741a可以通过第四开口OP4与上公共电压线741b连接。连接第二扫描线152c可以通过第三开口OP3与上第二扫描线152b以及下第二扫描线152a连接。连接第二扫描线152c、上第二扫描线152b以及下第二扫描线152a可以构成第二扫描线152。上发光控制线155b可通过第三开口OP3与下发光控制线155a连接。上发光控制线155b和下发光控制线155a可以构成发光控制线155。第二连接部FL2可以通过第三开口OP3与第一连接部FL1电连接。
然后，参考图16以及图17，在第一有机层181之上可以设置包括上第二初始化电压线128b、数据线171、驱动电压线172、上公共电压线741b以及阳极连接部件ACM2的第二数据导电层SD2。上第二初始化电压线128b、数据线171、驱动电压线172以及上公共电压线741b可以跨多个像素电路区域设置。
上第二初始化电压线128b、数据线171、驱动电压线172以及上公共电压线741b可以在大致纵向方向(第二方向DR2)上延伸。
上第二初始化电压线128b通过第四开口OP4与下第二初始化电压线128a连接。上第二初始化电压线128b可以与划分像素电路区域的谷V以及第三层间绝缘膜163重叠。
数据线171通过第四开口OP4与第一数据导电层SD1的第十四连接电极CM14连接，通过此与第二晶体管T2电连接。
驱动电压线172可以通过第四开口OP4与第一数据导电层SD1的第二连接部FL2电连接。第二连接部FL2可以通过第三开口OP3与第一连接部FL1电连接。第一连接部FL1通过第一开口OP1与第五晶体管T5以及第一保持电极1153电连接。驱动电压线172可以将驱动电压传输于第五晶体管T5以及第一保持电极1153。
阳极连接部件ACM2可以与第六晶体管T6电连接，并且通过第五开口OP5与阳极连接。
第二数据导电层SD2可以包含铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属或金属合金，可以构成为单层或多层。
然后，参照图17，在第二数据导电层SD2上设置第二有机膜182。在第二有机膜182之上设置阳极Anode。阳极Anode可以通过第五开口OP5从像素电路部接收电流。根据一实施例的阳极Anode可以与第六晶体管T6电连接。
在阳极Anode之上设置像素界定膜380。可以在阳极Anode之上设置具有使阳极Anode暴露的开口OP的同时覆盖阳极Anode的至少一部分的像素界定膜380。像素界定膜380可以是由呈黑色的有机物质形成而使得从外部施加的光不再次反射到外部的黑色像素界定膜，根据实施例，也可以由透明的有机物质形成。因此，根据实施例，像素界定膜380可以包含负型的黑色有机物质，可以包含黑色颜料。
在像素界定膜380之上设置间隔件385。间隔件385可以与像素界定膜380不同地由透明的有机绝缘物质形成。根据实施例，间隔件385可以由正(positive)型的透明有机物质形成。
在阳极Anode、间隔件385、像素界定膜380之上依次形成功能层FL1、FL2和阴极Cathode。可以在功能层FL1、FL2之间设置发光层EML，发光层EML仅位于像素界定膜380的开口OP内。以下，将功能层FL1、FL2和发光层EML合并称为中间层。功能层FL1、FL2可以包括电子注入层、电子传输层、空穴传输层以及空穴注入层之类辅助层中的至少一个层，可以在发光层EML的下方设置空穴注入层以及空穴传输层，在发光层EML的上方设置电子传输层以及电子注入层。
在阴极Cathode之上设置封装层400。可以是，封装层400包括至少一个无机膜和至少一个有机膜，根据实施例，具有包括第一无机封装层、有机封装层以及第二无机封装层的三层结构。封装层400可以用于保护发光层EML免受可能从外部流入的水分或氧气等的影响。根据实施例，封装层400可以包括无机层和有机层依次进一步层叠的结构。
以下，参照图18针对根据另一实施例的显示面板进行观察。图18是根据另一实施例的显示面板层的平面图。以下，仅包括针对与前述的构成要件不同的构成要件的说明，图18可以是前述的图14的变形实施例。参照图18，针对与图14相比变形的第一连接电极CM1以及第十二连接电极CM12更具体地进行观察。
第一连接电极CM1可以包括与第一晶体管T1的栅极电极1151连接的第1-1区域R1-1、与第三晶体管T3连接的第1-2区域R1-2。第1-1区域R1-1可以通过第一开口OP1与第一晶体管T1的栅极电极1151电连接。第1-2区域R1-2可以通过第二开口OP2与第三晶体管T3的第二区域3138及/或第四晶体管T4的第二区域4138连接。或者，第1-2区域R1-2可以通过第二开口OP2与升压电容器Cboost的上升压电极3138t连接。
第1-2区域R1-2可以覆盖沿着第二方向DR2延伸的第三晶体管T3的第二区域3138。第二区域3138可以沿着第二方向DR2延伸，第1-2区域R1-2可以是覆盖第二区域3138的一部分的形式。尤其是，第1-2区域R1-2可以在与第二栅极导电层GAT2以及第三栅极导电层GAT3不重叠的位置处与第三晶体管T3的第二区域3138重叠。第1-2区域R1-2可以在平面上与第三晶体管T3的栅极电极3151以及第三晶体管T3的下屏蔽层3155隔开。
第1-2区域R1-2可以通过两个第二开口OP2与第三晶体管T3电连接。与第1-2区域R1-2重叠的两个第二开口OP2可以沿着第二方向DR2隔开。即使在两个第二开口OP2之间在第三晶体管T3产生微细裂纹，第1-2区域R1-2通过各个第二开口OP2电连接，因此也可以保持第三晶体管T3的连接。
第一连接电极CM1可以包括将第1-1区域R1-1和第1-2区域R1-2连接的第一连接区域RC1。第一连接区域RC1可以具有沿着大致第二方向DR2延伸的形式，不限于此，也可以是用于将第1-1区域R1-1和第1-2区域R1-2连接的任何形式。
沿着第二方向DR2延伸的第三晶体管T3的第二区域3138可以对针对显示装置的特定检查(作为一例，落笔刚性评价等)脆弱。在执行特定检查的过程中或显示装置弯曲的情况等下可能在第二区域3138产生微细裂纹。根据一实施例的显示装置中，第一连接电极CM1的第1-2区域R1-2可以通过至少两个开口与第三晶体管T3的第二区域3138连接。由此，即使第三晶体管T3的一部分路径断开，也可以通过第一连接电极CM1的第1-2区域R1-2仍然保持电连接状态。
第十二连接电极CM12可以是沿着大致第二方向DR2延伸的棒形状。第十二连接电极CM12可以与第二晶体管T2的第二区域1134b的每一个重叠。具体地，第二晶体管T2可以包括与数据线171电连接的第一区域1134a、与第一晶体管T1电连接的第二区域1134b以及位于第一区域1134a和第二区域1134b之间的沟道1134c。沟道1134c可以与第一扫描线151重叠。
第十二连接电极CM12可以包括第2-1区域R2-1、第2-2区域R2-2以及第二连接区域RC2。第2-1区域R2-1以及第2-2区域R2-2的每一个可以与第二晶体管T2的第二区域1134b重叠。第2-1区域R2-1以及第2-2区域R2-2的每一个可以通过第一开口OP1与第二晶体管T2的第二区域1134b连接。第二连接区域RC2可以沿着大致第二方向DR2延伸，根据一实施例，可以与第二晶体管T2重叠。第二连接区域RC2可以与第二晶体管T2的第二区域1134b重叠。
沿着第二方向DR2延伸的第二晶体管T2的第二区域1134b可以对针对显示装置的特定检查(作为一例，落笔刚性评价等)脆弱。在执行特定检查的过程中或显示装置弯曲的情况等下可能在第二区域1134b产生微细裂纹。根据一实施例的显示装置中，第十二连接电极CM12的第2-1区域R2-1以及第2-2区域R2-2的每一个可以与第二晶体管T2的第二区域1134b连接。由此，即使第二晶体管T2的一部分路径断开，也可以通过第十二连接电极CM12的第2-1区域R2-1以及第2-2区域R2-2仍然保持电连接状态。
根据一实施例，即使在第一半导体层或第二半导体层发生由于裂纹的断线，也可以通过位于与第一半导体层或第二半导体层不同的层的金属连接电极保持电连接，从而防止相应像素表现为亮点缺陷，提供具有提升的可靠性的显示装置。
以上，针对本发明的实施例详细地进行了说明，但是本发明的权利范围不限于此，利用在所附的权利要求书中定义的本发明的基本概念的本领域技术人员的各种变形以及改良形式也属于本发明的权利范围。

Claims (20)

1.一种显示装置，其中，包括：
基板；
第一半导体层，位于所述基板上；
第一栅极导电层以及第二栅极导电层，位于所述第一半导体层上；
第二半导体层，位于所述第二栅极导电层上；
第三栅极导电层，位于所述第二半导体层上；
绝缘膜，包括围绕所述第一半导体层、所述第一栅极导电层、所述第二栅极导电层、所述第二半导体层以及所述第三栅极导电层的谷；
连接金属导电层，位于所述绝缘膜上；以及
第一数据导电层以及第二数据导电层，位于所述连接金属导电层上，
所述第一半导体层包括第一晶体管以及第二晶体管，
所述第二半导体层包括第三晶体管，
所述连接金属导电层包括将所述第一晶体管和所述第三晶体管电连接的第一连接电极，
所述第一连接电极包括：
第1-1区域，与所述第一晶体管重叠；以及
第1-2区域以及第1-3区域，与所述第三晶体管重叠，
所述第1-2区域以及所述第1-3区域的每一个与所述第三晶体管连接。
2.根据权利要求1所述的显示装置，其中，
所述第一连接电极包括：
第一连接区域，将所述第1-1区域和所述第1-2区域连接，
所述第1-3区域从所述第一连接区域凸出。
3.根据权利要求2所述的显示装置，其中，
所述第1-2区域和所述第1-3区域在平面上彼此隔开。
4.根据权利要求2所述的显示装置，其中，
所述第1-2区域以及所述第1-3区域沿着第一方向凸出，
所述第一连接区域沿着与所述第一方向垂直的第二方向延伸。
5.根据权利要求2所述的显示装置，其中，
所述第三晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，
所述第1-2区域以及所述第1-3区域与所述第三晶体管的所述第二区域电连接。
6.根据权利要求5所述的显示装置，其中，
所述第1-2区域以及所述第1-3区域通过开口与所述第三晶体管分别连接。
7.根据权利要求5所述的显示装置，其中，
所述第1-2区域以及所述第1-3区域与所述第二栅极导电层以及所述第三栅极导电层在平面上隔开。
8.根据权利要求1所述的显示装置，其中，
所述连接金属导电层还包括第十二连接电极，
所述第十二连接电极包括：
第2-1区域以及第2-2区域，与所述第二晶体管重叠；以及
第二连接区域，位于所述第2-1区域和所述第2-2区域之间。
9.根据权利要求8所述的显示装置，其中，
所述第二晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，
所述第2-1区域以及所述第2-2区域与所述第二晶体管的所述第二区域分别重叠。
10.根据权利要求9所述的显示装置，其中，
所述第2-1区域以及所述第2-2区域通过开口与所述第二晶体管的所述第二区域分别连接。
11.根据权利要求8所述的显示装置，其中，
所述第二连接区域与所述第二晶体管在平面上隔开。
12.根据权利要求9所述的显示装置，其中，
所述第二晶体管还包括：凸出部，与所述第2-1区域以及所述第2-2区域重叠。
13.根据权利要求1所述的显示装置，其中，
所述连接金属导电层包含金、银、铝、铜、铂以及铁中的至少一种。
14.一种显示装置，其中，包括：
基板；
第一半导体层，位于所述基板上；
第一栅极导电层以及第二栅极导电层，位于所述第一半导体层上；
第二半导体层，位于所述第二栅极导电层上；
第三栅极导电层，位于所述第二半导体层上；
绝缘膜，包括围绕所述第一半导体层、所述第一栅极导电层、所述第二栅极导电层、所述第二半导体层以及所述第三栅极导电层的谷；
连接金属导电层，位于所述绝缘膜上；以及
第一数据导电层以及第二数据导电层，位于所述连接金属导电层上，
所述第一半导体层包括第一晶体管以及第二晶体管，
所述第二半导体层包括第三晶体管，
所述第三晶体管包括第一区域、第二区域以及沟道，
所述连接金属导电层包括将所述第一晶体管和所述第三晶体管电连接的第一连接电极，
所述第一连接电极包括：
第1-1区域，与所述第一晶体管重叠；以及
第1-2区域，与所述第三晶体管重叠，
所述第1-2区域覆盖所述第三晶体管的所述第二区域。
15.根据权利要求14所述的显示装置，其中，
所述第一连接电极包括：
第一连接区域，将所述第1-1区域和所述第1-2区域连接，
所述第一连接区域包括沿着第二方向延伸的形式。
16.根据权利要求15所述的显示装置，其中，
所述第三晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，
所述第1-2区域通过至少两个开口与所述第三晶体管的所述第二区域电连接。
17.根据权利要求15所述的显示装置，其中，
所述第1-2区域与所述第二栅极导电层以及所述第三栅极导电层在平面上隔开。
18.根据权利要求14所述的显示装置，其中，
所述连接金属导电层还包括第十二连接电极，
所述第十二连接电极包括：
第2-1区域以及第2-2区域，与所述第二晶体管重叠；以及
第二连接区域，位于所述第2-1区域和所述第2-2区域之间。
19.根据权利要求18所述的显示装置，其中，
所述第二晶体管包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道，
所述第2-1区域以及所述第2-2区域通过开口与所述第二晶体管的所述第二区域分别连接。
20.根据权利要求18所述的显示装置，其中，
所述第二连接区域与所述第二晶体管重叠。
CN202311248401.4A 2022-09-28 2023-09-26 显示装置 Pending CN117790526A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0123573 2022-09-28
KR1020220123573A KR20240044597A (ko) 2022-09-28 2022-09-28 표시 장치

Publications (1)

Publication Number Publication Date
CN117790526A true CN117790526A (zh) 2024-03-29

Family

ID=90359949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311248401.4A Pending CN117790526A (zh) 2022-09-28 2023-09-26 显示装置

Country Status (3)

Country Link
US (1) US20240105900A1 (zh)
KR (1) KR20240044597A (zh)
CN (1) CN117790526A (zh)

Also Published As

Publication number Publication date
US20240105900A1 (en) 2024-03-28
KR20240044597A (ko) 2024-04-05

Similar Documents

Publication Publication Date Title
CN219832689U (zh) 发光显示设备
CN112750390A (zh) 显示面板和显示设备
EP4113617A1 (en) Light emitting display device
CN117790526A (zh) 显示装置
KR20230001078A (ko) 발광 표시 장치
CN117015267A (zh) 显示装置
CN220526921U (zh) 发光显示装置和具有发光显示装置的电子装置
EP4178330A1 (en) Light emitting display device
KR20230006720A (ko) 발광 표시 장치
US20230352627A1 (en) Display device
CN219124697U (zh) 发光显示装置
US20240032356A1 (en) Light emitting display device
CN217562576U (zh) 发光显示装置
CN220307716U (zh) 显示装置
KR20230100790A (ko) 발광 표시 장치 및 그 제조 방법
CN115884626A (zh) 发光显示装置
KR20230021213A (ko) 발광 표시 장치 및 그 제조 방법
KR20230003684A (ko) 발광 표시 장치 및 그 제조 방법
KR20230004972A (ko) 발광 표시 장치
KR20230104384A (ko) 발광 표시 장치
CN117479612A (zh) 发光显示装置
KR20240029681A (ko) 표시 장치
CN116744726A (zh) 发光显示装置和电子装置
CN115884622A (zh) 显示装置
CN117525107A (zh) 发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication