CN117789651A - 补偿电路、像素电路及显示装置 - Google Patents

Abstract

本公开是关于一种补偿电路、像素电路及显示装置。所述补偿电路包括：第一晶体管、第二晶体管、第三晶体管、第一存储单元、数据输入端以及第一电压输入端；所述第一晶体管的两个电极端，分别连接所述数据输入端和所述第二晶体管的第一电极端；所述第一存储单元，连接所述第一电压输入端和所述第二晶体管的第一电极端；所述第二晶体管的第二电极端与所述第三晶体管的第一电极端连接，所述第二晶体管的栅极与所述第三晶体管的第二电极端连接。通过本公开实施例能够对数据写入与阈值电压补偿两个阶段独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

Description

补偿电路、像素电路及显示装置

技术领域

本公开涉及一种发光显示领域，尤其涉及一种补偿电路、像素电路及显示装置。

背景技术

随着技术的飞速发展，有源矩阵发光二极管(Active Matrix Organic LightEmitting Diode，AMOLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点，越来越多地被应用于高性能显示领域当中。

目前，AMOLED技术正在向大尺寸、高像素密度(Pixels Per Inch，PPI)、高刷新率方向发展，造成像素充电时间降低，引发像素补偿效果变差的问题，从而导致AMOLED显示装置中显示亮度或颜色不均匀。

发明内容

为克服相关技术中存在的问题，本公开提供一种补偿电路、像素电路及显示装置，能够对数据写入与阈值电压补偿两个阶段独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

根据本公开实施例的第一方面，提供一种补偿电路，至少包括：第一晶体管、第二晶体管、第三晶体管、第一存储单元、数据输入端以及第一电压输入端；

所述第一晶体管的两个电极端，分别连接所述数据输入端和所述第二晶体管的第一电极端；

所述第一存储单元，连接所述第一电压输入端和所述第二晶体管的第一电极端；

所述第二晶体管的第二电极端与所述第三晶体管的第一电极端连接，所述第二晶体管的栅极与所述第三晶体管的第二电极端连接；

其中，在所述第一晶体管导通时，所述数据输入端输入的数据信号经所述第一晶体管写入所述第一存储单元中；

在所述第二晶体管和所述第三晶体管导通时，写入所述第一存储单元的所述数据信号对所述第二晶体管的阈值电压进行补偿，且补偿后的信号传输至所述第三晶体管。

在一些实施例中，所述补偿电路还包括：

第二存储单元，一端连接所述第三晶体管的第二电极端和所述第二晶体管的栅极，另一端连接所述第二晶体管的第一电极端；

其中，在所述第二晶体管和所述第三晶体管导通时，传输至所述第三晶体管的所述补偿后的信号写入所述第二存储单元。

在一些实施例中，所述第一存储单元包括第一电容，所述第二存储单元包括第二电容；

所述第一电容的电容值大于所述第二电容的电容值。

在一些实施例中，所述补偿电路还包括：

第一扫描信号输入端，连接所述第一晶体管的栅极；

第二扫描信号输入端，连接所述第三晶体管的栅极；

所述第一扫描信号输入端输入的第一扫描信号和所述第二扫描信号输入端输入的第二扫描信号不同。

根据本公开实施例的第二方面，提供一种像素电路，至少包括：

源极电压端和漏极电压端；

如第一方面所述的补偿电路，连接所述源极电压端和所述漏极电压端；

发光单元，连接所述源极电压端与所述补偿电路的第二晶体管的第二电极端；

在所述第二晶体管导通时，所述补偿电路产生的补偿后的信号传输至所述发光单元，以使所述发光单元发光。

在一些实施例中，所述像素电路还包括：第四晶体管和第五晶体管；

所述第四晶体管的两个电极端，分别连接所述漏极电压端与所述第二晶体管的第一电极端；

所述第五晶体管的两个电极端，分别连接所述第二晶体管的第二电极端和所述发光单元；

其中，在所述第二晶体管导通时，相应的所述第四晶体管和所述第五晶体管均导通，所述补偿后的信号经所述第四晶体管和所述第五晶体管传输至所述发光单元。

在一些实施例中，在所述补偿电路的第一晶体管导通时，所述第二晶体管和所述补偿电路的第三晶体管截止，所述发光单元断开；

在所述第二晶体管和所述第三晶体管导通时，所述第一晶体管、所述第四晶体管和所述第五晶体管均截止，所述发光单元断开。

在一些实施例中，所述像素电路还包括：第二电压输入端、第三扫描信号输入端、第六晶体管和第七晶体管；

所述第六晶体管的两个电极端，分别连接所述补偿电路的第一电压输入端和第三晶体管的第二电极端；所述第六晶体管的栅极与所述第三扫描信号输入端连接；

所述第七晶体管的两个电极端，分别连接所述第二电压输入端和所述发光单元；所述第七晶体管的栅极与所述第三扫描信号输入端连接；

其中，所述第三扫描信号输入端输入的第三扫描信号与所述补偿电路的第二扫描信号输入端输入的第二扫描信号不同。

在一些实施例中，所述第三晶体管的第二电极端、所述第二晶体管的栅极以及所述补偿电路的第二存储单元的连接节点为第一节点，所述第五晶体管、所述第七晶体管以及所述发光单元的连接节点为第二节点；

在所述第六晶体管和所述第七晶体管导通时，所述第一节点的电压复位为所述第一电压输入端输入的电压，所述第二节点的电压复位为所述第二电压输入端输入的电压；

其中，所述第一电压输入端输入的电压与所述第二电压输入端输入的电压不同。

根据本公开实施例的第三方面，提供一种显示装置，包括如第二方面所述的像素电路。

本公开的实施例提供的技术方案可以包括以下有益效果：

本公开的实施例提供一种补偿电路，所述补偿电路包括：第一晶体管、第二晶体管、第三晶体管、第一存储单元、数据输入端以及第一电压输入端；所述第一晶体管的两个电极端，分别连接所述数据输入端和所述第二晶体管的第一电极端；所述第一存储单元，连接所述第一电压输入端和所述第二晶体管的第一电极端；所述第二晶体管的第二电极端与所述第三晶体管的第一电极端连接，所述第二晶体管的栅极与所述第三晶体管的第二电极端连接；其中，在所述第一晶体管导通时，所述数据输入端输入的数据信号经所述第一晶体管写入所述第一存储单元中；在所述第二晶体管和所述第三晶体管导通时，写入所述第一存储单元的所述数据信号对所述第二晶体管的阈值电压进行补偿，且补偿后的信号传输至所述第三晶体管。如此，可以通过在第一电压输入端和第二晶体管的第一电极端之间设置第一存储单元，在第一晶体管导通时数据输入端输入的数据信号可以直接写入第一存储单元，再在第二晶体管和第三晶体管导通时根据第一存储单元的数据信号对第二晶体管的阈值电压进行补偿，从而可以对数据写入与阈值电压补偿两个阶段独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

图1是根据一示例性实施例示出的一种补偿电路的结构示意图一。

图2是根据一示例性实施例示出的一种补偿电路的结构示意图二。

图3是根据一示例性实施例示出的一种像素电路的结构示意图一。

图4是根据一示例性实施例示出的一种像素电路的结构示意图二。

图5是根据一示例性实施例示出的一种像素电路的结构示意图三。

图6是根据一示例性实施例示出的一种像素电路的驱动时序图。

图7是根据一示例性实施例示出的一种传统像素电路的结构示意图。

图8是根据一示例性实施例示出的一种传统像素电路的驱动时序图。

图9是根据一示例性实施例示出的一种显示装置的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的电路和装置的例子。

以下结合附图，详细说明本公开各实施例提供的技术方案。

图1是根据一示例性实施例示出的一种补偿电路的结构示意图一，如图1所示，本公开实施例提供的补偿电路100可以包括：

第一晶体管T1、第二晶体管T2、第三晶体管T3、第一存储单元C1、数据输入端SD以及第一电压输入端V1；

所述第一晶体管T1的两个电极端，分别连接所述数据输入端SD和所述第二晶体管T2的第一电极端；

所述第一存储单元C1，连接所述第一电压输入端V1和所述第二晶体管T2的第一电极端；

所述第二晶体管T2的第二电极端与所述第三晶体管T3的第一电极端连接，所述第二晶体管T2的栅极与所述第三晶体管T3的第二电极端连接；

其中，在所述第一晶体管T1导通时，所述数据输入端SD输入的数据信号经所述第一晶体管T1写入所述第一存储单元C1中；

在所述第二晶体管T2和所述第三晶体管T3导通时，写入所述第一存储单元C1的所述数据信号对所述第二晶体管T2的阈值电压进行补偿，且补偿后的信号传输至所述第三晶体管T3。

本公开实施例中，上述第一晶体管、第二晶体管和第三晶体管均可以为场效应管或者其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的第一晶体管、第二晶体管和第三晶体管均可以为薄膜晶体管(Thin Film Transistor，TFT)。其中，TFT是一种利用电场效应来控制电流的晶体管。由于参与导电的只有一种极性的载流子，故TFT是一种单极性晶体管。TFT有三个电极，包括两个电极端和栅极；其中，电极端可以为源极和漏极中的任意一个。TFT是电压控制器件，它的输出电流决定于输入电压的大小，基本上不需要信号源提供电流，故它的输入阻抗很高。此外，TFT还具有开关速度快、高频特性好、热稳定性好、噪声小等优点。

在本公开实施例中，上述第一晶体管、第二晶体管和第三晶体管均可以为P型TFT；P型TFT可以在栅极为低电位时导通，在栅极为高电位时截止。上述第一存储单元可以包括第一电容；上述数据输入端可以向补偿电路输入数据信号；上述第一电压输入端向补偿电路输入的信号可以是固定的直流信号。

在一实施方式中，上述第一晶体管、第二晶体管和第三晶体管的两个电极端是对称的，并且第一晶体管、第二晶体管和第三晶体管的两个电极端是可以互换的。举例而言，上述第二晶体管的第一电极端可以为第二晶体管的源极，第二电极端可以为第二晶体管的漏极，以及上述第三晶体管的第一电极端可以为第三晶体管的源极，第二电极端可以为第三晶体管的漏极。此时，上述数据输入端可以与第一晶体管的漏极相连，第一晶体管的源极可以与第二晶体管的源极相连，第二晶体管的漏极可以与第三晶体管的源极相连，第二晶体管的栅极可以与第三晶体管的漏极连接；第一存储单元的一端可以连接第一电压输入端，另一端也可以与第二晶体管的源极相连。

本公开实施例中，在第一晶体管导通时，上述数据信号可以经过第一晶体管的两个电极端写入第一存储单元，即向第一存储单元充电。在第二晶体管和第三晶体管导通时，第一存储单元存储的数据信号可以先对第二晶体管的阈值电压进行补偿，然后补偿后的信号可以再传输至第三晶体管，即对第二晶体管和第三晶体管也进行充电。

在一实施方式中，如图1所示，所述补偿电路100还可以包括：

第一扫描信号输入端G1，连接所述第一晶体管T1的栅极；

第二扫描信号输入端G2，连接所述第三晶体管T3的栅极；

所述第一扫描信号输入端G1输入的第一扫描信号和所述第二扫描信号输入端G2输入的第二扫描信号不同。

其中，上述第一扫描信号和第二扫描信号可以由不同的移位寄存器分别向补偿电路的第一晶体管和第三晶体管提供的。

这里，上述第二扫描信号的脉冲时间可以远大于上述第一扫描信号的脉冲时间，从而可以使得在第二晶体管和第三晶体管导通时，上述数据信号有充足的时间对所述第二晶体管的阈值电压进行补偿，且补偿后的信号有充足的时间传输至第三晶体管，以保证该补偿电路对应的显示品质。

本公开实施例中，第一扫描信号输入端可以控制第一晶体管的导通或者截止，同理，第二扫描信号输入端可以控制第三晶体管的导通或者截止。

可以理解地，在第一扫描信号输入端向第一晶体管的栅极输入第一扫描信号时，第一晶体管导通；此时，数据输入端输入的数据信号可以经第一晶体管写入第一存储单元中。在第二扫描信号输入端向第三晶体管的栅极输入第二扫描信号时，第三晶体管导通；另外，由于第二晶体管的栅极连接的低电位，第二晶体管也处于导通状态；此时，写入第一存储单元的数据信号可以先对第二晶体管的阈值电压进行补偿，然后补偿后的信号可以再传输至第三晶体管。

本公开的实施例提供一种补偿电路，所述补偿电路包括：第一晶体管、第二晶体管、第三晶体管、第一存储单元、数据输入端以及第一电压输入端；所述第一晶体管的两个电极端，分别连接所述数据输入端和所述第二晶体管的第一电极端；所述第一存储单元，连接所述第一电压输入端和所述第二晶体管的第一电极端；所述第二晶体管的第二电极端与所述第三晶体管的第一电极端连接，所述第二晶体管的栅极与所述第三晶体管的第二电极端连接。如此，可以通过在第一电压输入端和第二晶体管的第一电极端之间设置第一存储单元，在第一晶体管导通时数据输入端输入的数据信号可以直接写入第一存储单元，再在第二晶体管和第三晶体管导通时根据第一存储单元的数据信号对第二晶体管的阈值电压进行补偿，从而可以对数据写入与阈值电压补偿两个阶段独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

图2是根据一示例性实施例示出的一种补偿电路的结构示意图二，如图2所示，本公开实施例提供的补偿电路，在图1所示补偿电路的基础上进一步增加了其他部件，例如，第二存储单元。

如图2所示，本公开实施例中提供的补偿电路100还可以包括：

第二存储单元C2，一端连接所述第三晶体管T3的第二电极端和所述第二晶体管T2的栅极，另一端连接所述第二晶体管T2的第一电极端；

其中，在所述第二晶体管T2和所述第三晶体管T3导通时，传输至所述第三晶体管T3的所述补偿后的信号写入所述第二存储单元C2。

本公开实施例中，上述第三晶体管的第二电极端可以为第三晶体管的漏极，第二晶体管的第一电极端可以为第二晶体管的源极。

这里，在第二晶体管和第三晶体管导通时，第一存储单元存储的数据信号可以先对第二晶体管的阈值电压进行补偿，然后补偿后的信号可以经第三晶体管再传输至第二存储单元，即可以对第二存储单元也进行充电。

此时，如图2所示，第二晶体管T2、第一晶体管T1、第一存储单元C1以及第二存储单元C2的连接节点可以为A；第三晶体管T3的第二电极端、第二晶体管T2的栅极以及第二存储单元C2的一端的连接节点可以为B。

在一实施方式中，所述第一存储单元包括第一电容，所述第二存储单元包括第二电容；所述第一电容的电容值大于所述第二电容的电容值。如此，可以使得数据输入端输入的数据信号在第一晶体管导通时仅写入第一电容中，再在第二晶体管和第三晶体管导通时从第一电容中写入第二电容中。

需要说明的是，由于上述数据信号写入第一电容中是直接写入的，写入能力很强，因而图2中的节点A可以不需要复位功能；而节点B则在该补偿电路的每一帧刷新时进行复位，即恢复该点的初始电压。

本公开的实施例提供一种补偿电路，可以通过设置第一存储单元和第二存储单元，从而可以先将数据输入端输入的数据信号写入电容值大的第一存储单元，再根据第一存储单元的数据信号经过阈值电压补偿写入电容值小的第二存储单元，使得补偿电路的数据写入与阈值电压补偿两个阶段可以独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

图3是根据一示例性实施例示出的一种像素电路的结构示意图一，如图3所示，本公开实施例提供的像素电路10可以包括：

源极电压端VSS和漏极电压端VDD；

补偿电路100，连接所述源极电压端VSS和所述漏极电压端VDD；

发光单元EL，连接所述源极电压端VSS与所述补偿电路100的第二晶体管T2的第二电极端；

在所述第二晶体管T2导通时，所述补偿电路100产生的补偿后的信号传输至所述发光单元EL，以使所述发光单元EL发光。

其中，源极电压端可以为上述像素电路提供源极电源电压，在该像素电路中可以指负电源，在单电源时可以指零伏或者接地；漏极电压端可以为上述像素电路提供漏极电源电压，在该像素电路中可以指正电源，一般可以连接在P型晶体管的源极上。

本公开实施例中，上述发光单元可以为有机发光半导体(Organic Light-Emitting Diode，OLED)，又称为有机电激光显示。其中，OLED属于一种电流型的有机发光器件，是通过载流子的注入和复合而致发光的现象，发光强度与注入的电流成正比。OLED在电场的作用下，阳极产生的空穴和阴极产生的电子就会发生移动，分别向空穴传输层和电子传输层注入，迁移到发光层。当二者在发光层相遇时，产生能量激子，从而激发发光分子最终产生可见光。

这里，上述第二晶体管的第二电极端可以为第二晶体管的漏极；从而在第二晶体管导通时，上述补偿电路产生的补偿后的信号可以传输至OLED中，使得OLED产生可见光，以进行显示。

本公开的实施例提供一种像素电路，可以通过补偿电路的数据写入与阈值电压补偿两个阶段可以独立进行控制，充分保证了数据写入以及阈值电压补偿的时间，从而使得像素电路的发光单元发光，以及像素电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

图4是根据一示例性实施例示出的一种像素电路的结构示意图二，如图4所示，本公开实施例提供的像素电路，在图3所示像素电路的基础上进一步增加了其他部件，例如，第四晶体管和第五晶体管。

如图4所示，本公开实施例中提供的像素电路10还可以包括：第四晶体管T4和第五晶体管T5；

所述第四晶体管T4的两个电极端，分别连接所述漏极电压端VDD与所述第二晶体管T2的第一电极端；

所述第五晶体管T5的两个电极端，分别连接所述第二晶体管T2的第二电极端和所述发光单元EL；

其中，在所述第二晶体管T2导通时，相应的所述第四晶体管T4和所述第五晶体管T5均导通，所述补偿后的信号经所述第四晶体管T4和所述第五晶体管T5传输至所述发光单元EL。

本公开实施例中，上述第四晶体管与上述漏极电压端相连的电极端可以为第四晶体管的源极，而上述第四晶体管与上述第二晶体管的第一电极端相连的电极端可以为第四晶体管的漏极。上述第五晶体管与上述第二晶体管的第二电极端相连的电极端可以为第五晶体管的源极，上述第五晶体管与上述发光单元相连的电极端可以为第五晶体管的漏极。

这里，由于第二晶体管可以为P型TFT，则可以在节点B为低电位时第二晶体管导通。此时，相应的第四晶体管和第五晶体管均可以导通，存储在上述第二存储单元的上述补偿后的信号可以经第四晶体管和第五晶体管传输至发光单元，以使发光单元发光。

在一实施方式中，如图4所示，所述像素电路10还可以包括：发射信号输入端EM，连接所述第四晶体管T4的栅极以及第五晶体管T5的栅极。如此，可以通过发射信号输入端来控制第四晶体管和第五晶体管的导通或者截止。

本公开实施例中，发射信号输入端分别向上述第四晶体管的栅极以及上述第五晶体管的栅极输入发射信号，进而可以控制上述第四晶体管和第五晶体管的导通或者截止。也就是说，在发射信号输入端同时向第四晶体管的栅极以及第五晶体管的栅极输入发射信号时，第四晶体管和第五晶体管均导通；此时，存储在第二存储单元的补偿后的信号可以经第四晶体管和第五晶体管传输至发光单元。

在一实施方式中，如图4所示，在所述补偿电路100的第一晶体管T1导通时，所述第二晶体管T2和所述补偿电路100的第三晶体管T3截止，所述发光单元EL断开；

在所述第二晶体管T2和所述第三晶体管T3导通时，所述第一晶体管T1、所述第四晶体管T4和所述第五晶体管T5均截止，所述发光单元EL断开。

可以理解地，在上述补偿电路的第一晶体管导通时，上述像素电路处于数据写入阶段；此时，只有第一晶体管以及补偿电路的第一存储单元导通，像素电路中的其他器件均断路，上述数据输入端输入的数据信号经第一晶体管写入第一存储单元中。在上述补偿电路的第二晶体管和第三晶体管导通时，上述像素电路处于阈值电压补偿阶段；此时，像素电路中除了第二晶体管、第三晶体管、第一存储单元以及第二存储单元之外的其他器件均断路，写入第一存储单元的数据信号对第二晶体管的阈值电压进行补偿，且补偿后的信号经第三晶体管写入第二存储单元中。

本公开的实施例提供一种像素电路，通过设置第四晶体管和第五晶体管，可以使得充分写入第二存储单元的补偿后的信号经第四晶体管和第五晶体管来控制发光单元的发光，从而使得像素电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

图5是根据一示例性实施例示出的一种像素电路的结构示意图三，如图5所示，本公开实施例提供的像素电路，在图4所示像素电路的基础上进一步增加了其他部件，例如，第二电压输入端、第三扫描信号输入端、第六晶体管和第七晶体管。

如图5所示，本公开实施例中提供的像素电路10还可以包括：第二电压输入端V2、第三扫描信号输入端G3、第六晶体管T6和第七晶体管T7；

所述第六晶体管T6的两个电极端，分别连接所述补偿电路100的第一电压输入端V1和第三晶体管T3的第二电极端；所述第六晶体管T6的栅极与所述第三扫描信号输入端G3连接；

所述第七晶体管T7的两个电极端，分别连接所述第二电压输入端V2和所述发光单元EL；所述第七晶体管T7的栅极与所述第三扫描信号输入端G3连接；

其中，所述第三扫描信号输入端G3输入的第三扫描信号与所述补偿电路100的第二扫描信号输入端G2输入的第二扫描信号不同。

本公开实施例中，上述第六晶体管与上述第一电压输入端连接的电极端可以为第六晶体管的源极，上述第六晶体管与上述第三晶体管的第二电极端连接的电极端可以为第六晶体管的漏极；上述第七晶体管与上述第二电压输入端连接的电极端可以为第七晶体管的漏极，上述第七晶体管与上述发光单元连接的电极端可以为第七晶体管的源极。

可以理解地，上述第三扫描信号对应的移位寄存器与上述第二扫描信号对应的移位寄存器可以不同。同时，上述第三扫描信号对应的移位寄存器与上述第一扫描信号对应的移位寄存器可以相互共用；也就是说，第三扫描信号对应的移位寄存器与第一扫描信号对应的移位寄存器的上下行可以共用，在时序图中可以呈现出移位的效果。

这里，上述第三扫描信号输入端分别向上述第六晶体管的栅极以及上述第七晶体管的栅极输入第三扫描信号，进而可以控制上述第六晶体管和第七晶体管的导通或者截止。也就是说，在第三扫描信号输入端同时向第六晶体管的栅极以及第七晶体管的栅极输入第三扫描信号时，第六晶体管和第七晶体管均导通；此时，第六晶体管的两个电极端的电压可以相同，第七晶体管的两个电极端的电压也可以相同。

举例而言，上述第一电压输入端输入的电压可以为低电位，则第六晶体管的漏极端的电压即可以为低电位；或者，上述第一电压输入端输入的电压可以为高电位，则第六晶体管的漏极端的电压即可以为高电位。同理，上述第二电压输入端输入的电压可以为低电位，则第七晶体管的源极端的电压也可以为低电位；或者，上述第二电压输入端输入的电压可以为高电位，则第七晶体管的源极端的电压也可以为高电位。

在一实施方式中，如图5所示，所述第三晶体管T3的第二电极端、所述第二晶体管T2的栅极以及所述补偿电路的第二存储单元C2的连接节点为第一节点B，所述第五晶体管T5、所述第七晶体管T7以及所述发光单元EL的连接节点为第二节点C；

在所述第六晶体管T6和所述第七晶体管T7导通时，所述第一节点B的电压复位为所述第一电压输入端V1输入的电压，所述第二节点C的电压复位为所述第二电压输入端V2输入的电压；

其中，所述第一电压输入端V1输入的电压与所述第二电压输入端V2输入的电压不同。

这里，在上述第一电压输入端输入的电压为低电位时，第一节点B的电压即可以为低电位；在上述第二电压输入端输入的电压为低电位时，第二节点C的电压也可以为低电位。

本公开实施例中，在第三扫描信号输入端同时向第六晶体管的栅极以及第七晶体管的栅极输入第三扫描信号时，第六晶体管和第七晶体管导通；此时，第一节点的电压可以复位为低电位，使得第二晶体管可以导通，从而可以对补偿电路进行阈值电压补偿。

需要说明的是，第一电压输入端输入的电压与第二电压输入端输入的电压可以不同，也可以相同。在二者电压相同的情况下，该像素电路可以在不同应用情况时通过两个不同的电压来独立控制第一节点和第二节点的电压。

本公开的实施例提供一种像素电路，可以通过在像素电路中增设第六晶体管和第七晶体管来对第一节点和第二节点的电压进行复位，从而可以使得在输入不同的数据信号时，第一节点和第二节点的电压可以复位成相同的电位，以使第二晶体管导通，进而对数据信号进行阈值电压补偿。

图6是根据一示例性实施例示出的一种像素电路的驱动时序图。结合图5和图6，数据输入端SD、第一扫描信号输入端G1、第二扫描信号输入端G2、第三扫描信号输入端G3以及发射信号输入端EM均输入相应的信号，控制各晶体管的导通或截止。像素电路的工作过程可以包括如下阶段：

如图6所示，在t1阶段，也称为像素电路的初始化阶段。此时，第一扫描信号输入端G1、第二扫描信号输入端G2以及发射信号输入端EM均输入高电位信号，使得对应的第一晶体管、第三晶体管、第四晶体管和第五晶体管均截止；而第三扫描信号输入端G3输入低电位信号，使得对应的第六晶体管和第七晶体管均导通，从而对第一节点B和第二节点C的电压进行复位，使得第一节点B为低电位，第二节点C也为低电位。

在t2阶段，也称为像素电路的数据写入阶段。此时，第二扫描信号输入端G2、第三扫描信号输入端G3以及发射信号输入端EM均输入高电位信号，使得对应的第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均截止；而第一扫描信号输入端G1输入低电位信号，使得对应的第一晶体管导通，从而可以将数据输入端输入的数据信号经第一晶体管写入第一存储单元中。

在t3阶段，也称为像素电路的阈值补偿阶段。此时，第一扫描信号输入端G1、第三扫描信号输入端G3以及发射信号输入端EM均输入高电位信号，使得对应的第一晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均截止；而第二扫描信号输入端G2输入低电位信号，使得对应的第三晶体管导通，同时第二晶体管由于第一节点B为低电位而导通，从而可以使得写入第一存储单元的数据信号对第二晶体管的阈值电压进行补偿，且补偿后的信号经第三晶体管写入第二存储单元中。

在t4阶段，也称为像素电路的发光阶段。此时，第一扫描信号输入端G1、第二扫描信号输入端G2以及第三扫描信号输入端G3均输入高电位信号，使得对应的第一晶体管、第三晶体管、第六晶体管和第七晶体管均截止；而发射信号输入端EM输入低电位信号，使得对应的第四晶体管和第五晶体管均导通，同时第二晶体管由于第一节点B为低电位而导通，从而可以使得补偿电路产生的补偿后的信号经第四晶体管、第二晶体管和第五晶体管传输至发光单元，以使发光单元发光。

图7是根据一示例性实施例示出的一种传统像素电路的结构示意图。图8是根据一示例性实施例示出的一种传统像素电路的驱动时序图。结合图7和图8，传统数据输入端SD、传统第一扫描信号输入端G1、传统第三扫描信号输入端G3以及传统发射信号输入端EM均输入相应的信号，控制各晶体管的导通或截止。传统像素电路的工作过程可以包括如下阶段：

如图8所示，传统像素电路处于t1阶段时，EM和G1输入高电位信号，使得对应的晶体管T1、T3、T4、T5均截止；而G3输入低电位信号，使得对应的晶体管T6和T7导通，低电位直流信号V1和V2通过上述晶体管T6和T7，对节点B和C的电压进行复位。

传统像素电路处于t2阶段时，EM和G3输入高电位信号，使得对应的晶体管T4、T5、T6、T7均截止；而G1输入低电位信号，使得对应的晶体管T1和T3以及T2开启，数据信号SD通过T1、T2和T3到达节点B之后存储在C2上。

传统像素电路处于t3阶段时，G1和G3输入高电位信号，使得对应的晶体管T1、T3、T6、T7均截止；而EM输入低电位信号，使得对应的晶体管T4、T2、T5开启，电流通过上述T4、T2、T5流向发光元件EL到源极电压端VSS，完成一行像素的复位、数据写入、阈值补偿和发光动作。这里，G1和G3的时序相同，脉宽相同，相互间共用一个移位寄存器单元。当高像素密度、高刷新率时，G1或者G3的脉冲时间明显不足，t2阶段的时间很短，造成数据信号不能充分的经过T2进行阈值电压补偿，引发补偿效果变差，从而出现显示的亮度或颜色不均匀。

基于此，结合图5和图7，本公开实施例提供的像素电路在上述传统像素电路的基础上，在节点A处增设一个第一存储单元C1，同时将第三晶体管T3的栅极处的扫描信号从G1改为一个不同于G1、G3的扫描信号G2，使得在第一晶体管导通时数据输入端输入的数据信号可以直接写入第一存储单元，再在第二晶体管和第三晶体管导通时根据第一存储单元的数据信号对第二晶体管的阈值电压进行补偿，从而可以对数据写入与阈值电压补偿两个阶段独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

本公开实施例提供的一种显示装置，可以包括本公开上述实施例提出的像素电路。上述像素电路可以包括本公开上述实施例提出的补偿电路。如此，可以通过在补偿电路中设置第一存储单元和第二存储单元，从而可以先将数据输入端输入的数据信号写入电容值大的第一存储单元，再根据第一存储单元的数据信号经过阈值电压补偿写入电容值小的第二存储单元，使得补偿电路的数据写入与阈值电压补偿两个阶段可以独立进行控制，进而充分保证了数据写入以及阈值电压补偿的时间，使得补偿电路所在的像素电路的发光单元发光，以及像素电路所在的显示装置显示的亮度或颜色更加均匀，提高显示品质。

图9是根据一示例性实施例示出的一种显示装置的结构示意图。例如，显示装置800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。

参照图9，显示装置800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(I/O)的接口812，传感器组件814，以及通信组件816。

处理组件802通常控制显示装置800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。

存储器804被配置为存储各种类型的数据以支持在显示装置800的操作。这些数据的示例包括用于在显示装置800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电源组件806为显示装置800的各种组件提供电力。电源组件806可以包括电源管理系统，一个或多个电源，及其他与为显示装置800生成、管理和分配电力相关联的组件。

多媒体组件808包括在所述显示装置800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当显示装置800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当显示装置800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。

I/O接口812为处理组件802和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件814包括一个或多个传感器，用于为显示装置800提供各个方面的状态评估。例如，传感器组件814可以检测到显示装置800的打开/关闭状态，组件的相对定位，例如所述组件为显示装置800的显示器和小键盘，传感器组件814还可以检测显示装置800或显示装置800一个组件的位置改变，用户与显示装置800接触的存在或不存在，显示装置800方位或加速/减速和显示装置800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件816被配置为便于显示装置800和其他设备之间有线或无线方式的通信。装置800可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，显示装置800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器804，上述指令可由显示装置800的处理器820执行。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种补偿电路，其特征在于，所述补偿电路包括：第一晶体管、第二晶体管、第三晶体管、第一存储单元、数据输入端以及第一电压输入端；

所述第一晶体管的两个电极端，分别连接所述数据输入端和所述第二晶体管的第一电极端；

所述第一存储单元，连接所述第一电压输入端和所述第二晶体管的第一电极端；

所述第二晶体管的第二电极端与所述第三晶体管的第一电极端连接，所述第二晶体管的栅极与所述第三晶体管的第二电极端连接；

其中，在所述第一晶体管导通时，所述数据输入端输入的数据信号经所述第一晶体管写入所述第一存储单元中；

在所述第二晶体管和所述第三晶体管导通时，写入所述第一存储单元的所述数据信号对所述第二晶体管的阈值电压进行补偿，且补偿后的信号传输至所述第三晶体管。

2.根据权利要求1所述的补偿电路，其特征在于，所述补偿电路还包括：

第二存储单元，一端连接所述第三晶体管的第二电极端和所述第二晶体管的栅极，另一端连接所述第二晶体管的第一电极端；

其中，在所述第二晶体管和所述第三晶体管导通时，传输至所述第三晶体管的所述补偿后的信号写入所述第二存储单元。

3.根据权利要求2所述的补偿电路，其特征在于，所述第一存储单元包括第一电容，所述第二存储单元包括第二电容；

所述第一电容的电容值大于所述第二电容的电容值。

4.根据权利要求1至3任一项所述的补偿电路，其特征在于，所述补偿电路还包括：

第一扫描信号输入端，连接所述第一晶体管的栅极；

第二扫描信号输入端，连接所述第三晶体管的栅极；

所述第一扫描信号输入端输入的第一扫描信号和所述第二扫描信号输入端输入的第二扫描信号不同。

5.一种像素电路，其特征在于，所述像素电路包括：

源极电压端和漏极电压端；

如权利要求1至4任一项所述的补偿电路，连接所述源极电压端和所述漏极电压端；

发光单元，连接所述源极电压端与所述补偿电路的第二晶体管的第二电极端；

在所述第二晶体管导通时，所述补偿电路产生的补偿后的信号传输至所述发光单元，以使所述发光单元发光。

6.根据权利要求5所述的像素电路，其特征在于，所述像素电路还包括：第四晶体管和第五晶体管；

所述第四晶体管的两个电极端，分别连接所述漏极电压端与所述第二晶体管的第一电极端；

所述第五晶体管的两个电极端，分别连接所述第二晶体管的第二电极端和所述发光单元；

其中，在所述第二晶体管导通时，相应的所述第四晶体管和所述第五晶体管均导通，所述补偿后的信号经所述第四晶体管和所述第五晶体管传输至所述发光单元。

7.根据权利要求6所述的像素电路，其特征在于，

在所述补偿电路的第一晶体管导通时，所述第二晶体管和所述补偿电路的第三晶体管截止，所述发光单元断开；

在所述第二晶体管和所述第三晶体管导通时，所述第一晶体管、所述第四晶体管和所述第五晶体管均截止，所述发光单元断开。

8.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括：第二电压输入端、第三扫描信号输入端、第六晶体管和第七晶体管；

所述第六晶体管的两个电极端，分别连接所述补偿电路的第一电压输入端和第三晶体管的第二电极端；所述第六晶体管的栅极与所述第三扫描信号输入端连接；

所述第七晶体管的两个电极端，分别连接所述第二电压输入端和所述发光单元；所述第七晶体管的栅极与所述第三扫描信号输入端连接；

其中，所述第三扫描信号输入端输入的第三扫描信号与所述补偿电路的第二扫描信号输入端输入的第二扫描信号不同。

9.根据权利要求8所述的像素电路，其特征在于，所述第三晶体管的第二电极端、所述第二晶体管的栅极以及所述补偿电路的第二存储单元的连接节点为第一节点，所述第五晶体管、所述第七晶体管以及所述发光单元的连接节点为第二节点；

在所述第六晶体管和所述第七晶体管导通时，所述第一节点的电压复位为所述第一电压输入端输入的电压，所述第二节点的电压复位为所述第二电压输入端输入的电压；

其中，所述第一电压输入端输入的电压与所述第二电压输入端输入的电压不同。

10.一种显示装置，其特征在于，包括如权利要求5至9任一项所述的像素电路。