CN220020582U - 像素电路、显示面板及电子设备 - Google Patents

Abstract

本公开是关于一种像素电路、显示面板及电子设备，像素电路包括：发光元件；驱动元件，驱动元件的第一端与发光元件耦接形成第一节点，驱动元件用于驱动发光元件发光；驱动复位电路，驱动复位电路与驱动元件的第二端耦接形成第二节点，在发光元件发光的初始化阶段驱动复位电路对驱动元件的第二端进行复位；初始复位电路，初始复位电路与第一节点以及驱动元件的控制端耦接，在发光元件发光的初始化阶段初始复位电路对发光元件以及驱动元件的第一端和控制端进行初始化。通过在发光元件发光前使驱动元件的各端均处于相同应力状态且改善了驱动元件的迟滞效应，从而降低了切频时频闪和残像的影响以提高画面显示的质量。

Description

像素电路、显示面板及电子设备

技术领域

本公开涉及显示技术领域，尤其涉及一种像素电路、显示面板及电子设备。

背景技术

目前，显示面板通过内部的像素电路对画面进行显示，当高低帧画面频繁切换时会出现闪屏和残像的问题，导致画面显示的质量差。

实用新型内容

为克服相关技术中存在的问题，本公开提供了一种像素电路、显示面板及电子设备。

根据本公开的第一方面，提供了一种像素电路，所述像素电路包括：

发光元件；

驱动元件，所述驱动元件的第一端与所述发光元件耦接形成第一节点，所述驱动元件用于驱动所述发光元件发光；

驱动复位电路，所述驱动复位电路与所述驱动元件的第二端耦接形成第二节点，在所述发光元件发光的初始化阶段所述驱动复位电路对所述驱动元件的第二端进行复位；

初始复位电路，所述初始复位电路与所述第一节点以及所述驱动元件的控制端耦接，在所述发光元件发光的初始化阶段所述初始复位电路对所述发光元件以及所述驱动元件的第一端和控制端进行初始化。

本公开的一些实施例中，所述驱动元件包括驱动晶体管；所述驱动复位电路包括：

复位晶体管，所述复位晶体管的第一端用于与复位信号线耦接，所述复位晶体管的第二端与所述第二节点耦接。

本公开的一些实施例中，所述初始复位电路包括：

初始化晶体管，所述初始化晶体管的第一端用于与初始化信号线耦接，所述初始化晶体管的第二端与所述第一节点以及所述驱动元件的控制端耦接。

本公开的一些实施例中，所述驱动复位电路和所述初始复位电路的控制端均用于与第一扫描信号线耦接。

本公开的一些实施例中，所述驱动元件、所述驱动复位电路和所述初始复位电路中的晶体管均为P型晶体管；或，

所述驱动元件、所述驱动复位电路和所述初始复位电路中的晶体管均为N型晶体管。

本公开的一些实施例中，所述像素电路还包括：

第一发光控制电路，所述第一发光控制电路耦接于第一电源和所述第二节点之间；

第二发光控制电路，所述第二发光控制电路耦接于所述第一节点和所述发光元件之间；

其中，所述第一发光控制电路和所述第二发光控制电路用于控制所述第一电源与所述发光元件之间的导通和断开。

本公开的一些实施例中，所述第一发光控制电路包括：

第一发光控制晶体管，所述第一发光控制晶体管的第一端与所述第一电源耦接，所述第一发光控制晶体管的第二端与所述第二节点耦接，所述第一发光控制晶体管的栅极用于与第一使能信号线耦接；

所述第二发光控制电路包括：

第二发光控制晶体管，所述第二发光控制晶体管的第一端与所述第一节点耦接，所述第二发光控制晶体管的第二端与所述发光元件耦接，所述第二发光控制晶体管的栅极用于与第二使能信号线耦接。

本公开的一些实施例中，所述像素电路还包括：

数据加载电路，所述数据加载电路与所述第二节点耦接，所述数据加载电路用于将数据写入所述驱动元件的控制端。

本公开的一些实施例中，所述数据加载电路包括：

数据加载晶体管，所述数据加载晶体管的第一端用于与数据信号线耦接，所述数据加载晶体管的第二端与所述第二节点耦接，所述数据加载晶体管的栅极用于与第二扫描信号线耦接。

本公开的一些实施例中，所述像素电路还包括：

存储电容电路，所述存储电容电路耦接于第一电源和所述驱动元件的控制端之间，所述存储电容电路用于调整所述驱动元件的控制端的电压；

稳压电路，所述稳压电路耦接于所述驱动元件的第一端和控制端之间，所述稳压电路用于控制所述存储电容电路进行充电。

本公开的一些实施例中，所述存储电容电路包括：

存储电容，所述存储电容的第一端与所述第一电源耦接，所述存储电容的第二端与所述驱动元件的控制端耦接形成第三节点；

所述稳压电路包括：

稳压晶体管，所述稳压晶体管的第一端与所述第一节点耦接，所述稳压晶体管的第二端与所述第三节点耦接，所述稳压晶体管的栅极用于与第三扫描信号线耦接。

本公开的一些实施例中，所述稳压晶体管为双栅晶体管。

根据本公开的第二方面，提供了一种显示面板，所述显示面板包括如上所述的像素电路。

根据本公开的第三方面，提供了一种电子设备，包括如上所述的显示面板。

本公开的实施例提供的技术方案可以包括以下有益效果：

像素电路包括发光元件、驱动元件、驱动复位电路和初始复位电路，通过驱动元件驱动发光元件进行发光。在发光元件发光的初始化阶段，驱动复位电路能够对驱动元件的第二端进行复位，初始复位电路能够对发光元件以及驱动元件的第一端和控制端进行初始化。通过在初始化阶段对驱动元件的第二端复位以及对驱动元件的第一端和控制端进行初始化，在发光元件发光前使驱动元件的各端均处于相同应力状态且改善了驱动元件的迟滞效应，从而降低了切频时频闪和残像的影响以提高画面显示的质量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是相关技术中一种像素电路的结构示意图；

图2是本公开一示例性实施例提供的像素电路的结构示意图；

图3是本公开一示例性实施例提供的像素电路的结构示意图；

图4是本公开一示例性实施例提供的像素电路控制信号的时序图；

图5是本公开一示例性实施例提供的电子设备的系统框图。

图中：

1-驱动元件；2-驱动复位电路；3-初始复位电路；4-第一发光控制电路；5-第二发光控制电路；6-数据加载电路；7-存储电容电路；8-稳压电路；M1-第一晶体管；M2-第二晶体管；M3-第三晶体管；M4-第四晶体管；M5-第五晶体管；M6-第六晶体管；M7-第七晶体管；T1-驱动晶体管；T2-复位晶体管；T3-初始化晶体管；T4-第一发光控制晶体管；T5-第二发光控制晶体管；T6-数据加载晶体管；T7-稳压晶体管；OLED-发光元件；Cst-存储电容；Vdd-第一电源；Vss-第二电源；Vdata-数据信号线；EM-使能信号线；Gate-门极信号线；Var-重置信号线；Va-置位信号线；Reset-刷新信号线；DVH-复位信号线；Vref-初始化信号线；EM1-第一使能信号线；EM2-第二使能信号线；Scan1-第一扫描信号线；Scan2-第二扫描信号线；Scan3-第三扫描信号线；N1-第一节点；N2-第二节点；N3-第三节点；400-电子设备；402-处理组件；404-存储器；406-电源组件；408-多媒体组件；410-音频组件；412-输入输出接口；414-传感器组件；416-通信组件；420-处理器。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

目前，随着显示技术的发展，画面显示的质量是用户选择电子设备时最为关心的参数之一。在电子设备中，通过像素电路对发光元件的控制，将画面进行显示。由于驱动发光元件时所关心的结果不同，常见的驱动显示的方式包括高频驱动显示、低功耗驱动显示和低频驱动显示等。

相关技术中，一种像素电路，如图1所示，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、发光元件OLED和存储电容Cst。第二晶体管M2耦接于第一晶体管M1和第一电源Vdd之间。第三晶体管M3耦接于第一晶体管M1和发光元件OLED的阳极之间。第四晶体管M4耦接于重置信号线Var和发光元件OLED的阳极之间。第五晶体管M5耦接于第一晶体管M1的第二端和栅极之间。第六晶体管M6耦接于第一晶体管M1的栅极和第四晶体管M4的第一端之间。第七晶体管M7耦接于数据信号线Vdata和第一晶体管M1的第一端之间。发光元件OLED的阴极与第二电源Vss耦接。存储电容Cst耦接于第一电源Vdd和第一晶体管M1的栅极之间。其中，第二晶体管M2和第三晶体管M3的栅极耦接使能信号线EM。第四晶体管M4的栅极耦接置位信号线Va。第五晶体管M5和第七晶体管M7的栅极耦接门极信号线Gate。第六晶体管M6的栅极耦接刷新信号线Reset。像素电路在发光的整个过程中，通过存储电容Cst的充放电，能够使发光元件OLED不受第一晶体管M1的阈值电压的影响。由于发光元件OLED的驱动电流与第一晶体管M1的阈值电压无关，避免了驱动电流随第一晶体管M1的阈值电压发生变化的问题，降低了闪屏的现象。但是，当高低帧画面频繁切换时仍会出现闪屏和残像的问题，导致画面显示的质量差。

基于此，本公开提供了一种像素电路，在将数据写入第一晶体管的栅极前，在初始化阶段对驱动元件的第二端复位以及对驱动元件的第一端和控制端进行初始化。此时，驱动元件的各端均处于相同应力状态且改善了驱动元件的迟滞效应，从而降低了切频时频闪和残像的问题，提高了画面显示的质量。

本公开一示例性实施例提供了一种像素电路，如图2所示，像素电路包括发光元件OLED、驱动元件1、驱动复位电路2和初始复位电路3。驱动元件1的第一端与发光元件OLED耦接形成第一节点N1，用于驱动发光元件OLED发光。驱动复位电路2与驱动元件1的第二端耦接形成第二节点N2，在发光元件OLED发光的初始化阶段对驱动元件1的第二端进行复位。初始复位电路3与第一节点N1以及驱动元件1的控制端耦接，在发光元件OLED发光的初始化阶段对发光元件OLED的阳极以及驱动元件1的第一端和控制端进行初始化。示例性地，发光元件OLED的阳极与驱动元件1的第一端耦接，阴极与第二电源Vss耦接。

本实施例中，像素电路包括发光元件、驱动元件、驱动复位电路和初始复位电路，通过驱动元件驱动发光元件进行发光。在发光元件发光的初始化阶段，驱动复位电路能够对驱动元件的第二端进行复位，初始复位电路能够对发光元件以及驱动元件的第一端和控制端进行初始化。通过在初始化阶段对驱动元件的第二端复位以及对驱动元件的第一端和控制端进行初始化，在发光元件发光前使驱动元件的各端均处于相同应力状态且改善了驱动元件的迟滞效应，从而降低了切频时频闪和残像的影响以提高画面显示的质量。

一实施例中，如图3所示，驱动元件1包括驱动晶体管T1。驱动复位电路2包括复位晶体管T2。复位晶体管T2的第一端用于与复位信号线DVH耦接，第二端与第二节点N2耦接。示例性地，驱动晶体管T1的第一端与发光元件OLED的阳极耦接，第二端与复位晶体管T2的第二端耦接。

本实施例中，通过复位晶体管，在初始化阶段将驱动晶体管的第二端进行复位，以在发光元件发光前使驱动晶体管的第二端保持一定的应力。同时，复位晶体管能够使驱动晶体管在初始化阶段关断，避免了发光元件误发光，从而提高了发光元件发光的可靠性。

一实施例中，初始复位电路3包括初始化晶体管T3。初始化晶体管T3的第一端用于与初始化信号线Vref耦接，第二端与第一节点N1以及驱动元件1的控制端(即驱动晶体管T1的栅极)耦接。

本实施例中，通过初始化晶体管，在初始化阶段将驱动晶体管的第一端进行初始化，以在发光元件发光前使驱动晶体管的第一端和控制端保持一定的应力。同时，初始化晶体管能够使驱动晶体管在初始化阶段关断，并对驱动晶体管的控制端的电压进行调整，从而提高了发光元件显示的效果。通过初始化晶体管在初始化阶段对发光元件的阳极进行电压初始化，消除上一帧残留的电压，改善了拖影的问题。

一实施例中，驱动复位电路2和初始复位电路3的控制端均用于与第一扫描信号线SCAN1耦接。除用于在初始化阶段对发光元件OLED以及驱动元件1的第一端和控制端进行初始化外，驱动复位电路2和初始复位电路3还用于在发光元件OLED发光的复位阶段对驱动晶体管T1的第二端和第一端进行复位。

本实施例中，由于在初始化阶段和复位阶段，驱动复位电路和初始复位电路均对驱动元件的第二端和第二端进行初始化和复位，栅极所需的控制信号相同。通过以第一扫描信号线对驱动复位电路和初始复位电路进行控制，减少了一路阵列基板栅极驱动电路，从而降低了像素电路的控制的复杂性。

一实施例中，如图2所示，像素电路还包括第一发光控制电路4和第二发光控制电路5。第一发光控制电路4耦接于第一电源Vdd和第二节点N2之间。第二发光控制电路5耦接于第一节点N1和发光元件OLED之间。其中，第一发光控制电路4和第二发光控制电路5用于控制第一电源Vdd与发光元件OLED之间的导通和断开。

本实施例中，通过第一发光控制电路和第二发光控制电路，能够控制第一电源与发光元件的导通和断开，以使发光元件能够按照预期的驱动电流进行发光。通过使发光元件以预期的驱动电流进行发光，发光元件在发光时的电流稳定，从而提高了像素电路的显示效果。

一实施例中，如图3所示，第一发光控制电路4包括第一发光控制晶体管T4。第一发光控制晶体管T4的第一端与第一电源Vdd耦接，第二端与第二节点N2耦接，栅极用于与第一使能信号线EM1耦接。第二发光控制电路5包括第二发光控制晶体管T5。第二发光控制晶体管T5的第一端与第一节点N1耦接，第二端与发光元件OLED耦接，栅极用于与第二使能信号线EM2耦接。

本实施例中，通过驱动晶体管、第一发光控制晶体管和第二发光控制晶体管，能够使发光元件导通或关断。通过第二发光控制晶体管，能够仅在初始化阶段初始化发光元件的阳极的电位，从而提高了发光元件显示的效果。

一实施例中，如图2所示，像素电路还包括数据加载电路6。数据加载电路6与第二节点N2耦接，用于将数据写入驱动元件1的控制端。

本实施例中，通过数据加载电路，在发光元件发光的数据写入阶段将数据写入驱动元件的控制端，对驱动元件的控制端的电压进行调整。通过改变驱动元件的控制端的电压，发光元件在发光时不受驱动元件中晶体管的阈值电压的影响，从而提高了像素电路的显示效果。

一实施例中，如图3所示，数据加载电路6包括数据加载晶体管T6。数据加载晶体管T6的第一端用于与数据信号线Vdata耦接，第二端与第二节点N2耦接，栅极用于与第二扫描信号线SCAN2耦接。

本实施例中，通过数据加载晶体管，在数据写入阶段向驱动晶体管提供数据电压以调整驱动晶体管的栅极与第一端之间的电压，使发光元件的驱动电流不受驱动晶体管的阈值电压的影响从而提高了发光元件显示的效果。

一实施例中，如图2所示，像素电路还包括存储电容电路7和稳压电路8。存储电容电路7耦接于第一电源Vdd和驱动元件1的控制端之间，用于调整驱动元件1的控制端的电压。稳压电路8耦接于驱动元件1的第一端和控制端之间，用于控制存储电容电路7进行充电。

本实施例中，通过存储电容电路与稳压电路相配合，对驱动元件的控制端的电位进行控制，使发光元件在发光阶段的驱动电流不受驱动元件中晶体管的阈值电压的影响。通过在发光元件发光时消除阈值电压对驱动电流的影响，增加了发光元件发光的稳定性，从而提高了像素电路的显示效果。

一实施例中，如图3所示，存储电容电路7包括存储电容Cst。存储电容Cst的第一端与第一电源Vdd耦接，第二端与驱动元件1的控制端(即驱动晶体管T1的栅极)耦接形成第三节点N3。稳压电路8包括稳压晶体管T7。稳压晶体管T7的第一端与第一节点N1耦接，第二端与第三节点N3耦接，栅极用于与第三扫描信号线SCAN3耦接。

本实施例中，通过存储电容的充电，调整驱动晶体管的控制端的电位，使发光元件的驱动电流不受驱动晶体管的阈值电压的影响从而提高了发光元件显示的效果。通过稳压晶体管与驱动晶体管的栅极耦接，以改善低频驱动时因漏电流而带来的栅极电压的波动，使像素电路易于实现低频驱动并降低像素电路的功耗。

一实施例中，稳压晶体管T7为氧化铟镓锌薄膜晶体管。

本实施例中，由于氧化铟镓锌晶体管的迁移率低、漏电流小，当与驱动晶体管的栅极耦接后，能够改善低频驱动时因漏电流而带来的栅极电压的波动。通过稳定驱动晶体管的栅极电压，能够实现低频驱动，降低像素电路的功耗。

一实施例中，稳压晶体管T7为双栅晶体管。

本实施例中，由于双栅晶体管的漏电流小，当采用双栅晶体管作为稳压晶体管时，能够改善低频驱动时因漏电流而带来的栅极电压的波动。通过稳定驱动晶体管的栅极电压，能够实现低频驱动，降低像素电路的功耗。

一实施例中，驱动晶体管T1、复位晶体管T2、初始化晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5和数据加载晶体管T6为低温多晶硅薄膜晶体管。

本实施例中，由于低温多晶硅薄膜晶体管的成本低，采用低温多晶硅薄膜晶体管作为驱动晶体管、复位晶体管、初始化晶体管、第一发光控制晶体管、第二发光控制晶体管和数据加载晶体管，能够降低像素电路的成本。同时，通过在初始化阶段对驱动元件的第二端复位以及对驱动元件的第一端和控制端进行初始化，能够提高含有低温多晶硅薄膜晶体管的像素电路的变频性能。

示例性地，驱动元件1、驱动复位电路2、初始复位电路3、第一发光控制电路4、第二发光控制电路5、数据加载电路6和稳压电路8中的晶体管均为P型晶体管。此时，驱动晶体管T1的第一端为漏极，第二端为源极。复位晶体管T2的第一端为源极，第二端为漏极。初始化晶体管T3的第一端为源极，第二端为漏极。第一发光控制晶体管T4的第一端为源极，第二端为漏极。第二发光控制晶体管T5的第一端为源极，第二端为漏极。数据加载晶体管T6的第一端为源极，第二端为漏极。稳压晶体管T7的第一端为源极，第二端为漏极。

示例性地，驱动元件1、驱动复位电路2、初始复位电路3、第一发光控制电路4、第二发光控制电路5、数据加载电路6和稳压电路8中的晶体管均为N型晶体管。此时，驱动晶体管T1的第一端为源极，第二端为漏极。复位晶体管T2的第一端为漏极，第二端为源极。初始化晶体管T3的第一端为漏极，第二端为源极。第一发光控制晶体管T4的第一端为漏极，第二端为源极。第二发光控制晶体管T5的第一端为漏极，第二端为源极。数据加载晶体管T6的第一端为漏极，第二端为源极。稳压晶体管T7的第一端为漏极，第二端为源极。

下面对像素电路的工作原理做具体说明，如图3和图4所示，像素电路包括驱动晶体管T1、复位晶体管T2、初始化晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5、数据加载晶体管T6、稳压晶体管T7、发光元件OLED和存储电容Cst。复位晶体管T2耦接于复位信号线DVH和驱动晶体管T1的第二端之间，并与驱动晶体管T1的第二端之间形成第二节点N2，复位晶体管T2的栅极与第一扫描信号线SCAN1耦接。初始化晶体管T3耦接于初始化信号线Vref和驱动晶体管T1的第一端之间，并与驱动晶体管T1的第一端之间形成第一节点N1，初始化晶体管T3的栅极与第一扫描信号线SCAN1耦接。第一发光控制晶体管T4耦接于第一电源Vdd和第二节点N2之间，第一发光控制晶体管T4的栅极与第一使能信号线EM1耦接。第二发光控制晶体管T5耦接于第一节点N1和发光元件OLED的阳极之间，第二发光控制晶体管T5的栅极与第二使能信号线EM2耦接。发光元件OLED的阴极与第二电源Vss耦接。数据加载晶体管T6耦接于数据信号线Vdata和第二节点N2之间，数据加载晶体管T6的栅极与第二扫描信号线SCAN2耦接。稳压晶体管T7耦接于驱动晶体管T1的控制端和第一节点N1之间，并与驱动晶体管T1的控制端形成第三节点N3，稳压晶体管T7的栅极与第三扫描信号线SCAN3耦接。存储电容Cst耦接于第一电源Vdd和第三节点N3之间。其中，V_EM1为第一使能信号线EM1的电平信号。V_EM2为第二使能信号线EM2的电平信号。V_Scan1为第一扫描信号线Scan1的电平信号。V_Scan2为第二扫描信号线Scan2的电平信号。V_Scan3为第三扫描信号线Scan3的电平信号。DATA为数据信号线Vdata中的数据。

像素电路在工作的过程中，包括初始化阶段(t₁阶段)、数据写入阶段(t₂阶段)、复位阶段(t₃阶段)和发光阶段(t₄阶段)。

t₁阶段：V_EM1和V_Scan2为高电平信号，V_EM2、V_Scan1和V_Scan3为低电平信号。复位晶体管T2、初始化晶体管T3、第二发光控制晶体管T5和稳压晶体管T7导通，驱动晶体管T1、第一发光控制晶体管T4和数据加载晶体管T6关断。复位信号线DVH通过复位晶体管T2对驱动晶体管T1的第二端进行复位。初始化信号线Vref通过初始化晶体管T3对驱动晶体管T1的第一端进行初始化，通过初始化晶体管T3和稳压晶体管T7对驱动晶体管T1的栅极进行初始化，通过初始化晶体管T3和第二发光控制晶体管T5对发光元件OLED的阳极进行初始化。此时，第一节点N1的电位为V_ref，第二节点N2的电位为V_DVH，第三节点N3的电位为V_ref。

t₂阶段：V_EM1、V_EM2和V_Scan1为高电平信号，V_Scan2和V_Scan3为低电平信号。开始时，驱动晶体管T1、数据加载晶体管T6和稳压晶体管T7导通，复位晶体管T2、初始化晶体管T3、第一发光控制晶体管T4和第二发光控制晶体管T5关断。数据信号线Vdata通过数据加载晶体管T5、驱动晶体管T1和稳压晶体管T7将数据DATA写入驱动晶体管T1的栅极，当第三节点N3的电位由V_ref变为V_data+V_th后，驱动晶体管T1关断。此时，第二节点N2的电位为V_data，第三节点N3的电位为V_data+V_th。

t₃阶段：V_EM1、V_EM2和V_Scan2和V_Scan3为高电平信号，V_Scan1为低电平信号。复位晶体管T2和初始化晶体管T3导通，驱动晶体管T1、第一发光控制晶体管T4、第二发光控制晶体管T5、数据加载晶体管T6和稳压晶体管T7关断。复位信号线DVH通过复位晶体管T2对驱动晶体管T1的第二端进行复位。初始化信号线Vref通过初始化晶体管T3对驱动晶体管T1的第一端进行初始化。此时，第一节点N1的电位为V_ref，第二节点N2的电位为V_DVH，第三节点N3的电位为V_data+V_th。通过对驱动晶体管T1的第二端和第二端进行复位，改善了驱动晶体管T1的偏置状态，降低了残像问题的出现。并且，通过对驱动晶体管T1的第二端和第二端进行复位，消除了t₂阶段中数据Data写入阶段对发光元件OLED阳极的耦合电容的影响，从而提高了像素电路的显示效果。

t₄阶段：V_Scan1、V_Scan2和V_Scan3为高电平信号，V_EM1和V_EM2为低电平信号。驱动晶体管T1、第一发光控制晶体管T4和第二发光控制晶体管T5导通，复位晶体管T2、初始化晶体管T3、数据加载晶体管T6和稳压晶体管T7关断，发光元件OLED发光。由于发光元件OLED的驱动电流为：I_OLED＝k(V_gs-V_th)²，当发光元件OLED发光时，V_gs能够将V_th消除。因此，发光元件OLED的驱动电流不受驱动晶体管T1的阈值电压影响。示例性地，本征导电因子k＝uCoxW/2L。其中，u为驱动晶体管T1的电子迁移率，Cox为单位面积栅氧化层电容，W为驱动晶体管T1的宽，L为驱动晶体管T1的长。由于在数据信号线Vdata进行数据加载前，先在初始化阶段对驱动晶体管T1的第二端复位以及对驱动晶体管T1的第一端和控制端进行初始化，驱动晶体管T1的各端均处于相同应力状态且改善了驱动晶体管T1的迟滞效应，从而降低了切频时频闪和残像的影响以提高画面显示的质量。由于采用了较少的元件即可降低频闪的问题，从而降低了像素电路结构的复杂度。

本公开一示例性实施例还提供一种显示面板。显示面板包括第一阵列基板栅极驱动电路、第二阵列基板栅极驱动电路、第三阵列基板栅极驱动电路、第四阵列基板栅极驱动电路、第五阵列基板栅极驱动电路和如上所述的像素电路。第一阵列基板栅极驱动电路包括第一扫描信号线。第二阵列基板栅极驱动电路包括第二扫描信号线。第三阵列基板栅极驱动电路包括第三扫描信号线。第四阵列基板栅极驱动电路包括第一使能信号线。第五阵列基板栅极驱动电路包括第二使能信号线。

示例性地，显示面板还包括复位信号线、初始化信号线和数据信号线。

本实施例中，由于像素电路中的元件数量少，电路结构简单，降低了显示面板的边框宽度。

在一个示例性实施例中，提供了一种电子设备，电子设备例如为手机、笔记本电脑、平板电脑以及可穿戴设备等。电子设备包括如上所述的显示面板。

参考图5所示，电子设备400可以包括以下一个或多个组件：处理组件402，存储器404，电源组件406，多媒体组件408，音频组件410，输入/输出(I/O)的接口412，传感器组件414，以及通信组件416。

处理组件402通常控制电子设备400的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件402可以包括一个或多个处理器420来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件402可以包括一个或多个模块，便于处理组件402和其他组件之间的交互。例如，处理组件402可以包括多媒体模块，以方便多媒体组件408和处理组件402之间的交互。

存储器404被配置为存储各种类型的数据以支持在电子设备400的操作。这些数据的示例包括用于在电子设备400上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器404可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电源组件406为电子设备400的各种组件提供电力。电源组件406可以包括电源管理系统，一个或多个电源，及其他与为电子设备400生成、管理和分配电力相关联的组件。

多媒体组件408包括在电子设备400和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件408包括一个前置相机模组和/或后置相机模组。当电子设备400处于操作模式，如拍摄模式或视频模式时，前置相机模组和/或后置相机模组可以接收外部的多媒体数据。每个前置相机模组和后置相机模组可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。其中，屏幕包括如上所述的显示面板。通过显示面板中的像素电路在初始化阶段对驱动元件的第二端复位以及对驱动元件的第一端和控制端进行初始化，在发光元件发光前使驱动元件的各端均处于相同应力状态且改善了驱动元件的迟滞效应，从而降低了切频时频闪和残像的影响以提高画面显示的质量。

音频组件410被配置为输出和/或输入音频信号。例如，音频组件410包括一个麦克风(MIC)，当电子设备400处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器404或经由通信组件416发送。在一些实施例中，音频组件410还包括一个扬声器，用于输出音频信号。

I/O接口412为处理组件402和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件414包括一个或多个传感器，用于为电子设备400提供各个方面的状态评估。例如，传感器组件414可以检测到电子设备400的打开/关闭状态，组件的相对定位，例如组件为电子设备400的显示器和小键盘，传感器组件414还可以检测电子设备400或电子设备400一个组件的位置改变，用户与电子设备400接触的存在或不存在，电子设备400方位或加速/减速和电子设备400的温度变化。传感器组件414可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件414还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件414还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件416被配置为便于电子设备400和其他终端之间有线或无线方式的通信。电子设备400可以接入基于通信标准的无线网络，如WiFi、2G、3G、4G、5G或它们的组合。在一个示例性实施例中，通信组件416经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，通信组件416还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，电子设备400可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理终端(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (14)

1.一种像素电路，其特征在于，所述像素电路包括：

发光元件；

驱动元件，所述驱动元件的第一端与所述发光元件耦接形成第一节点，所述驱动元件用于驱动所述发光元件发光；

驱动复位电路，所述驱动复位电路与所述驱动元件的第二端耦接形成第二节点，在所述发光元件发光的初始化阶段所述驱动复位电路对所述驱动元件的第二端进行复位；

初始复位电路，所述初始复位电路与所述第一节点以及所述驱动元件的控制端耦接，在所述发光元件发光的初始化阶段所述初始复位电路对所述发光元件以及所述驱动元件的第一端和控制端进行初始化。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动元件包括驱动晶体管；所述驱动复位电路包括：

复位晶体管，所述复位晶体管的第一端用于与复位信号线耦接，所述复位晶体管的第二端与所述第二节点耦接。

3.根据权利要求1所述的像素电路，其特征在于，所述初始复位电路包括：

初始化晶体管，所述初始化晶体管的第一端用于与初始化信号线耦接，所述初始化晶体管的第二端与所述第一节点以及所述驱动元件的控制端耦接。

4.根据权利要求1所述的像素电路，其特征在于，所述驱动复位电路和所述初始复位电路的控制端均用于与第一扫描信号线耦接。

5.根据权利要求1所述的像素电路，其特征在于，所述驱动元件、所述驱动复位电路和所述初始复位电路中的晶体管均为P型晶体管；或，

所述驱动元件、所述驱动复位电路和所述初始复位电路中的晶体管均为N型晶体管。

6.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第一发光控制电路，所述第一发光控制电路耦接于第一电源和所述第二节点之间；

第二发光控制电路，所述第二发光控制电路耦接于所述第一节点和所述发光元件之间；

其中，所述第一发光控制电路和所述第二发光控制电路用于控制所述第一电源与所述发光元件之间的导通和断开。

7.根据权利要求6所述的像素电路，其特征在于，所述第一发光控制电路包括：

第一发光控制晶体管，所述第一发光控制晶体管的第一端与所述第一电源耦接，所述第一发光控制晶体管的第二端与所述第二节点耦接，所述第一发光控制晶体管的栅极用于与第一使能信号线耦接；

所述第二发光控制电路包括：

第二发光控制晶体管，所述第二发光控制晶体管的第一端与所述第一节点耦接，所述第二发光控制晶体管的第二端与所述发光元件耦接，所述第二发光控制晶体管的栅极用于与第二使能信号线耦接。

8.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

数据加载电路，所述数据加载电路与所述第二节点耦接，所述数据加载电路用于将数据写入所述驱动元件的控制端。

9.根据权利要求8所述的像素电路，其特征在于，所述数据加载电路包括：

数据加载晶体管，所述数据加载晶体管的第一端用于与数据信号线耦接，所述数据加载晶体管的第二端与所述第二节点耦接，所述数据加载晶体管的栅极用于与第二扫描信号线耦接。

10.根据权利要求1至9任一项所述的像素电路，其特征在于，所述像素电路还包括：

存储电容电路，所述存储电容电路耦接于第一电源和所述驱动元件的控制端之间，所述存储电容电路用于调整所述驱动元件的控制端的电压；

稳压电路，所述稳压电路耦接于所述驱动元件的第一端和控制端之间，所述稳压电路用于控制所述存储电容电路进行充电。

11.根据权利要求10所述的像素电路，其特征在于，所述存储电容电路包括：

存储电容，所述存储电容的第一端与所述第一电源耦接，所述存储电容的第二端与所述驱动元件的控制端耦接形成第三节点；

所述稳压电路包括：

稳压晶体管，所述稳压晶体管的第一端与所述第一节点耦接，所述稳压晶体管的第二端与所述第三节点耦接，所述稳压晶体管的栅极用于与第三扫描信号线耦接。

12.根据权利要求11所述的像素电路，其特征在于，所述稳压晶体管为双栅晶体管。

13.一种显示面板，其特征在于，所述显示面板包括如权利要求1至12任一项所述的像素电路。

14.一种电子设备，其特征在于，包括如权利要求13所述的显示面板。