CN113077761A - 像素电路、像素驱动方法和显示装置 - Google Patents

像素电路、像素驱动方法和显示装置 Download PDF

Info

Publication number
CN113077761A
CN113077761A CN202010009126.0A CN202010009126A CN113077761A CN 113077761 A CN113077761 A CN 113077761A CN 202010009126 A CN202010009126 A CN 202010009126A CN 113077761 A CN113077761 A CN 113077761A
Authority
CN
China
Prior art keywords
circuit
control
transistor
coupled
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010009126.0A
Other languages
English (en)
Other versions
CN113077761B (zh
Inventor
皇甫鲁江
董甜
刘利宾
殷新社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010009126.0A priority Critical patent/CN113077761B/zh
Priority to PCT/CN2021/070263 priority patent/WO2021139645A1/zh
Priority to US17/424,478 priority patent/US11605341B2/en
Publication of CN113077761A publication Critical patent/CN113077761A/zh
Application granted granted Critical
Publication of CN113077761B publication Critical patent/CN113077761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种像素电路、像素驱动方法和显示装置。像素电路包括驱动电路、储能电路和开关控制电路，其中，所述储能电路的第一端与所述驱动电路的控制端耦接，所述储能电路的第二端通过所述开关控制电路与电压提供端或所述驱动电路的第一端耦接；所述储能电路用于存储电压；所述开关控制电路用于在发光控制线提供的发光控制信号的控制下，控制所述储能电路的第二端与所述驱动电路的第一端之间连通；所述驱动电路用于根据其控制端与该驱动电路的第一端之间的电压产生驱动电流。本发明能够避免了相关显示均匀性表现缺陷。

Description

像素电路、像素驱动方法和显示装置
技术领域
本发明涉及显示区域，尤其涉及一种像素电路、像素驱动方法和显示装置。
背景技术
在现有的AMOLED(Active-matrix organic light-emitting diode，有源矩阵有机发光二极管)像素电路中，驱动电路包括的驱动晶体管通过发光控制晶体管与电源电压端耦接，存储电容的第一端与驱动晶体管的栅极耦接，存储电容的第二端与驱动晶体管的源极耦接，则在显示周期包括的发光阶段，施加在驱动晶体管的栅极和该驱动晶体管的源极之间的电压受到所述发光控制晶体管的漏源电压的影响，不能确保存储电容中保持的电压信号准确的加载在驱动电路包括的驱动晶体管的栅源之间，会产生由于该漏源电压的不均匀性引起的驱动晶体管的栅源电压的不均匀性，从而产生了相关显示均匀性表现缺陷。
发明内容
本发明的主要目的在于提供一种像素电路、像素驱动方法和显示装置，解决现有技术中在显示周期包括的发光阶段，施加在驱动晶体管的栅极和该驱动晶体管的源极之间的电压受到所述发光控制晶体管的漏源电压的影响，不能确保存储电容中保持的电压信号准确的加载在驱动电路包括的驱动晶体管的栅源之间，会产生由于该漏源电压的不均匀性引起的驱动晶体管的栅源电压的不均匀性，从而产生了相关显示均匀性表现缺陷的问题。
为了达到上述目的，本发明提供了一种像素电路，包括驱动电路、储能电路和开关控制电路，其中，
所述储能电路的第一端与所述驱动电路的控制端耦接，所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；所述储能电路用于存储电压；
所述开关控制电路用于在发光控制线提供的发光控制信号的控制下，控制所述储能电路的第二端与电压提供端或所述驱动电路的第一端之间连通；
所述驱动电路用于根据其控制端与该驱动电路的第一端之间的电压产生驱动电流。
实施时，本发明所述的像素电路还包括发光元件；
所述驱动电路包括的驱动晶体管为p型晶体管，所述驱动电路的第一端与电源电压端耦接；所述电压提供端为所述电源电压端；
所述驱动晶体管为n型晶体管，所述驱动电路的第一端与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接，所述电压提供端为与所述发光元件的第一极耦接的端子。
实施时，所述开关控制电路还用于在复位线提供的复位信号或扫描线提供的扫描信号的控制下，控制参考电压端与所述储能电路的第二端之间连通；所述参考电压端用于提供参考电压。
实施时，所述开关控制电路包括开关控制晶体管；
所述开关控制晶体管的控制极与所述发光控制线耦接，所述开关控制晶体管的第一极与所述储能电路的第二端耦接，所述开关控制晶体管的第二极与所述驱动电路的第一端耦接。
实施时，所述开关控制电路还包括复位晶体管和电压控制晶体管；
所述复位晶体管的控制极与所述复位线耦接，所述复位晶体管的第一极与所述参考电压端耦接，所述复位晶体管的第二极与所述储能电路的第二端耦接；
所述电压控制晶体管的控制极与所述扫描线耦接，所述电压控制晶体管的第一极与所述参考电压端耦接，所述电压控制晶体管的第二极与所述储能电路的第二端耦接。
实施时，本发明所述的像素电路还包括初始化电路；
所述初始化电路用于在复位线提供的复位信号的控制下，将初始化电压端提供的初始化电压写入所述储能电路的第一端。
实施时，所述初始化电路包括初始化晶体管，其中，
所述初始化晶体管的控制极与所述复位线耦接，所述初始化晶体管的第一极与所述储能电路的第一端耦接，所述初始化晶体管的第二极与所述初始化电压端耦接。
实施时，本发明所述的像素电路还包括补偿控制电路；
所述补偿控制电路用于在扫描线提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。
实施时，所述补偿控制电路包括补偿控制晶体管；
所述补偿控制晶体管的控制极与所述扫描线耦接，所述补偿控制晶体管的第一极与所述驱动电路的控制端耦接，所述补偿控制晶体管的第二极与所述驱动电路的第二端耦接。
实施时，本发明所述的像素电路还包括发光元件、第一发光控制电路和第二发光控制电路，其中，
所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与电源电压端之间连通；
所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件耦接；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
实施时，所述电压提供端为电源电压端；所述像素电路还包括发光元件、第一发光控制电路和第二发光控制电路，其中，
所述储能电路的第二端通过所述开关控制电路与所述电源电压端耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与电源电压端之间连通；
所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件耦接；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
实施时，所述驱动电路包括驱动晶体管，所述第一发光控制电路包括第一发光控制晶体管，所述第二发光控制电路包括第二发光控制晶体管；所述储能电路包括存储电容；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；
所述第一发光控制晶体管的控制极与所述发光控制线耦接，所述第一发光控制晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一发光控制晶体管的第二极与电源电压端耦接；
所述第二发光控制晶体管的控制极与所述发光控制线耦接，所述第二发光控制晶体管的第一极与所述发光元件耦接，所述第二发光控制晶体管的第二极与所述驱动晶体管的第二极耦接。
实施时，本发明所述的像素电路还包括发光元件、第一发光控制电路和第二发光控制电路，其中，所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；
所述驱动电路的第一端通过所述第一发光控制电路与所述发光元件耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与电源电压端之间连通。
实施时，所述像素电路还包括发光元件、第一发光控制电路和第二发光控制电路；
所述电压提供端为与发光元件的第一极耦接的端子；所述储能电路的第二端通过所述开关控制电路与所述电压提供端耦接；所述发光元件的第二极与第一电压端耦接；
所述驱动电路的第一端通过所述第一发光控制电路与所述发光元件耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与电源电压端之间连通。
实施时，所述驱动电路包括驱动晶体管，所述第一发光控制电路包括第一发光控制晶体管，所述第二发光控制电路包括第二发光控制晶体管；所述储能电路包括存储电容；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；
所述第一发光控制晶体管的控制极与所述发光控制线耦接，所述第一发光控制晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一发光控制晶体管的第二极与所述发光元件耦接；
所述第二发光控制晶体管的控制极与所述发光控制线耦接，所述第二发光控制晶体管的第一极与电源电压端耦接，所述第二发光控制晶体管的第二极与所述驱动晶体管的第二极耦接。
实施时，本发明所述的像素电路还包括数据写入电路；
所述数据写入电路用于在扫描线提供的扫描信号的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
实施时，所述数据写入电路包括数据写入晶体管；
所述数据写入晶体管的控制极与所述扫描线耦接，所述数据写入晶体管的第一极与所述数据线耦接，所述数据写入晶体管的第二极与驱动电路的第一端耦接。
本发明还提供一种像素驱动方法，应用于上述的像素电路，显示周期包括发光阶段，所述像素驱动方法包括：在发光阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与电压提供端或驱动电路的第一端之间连通。
实施时，显示周期包括设置于所述发光阶段之前的初始化阶段和数据写入阶段，所述像素驱动方法还包括：
在初始化阶段，开关控制电路在复位线提供的复位信号的控制下，控制参考电压端与储能电路的第二端之间连通；
在数据写入阶段，开关控制电路在扫描线提供的扫描信号的控制下，控制参考电压端与所述储能电路的第二端之间连通。
实施时，显示周期包括设置于所述发光阶段之前的初始化阶段和数据写入阶段，所述像素驱动方法还包括：
在所述初始化阶段和所述数据写入阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与所述电压提供端或所述驱动电路的第一端之间断开。
本发明还提供了一种显示装置，包括上述的像素电路。
与现有技术相比，本发明所述的像素电路、像素驱动方法和显示装置在发光阶段，避免在驱动电路的控制端与驱动电路的第一端之间产生附加电压，确保储能电路中保持的电压信号加载在驱动电路包括的驱动晶体管的栅源之间，使得发光控制晶体管的漏源电压不会影响驱动晶体管的栅源电压，也不会产生由于该漏源电压的不均匀性引起的驱动晶体管的栅源电压的不均匀性，从而避免了相关显示均匀性表现缺陷。
附图说明
图1是本发明实施例所述的像素电路的结构图；
图2A是当驱动电路包括的驱动晶体管为p型晶体管时，在数据写入阶段，本发明实施例所述的像素电路中的第一节点N1、第二节点N2和第三节点N3的连接关系示意图；
图2B是当驱动电路包括的驱动晶体管为p型晶体管时，在发光阶段，本发明实施例所述的像素电路中的第一节点N1、第二节点N2和第三节点N3的连接关系示意图；
图3A是当驱动电路包括的驱动晶体管为n型晶体管时，在数据写入阶段，本发明实施例所述的像素电路中的第一节点N1、第二节点N2和第三节点N3的连接关系示意图；
图3B是当驱动电路包括的驱动晶体管为n型晶体管时，在发光阶段，本发明实施例所述的像素电路中的第一节点N1、第二节点N2和第三节点N3的连接关系示意图；
图3C是本发明又一实施例所述的像素电路的结构图；
图4是本发明另一实施例所述的像素电路的结构图；
图5是本发明又一实施例所述的像素电路的结构图；
图6A是本发明再一实施例所述的像素电路的结构图；
图6B是本发明又一实施例所述的像素电路的结构图；
图7A是本发明另一实施例所述的像素电路的结构图；
图7B是本发明再一实施例所述的像素电路的结构图；
图8A是本发明又一实施例所述的像素电路的结构图；
图8B是本发明另一实施例所述的像素电路的结构图；
图9A是本发明再一实施例所述的像素电路的结构图；
图9B是本发明又一实施例所述的像素电路的结构图；
图10是本发明所述的像素电路的第一具体实施例的电路图；
图11是本发明所述的像素电路的第一具体实施例的工作时序图；
图12A是本发明所述的像素电路的第一具体实施例在初始化阶段的工作状态示意图；
图12B是本发明所述的像素电路的第一具体实施例在数据写入阶段的工作状态示意图；
图12C是本发明所述的像素电路的第一具体实施例在发光阶段的工作状态示意图；
图13是本发明所述的像素电路的第二具体实施例的电路图；
图14是本发明所述的像素电路的第二具体实施例的工作时序图；
图15A是本发明所述的像素电路的第二具体实施例在初始化阶段的工作状态示意图；
图15B是本发明所述的像素电路的第二具体实施例在数据写入阶段的工作状态示意图；
图15C是本发明所述的像素电路的第二具体实施例在发光阶段的工作状态示意图；
图16是本发明所述的像素电路的第三具体实施例的电路图；
图17是本发明所述的像素电路的第三具体实施例的工作时序图；
图18是本发明所述的像素电路的第四具体实施例的电路图；
图19是本发明所述的像素电路的第四具体实施例的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的像素电路包括驱动电路、储能电路和开关控制电路，其中，
所述储能电路的第一端与所述驱动电路的控制端耦接，所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；所述储能电路用于存储电压；
所述开关控制电路用于在发光控制线提供的发光控制信号的控制下，控制所述储能电路的第二端与电压提供端或所述驱动电路的第一端之间连通；
所述驱动电路用于根据其控制端与该驱动电路的第一端之间的电压产生驱动电流。
在具体实施时，所述驱动电流用于驱动发光元件发光，所述驱动电流由驱动电路的第一端流向所述驱动电路的第二端，或者，所述驱动电流由所述驱动电路的第二端流向所述驱动电路的第一端。
本发明实施例所述的像素电路工作时，显示周期包括发光阶段，在发光阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与电压提供端或驱动电路的第一端之间连通，以使得在发光阶段，避免在驱动电路的控制端与驱动电路的第一端之间产生附加电压，确保储能电路中保持的电压信号加载在驱动电路包括的驱动晶体管的栅源之间，使得发光控制晶体管的漏源电压不会影响驱动晶体管的栅源电压，也不会产生由于该漏源电压的不均匀性引起的驱动晶体管的栅源电压的不均匀性，从而避免了相关显示均匀性表现缺陷。
在本发明实施例中，当所述驱动电路包括的驱动晶体管为p型晶体管时，所述驱动电路的第一端可以直接与电源电压端耦接，所述驱动电路的第二端可以与所述发光元件耦接，所述电压提供端可以为所述电源电压端。
在本发明实施例中，当所述驱动电路包括的驱动晶体管为n型晶体管时，所述驱动电路的第一端可以直接与所述发光元件的第一极耦接，所述驱动电路的第二端可以与电源电压端耦接，所述电压提供端可以为与所述发光元件的第一极耦接的端子，此时，所述发光元件的第二极可以与第一电压端耦接；
具体的，所述第一电压端可以为地端、低电压端或阴极电压端，但不以此为限。
在具体实施时，本发明实施例所述的像素电路还可以包括发光元件，当所述驱动电路包括的驱动晶体管为p型晶体管时，所述驱动电路的第一端可以通过第一发光控制电路与电源电压端耦接，所述驱动电路的第二端可以通过所述第二发光控制电路与所述发光元件耦接，此时，所述电压提供端可以为所述电源电压端。
在具体实施时，本发明实施例所述的像素电路还可以包括发光元件，当所述驱动电路包括的驱动晶体管为n型晶体管时，所述驱动电路的第一端可以通过第一发光控制电路与所述发光元件的第一极耦接，所述驱动电路的第二端可以通过所述第二发光控制电路与电源电压端耦接，此时，所述电压提供端可以为与所述发光元件的第一极耦接的端子，所述发光元件的第二极可以与第一电压端耦接。
在具体实施时，所述发光元件可以为有机发光二极管，所述发光元件的第一极可以为所述有机发光二极管的阳极，所述发光元件的第二极可以为所述有机发光二极管的阴极，但不以此为限。
如图1所示，本发明实施例所述的像素电路包括驱动电路10、储能电路11和开关控制电路12，其中，
所述储能电路11的第一端与所述驱动电路10的控制端耦接，所述储能电路11的第二端通过所述开关控制电路12与所述驱动电路10的第一端耦接；所述储能电路11用于存储电压；
所述开关控制电路12分别与发光控制线EM、所述储能电路11的第二端和所述驱动电路10的第一端耦接，用于在发光控制线EM提供的发光控制信号的控制下，控制所述储能电路11的第二端与所述驱动电路10的第一端之间连通；
所述驱动电路10用于根据其控制端与该驱动电路10的第一端之间的电压产生驱动电流，该驱动电流用于驱动发光元件(图1中未示出)发光，所述驱动电流由驱动电路10的第一端流向所述驱动电路10的第二端Te2，或者，所述驱动电流由所述驱动电路10的第二端Te2流向所述驱动电路10的第一端。
本发明如图1所示的像素电路的实施例在工作时，在发光阶段，开关控制电路12在发光控制线EM提供的发光控制信号的控制下，控制储能电路11的第二端与驱动电路10的第一端之间连通，以使得在发光阶段，避免在驱动电路的控制端与驱动电路的第一端之间产生附加电压，确保储能电路11中保持的电压信号加载在驱动电路10包括的驱动晶体管的栅源之间，使得发光控制晶体管的漏源电压不会影响驱动晶体管的栅源电压，也不会产生由于该漏源电压的不均匀性引起的驱动晶体管的栅源电压的不均匀性，从而避免了相关显示均匀性表现缺陷。在具体实施时，显示周期还包括设置于所述发光阶段之前的初始化阶段和数据写入阶段；
在所述初始化阶段和所述数据写入阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与驱动电路的第一端之间断开。
在具体实施时，所述开关控制电路还可以用于在复位线提供的复位信号或扫描线提供的扫描信号的控制下，控制参考电压端与所述储能电路的第二端之间连通；所述参考电压端用于提供参考电压。
在本发明实施例中，所述参考电压的电压值在所述初始化阶段和所述数据线写入阶段不变，但不以此为限。
在本发明实施例中，所述储能电路的第二端为基准电压端，所述储能电路的第一端为信号端，在初始化阶段和数据写入阶段，开关控制电路控制所述储能电路的第二端的电位为参考电压，这样能够使得所述储能电路的第一端写入的信号的电压值稳定，能够在初始化阶段对驱动电路的控制端的电位进行初始化，并能够在数据写入阶段准确的将数据电压写入驱动电路的控制端。在具体实施时，所述驱动电路可以包括驱动晶体管，所述储能电路可以包括存储电容，本发明实施例所述的像素电路还可以包括发光控制晶体管。如图2A和图2B所示，本发明实施例所述的像素电路包括有机发光二极管OLED、驱动晶体管DTFT、发光控制晶体管STFT、存储电容Cst；驱动晶体管DTFT为p型晶体管；N1为与DTFT的栅极耦接的第一节点，N2为与Cst的第二端耦接的第二节点，N3为与DTFT的源极耦接的第三节点；
如图2A所示，在数据写入阶段，N2接入参考电压Vref，N1与DTFT的栅极耦接，DTFT的漏极与OLED的阳极之间不连通，数据线上的数据电压Vdt写入N3，N2与N3之间不连通；
如图2B所示，在发光阶段，N1与DTFT的漏极之间不连通，DTFT的漏极与OLED的阳极之间连通，数据线与N3之间不连通，N2与N3之间连通；STFT和DTFT导通。
OLED的阴极接入阴极电压Vss。
如图3A和图3B所示，本发明实施例所述的像素电路包括有机发光二极管OLED、驱动晶体管DTFT、发光控制晶体管STFT、存储电容Cst；驱动晶体管DTFT为n型晶体管；N1为与DTFT的栅极耦接的第一节点，N2为与Cst的第二端耦接的第二节点，N3为与DTFT的源极耦接的第三节点；
如图3A所示，在数据写入阶段，N2接入参考电压Vref，N1与DTFT的栅极耦接，DTFT的漏极与提供电源电压Vdd的电源电压端ELVdd之间不连通，数据线上的数据电压Vdt写入N3，N2与N3之间不连通；
如图3B所示，在发光阶段，N1与DTFT的漏极之间不连通，DTFT的漏极与所述电源电压端之间连通，数据线与N3之间不连通，N2与N3之间连通；STFT和DTFT导通。
在图2A、图2B、图3A和图3B中，标号为Vss的为阴极电压。
在本发明实施例中，N2可以为信号保持电容基准端节点。
本发明实施例所述的像素电路在工作时，在发光阶段之外，采用独立的参考电压Vref对N2进行初始化，独立的参考电压Vref本身避免IR Drop(IR压降，出现在集成电路中电源和地网络上电压下降或升高的一种现象)影响电源电压和阴极电压电位分布及变动造成的信号偏差。
并且，本发明实施例所述的像素电路在工作时，在发光阶段，N2与N3之间连通，N3与DTFT的源极之间耦接，DTFT的栅源电压不与STFT的漏源电压Vds相关，避免在N2和N3之间产生附加电压，确保Cst中保持的电压信号加载在DTFT的栅极和DTFT的源极之间，这样DTFT驱动OLED发光时，STFT的漏源电压Vds不会影响N2与N3之间的电压，避免显示不均匀。
具体的，所述开关控制电路可以包括开关控制晶体管；
所述开关控制晶体管的控制极与所述发光控制线耦接，所述开关控制晶体管的第一极与所述储能电路的第二端耦接，所述开关控制晶体管的第二极与所述驱动电路的第一端耦接。
具体的，所述开关控制电路还可以包括复位晶体管和电压控制晶体管；
所述复位晶体管的控制极与所述复位线耦接，所述复位晶体管的第一极与所述参考电压端耦接，所述复位晶体管的第二极与所述储能电路的第二端耦接；
所述电压控制晶体管的控制极与所述扫描线耦接，所述电压控制晶体管的第一极与所述参考电压端耦接，所述电压控制晶体管的第二极与所述储能电路的第二端耦接。
在具体实施时，本发明所述的像素电路还可以包括初始化电路；
所述初始化电路用于在所述扫描信号或复位线提供的复位信号的控制下，将参考电压端提供的参考电压写入所述储能电路的第二端，并在所述复位信号的控制下，将初始化电压端提供的初始化电压写入所述储能电路的第一端。
如图3C所示，在图1所示的像素电路的实施例的基础上，所述开关控制电路12还可以分别与复位线Sn-1、扫描线Sn和参考电压端耦接，用于在复位线Sn-1提供的复位信号或扫描线Sn提供的扫描信号的控制下，控制参考电压端与所述储能电路11的第二端之间连通；所述参考电压端用于提供参考电压Vref。
本发明如图3C所示的像素电路的实施例在工作时，显示周期还可以包括设置于所述发光阶段之前的初始化阶段和数据写入阶段；
在初始化阶段，开关控制电路12在复位信号的控制下，控制参考电压端与储能电路11的第二端之间连通；
在数据写入阶段，开关控制电路12在扫描信号的控制下，控制参考电压端与储能电路11的第二端之间连通。
本发明如图3C所示的像素电路的实施例在工作时，通过独立的参考电压Vref为储能电路11的第二端提供基准电位，而并非通过电源电压Vdd或阴极电压Vss为储能电路11的第二端提供基准电位，避免了由于电源电压和阴极电压由于IR压降而引起的电压偏差。
在相关技术中，会采用Vdd或Vss兼作基准电位，考虑到不同亮度画面驱动电流的差异，背板上Vdd和Vss由于IR压降而分布变化，影响信号的接受和设定准确性，造成画面显示时相关亮度均匀性表现偏差。
如图4所示，在图3C所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括初始化电路13；
所述初始化电路13分别与复位线Sn-1、初始化电压端和所述储能电路11的第一端耦接，用于在所述复位信号的控制下，将初始化电压端提供的初始化电压Vinit写入所述储能电路11的第一端。
本发明如图4所示的像素电路的实施例在工作时，
在初始化阶段，初始化电路13在复位信号的控制下，将Vinit写入储能电路11的第一端，以使得在数据写入阶段开始时，驱动电路包括的驱动晶体管能够导通。
具体的，所述初始化电路可以包括初始化晶体管，其中，
所述初始化晶体管的控制极与所述复位线耦接，所述初始化晶体管的第一极与所述储能电路的第一端耦接，所述初始化晶体管的第二极与所述初始化电压端耦接。
在优选情况下，本发明实施例所述的像素电路还可以包括补偿控制电路；
所述补偿控制电路用于在扫描线提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。
本发明实施例所述的像素电路通过采用补偿控制电路，可以使得发光元件的显示亮度不受驱动电路包括的驱动晶体管的阈值电压的影响。
如图5所示，在图4所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括补偿控制电路14；
所述补偿控制电路14分别与扫描线Sn、驱动电路10的控制端和所述驱动电路10的第二端耦接，用于在所述扫描线Sn提供的扫描信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通。
本发明如图5所示的像素电路的实施例在工作时，在数据写入阶段，补偿控制电路14在扫描信号的控制下，控制驱动电路10的控制端与所述驱动电路10的第二端之间连通，使得驱动电路10的控制端的电位变为与所述驱动电路10中的驱动晶体管的阈值电压相关，从而使得在发光阶段，驱动晶体管驱动发光元件的驱动电流与该阈值电压无关。
具体的，所述补偿控制电路可以包括补偿控制晶体管；
所述补偿控制晶体管的控制极与所述扫描线耦接，所述补偿控制晶体管的第一极与所述驱动电路的控制端耦接，所述补偿控制晶体管的第二极与所述驱动电路的第二端耦接。
根据一种具体实施方式，本发明实施例所述的像素电路还可以包括发光元件、第一发光控制电路和第二发光控制电路，其中，
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与电源电压端之间连通；
所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件耦接；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
在具体实施时，本发明实施例所述的像素电路还可以包括第一发光控制电路和第二发光控制电路，在发光阶段，第一发光控制电路在发光控制信号的控制下，控制驱动电路的第一端与电源电压端之间连通，第二发光控制电路在发光控制信号的控制下，控制驱动电路的第二端与发光元件之间连通，驱动电路驱动发光元件发光。
如图6A所示，在图5所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括发光元件EL、第一发光控制电路15、第二发光控制电路16，其中，
所述第一发光控制电路15分别与发光控制线EM、所述驱动电路10的第一端和电源电压端ELVdd耦接，用于在所述发光控制线EM提供的发光控制信号的控制下，控制所述驱动电路10的第一端与所述电源电压端ELVdd之间连通；所述电源电压端ELVdd用于提供电源电压Vdd；
所述驱动电路10的第二端通过所述第二发光控制电路16与所述发光元件EL耦接；
所述第二发光控制电路16分别与所述发光控制线EM、所述驱动电路10的第二端与所述发光元件EL耦接，用于在所述发光控制信号的控制下，控制所述驱动电路10的第二端与所述发光元件EL之间连通。
在图6A所示的像素电路的实施例中，所述驱动电路10包括的驱动晶体管可以为p型晶体管，但不以此为限。
图6B所示的像素电路的实施例的电路结构与图6A所示的像素电路的实施例的电路结构的区别仅在于：所述储能电路11的第二端通过所述开关控制电路12与所述电源电压端ELVdd耦接；
在图6B所示的像素电路的实施例中，所述储能电路11的第二端通过所述开关控制电路12与电压提供端耦接，所述电压提供端为所述电源电压端ELVdd；
所述开关控制电路12用于在发光阶段，在发光控制线EM提供的发光控制信号的控制下，控制所述储能电路11的第二端与所述电源电压端ELVdd之间连通；在发光阶段，所述第一发光控制电路15用于在所述发光控制线EM提供的发光控制信号的控制下，控制所述驱动电路10的第一端与所述电源电压端ELVdd之间连通，从而使得所述储能电路11的第二端与所述驱动电路10的第一端之间连通；
所述开关控制电路12还用于在所述初始化阶段和所述数据写入阶段，在所述发光控制信号的控制下，控制所述储能电路11的第二端与所述电源电压端ELVdd之间断开。
具体的，所述驱动电路可以包括驱动晶体管，所述第一发光控制电路可以包括第一发光控制晶体管，所述第二发光控制电路可以包括第二发光控制晶体管；所述储能电路可以包括存储电容；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；
所述第一发光控制晶体管的控制极与所述发光控制线耦接，所述第一发光控制晶体管的第一极与电源电压端耦接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第二发光控制晶体管的控制极与所述发光控制线耦接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二发光控制晶体管的第二极与所述发光元件耦接。
根据另一种具体实施方式，本发明实施例所述的像素电路还包括发光元件、第一发光控制电路和第二发光控制电路，其中，
所述驱动电路的第二端通过所述第一发光控制电路与所述发光元件耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与电源电压端之间连通。
在具体实施时，本发明实施例所述的像素电路还可以包括第一发光控制电路和第二发光控制电路，在发光阶段，所述第一发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通，所述第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与电源电压端之间连通，驱动电路驱动发光元件发光。
如图7A所示，在图5所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括发光元件EL、第一发光控制电路15、第二发光控制电路16，其中，
所述驱动电路10的第一端通过所述第一发光控制电路15与所述发光元件EL的第一极耦接；所述发光元件EL的第二极与第一电压端Vt1耦接；
所述第一发光控制电路15分别与发光控制线EM、所述驱动电路10的第一端与所述发光元件EL的第一极耦接，用于在EM提供的所述发光控制信号的控制下，控制所述驱动电路10的第一端与所述发光元件EL的第一极之间连通；
所述第二发光控制电路16分别与所述发光控制线EM耦接，所述驱动电路10的第二端和电源电压端ELVdd耦接，用于在所述发光控制信号的控制下，控制所述驱动电路10的第二端与电源电压端之间连通；所述电源电压端ELVdd用于提供电源电压Vdd。
在具体实施时，所述第一电压端可以为地端、低电压端或阴极电压端，但不以此为限。
在图7A所示的实施例中，所述驱动电路10包括的驱动晶体管可以为n型晶体管，但不以此为限。
图7B所示的像素电路的实施例的电路结构与图7A所示的像素电路的实施例的电路结构的区别仅在于：所述储能电路11的第二端通过所述开关控制电路12与所述发光元件EL的第一极耦接；
在图7B所示的像素电路的实施例中，所述储能电路11的第二端通过所述开关控制电路12与电压提供端耦接，所述电压提供端为与所述发光元件EL的第一极耦接的端子；
所述开关控制电路12用于在发光阶段，在发光控制线EM提供的发光控制信号的控制下，控制所述储能电路11的第二端与所述发光元件EL的第一极之间连通；在发光阶段，所述第一发光控制电路15用于在所述发光控制线EM提供的发光控制信号的控制下，控制所述驱动电路10的第一端与所述发光元件EL的第一极之间连通，从而使得所述储能电路11的第二端与所述驱动电路10的第一端之间连通；
所述开关控制电路12还用于在所述初始化阶段和所述数据写入阶段，在所述发光控制信号的控制下，控制所述储能电路11的第二端与所述发光元件EL的第一极之间断开。
具体的，所述驱动电路可以包括驱动晶体管，所述第一发光控制电路可以包括第一发光控制晶体管，所述第二发光控制电路可以包括第二发光控制晶体管；所述储能电路可以包括存储电容；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；
所述第一发光控制晶体管的控制极与所述发光控制线耦接，所述第一发光控制晶体管的第一极与所述发光元件耦接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第二发光控制晶体管的控制极与所述发光控制线耦接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二发光控制晶体管的第二极与电源电压端耦接。
在具体实施时，本发明所述的像素电路还包括数据写入电路；
所述数据写入电路用于在扫描线提供的扫描信号的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
本发明实施例所述的像素电路还可以包括数据写入电路，在数据写入阶段，数据写入电路在扫描信号的控制下，将数据电压写入驱动电路的第一端，以使得在发光阶段，驱动电路根据该数据电压驱动发光元件发光。
如图8A所示，在图6A所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括数据写入电路17；
所述数据写入电路17分别与扫描线Sn、数据线和所述驱动电路10的第一端耦接，用于在扫描线Sn提供的扫描信号的控制下，将数据线上的数据电压Vdt写入所述驱动电路10的第一端。
在发光阶段，在扫描信号的控制下，数据写入电路17将Vdt写入驱动电路10的第一端。
如图8B所示，在图6B所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括数据写入电路17；
所述数据写入电路17分别与扫描线Sn、数据线和所述驱动电路10的第一端耦接，用于在扫描线Sn提供的扫描信号的控制下，将数据线上的数据电压Vdt写入所述驱动电路10的第一端。
在发光阶段，在扫描信号的控制下，数据写入电路17将Vdt写入驱动电路10的第一端。
如图9A所示，在图7A所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括数据写入电路17；
所述数据写入电路17分别与扫描线Sn、数据线和所述驱动电路10的第一端耦接，用于在扫描线Sn提供的扫描信号的控制下，将数据线上的数据电压Vdt写入所述驱动电路10的第一端。
如图9B所示，在图7B所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括数据写入电路17；
所述数据写入电路17分别与扫描线Sn、数据线和所述驱动电路10的第一端耦接，用于在扫描线Sn提供的扫描信号的控制下，将数据线上的数据电压Vdt写入所述驱动电路10的第一端。
在发光阶段，在扫描信号的控制下，数据写入电路17将Vdt写入驱动电路10的第一端。
具体的，所述数据写入电路可以包括数据写入晶体管；
所述数据写入晶体管的控制极与所述扫描线耦接，所述数据写入晶体管的第一极与所述数据线耦接，所述数据写入晶体管的第二极与驱动电路的第一端耦接。
下面通过四个具体实施例来说明本发明所述的像素电路。
如图10所示，本发明所述的像素电路第一具体实施例包括有机发光二极管OLED、驱动电路10、储能电路11、开关控制电路12、初始化电路13、补偿控制电路14、第一发光控制电路15、第二发光控制电路16和数据写入电路17；
所述储能电路11包括存储电容Cst；所述开关控制电路12可以包括开关控制晶体管T9、复位晶体管T5和电压控制晶体管T6；所述驱动电路10包括驱动晶体管T3；所述初始化电路13包括初始化晶体管T4；所述补偿控制电路包括补偿控制晶体管T2；所述第一发光控制电路15包括第一发光控制晶体管T8，所述第二发光控制电路16包括第二发光控制晶体管T7；所述储能电路包括存储电容Cst；所述数据写入电路17包括数据写入晶体管T1；
所述存储电容Cst的第一端与所述驱动晶体管T3的栅极耦接；T3的栅极与第一节点N1耦接，Cst的第二端与第二节点N2耦接，T3的源极与第三节点N3耦接；
所述开关控制晶体管T9的栅极与所述发光控制线EM耦接，所述开关控制晶体管T9的源极与所述存储电容Cst的第二端耦接，所述开关控制晶体管T9的漏极与所述驱动晶体管T3的源极耦接；
所述复位晶体管T5的栅极与所述复位线Sn-1耦接，所述复位晶体管T5的源极与参考电压端耦接，所述复位晶体管T5的漏极与所述存储电容Cst的第二端耦接；所述参考电压端用于提供参考电压Vref；
所述初始化晶体管T4的栅极与所述复位线Sn-1耦接，所述初始化晶体管T4的源极与所述存储电容Cst的第一端耦接，所述初始化晶体管T4的漏极与所述初始化电压端耦接；所述初始化电压端用于提供初始化电压Vinit；
所述电压控制晶体管T6的栅极与所述扫描线Sn耦接，所述电压控制晶体管T6的源极与所述参考电压端耦接，所述电压控制晶体管T6的漏极与所述存储电容Cst的第二端耦接；
所述补偿控制晶体管T2的栅极与所述扫描线Sn耦接，所述补偿控制晶体管T2的源极与所述驱动晶体管T3的栅极耦接，所述补偿控制晶体管T2的漏极与所述驱动晶体管T3的漏极耦接；
所述第一发光控制晶体管T8的栅极与所述发光控制线EM耦接，所述第一发光控制晶体管T8的源极与电源电压端ELVdd耦接，所述第一发光控制晶体管T8的漏极与所述驱动晶体管T4的源极耦接；所述电源电压端ELVdd用于提供电源电压Vdd；
所述第二发光控制晶体管T7的栅极与所述发光控制线EM耦接，所述第二发光控制晶体管T7的源极与所述驱动晶体管T3的漏极耦接，所述第二发光控制晶体管T3的漏极与所述有机发光二极管OLED的阳极耦接；有机发光二极管OLED的阴极接入阴极电压Vss；
所述数据写入晶体管T1的栅极与所述扫描线Sn耦接，所述数据写入晶体管T1的源极与数据线耦接，所述数据写入晶体管T1的漏极与驱动晶体管T3的源极耦接；所述数据线用于在数据写入阶段提供数据电压Vdt。
在图10所示的像素电路的第一具体实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
如图11所示，显示周期包括依次设置的初始化阶段S1、数据写入阶段S2和发光阶段S3；
在初始化阶段S1，Sn提供高电压信号，Sn-1提供低电压信号，EM提供高电压信号，如图12A所示，T4和T5打开，以将Vref写入N2，将Vinit写入N1，以使得在数据写入阶段S2开始时，T3能够打开；
在数据写入阶段S2，Sn提供低电压信号，Sn-1提供高电压信号，EM提供高电压信号，如图12B所示，T4和T5关断，T6打开，以维持N2的电位为Vref，T1和T2打开，数据线提供数据电压Vdt，将Vdt写入N3，T3打开，以向Cst充电，以提升N1的电位，直至N1的电位变为Vdt+Vth，T3关断，停止充电，其中，Vth为T3的阈值电压；
在发光阶段S3，Sn提供高电压信号，Sn-1提供高电压信号，EM提供低电压信号，如图12C所示，T8、T7和T9打开，以控制N2和N3之间连通，N2的电位由Vref变为Vdd，由于Cst两端的电压不能突变，因此N1的电位变为Vdt+Vth+Vdd-Vref，T3的栅源电压为Vdt+Vth-Vref，T3打开以驱动OLED发光，流过T3的驱动电流Ioled如下：
Ioled＝K(Vdt+Vth-Vref-Vth)2＝K(Vdt-Vref)2；
其中，Vth为T3的阈值电压；由上可知，Ioled与T3的阈值电压Vth无关，并与T8的漏源电压Vds无关。
如图13所示，本发明所述的像素电路第二具体实施例包括有机发光二极管OLED、驱动电路10、储能电路11、开关控制电路12、初始化电路13、补偿控制电路14、第一发光控制电路15、第二发光控制电路16和数据写入电路17；
所述储能电路11包括存储电容Cst；所述开关控制电路12可以包括开关控制晶体管T9、复位晶体管T5和电压控制晶体管T6；所述驱动电路10包括驱动晶体管T3；所述初始化电路13包括初始化晶体管T4；所述补偿控制电路包括补偿控制晶体管T2；所述第一发光控制电路15包括第一发光控制晶体管T8，所述第二发光控制电路16包括第二发光控制晶体管T7；所述储能电路包括存储电容Cst；所述数据写入电路17包括数据写入晶体管T1；
所述存储电容Cst的第一端与所述驱动晶体管T3的栅极耦接；T3的栅极与第一节点N1耦接，Cst的第二端与第二节点N2耦接，T3的源极与第三节点N3耦接；
所述开关控制晶体管T9的栅极与所述发光控制线EM耦接，所述开关控制晶体管T9的源极与所述存储电容Cst的第二端耦接，所述开关控制晶体管T9的漏极与所述驱动晶体管T3的源极耦接；
所述复位晶体管T5的栅极与所述复位线Sn-1耦接，所述复位晶体管T5的源极与所述参考电压端耦接，所述复位晶体管T5的漏极与所述存储电容Cst的第二端耦接；所述参考电压端用于提供参考电压Vref；
所述初始化晶体管T4的栅极与所述复位线Sn-1耦接，所述初始化晶体管T4的源极与所述存储电容Cst的第一端耦接，所述初始化晶体管T4的漏极与所述初始化电压端耦接；所述初始化电压端提供初始化电压Vinit；
所述电压控制晶体管T6的栅极与所述扫描线Sn耦接，所述电压控制晶体管T6的源极与所述参考电压端耦接，所述电压控制晶体管T6的漏极与所述存储电容Cst的第二端耦接；
所述补偿控制晶体管T2的栅极与所述扫描线Sn耦接，所述补偿控制晶体管T2的源极与所述驱动晶体管T3的栅极耦接，所述补偿控制晶体管T2的漏极与所述驱动晶体管T3的漏极耦接；
所述第一发光控制晶体管T8的栅极与所述发光控制线EM耦接，所述第一发光控制晶体管T8的漏极与所述驱动晶体管T3的源极耦接，所述第一发光控制晶体管T8的源极与所述有机发光二极管OLED的阳极耦接；
所述第二发光控制晶体管T7的栅极与所述发光控制线EM耦接，所述第二发光控制晶体管T7的漏极与电源电压端ELVdd耦接，所述第二发光控制晶体管T7的源极与所述驱动晶体管T3的漏极耦接；所述电源电压端ELVdd用于提供电源电压Vdd；
OLED的阴极接入阴极电压Vss；
所述数据写入晶体管T1的栅极与所述扫描线Sn耦接，所述数据写入晶体管T1的源极与所述数据线耦接，所述数据写入晶体管T1的漏极与驱动晶体管T3的源极耦接；所述数据线用于在数据写入阶段提供数据电压Vdt。
在本发明所述的像素电路的第二具体实施例中，所有的晶体管都为n型薄膜晶体管，但不以此为限。
如图14所示，显示周期包括依次设置的初始化阶段S1、数据写入阶段S2和发光阶段S3；
在初始化阶段S1，Sn提供低电压信号，Sn-1提供高电压信号，EM提供低电压信号，如图15A所示，T4和T5打开，以将Vref写入N2，将Vinit写入N1，以使得在数据写入阶段S2开始时，T3能够打开；
在数据写入阶段S2，Sn提供高电压信号，Sn-1提供低电压信号，EM提供低电压信号，如图15B所示，T4和T5关断，T6打开，以维持N2的电位为Vref，T1和T2打开，数据线提供数据电压Vdt，将Vdt写入N3，T3打开，以对Cst进行放电，以降低N1的电位，直至N1的电位变为Vdt+Vth，T3关断，停止放电，其中，Vth为T3的阈值电压；
在发光阶段S3，Sn提供低电压信号，Sn-1提供低电压信号，EM提供高电压信号，如图15C所示，T8、T7和T9都打开，N2与N3之间连通，N2的电位由Vref跳变为Vss，由于Cst两端的电压不能跳变，因此，N1的电位变为Vdt+Vth+Vss-Vref，T3的栅源电压为Vdt+Vth-Vref，其中，Vth为T3的阈值电压；T3打开以驱动OLED发光，流过T3的驱动电流Ioled如下：
Ioled＝K(Vdt+Vth-Vref-Vth)2＝K(Vdt-Vref)2；
其中，Vth为T3的阈值电压；由上可知，Ioled与T3的阈值电压Vth无关，并与T8的漏源电压Vds无关。
如图16所示，本发明所述的像素电路第三具体实施例包括有机发光二极管OLED、驱动电路10、储能电路11、开关控制电路12、初始化电路13、补偿控制电路14、第一发光控制电路15、第二发光控制电路16和数据写入电路17；
所述储能电路11包括存储电容Cst；所述开关控制电路12可以包括开关控制晶体管T9、复位晶体管T5和电压控制晶体管T6；所述驱动电路10包括驱动晶体管T3；所述初始化电路13包括初始化晶体管T4；所述补偿控制电路包括补偿控制晶体管T2；所述第一发光控制电路15包括第一发光控制晶体管T8，所述第二发光控制电路16包括第二发光控制晶体管T7；所述储能电路包括存储电容Cst；所述数据写入电路17包括数据写入晶体管T1；
所述存储电容Cst的第一端与所述驱动晶体管T3的栅极耦接；T3的栅极与第一节点N1耦接，Cst的第二端与第二节点N2耦接，T3的源极与第三节点N3耦接；
所述开关控制晶体管T9的栅极与所述发光控制线EM耦接，所述开关控制晶体管T9的源极与所述存储电容Cst的第二端耦接，所述开关控制晶体管T9的漏极与所述电源电压端ELVdd耦接；
所述复位晶体管T5的栅极与所述复位线Sn-1耦接，所述复位晶体管T5的源极与参考电压端耦接，所述复位晶体管T5的漏极与所述存储电容Cst的第二端耦接；所述参考电压端用于提供参考电压Vref；
所述初始化晶体管T4的栅极与所述复位线Sn-1耦接，所述初始化晶体管T4的源极与所述存储电容Cst的第一端耦接，所述初始化晶体管T4的漏极与所述初始化电压端耦接；所述初始化电压端用于提供初始化电压Vinit；
所述电压控制晶体管T6的栅极与所述扫描线Sn耦接，所述电压控制晶体管T6的源极与所述参考电压端耦接，所述电压控制晶体管T6的漏极与所述存储电容Cst的第二端耦接；
所述补偿控制晶体管T2的栅极与所述扫描线Sn耦接，所述补偿控制晶体管T2的源极与所述驱动晶体管T3的栅极耦接，所述补偿控制晶体管T2的漏极与所述驱动晶体管T3的漏极耦接；
所述第一发光控制晶体管T8的栅极与所述发光控制线EM耦接，所述第一发光控制晶体管T8的源极与电源电压端ELVdd耦接，所述第一发光控制晶体管T8的漏极与所述驱动晶体管T4的源极耦接；所述电源电压端ELVdd用于提供电源电压Vdd；
所述第二发光控制晶体管T7的栅极与所述发光控制线EM耦接，所述第二发光控制晶体管T7的源极与所述驱动晶体管T3的漏极耦接，所述第二发光控制晶体管T3的漏极与所述有机发光二极管OLED的阳极耦接；有机发光二极管OLED的阴极接入阴极电压Vss；
所述数据写入晶体管T1的栅极与所述扫描线Sn耦接，所述数据写入晶体管T1的源极与数据线耦接，所述数据写入晶体管T1的漏极与驱动晶体管T3的源极耦接；所述数据线用于在数据写入阶段提供数据电压Vdt。
在图16所示的像素电路的第三具体实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
如图17所示，显示周期包括依次设置的初始化阶段S1、数据写入阶段S2和发光阶段S3；
在初始化阶段S1，Sn提供高电压信号，Sn-1提供低电压信号，EM提供高电压信号，T4和T5打开，以将Vref写入N2，将Vinit写入N1，以使得在数据写入阶段S2开始时，T3能够打开；
在数据写入阶段S2，Sn提供低电压信号，Sn-1提供高电压信号，EM提供高电压信号，T4和T5关断，T6打开，以维持N2的电位为Vref，T1和T2打开，数据线提供数据电压Vdt，将Vdt写入N3，T3打开，以向Cst充电，以提升N1的电位，直至N1的电位变为Vdt+Vth，T3关断，停止充电，其中，Vth为T3的阈值电压；
在发光阶段S3，Sn提供高电压信号，Sn-1提供高电压信号，EM提供低电压信号，T8、T7和T9打开，以控制N2和N3之间连通，N2的电位由Vref变为Vdd，由于Cst两端的电压不能突变，N1的电位变为Vdt+Vth+Vdd-Vref，T3的栅源电压为Vdt+Vth-Vref，T3打开以驱动OLED发光，流过T3的驱动电流Ioled如下：
Ioled＝K(Vdt+Vth-Vref-Vth)2＝K(Vdt-Vref)2；
其中，Vth为T3的阈值电压；由上可知，Ioled与T3的阈值电压Vth无关，并与T8的漏源电压Vds无关。
如图18所示，本发明所述的像素电路第四具体实施例包括有机发光二极管OLED、驱动电路10、储能电路11、开关控制电路12、初始化电路13、补偿控制电路14、第一发光控制电路15、第二发光控制电路16和数据写入电路17；
所述储能电路11包括存储电容Cst；所述开关控制电路12可以包括开关控制晶体管T9、复位晶体管T5和电压控制晶体管T6；所述驱动电路10包括驱动晶体管T3；所述初始化电路13包括初始化晶体管T4；所述补偿控制电路包括补偿控制晶体管T2；所述第一发光控制电路15包括第一发光控制晶体管T8，所述第二发光控制电路16包括第二发光控制晶体管T7；所述储能电路包括存储电容Cst；所述数据写入电路17包括数据写入晶体管T1；
所述存储电容Cst的第一端与所述驱动晶体管T3的栅极耦接；T3的栅极与第一节点N1耦接，Cst的第二端与第二节点N2耦接，T3的源极与第三节点N3耦接；
所述开关控制晶体管T9的栅极与所述发光控制线EM耦接，所述开关控制晶体管T9的源极与所述存储电容Cst的第二端耦接，所述开关控制晶体管T9的漏极与所述有机发光二极管OLED的阳极耦接；
所述复位晶体管T5的栅极与所述复位线Sn-1耦接，所述复位晶体管T5的源极与所述参考电压端耦接，所述复位晶体管T5的漏极与所述存储电容Cst的第二端耦接；所述参考电压端用于提供参考电压Vref；
所述初始化晶体管T4的栅极与所述复位线Sn-1耦接，所述初始化晶体管T4的源极与所述存储电容Cst的第一端耦接，所述初始化晶体管T4的漏极与所述初始化电压端耦接；所述初始化电压端提供初始化电压Vinit；
所述电压控制晶体管T6的栅极与所述扫描线Sn耦接，所述电压控制晶体管T6的源极与所述参考电压端耦接，所述电压控制晶体管T6的漏极与所述存储电容Cst的第二端耦接；
所述补偿控制晶体管T2的栅极与所述扫描线Sn耦接，所述补偿控制晶体管T2的源极与所述驱动晶体管T3的栅极耦接，所述补偿控制晶体管T2的漏极与所述驱动晶体管T3的漏极耦接；
所述第一发光控制晶体管T8的栅极与所述发光控制线EM耦接，所述第一发光控制晶体管T8的漏极与所述驱动晶体管T3的源极耦接，所述第一发光控制晶体管T8的源极与所述有机发光二极管OLED的阳极耦接；
所述第二发光控制晶体管T7的栅极与所述发光控制线EM耦接，所述第二发光控制晶体管T7的漏极与电源电压端ELVdd耦接，所述第二发光控制晶体管T7的源极与所述驱动晶体管T3的漏极耦接；所述电源电压端ELVdd用于提供电源电压Vdd；
OLED的阴极接入阴极电压Vss；
所述数据写入晶体管T1的栅极与所述扫描线Sn耦接，所述数据写入晶体管T1的源极与所述数据线耦接，所述数据写入晶体管T1的漏极与驱动晶体管T3的源极耦接；所述数据线用于在数据写入阶段提供数据电压Vdt。
在本发明所述的像素电路的第四具体实施例中，所有的晶体管都为n型薄膜晶体管，但不以此为限。
如图19所示，显示周期包括依次设置的初始化阶段S1、数据写入阶段S2和发光阶段S3；
在初始化阶段S1，Sn提供低电压信号，Sn-1提供高电压信号，EM提供低电压信号，T4和T5打开，以将Vref写入N2，将Vinit写入N1，以使得在数据写入阶段S2开始时，T3能够打开；
在数据写入阶段S2，Sn提供高电压信号，Sn-1提供低电压信号，EM提供低电压信号，T4和T5关断，T6打开，以维持N2的电位为Vref，T1和T2打开，数据线提供数据电压Vdt，将Vdt写入N3，T3打开，以对Cst进行放电，以降低N1的电位，直至N1的电位变为Vdt+Vth，T3关断，停止放电，其中，Vth为T3的阈值电压；
在发光阶段S3，Sn提供低电压信号，Sn-1提供低电压信号，EM提供高电压信号，T8、T7和T9都打开，N2与N3之间连通，N2的电位由Vref跳变为Vss，由于Cst两端的电压不能跳变，因此，N1的电位变为Vdt+Vth+Vss-Vref，T3的栅源电压为Vdt+Vth-Vref，其中，Vth为T3的阈值电压；T3打开以驱动OLED发光，流过T3的驱动电流Ioled如下：
Ioled＝K(Vdt+Vth-Vref-Vth)2＝K(Vdt-Vref)2；
其中，Vth为T3的阈值电压；由上可知，Ioled与T3的阈值电压Vth无关，并与T8的漏源电压Vds无关。
本发明实施例所述的像素驱动方法，应用于上述的像素电路，显示周期包括发光阶段，所述像素驱动方法包括：
在发光阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与电压提供端或驱动电路的第一端之间连通。
本发明实施例所述的像素驱动方法中，在发光阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与电压提供端或驱动电路的第一端之间连通，以使得在发光阶段，避免在驱动电路的控制端与驱动电路的第一端之间产生附加电压，确保储能电路中保持的电压信号加载在驱动电路包括的驱动晶体管的栅源之间，使得发光控制晶体管的漏源电压不会影响驱动晶体管的栅源电压，也不会产生由于该漏源电压的不均匀性引起的驱动晶体管的栅源电压的不均匀性，从而避免了相关显示均匀性表现缺陷。
在具体实施时，显示周期包括设置于所述发光阶段之前的初始化阶段和数据写入阶段，所述像素驱动方法还包括：
在初始化阶段，开关控制电路在复位线提供的复位信号的控制下，控制参考电压端与储能电路的第二端之间连通；
在数据写入阶段，开关控制电路在扫描线提供的扫描信号的控制下，控制参考电压端与所述储能电路的第二端之间连通。
在本发明实施例中，所述储能电路的第二端为基准电压端，所述储能电路的第一端为信号端，在初始化阶段和数据写入阶段，开关控制电路控制所述储能电路的第二端的电位为参考电压，这样能够使得所述储能电路的第一端写入的信号的电压值稳定，能够在初始化阶段对驱动电路的控制端的电位进行初始化，并能够在数据写入阶段准确的将数据电压写入驱动电路的控制端。
在具体实施时，显示周期可以包括设置于所述发光阶段之前的初始化阶段和数据写入阶段，所述像素驱动方法还包括：
在所述初始化阶段和所述数据写入阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与电压提供端或驱动电路的第一端之间断开。
本发明实施例所述的显示装置包括上述的像素电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (21)

1.一种像素电路，其特征在于，包括驱动电路、储能电路和开关控制电路，其中，
所述储能电路的第一端与所述驱动电路的控制端耦接，所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；所述储能电路用于存储电压；
所述开关控制电路用于在发光控制线提供的发光控制信号的控制下，控制所述储能电路的第二端与电压提供端或所述驱动电路的第一端之间连通；
所述驱动电路用于根据其控制端与该驱动电路的第一端之间的电压产生驱动电流。
2.如权利要求1所述的像素电路，其特征在于，还包括发光元件；
所述驱动电路包括的驱动晶体管为p型晶体管，所述驱动电路的第一端与电源电压端耦接；所述电压提供端为所述电源电压端；
所述驱动晶体管为n型晶体管，所述驱动电路的第一端与所述发光元件的第一极耦接，所述发光元件的第二极与第一电压端耦接，所述电压提供端为与所述发光元件的第一极耦接的端子。
3.如权利要求1所述的像素电路，其特征在于，所述开关控制电路还用于在复位线提供的复位信号或扫描线提供的扫描信号的控制下，控制参考电压端与所述储能电路的第二端之间连通；所述参考电压端用于提供参考电压。
4.如权利要求1所述的像素电路，其特征在于，所述开关控制电路包括开关控制晶体管；
所述开关控制晶体管的控制极与所述发光控制线耦接，所述开关控制晶体管的第一极与所述储能电路的第二端耦接，所述开关控制晶体管的第二极与所述驱动电路的第一端耦接。
5.如权利要求3所述的像素电路，其特征在于，所述开关控制电路还包括复位晶体管和电压控制晶体管；
所述复位晶体管的控制极与所述复位线耦接，所述复位晶体管的第一极与所述参考电压端耦接，所述复位晶体管的第二极与所述储能电路的第二端耦接；
所述电压控制晶体管的控制极与所述扫描线耦接，所述电压控制晶体管的第一极与所述参考电压端耦接，所述电压控制晶体管的第二极与所述储能电路的第二端耦接。
6.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，还包括初始化电路；
所述初始化电路用于在复位线提供的复位信号的控制下，将初始化电压端提供的初始化电压写入所述储能电路的第一端。
7.如权利要求6所述的像素电路，其特征在于，所述初始化电路包括初始化晶体管，其中，
所述初始化晶体管的控制极与所述复位线耦接，所述初始化晶体管的第一极与所述储能电路的第一端耦接，所述初始化晶体管的第二极与所述初始化电压端耦接。
8.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，还包括补偿控制电路；
所述补偿控制电路用于在扫描线提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。
9.如权利要求8所述的像素电路，其特征在于，所述补偿控制电路包括补偿控制晶体管；
所述补偿控制晶体管的控制极与所述扫描线耦接，所述补偿控制晶体管的第一极与所述驱动电路的控制端耦接，所述补偿控制晶体管的第二极与所述驱动电路的第二端耦接。
10.如权利要求1所述的像素电路，其特征在于，还包括发光元件、第一发光控制电路和第二发光控制电路，其中，
所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与电源电压端之间连通；
所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件耦接；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
11.如权利要求1所述的像素电路，其特征在于，所述电压提供端为电源电压端；所述像素电路还包括发光元件、第一发光控制电路和第二发光控制电路，其中，
所述储能电路的第二端通过所述开关控制电路与所述电源电压端耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与电源电压端之间连通；
所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件耦接；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
12.如权利要求10或11所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管，所述第一发光控制电路包括第一发光控制晶体管，所述第二发光控制电路包括第二发光控制晶体管；所述储能电路包括存储电容；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；
所述第一发光控制晶体管的控制极与所述发光控制线耦接，所述第一发光控制晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一发光控制晶体管的第二极与电源电压端耦接；
所述第二发光控制晶体管的控制极与所述发光控制线耦接，所述第二发光控制晶体管的第一极与所述发光元件耦接，所述第二发光控制晶体管的第二极与所述驱动晶体管的第二极耦接。
13.如权利要求1所述的像素电路，其特征在于，还包括发光元件、第一发光控制电路和第二发光控制电路，其中，所述储能电路的第二端通过所述开关控制电路与所述驱动电路的第一端耦接；
所述驱动电路的第一端通过所述第一发光控制电路与所述发光元件耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与电源电压端之间连通。
14.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括发光元件、第一发光控制电路和第二发光控制电路；
所述电压提供端为与发光元件的第一极耦接的端子；所述储能电路的第二端通过所述开关控制电路与所述电压提供端耦接；所述发光元件的第二极与第一电压端耦接；
所述驱动电路的第一端通过所述第一发光控制电路与所述发光元件耦接；
所述第一发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；
所述第二发光控制电路用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与电源电压端之间连通。
15.如权利要求13或14所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管，所述第一发光控制电路包括第一发光控制晶体管，所述第二发光控制电路包括第二发光控制晶体管；所述储能电路包括存储电容；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；
所述第一发光控制晶体管的控制极与所述发光控制线耦接，所述第一发光控制晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一发光控制晶体管的第二极与所述发光元件耦接；
所述第二发光控制晶体管的控制极与所述发光控制线耦接，所述第二发光控制晶体管的第一极与电源电压端耦接，所述第二发光控制晶体管的第二极与所述驱动晶体管的第二极耦接。
16.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，还包括数据写入电路；
所述数据写入电路用于在扫描线提供的扫描信号的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
17.如权利要求16所述的像素电路，其特征在于，所述数据写入电路包括数据写入晶体管；
所述数据写入晶体管的控制极与所述扫描线耦接，所述数据写入晶体管的第一极与所述数据线耦接，所述数据写入晶体管的第二极与驱动电路的第一端耦接。
18.一种像素驱动方法，应用于如权利要求1至17中任一权利要求所述的像素电路，其特征在于，显示周期包括发光阶段，所述像素驱动方法包括：在发光阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与电压提供端或驱动电路的第一端之间连通。
19.如权利要求18所述的像素驱动方法，其特征在于，显示周期包括设置于所述发光阶段之前的初始化阶段和数据写入阶段，所述像素驱动方法还包括：
在初始化阶段，开关控制电路在复位线提供的复位信号的控制下，控制参考电压端与储能电路的第二端之间连通；
在数据写入阶段，开关控制电路在扫描线提供的扫描信号的控制下，控制参考电压端与所述储能电路的第二端之间连通。
20.如权利要求18所述的像素驱动方法，其特征在于，显示周期包括设置于所述发光阶段之前的初始化阶段和数据写入阶段，所述像素驱动方法还包括：
在所述初始化阶段和所述数据写入阶段，开关控制电路在发光控制线提供的发光控制信号的控制下，控制储能电路的第二端与所述电压提供端或所述驱动电路的第一端之间断开。
21.一种显示装置，其特征在于，包括如权利要求1至17中任一权利要求所述的像素电路。
CN202010009126.0A 2020-01-06 2020-01-06 像素电路、像素驱动方法和显示装置 Active CN113077761B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010009126.0A CN113077761B (zh) 2020-01-06 2020-01-06 像素电路、像素驱动方法和显示装置
PCT/CN2021/070263 WO2021139645A1 (zh) 2020-01-06 2021-01-05 像素电路、像素驱动方法和显示装置
US17/424,478 US11605341B2 (en) 2020-01-06 2021-01-05 Pixel circuit, pixel driving method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010009126.0A CN113077761B (zh) 2020-01-06 2020-01-06 像素电路、像素驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN113077761A true CN113077761A (zh) 2021-07-06
CN113077761B CN113077761B (zh) 2022-12-09

Family

ID=76608755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010009126.0A Active CN113077761B (zh) 2020-01-06 2020-01-06 像素电路、像素驱动方法和显示装置

Country Status (3)

Country Link
US (1) US11605341B2 (zh)
CN (1) CN113077761B (zh)
WO (1) WO2021139645A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218972A (zh) * 2013-04-15 2013-07-24 京东方科技集团股份有限公司 像素电路、像素电路驱动方法及显示装置
US20160035276A1 (en) * 2013-12-12 2016-02-04 Boe Technology Group Co., Ltd. Oled pixel circuit, driving method of the same, and display device
EP3242287A1 (en) * 2014-12-30 2017-11-08 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel circuit and drive method therefor, and active matrix organic light-emitting display
CN108520719A (zh) * 2018-04-20 2018-09-11 芯颖科技有限公司 驱动控制电路及方法
CN109887466A (zh) * 2019-04-19 2019-06-14 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板
CN110047440A (zh) * 2019-05-23 2019-07-23 京东方科技集团股份有限公司 像素电路、驱动方法、显示面板和显示装置
CN110648630A (zh) * 2019-09-26 2020-01-03 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4043060B2 (ja) 1996-06-14 2008-02-06 富士通株式会社 トランジスタのしきい値補正回路及び半導体記憶装置並びにしきい値補正方法
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
US7675018B2 (en) 2004-09-15 2010-03-09 Jin Jang Circuit and method for driving organic light emitting diode
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN102708793B (zh) * 2012-02-27 2014-02-19 京东方科技集团股份有限公司 像素单元驱动电路、像素单元驱动方法以及像素单元
CN102881253B (zh) * 2012-09-21 2015-09-09 京东方科技集团股份有限公司 一种像素电路和薄膜晶体管背板
CN102903333B (zh) 2012-10-25 2015-05-06 昆山工研院新型平板显示技术中心有限公司 有机发光显示器的像素电路
CN105206221B (zh) 2014-06-13 2018-06-22 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
CN203882588U (zh) 2014-06-13 2014-10-15 京东方科技集团股份有限公司 像素驱动电路、阵列基板及显示装置
CN104700780B (zh) 2015-03-31 2017-12-05 京东方科技集团股份有限公司 一种像素电路的驱动方法
CN106097957A (zh) * 2016-08-19 2016-11-09 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置
CN108492780A (zh) * 2018-03-30 2018-09-04 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置
CN108492785B (zh) * 2018-03-30 2019-12-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN108735155A (zh) * 2018-06-01 2018-11-02 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板、显示装置
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218972A (zh) * 2013-04-15 2013-07-24 京东方科技集团股份有限公司 像素电路、像素电路驱动方法及显示装置
US20160035276A1 (en) * 2013-12-12 2016-02-04 Boe Technology Group Co., Ltd. Oled pixel circuit, driving method of the same, and display device
EP3242287A1 (en) * 2014-12-30 2017-11-08 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel circuit and drive method therefor, and active matrix organic light-emitting display
CN108520719A (zh) * 2018-04-20 2018-09-11 芯颖科技有限公司 驱动控制电路及方法
CN109887466A (zh) * 2019-04-19 2019-06-14 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板
CN110047440A (zh) * 2019-05-23 2019-07-23 京东方科技集团股份有限公司 像素电路、驱动方法、显示面板和显示装置
CN110648630A (zh) * 2019-09-26 2020-01-03 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN113077761B (zh) 2022-12-09
WO2021139645A1 (zh) 2021-07-15
US11605341B2 (en) 2023-03-14
US20220101788A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US11195463B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
CN110751927B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN109493795B (zh) 像素电路、像素驱动方法和显示装置
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
CN109887466B (zh) 像素驱动电路及方法、显示面板
CN109801592B (zh) 像素电路及其驱动方法、显示基板
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
JP2020518023A (ja) 表示パネル、画素駆動回路及びその駆動方法
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN110610683B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN109712568B (zh) 一种像素驱动电路及其驱动方法、显示面板、显示装置
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN111540315A (zh) 像素驱动电路及其驱动方法、显示装置
US20210233470A1 (en) Pixel driving circuit, display panel and driving method thereof, and display device
CN111710297B (zh) 像素驱动电路及其驱动方法、显示面板
CN110010076B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN111261098A (zh) 像素驱动电路及驱动方法、显示装置
CN112669775B (zh) 一种显示面板、驱动方法及显示装置
CN113593475A (zh) 像素电路、驱动方法和显示装置
CN110164365B (zh) 像素驱动电路及其驱动方法、显示装置
WO2016201847A1 (zh) 像素电路及其驱动方法、显示装置
CN111243492B (zh) 像素电路、像素驱动方法和显示装置
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板
CN113077761B (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant