CN117785590A - 芯片及芯片数据保护方法 - Google Patents

芯片及芯片数据保护方法 Download PDF

Info

Publication number
CN117785590A
CN117785590A CN202410213473.3A CN202410213473A CN117785590A CN 117785590 A CN117785590 A CN 117785590A CN 202410213473 A CN202410213473 A CN 202410213473A CN 117785590 A CN117785590 A CN 117785590A
Authority
CN
China
Prior art keywords
chip
scribing groove
code value
address information
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410213473.3A
Other languages
English (en)
Other versions
CN117785590B (zh
Inventor
崔伟青
范长永
陈强
黄江林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Open Security Research Inc
Original Assignee
Open Security Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Open Security Research Inc filed Critical Open Security Research Inc
Priority to CN202410213473.3A priority Critical patent/CN117785590B/zh
Publication of CN117785590A publication Critical patent/CN117785590A/zh
Application granted granted Critical
Publication of CN117785590B publication Critical patent/CN117785590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种芯片及芯片数据保护方法,芯片包括划片槽电阻组、电源和码值比较器,划片槽电阻组分别连接电源和码值比较器;电源,用于给划片槽电阻组供电;码值比较器,用于获取划片槽电阻组对应的划片槽码值后,比较划片槽码值和预设的划片槽编码;预设的划片槽编码与划片槽电阻组的接地情况相匹配;若划片槽码值和预设的划片槽编码相同,则允许芯片执行晶圆测试。

Description

芯片及芯片数据保护方法
技术领域
本发明涉及芯片技术领域,尤其涉及一种芯片及芯片数据保护方法。
背景技术
目前,主要是通过电子熔丝(Electronic Fuse,eFuse)对芯片的信息进行存储,另外,eFuse还可以用于保护芯片的安全;但eFuse通常被设置在晶圆上各芯片之间的划片槽中,在对芯片划片以后,会存在eFuse的残留电路,导致天线效应,从而影响芯片的正常功能,使得芯片的安全性较差。
发明内容
本申请实施例提供了一种芯片及芯片数据保护方法,能够保护芯片数据,有效提升芯片的安全性。
本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供了一种芯片,芯片包括划片槽电阻组、电源和码值比较器,划片槽电阻组分别连接电源和码值比较器;
电源,用于给划片槽电阻组供电;
码值比较器,用于获取划片槽电阻组对应的划片槽码值后,比较划片槽码值和预设的划片槽编码;预设的划片槽编码与划片槽电阻组的接地情况相匹配;
若划片槽码值和预设的划片槽编码相同,则允许芯片执行晶圆测试。
第二方面,本申请实施例提供了一种芯片数据保护方法,应用于芯片,芯片包括划片槽电阻组、电源和码值比较器;方法包括:
在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配;
在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器指示芯片执行晶圆测试。
本申请实施例提供了一种芯片及芯片数据保护方法,芯片可以包括划片槽电阻组、电源和码值比较器,划片槽电阻组分别连接电源和码值比较器;电源,用于给划片槽电阻组供电;码值比较器,用于获取划片槽电阻组对应的划片槽码值后,比较划片槽码值和预设的划片槽编码;预设的划片槽编码与划片槽电阻组的接地情况相匹配;若划片槽码值和预设的划片槽编码相同,则允许芯片执行晶圆测试。也就是说,在本申请的实施例中,通过在芯片上部署划片槽电阻组,能够得到与划片槽电阻组相对应的预设的划片槽编码,从而每个芯片都有对应于划片槽电阻组的正确的划片槽编码,即预设的划片槽编码;进而当芯片电源上电时,芯片中的码值比较器可以获取当前划片槽电阻组对应的划片槽码值,并和预设的划片槽编码进行对比,如果芯片已经被划片,则划片槽电阻组的划片槽码值会发生变化,而无法通过对比,因此,只有在未划片的情况下,划片槽编码值才能与预设的划片槽编码相同,码值比较器指示芯片执行晶圆测试,由此能够保证芯片在划片以后,测试阶段不会回退,有效保护芯片测试阶段的数据,极大地提升了芯片的安全性。
附图说明
图1为本申请实施例提出的芯片的组成结构示意图一;
图2为本申请实施例提出的芯片的组成结构示意图二;
图3为本申请实施例提出的芯片数据保护方法的实现流程示意图一;
图4为本申请实施例提出的芯片数据保护方法的实现流程示意图二。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释相关申请,而非对该申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关申请相关的部分。
在晶圆上通过有几百个甚至数千个芯片连在一起,各个芯片之间留有约80μm至150μm的间隙,以便于划片,这些间隙结构可以被称为切割通道(dicing channel),也可以被称为划片槽(scribe line)锯道(saw channel)或者通道(street)。
一次性可编程(One Time Programmable,OTP)是芯片的一种存储器类型,是一种只能被编程一次的存储器。
eFuse是一种只能写入一次数据的固态存储器,通过将金属熔化形成永久的电气连接以实现信息存储。
目前,主要是通过eFuse实现芯片的信息存储,eFuse通常被设置在晶圆上各芯片之间的划片槽中,在划片以后,由于eFuse被破坏,而无法对芯片进行测试,由此可以对芯片的测试阶段进行保护;然而,在对芯片划片以后,会存在eFuse的残留电路,导致天线效应;天线效应是指暴露的金属线或者多晶硅等导体就像是一根根天线,收集电荷,如等离子刻蚀产生的带电粒子,从而导致电位升高,影响芯片的正常功能;此外,还会导致漏电,使得芯片的功耗增大。
另外,目前的相关方法仍然可能在划片以后通过一些技术手段,例如通过聚焦离子束(Focused Ion beam,FIB)的技术手段使芯片回退到测试模式,无法保护芯片测试阶段的数据,且无法对芯片非测试阶段进行保护;同时,eFuse制造复杂,会增加芯片本身的制造和测试成本;由此可见,如何保护芯片测试阶段和非测试阶段的数据,提升芯片全生命周期的安全性,同时降低芯片制造成本是目前亟待解决的问题。
为了解决现有的芯片数据保护方法中所存在的问题,本申请实施例提供了一种芯片及芯片数据保护方法,本申请充分运用划片槽和不可逆存储器的物理特性设计了芯片,及应用于芯片的芯片数据保护方法,使得芯片的生命周期不会回退,并且不需要增加额外复杂的模拟电路即可实现,从而能够在降低芯片的制造成本的基础上,还能极大地增强芯片的安全性。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。
本申请实施例中芯片的描述,与下述芯片数据保护方法实施例的描述是类似的,具有同芯片数据保护方法实施例相似的有益效果,对于本申请芯片实施例中未披露的技术细节,请参照本申请芯片数据保护方法实施例的描述而理解。
本申请一实施例提供了一种芯片,如图1和图2所示,芯片0可以包括划片槽电阻组1、码值比较器2和电源6,划片槽电阻组1可以分别连接电源6和码值比较器2;其中,码值比较器2,可以用于在电源6上电的情况下,获取划片槽电阻组1对应的划片槽码值后,比较划片槽码值和预设的划片槽编码;若划片槽码值与预设的划片槽编码相同,则允许芯片0执行晶圆测试。
其中,预设的划片槽编码与划片槽电阻组1的接地情况相匹配。
需要说明的是,在本申请的实施例中,划片槽电阻组1包括多个电阻,且多个电阻并联;电阻包括第一端口和第二端口,第一端口接入电源,第二端口接入划片槽接地线或不接入划片槽接地线。
在本申请的实施例中,多个电阻可以分布在芯片的四周。
在本申请的实施例中,第二端口接入划片槽的导线以及划片槽接地线,均部署于芯片的中间层。
在本申请的实施例中,芯片0可以为具有硬件安全模块的安全芯片;其中,硬件安全模块是一种用于保护和管理强认证系统所使用的密钥,并同时提供相关密码学操作的计算机硬件设备,硬件安全模块可以集成到芯片作为芯片电路的一部分。
在本申请的实施例中,电源6,可以用于给划片槽电阻组供电。
在本申请的实施例中,芯片0的电源6通常可以使用直流电源来提供电力,直流电源可以是通过电池、电池组、电源适配器等提供,能够将交流电转换为直流电,并提供所需的电压和电流给芯片以使芯片正常工作。
在本申请的实施例中,码值比较器2为部署于芯片中的一种硬件模块。
在本申请的实施例中,划片槽电阻组1中的各个电阻一端均接入电源,而另一端接地或不接地。
在本申请的实施例中,可以根据划片槽电阻组中各个电阻的第二端口与划片槽接地线的接入情况,对预设的划片槽编码进行设置;在预设的划片槽编码中,第二端口接入划片槽接地线的电阻对应的编码位为第一值,第二端口不接入划片槽接地线的电阻对应的编码位为第二值;其中,第一值和第二值的具体数值本申请不做限定;例如第一值为0,第二值为1,从而可以将第二端口接地的电阻对应的编码位编码为0,而将第二端口不接地的电阻对应的编码位编码为1。
需要说明的是,在本申请的实施例中,当晶圆制造完成后,尚未划片时,划片槽电阻组1对应的划片槽码值和预设的划片槽编码是相同的,而当晶圆被划片以后,由于划片槽接地线被切断,导致划片槽电阻中各个电阻的第二端口均无法接到划片槽接地线,若按照不接入划片槽接地线则编码为1的编码规则,则划片槽码值将变为全为1的码值。
需要说明的是,在本申请的实施例中,可以根据划片槽电阻组中各个电阻的第二端口与划片槽接地线的接入情况,对预设的划片槽编码进行设置;在预设的划片槽编码中,第二端口接入划片槽接地线的电阻对应的编码位为第一值,第二端口不接入划片槽接地线的电阻对应的编码位为第二值;其中,第一值和第二值的具体数值本申请不做限定;例如第一值为0,第二值为1,从而可以将第二端口接地的电阻对应的编码位编码为0,而将第二端口不接地的电阻对应的编码位编码为1。
在本申请的一些实施例中,还可以利用其他器件代替划片槽电阻组1来形成划片槽码值,本申请对器件类型不做限定。
可以理解的是,在本申请的实施例中,划片槽电阻组1中的电阻个数越多,芯片的安全性更强,这是由于划片槽电阻组1中的电阻个数越多,会使得预设的划片槽编码的位数越多,从而破解预设的划片槽编码的位数的难度也会越高,例如当电阻的个数为256个时,需要2256次试验去破解,破解难度极高;且可以将各个电阻部署在芯片的四周,使得芯片的任意一端被切片时都能感应到,从而可以及时做出响应;另外,由于划片槽接地线部署在芯片的中间层,因此即使利用聚焦离子束来修改芯片上的电路以破解划片槽编码,也需要先从芯片的上层电路开始操作,才能够接触到中间层的划片槽接地线,破解难度极大;另外,由于划片槽中不再部署相关的复杂电路,例如eFuse,使得芯片被划片后,不会发生天线效应,能够有效提升芯片的安全性。
在本申请的实施例中,预设的划片槽编码可以存储在码值比较器中。
在本申请的一些实施例中,码值比较器可以设有密码,密码用于保护码值比较器中存储的预设的划片槽编码,能够进一步提升芯片的安全性;其中,密码的类型本申请不做限定,例如,密码可以为数字密码、符号密码以及字母数字组合密码中的任意一种。
在本申请的一些实施例中,码值比较器2,还用于在电源上电的情况下,码值比较器2获取划片槽电阻组1对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,在对比结果为划片槽码值与预设的划片槽编码不同的情况下,不指示芯片执行晶圆测试。
如图1和图2所示,在本申请实施例提出的芯片0中,除了划片槽电阻组1、码值比较器2以及电源6以外,还可以包括管理模块3、存储器4、划片槽5以及划片槽接地线7。
在本申请的实施例中,码值比较器2,还可以用于在对比结果为划片槽码值与预设的划片槽编码相同的情况下,向管理模块3发送测试请求。
管理模块3,可以用于响应于测试请求,获取存储器4的地址信息,并在地址信息不为第一信息的情况下,执行芯片0的测试;其中,第一信息表征完成晶圆测试后被烧录的存储器的地址信息。
存储器4,可以包括地址信息,地址信息用于指示芯片是否完成晶圆测试。
需要说明的是,本申请除了可以利用码值比较器2确定是否执行芯片的晶圆测试以外,还可以在码值比较器2的基础上,利用管理模块3对存储器4的地址信息进行进一步的验证,只有在确定存储器的地址信息不为芯片完成晶圆测试以后被烧录的存储器的地址信息时才会执行晶圆测试,由此能够保证芯片的测试阶段不会回退,有效保护芯片测试阶段的数据,极大地提升了芯片的安全性。
在本申请的实施例中,划片槽5可以位于芯片0外的四周。
在本申请的一些实施例中,码值比较器2,还用于在电源上电的情况下,获取划片槽电阻组1对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,在对比结果为划片槽码值与预设的划片槽编码不同的情况下,不向管理模块3发送测试请求。
在本申请的一些实施例中,测试请求可以用于请求执行晶圆测试;相应地,第一信息可以为完成晶圆测试后被烧录的存储器的地址信息。
需要说明的是,在本申请的实施例中,当管理模块接收到测试请求时,说明晶圆没有被划片,并且,若管理模块确定此时存储器的地址信息不为第一信息时,则可以确定芯片还没有经过晶圆测试,则管理模块可以确定芯片当前的工作模式为测试模式,即可以用于执行晶圆测试的工作模式,在该模式下,芯片的工作权限能够用于执行晶圆测试。
在本申请的一些实施例中,存储器4可以为一次性可编程存储器或闪存存储器。
在本申请的实施例中,当存储器4为闪存(FLASH)存储器时,由于闪存存储器本身的地址信息在初始情况下是乱码状态,管理模块在接收到测试请求时,是无法根据闪存存储器本身的地址信息决定是否进入最初始的工作模式,即测试模式的,因此本申请在闪存存储器本身的地址信息以外增设了预设的地址信息,专门用于对设置了闪存存储器的芯片是否进入测试模式进行确定。
在本申请的一些实施例中,当存储器4为闪存存储器时,闪存存储器本身的地址信息可以用于对测试模式以外的芯片工作模式或权限进行确定。
在本申请的实施例中,管理模块3可以根据存储器的地址信息确定除测试模式以外的芯片工作模式;当存储器为一次性可编程存储器时,管理模块可以根据一次性可编程存储器本身的地址信息确定除测试模式以外的芯片工作模式;当存储器为闪存存储器时,管理模块可以根据闪存存储器本身的地址信息确定除测试模式以外的芯片工作模式。
在本申请的实施例中,当芯片中的存储器4为一次性可编程存储器时,芯片每经过一个生命周期,都会被烧录,从而一次性可编程存储器的地址信息也会随之被烧录。在本申请的一些实施例中,在存储器4为一次性可编程存储器的情况下,地址信息为一次性可编程存储器本身的地址信息;一次性可编程存储器本身的地址信息可以用于指示芯片是否完成晶圆测试,也可以用于确定芯片的工作模式,包括测试模式和测试模式以外的工作模式;在测试模式下,芯片可以执行晶圆测试,因此,若根据一次性可编程存储器本身的地址信息确定芯片的工作模式为测试模式时,则可以认为芯片还没有完成晶圆测试。
在本申请的一些实施例中,当存储器为一次性可编程存储器时,划片槽电阻组和一次性可编程存储器本身的地址信息可以决定芯片是否进入测试模式或测试模式以外的工作模式,换句话说,划片槽电阻组和一次性可编程存储器本身的地址信息可以决定芯片进入的工作模式。
在本申请的一些实施例中,在存储器4为闪存存储器的情况下,地址信息为预设的地址信息,预设的地址信息是在闪存存储器本身的地址信息以外,增设的地址信息,预设的地址信息可以用于指示芯片是否完成晶圆测试,也可以用于确定芯片的工作模式是否为测试模式;闪存存储器本身的地址信息可以用于确定测试模式以外的芯片的工作模式。
在本申请的一些实施例中,当存储器为闪存存储器时,划片槽电阻组和预设的地址信息可以决定芯片是否进入测试模式;划片槽电阻组和闪存存储器本身的地址信息可以决定芯片是否进入测试模式以外的工作模式。
在本申请的一些实施例中,在存储器4为一次性可编程存储器的情况下,管理模块3还可以用于在接收到第一执行请求的情况下,若确定地址信息符合第一执行请求对应的第一执行条件,则指示芯片0执行与第一执行请求相对应的操作。
在本申请的一些实施例中,在存储器4为闪存存储器的情况下,管理模块3还可以在接收到第二执行请求的情况下,若确定预设的地址信息为第一信息,则获取闪存存储器本身的地址信息;以及根据闪存存储器本身的地址信息确定芯片0的工作模式,并根据芯片0的工作模式确定是否响应于第二执行请求。
在本申请的实施例中,第一执行请求可以为部署有一次性可编程存储器的芯片为测试模式以外的工作模式时接收到的操作请求。
在本申请的实施例中,第一执行条件表征能够响应于第一执行请求,执行与第一执行请求相对应的操作的条件。
在本申请的实施例中,闪存存储器本身的地址信息支持烧录,当芯片为设置有闪存存储器的芯片时,可以根据闪存存储器本身的地址信息确定芯片是否处于测试模式以外的工作模式。
在本申请的实施例中,第二执行请求可以为部署有闪存存储器的芯片为测试模式以外的工作模式时接收到的操作请求。
在本申请的实施例中,当管理模块根据闪存存储器本身的地址信息确定芯片的工作模式为能够响应于第二执行请求的工作模式时,管理模块可以指示芯片响应第二执行请求,并执行与第二执行请求相应的操作。
本申请实施例提供了一种芯片,芯片可以包括划片槽电阻组和码值比较器,码值比较器与划片槽电阻组连接;码值比较器,用于在电源上电的情况下,获取划片槽电阻组对应的划片槽码值,对划片槽码值和预设的划片槽编码进行对比,得到对比结果;并在对比结果为划片槽码值与预设的划片槽编码相同的情况下,指示芯片执行晶圆测试;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配。也就是说,在本申请的实施例中,通过在芯片上部署划片槽电阻组,能够得到与划片槽电阻组相对应的划片槽编码,从而每个芯片都有对应于划片槽电阻组的正确的划片槽编码,即预设的划片槽编码;进而当电源上电时,芯片中的码值比较器可以获取当前划片槽电阻组对应的划片槽码值,并和预设的划片槽编码进行对比,如果芯片已经被划片,则划片槽电阻组的划片槽码值会发生变化,而无法通过对比,因此,只有在未划片的情况下,划片槽编码值才能与预设的划片槽编码相同,码值比较器才会指示芯片执行晶圆测试,能够保证芯片在划片以后,测试阶段不会回退,有效保护芯片测试阶段的数据,极大地提升了芯片的安全性。
基于上述实施例,在本申请的另一实施例中, 图3为本申请实施例提出的芯片数据保护方法的实现流程示意图一,如图3所示,在本申请的实施例中,芯片的芯片数据保护方法可以包括以下步骤:
步骤101、在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配。
在本申请的实施例中,在电源上电的情况下,芯片中的码值比较器可以获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配。
需要说明的是,在本申请的实施例中,芯片可以为具有硬件安全模块(hardwaresecurity module,HSM)的安全芯片;其中,硬件安全模块是一种用于保护和管理强认证系统所使用的密钥,并同时提供相关密码学操作的计算机硬件设备,硬件安全模块可以集成到芯片作为芯片电路的一部分。
可以理解的是,在本申请的实施例中,当电源上电时,即可以启动芯片,从而可以进入工作状态;其中,芯片的电源通常可以使用直流电源来提供电力,直流电源可以是通过电池、电池组、电源适配器等提供,能够将交流电转换为直流电,并提供所需的电压和电流给芯片以使芯片正常工作。
需要说明的是,在本申请的实施例中,码值比较器为部署于芯片中的一种硬件模块,码值比较器可以用于对芯片启动以后,实时获取的划片槽码值和预设的划片槽编码进行对比。
还需要说明的是,在本申请的实施例中,划片槽码值表征码值比较器根据当前划片槽电阻组中各个电阻的接地情况确定的编码值。
需要说明的是,在本申请的实施例中,划片槽电阻组可以包括多个电阻,多个电阻并联;电阻包括第一端口和第二端口,第一端口接入电源,第二端口接入划片槽接地线或不接入划片槽接地线;划片槽接地线部署于芯片的中间层。
可以理解的是,在本申请的实施例中,划片槽电阻组中的各个电阻一端均接入电源,而另一端接地或不接地。
在本申请的实施例中,可以根据划片槽电阻组中各个电阻的第二端口与划片槽接地线的接入情况,对预设的划片槽编码进行设置;在预设的划片槽编码中,第二端口接入划片槽接地线的电阻对应的编码位为第一值,第二端口不接入划片槽接地线的电阻对应的编码位为第二值;其中,第一值和第二值的具体数值本申请不做限定;例如第一值为0,第二值为1,从而可以将第二端口接地的电阻对应的编码位编码为0,而将第二端口不接地的电阻对应的编码位编码为1。
可以理解的是,在本申请的实施例中,预设的划片槽编码的编码位数与划片槽电阻组中的电阻个数相匹配。
示例性地,当电阻的第二端口不接入划片槽接地线时,即为悬空时,可以将预设的划片槽编码中与该电阻对应的编码位设置为1,而当电阻的第二端口接入划片槽接地线时则可以将对应的编码为设置为0;由此,当芯片中的划片槽电阻组部署完成以后,就可以获得与划片槽电阻组接地情况相匹配的预设的划片槽编码,从而可以将预设的划片槽编码写入码值比较器中,码值比较器后续可以根据预设的划片槽编码对芯片启动时实时获取的划片槽码值进行对比,获得对比结果。
示例性地,划片槽电阻组中包括8个电阻,8个电阻表示为A、B、C、D、E、F、G、H;电阻A、B、C、D、E、F、G、H各自的第一端口均接入电源,电阻A的第二端口接入划片槽接地线,电阻B的第二端口悬空,即不接入划片槽接地线,电阻C的第二端口接入划片槽接地线,电阻D的第二端口接入划片槽接地线,电阻E的第二端口不接入划片槽接地线,电阻F的第二端口接入划片槽接地线,电阻G的第二端口接入划片槽接地线,电阻H的第二端口接入划片槽接地线,则预设的划片槽编码可以编码为01001000。
在本申请的一些实施例中,码值比较器在获取划片槽电阻组对应的划片槽码值时,可以将第二端口接入划片槽接地线的电阻对应的编码位确定为第一值,将第二端口不接入划片槽接地线的电阻对应的编码位确定为第二值,从而根据各个电阻对应的编码位确定划片槽码值。
需要说明的是,在本申请的实施例中,当晶圆制造完成后,尚未划片时,划片槽电阻组对应的划片槽码值和预设的划片槽编码是相同的,而当晶圆被划片以后,由于划片槽接地线被切断,导致划片槽电阻中各个电阻的第二端口均无法接到划片槽接地线,若按照不接入划片槽接地线则编码为1的编码规则,则划片槽码值将变为全为1的码值。
示例性地,预设的划片槽编码为01001000,在晶圆制作完成以后会进行划片,在划片以后,如果芯片接入了电源,码值比较器获得的划片槽码值为11111111,从而码值比较器在对划片槽码值11111111和预设的划片槽编码01001000进行对比以后,得到的对比结果为不相同,则不会向管理模块发送测试请求。
在本申请的一些实施例中,还可以利用其他器件代替划片槽电阻组来形成划片槽码值,本申请对器件类型不做限定。
可以理解的是,在本申请的实施例中,划片槽电阻组中的电阻个数越多,芯片的安全性更强,这是由于划片槽电阻组中的电阻个数越多,会使得预设的划片槽编码的位数越多,从而破解预设的划片槽编码的位数的难度也会越高,例如当电阻的个数为256个时,需要2256试验去破解,破解难度极高;且可以将各个电阻部署在芯片的四周,使得芯片的任意一端被划片时都能感应到,从而可以及时做出响应;另外,由于划片槽接地线部署在芯片的中间层,因此即使利用聚焦离子束(Focused Ion beam,FIB)来修改芯片上的电路以破解划片槽编码,也需要先从芯片的上层电路开始操作,才能够接触到中间层的划片槽接地线,破解难度极大,能够有效提升芯片的安全性。
在本申请的一些实施例中,码值比较器可以设有密码,密码用于保护码值比较器中存储的预设的划片槽编码。
步骤102、在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器指示芯片执行晶圆测试。
在本申请的实施例中,在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器可以指示芯片执行晶圆测试。
在本申请的一些实施例中,当对比结果为划片槽码值与预设的划片槽编码相同时,码值比较器的输出结果可以为真,例如可以以1表示真,则码值比较器可以输出1;而当对比结果为划片槽码值与预设的划片槽编码不同时,码值比较器的输出结果可以为假,例如可以以0表示假,则码值比较器可以输出0。
需要说明的是,在本申请的实施例中,当对比结果为划片槽码值与预设的划片槽编码不同时,码值比较器不会指示芯片执行晶圆测试。
在本申请的一些实施例中,芯片还可以包括管理模块和存储器;如图4所示,在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,即步骤101之后,芯片数据保护方法还可以包括以下步骤:
步骤103、码值比较器在对比结果为划片槽码值与预设的划片槽编码相同的情况下,向管理模块发送测试请求。
在本申请的实施例中,在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,码值比较器可以在对比结果为划片槽码值与预设的划片槽编码相同的情况下,向管理模块发送测试请求。
在本申请的一些实施例中,当对比结果为划片槽码值与预设的划片槽编码不同时,码值比较器不会向管理模块发送测试请求。
在本申请的一些实施例中,码值比较器还可以在对比结果为划片槽码值与预设的划片槽编码不同时,向管理模块发送第一信息,管理模块响应于第一信息,确定不执行芯片的晶圆测试;其中,第一信息为用于指示划片槽码值与预设的划片槽编码不同的信息。
需要说明的是,在本申请的实施例中,管理模块可以为一种部署于芯片中的硬件模块。
在本申请的实施例中,管理模块可以用于对芯片的工作模式或生命周期进行确定;其中,芯片在不同的工作模式下对应于不同的执行权限。
步骤104、管理模块响应于测试请求,获取存储器的地址信息,并在确定地址信息不为第一信息的情况下,执行晶圆测试;其中,第一信息表征完成晶圆测试后被烧录的存储器的地址信息。
在本申请的实施例中,在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器向管理模块发送测试请求之后,管理模块响应于测试请求,获取存储器的地址信息,并在确定地址信息不为第一信息的情况下,执行晶圆测试;其中,第一信息表征完成晶圆测试后被烧录的存储器的地址信息。
需要说明的是,在本申请的实施例中,存储器可以为一次性可编程存储器或闪存存储器。
在本申请的实施例中,一次性可编程存储器是一种只能被编程一次的存储器,一次性可编程存储器可以用于存储芯片的固件或永久性数据,例如启动代码、校准数据、唯一身份标识等。
在本申请的实施例中,闪存存储器是一种可被多次擦写和编程的存储器,具有较大的存储容量;闪存存储器可以用于存储操作系统、固件、应用程序和用于数据等;闪存存储器的安全性相比于一次性可编程存储器更低,因为闪存存储器可被多次擦除和重新编程,但灵活性更佳。
在本申请的实施例中,测试请求可以用于请求执行晶圆测试;相应地,第一信息可以为完成晶圆测试后被烧录的存储器的地址信息。
在本申请的实施例中,晶圆测试是指在晶圆上进行测试和筛选,以确保芯片质量的一项关键步骤,晶圆测试通常在芯片被分割和封装之前进行,其目的是确认晶圆上各个芯片的功能和性能是否符合设计和规格要求。
需要说明的是,在本申请的实施例中,当管理模块接收到测试请求时,说明晶圆没有被划片,并且,若管理模块确定此时存储器的地址信息不为第一信息时,则可以确定芯片还没有完成晶圆测试,则管理模块可以确定芯片当前的工作模式为测试模式,即可以用于执行晶圆测试的工作模式,在该模式下,芯片的工作权限能够用于执行晶圆测试。
在本申请的一些实施例中,在存储器为一次性可编程存储器的情况下,地址信息为一次性可编程存储器本身的地址信息。
在本申请的一些实施例中,在存储器为闪存存储器的情况下,地址信息为预设的地址信息,预设的地址信息是在闪存存储器本身的地址信息以外,增设的地址信息,预设的地址信息可以用于指示芯片是否完成晶圆测试,也可以用于确定芯片的工作模式是否为测试模式;闪存存储器本身的地址信息可以用于确定测试模式以外的芯片的工作模式。
需要说明的是,在本申请的实施例中,当存储器为闪存存储器时,由于闪存存储器本身的地址信息在初始情况下是乱码状态,管理模块在接收到测试请求时,是无法根据闪存存储器本身的地址信息决定是否进入最初始的工作模式,即测试模式的,因此本申请在闪存存储器本身的地址信息以外增设了预设的地址信息,专门用于对设置了闪存存储器的芯片是否进入测试模式进行确定。
在本申请的一些实施例中,预设的地址信息可以为在闪存存储器中增加的一个额外的地址字段。
在本申请的一些实施例中,当存储器为闪存存储器时,闪存存储器本身的地址信息可以用于对测试模式以外的芯片工作模式或权限进行确定。
需要说明的是,在本申请的实施例中,管理模块可以根据存储器的地址信息确定芯片工作模式;当存储器为一次性可编程存储器时,管理模块可以根据一次性可编程存储器本身的地址信息确定芯片的工作模式;当存储器为闪存存储器时,管理模块可以根据预设的地址信息确定芯片是否为测试模式,根据闪存存储器本身的地址信息确定除测试模式以外的芯片工作模式。
在本申请的一些实施例中,当存储器为一次性可编程存储器时,划片槽电阻组和一次性可编程存储器本身的地址信息可以决定芯片是否进入测试模式或测试模式以外的工作模式;当存储器为闪存存储器时,划片槽电阻组和预设的地址信息可以决定芯片是否进入测试模式;划片槽电阻组和闪存存储器本身的地址信息可以决定芯片是否进入测试模式以外的工作模式。
需要说明的是,在本申请的实施例中,芯片的生命周期可以分不同的阶段,每经过一个阶段,芯片都可以被烧录,从而升级生命周期;例如,在芯片的生命周期中,第一阶段为测试阶段,在测试阶段下,芯片的工作模式可以为测试模式,在测试阶段或测试模式下,可以对芯片执行晶圆测试,并在完成测试以后划片;第二阶段为封装阶段,此阶段下芯片已经完成了划片和封装,在封装阶段下,芯片的工作模式可以为封装模式,在封装模式下,可以对芯片执行成片测试(Final Test Wafer Testing);第三阶段为原厂阶段,即芯片出货给原厂进行生产和相关烧录等操作的阶段,此阶段下芯片的工作模式为原厂模式;第四阶段可以为用户阶段,即芯片提供给用户的阶段,此阶段下芯片的工作模式为用户模式;第五阶段可以为最终阶段或报废阶段,芯片可被操作的空间或权限最低,此时芯片的工作模式可以为最终模式或报废模式;另外,还可以包括其他类型的生命周期,生命周期和工作模式的数量本申请不做限定。
在本申请的实施例中,成片测试是指在集成电路制造的过程中,在芯片封装完毕后,对芯片进行最终的功能和性能测试的步骤;成片测试可以是在芯片封装之后,将芯片组装到载板上,然后使用特定的测试设备和程序进行测试。
需要说明的是,在本申请的实施例中,当芯片中的存储器为一次性可编程存储器时,芯片每经过一个生命周期,都会被烧录,从而一次性可编程存储器的地址信息也会随之被烧录;其中,一次性可编程存储器具有单向性的特点,例如,一次性可编程存储器的地址中的每个比特只能从1烧录成0,而不能从0再变为1,因此,可以根据一次性可编程存储器本身的地址信息确定芯片当前应当所处的生命周期,即可以确定与该生命周期相对应的工作模式和/或工作权限。
示例性地,一次性可编程存储器的地址的位宽为32,当一次性可编程存储器的地址为0×00000000时,表示一次性可编程存储器的地址已经被烧录成为最终状态,即当前芯片处于最终的生命周期,此时芯片可被操作的权限范围是最低的;当一次性可编程存储器的地址为0×FFFFFFFF时,即表示晶圆的最初生命周期,此时芯片处于最初的测试模式,芯片可以被操作的权限范围是最高的;在经过了测试模式以后,后续可以单向烧录一次性可编程存储器的地址中的部分比特位,使得芯片进入下一生命周期的模式,例如可以单向烧录一次性可编程存储器的地址中的部分比特位,使得芯片由测试模式进入封装模式,芯片可被操作的权限范围随之降低;当一次性可编程存储器的地址为0×EEEEEEEE时,可以表示芯片已进入原厂模式,此模式下芯片可以被操作的权限范围低于测试模式;当一次性可编程存储器的地址为0×AAAAAAAA时,表示芯片已进入用户模式,此模式下芯片可以被操作的权限范围低于原厂模式。
在本申请的一些实施例中,在存储器为一次性可编程存储器的情况下,管理模块还可以在接收到第一执行请求的情况下,若确定地址信息符合第一执行请求对应的第一执行条件,则指示芯片执行与第一执行请求相对应的操作。
需要说明的是,在本申请的实施例中,第一执行请求可以为部署有一次性可编程存储器的芯片为测试模式以外的工作模式时接收到的操作请求。
需要说明的是,在本申请的实施例中,第一执行条件表征根据地址信息确定芯片的工作模式能够响应于第一执行请求,执行与第一执行请求相对应的操作的条件。
示例性地,当第一执行请求为原厂模式下可被执行的操作请求时,管理模块可以确定一次性可编程存储器的地址信息是否为与原厂模式相匹配的地址信息,例如管理模块可以确定一次性可编程存储器的地址信息是否为0×EEEEEEEE,即确定地址信息是否符合第一执行条件;如果确定一次性可编程存储器的地址信息为0×EEEEEEEE,则可以确定芯片此时为原厂模式,可以响应于第一执行请求,因此可以指示芯片响应第一执行请求,并执行与第一执行请求相对应的操作。
示例性地,第一执行请求为原厂模式下可被执行的操作请求,管理模块确定当前一次性可编程存储器的地址信息为0×AAAAAAAA,即芯片处于用户模式,则管理模块可以确定地址信息不符合第一执行条件,不响应第一执行请求;由此可以保障芯片的数据安全。
进一步地,在本申请的实施例中,在存储器为闪存存储器的情况下,管理模块在接收到第二执行请求的情况下,若确定预设的地址信息为第一信息,则获取闪存存储器本身的地址信息;管理模块根据闪存存储器本身的地址信息确定芯片的工作模式,并根据芯片的工作模式确定是否响应于第二执行请求。
可以理解的是,在本申请的实施例中,当预设的地址信息为第一信息时,表示芯片已完成晶圆测试,芯片当前的工作模式为测试模式以外的工作模式,管理模块可以继续获取闪存存储器本身的地址信息来确定芯片当前具体的工作模式,从而根据闪存存储器本身的地址信息判断是否响应于第二执行请求,即确定是否执行与第二执行请求相对应的操作。
在本申请的实施例中,闪存存储器本身的地址信息支持烧录,当芯片为设置有闪存存储器的芯片时,可以根据闪存存储器本身的地址信息的烧录情况确定芯片除测试模式以外的工作模式,例如在芯片经过测试阶段以外的生命周期后,闪存存储器本身的地址信息可以被烧录成为相应能够表示相应生命周期或工作模式的地址信息,从而可以根据闪存存储器本身的地址信息确定当前芯片所处的生命周期或工作模式。
需要说明的是,在本申请的实施例中,第二执行请求可以为部署有闪存存储器的芯片为测试模式以外的工作模式时接收到的操作请求。
还可以理解的是,在本申请的实施例中,当管理模块根据闪存存储器本身的地址信息确定芯片的工作模式为能够响应于第二执行请求的工作模式时,管理模块可以指示芯片响应第二执行请求,并执行与第二执行请求相应的操作。
进一步地,在本申请的实施例中,管理模块还可以在识别到存储器的地址信息不为生命周期或工作模式相匹配的地址信息时,使芯片进入报废模式,从而保障数据安全。
进一步地,如图4所示,在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,即步骤101之后,芯片数据保护方法还可以包括以下步骤:
步骤105、在对比结果为划片槽码值与预设的划片槽编码不同的情况下,码值比较器不向管理模块发送测试请求。
在本申请的实施例中,在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果之后,在对比结果为划片槽码值与预设的划片槽编码不同的情况下,码值比较器不向管理模块发送测试请求。
当对比结果为划片槽码值与预设的划片槽编码不同时,码值比较器的输出结果可以为假,例如可以以0表示假,则码值比较器可以输出0,且不向管理模块发送测试请求。
综上所述,本申请通过预设的划片槽编码和存储器的地址信息,能够对芯片安全进行双重的保护,即使预设的划片槽编码被破解,也能够利用存储器的地址信息对芯片进行保护,而无法访问芯片中的数据,极大地提升了芯片的安全性。
本申请实施例提供了一种芯片数据保护方法,芯片可以包括划片槽电阻组和码值比较器;在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配;在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器可以指示芯片执行晶圆测试。也就是说,在本申请的实施例中,通过在芯片上部署划片槽电阻组,能够得到与划片槽电阻组相对应的划片槽编码,从而每个芯片都有对应于划片槽电阻组的正确的划片槽编码,即预设的划片槽编码;进而当电源上电时,芯片中的码值比较器可以获取当前划片槽电阻组对应的划片槽码值,并和预设的划片槽编码进行对比,如果芯片已经被划片,则划片槽电阻组的划片槽码值会发生变化,而无法通过对比,因此,只有在未划片的情况下,划片槽编码值才能与预设的划片槽编码相同,码值比较器才会指示芯片执行晶圆测试,由此能够保证芯片在划片以后的测试阶段不会回退,有效保护芯片测试阶段的数据,极大地提升了芯片的安全性和可靠性。
本申请实施例提供一种芯片,芯片包括可编程逻辑电路和/或程序指令,当芯片运行时实现上述芯片数据保护方法,具体包括如下步骤:
在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配;
在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器指示芯片执行晶圆测试。
另外,在本实施例中的各功能模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时,可以存储在一个计算机可读取存储介质中,基于这样的理解,本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例提供一种计算机可读存储介质,其上存储有程序,该程序被处理器执行时实现上述芯片数据保护方法。
具体来讲,本实施例中的一种芯片数据保护方法对应的程序指令可以被存储在光盘,硬盘,U盘等存储介质上,当存储介质中的与一种芯片数据保护方法对应的程序指令被一电子设备读取或被执行时,包括如下步骤:
在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配;
在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器指示芯片执行晶圆测试。
本申请实施例提供一种计算机程序产品,包括计算机程序或指令,计算机程序或指令被处理器执行时,实现上述的芯片数据保护方法,具体可以包括如下步骤:
在电源上电的情况下,码值比较器获取划片槽电阻组对应的划片槽码值,并对划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,预设的划片槽编码与划片槽电阻组的接地情况相匹配;
在对比结果为划片槽码值与预设的划片槽编码相同的情况下,码值比较器指示芯片执行晶圆测试。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的实现流程示意图和/或方框图来描述的。应理解可由计算机程序指令实现流程示意图和/或方框图中的每一流程和/或方框、以及实现流程示意图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述,仅为本申请的较佳实施例而已,并非用于限定本申请的保护范围。

Claims (13)

1.一种芯片,其特征在于,所述芯片包括划片槽电阻组、电源和码值比较器,所述划片槽电阻组分别连接所述电源和所述码值比较器;
所述电源,用于给所述划片槽电阻组供电;
所述码值比较器,用于获取所述划片槽电阻组对应的划片槽码值后,比较所述划片槽码值和预设的划片槽编码;所述预设的划片槽编码与所述划片槽电阻组的接地情况相匹配;
若所述划片槽码值和预设的划片槽编码相同,则允许芯片执行晶圆测试。
2.根据权利要求1所述的芯片,其特征在于,
所述划片槽电阻组包括多个电阻,所述多个电阻并联;
所述电阻包括第一端口和第二端口,所述第一端口接入所述电源,所述第二端口接入划片槽接地线或不接入所述划片槽接地线。
3.根据权利要求2所述的芯片,其特征在于,
在所述预设的划片槽编码中,所述第二端口接入所述划片槽接地线的所述电阻对应的编码位为第一值,所述第二端口不接入所述划片槽接地线的所述电阻对应的编码位为第二值。
4.根据权利要求3所述的芯片,其特征在于,
所述第二端口接入划片槽的导线以及所述划片槽接地线,均部署于所述芯片的中间层。
5.根据权利要求4所述的芯片,其特征在于,
所述多个电阻分布在所述芯片的四周。
6.根据权利要求1至5任一项所述的芯片,其特征在于,所述芯片包括管理模块和存储器,所述管理模块分别与所述码值比较器和所述存储器连接;
所述码值比较器,还用于在所述划片槽码值与所述预设的划片槽编码相同的情况下,向所述管理模块发送测试请求;
所述存储器,包括地址信息,所述地址信息用于指示所述芯片是否完成所述晶圆测试;
所述管理模块,用于响应于所述测试请求,获取所述存储器的所述地址信息,并在所述地址信息不为第一信息的情况下,执行所述晶圆测试;其中,所述第一信息表征完成所述晶圆测试后被烧录的所述存储器的地址信息。
7.根据权利要求6所述的芯片,其特征在于,
所述存储器为一次性可编程存储器或闪存存储器。
8.根据权利要求7所述的芯片,其特征在于,
在所述存储器为所述一次性可编程存储器的情况下,所述地址信息为所述一次性可编程存储器本身的地址信息;
所述一次性可编程存储器本身的地址信息用于确定所述芯片的工作模式。
9.根据权利要求7所述的芯片,其特征在于,
在所述存储器为所述闪存存储器的情况下,所述地址信息为预设的地址信息;
所述预设的地址信息是在所述闪存存储器本身的地址信息以外,增设的地址信息;所述预设的地址信息用于确定所述芯片的工作模式是否为测试模式;
所述闪存存储器本身的地址信息用于确定所述测试模式以外的所述芯片的工作模式。
10.根据权利要求8所述的芯片,其特征在于,
所述划片槽电阻组和所述一次性可编程存储器本身的地址信息决定所述芯片是否进入测试模式或所述测试模式以外的工作模式。
11.根据权利要求9所述的芯片,其特征在于,
所述划片槽电阻组和所述预设的地址信息决定所述芯片是否进入测试模式;
所述划片槽电阻组和所述闪存存储器本身的地址信息决定所述芯片是否进入所述测试模式以外的工作模式。
12.根据权利要求1所述的芯片,其特征在于,
所述码值比较器设有密码,所述密码用于保护所述码值比较器中存储的所述预设的划片槽编码。
13.一种芯片数据保护方法,其特征在于,所述方法应用于芯片,所述芯片包括划片槽电阻组、电源和码值比较器;所述方法包括:
在所述电源上电的情况下,所述码值比较器获取所述划片槽电阻组对应的划片槽码值,并对所述划片槽码值和预设的划片槽编码进行对比,得到对比结果;其中,所述预设的划片槽编码与所述划片槽电阻组的接地情况相匹配;
在所述对比结果为所述划片槽码值与所述预设的划片槽编码相同的情况下,所述码值比较器指示所述芯片执行晶圆测试。
CN202410213473.3A 2024-02-27 2024-02-27 芯片及芯片数据保护方法 Active CN117785590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410213473.3A CN117785590B (zh) 2024-02-27 2024-02-27 芯片及芯片数据保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410213473.3A CN117785590B (zh) 2024-02-27 2024-02-27 芯片及芯片数据保护方法

Publications (2)

Publication Number Publication Date
CN117785590A true CN117785590A (zh) 2024-03-29
CN117785590B CN117785590B (zh) 2024-05-28

Family

ID=90402157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410213473.3A Active CN117785590B (zh) 2024-02-27 2024-02-27 芯片及芯片数据保护方法

Country Status (1)

Country Link
CN (1) CN117785590B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2409435A1 (en) * 2000-05-15 2001-11-22 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
CN1627505A (zh) * 2003-11-18 2005-06-15 松下电器产业株式会社 半导体晶片
CN1979686A (zh) * 2005-12-06 2007-06-13 上海华虹Nec电子有限公司 内嵌非易失存储器的系统集成芯片的安全测试方法
CN101752001A (zh) * 2008-12-12 2010-06-23 北京中电华大电子设计有限责任公司 一种防止可编程非易失存储器中内容被误改写的方法
CN102903700A (zh) * 2011-07-28 2013-01-30 上海华虹Nec电子有限公司 划片槽内的射频测试图形结构
CN103424687A (zh) * 2013-07-29 2013-12-04 北京华大信安科技有限公司 测试芯片的装置
CN106708155A (zh) * 2016-11-22 2017-05-24 成都芯源系统有限公司 集成电路及其电路特性调节方法
CN107861047A (zh) * 2017-11-01 2018-03-30 北京智芯微电子科技有限公司 安全测试模式的检测系统及检测方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2409435A1 (en) * 2000-05-15 2001-11-22 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
CN1627505A (zh) * 2003-11-18 2005-06-15 松下电器产业株式会社 半导体晶片
CN1979686A (zh) * 2005-12-06 2007-06-13 上海华虹Nec电子有限公司 内嵌非易失存储器的系统集成芯片的安全测试方法
CN101752001A (zh) * 2008-12-12 2010-06-23 北京中电华大电子设计有限责任公司 一种防止可编程非易失存储器中内容被误改写的方法
CN102903700A (zh) * 2011-07-28 2013-01-30 上海华虹Nec电子有限公司 划片槽内的射频测试图形结构
CN103424687A (zh) * 2013-07-29 2013-12-04 北京华大信安科技有限公司 测试芯片的装置
CN106708155A (zh) * 2016-11-22 2017-05-24 成都芯源系统有限公司 集成电路及其电路特性调节方法
CN107861047A (zh) * 2017-11-01 2018-03-30 北京智芯微电子科技有限公司 安全测试模式的检测系统及检测方法

Also Published As

Publication number Publication date
CN117785590B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
CN103443801B (zh) 用于生成识别密钥的装置及方法
KR101727678B1 (ko) Otp(one-time programmable) 집적 회로 보안
KR20150013091A (ko) 랜덤성 테스트 장치 및 방법
JP5527929B2 (ja) 過電圧検出回路のための方法と装置
JP6393376B2 (ja) 電子装置のネットワーク、電子装置及びその検査工程
JP2017028354A (ja) 電子装置ネットワーク及びチップ認証方式
EP3949251A1 (en) Local ledger block chain for secure updates
TW201901676A (zh) 操作具非揮發性記憶胞電路的方法及使用所述方法的電路
CN106127023A (zh) 电子装置、电子装置的网络单元、电子装置的网络及芯片认证方法
CN103077343B (zh) 安全芯片的测试方法及装置
CN102971984B (zh) 认证存储设备的方法和主机设备
CN204348702U (zh) 一种芯片
CN107632778B (zh) 一种Nand Flash扫描检测方法和系统
CN117785590B (zh) 芯片及芯片数据保护方法
CN111147259B (zh) 鉴权方法和设备
CN105512574A (zh) 电子产品的防抄板加密方法及装置
WO2024098936A1 (zh) 存储方法、装置、设备和存储介质
CN117079707A (zh) 存储芯片扰码验证方法
CN106935266B (zh) 从存储器中读取配置信息的控制方法、装置和系统
US7539588B2 (en) Data carrier with detection means for detecting a change made of information stored with storing means
CN104835532B (zh) SOC芯片eFuse失效的处理方法及装置
CN105307161A (zh) 一种sim卡加密文件的修复方法及装置
US11310028B2 (en) Tamper resistant counters
CN106803043B (zh) 一种具有选择性自毁功能的硬件加密存储器
CN119088615A (zh) 一种芯片检测数据的存储方法、设备、装置和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant