CN1177835A - 具有电容器的半导体存储器件的制造方法 - Google Patents
具有电容器的半导体存储器件的制造方法 Download PDFInfo
- Publication number
- CN1177835A CN1177835A CN96112880.1A CN96112880A CN1177835A CN 1177835 A CN1177835 A CN 1177835A CN 96112880 A CN96112880 A CN 96112880A CN 1177835 A CN1177835 A CN 1177835A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- insulating barrier
- manufacture method
- rete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 50
- 238000003860 storage Methods 0.000 claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims description 134
- 241000555268 Dendroides Species 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 20
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical class O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims description 6
- 230000000052 comparative effect Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 7
- 239000010410 layer Substances 0.000 description 343
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 160
- 229920005591 polysilicon Polymers 0.000 description 160
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 52
- 239000000377 silicon dioxide Substances 0.000 description 31
- 235000012239 silicon dioxide Nutrition 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 238000005260 corrosion Methods 0.000 description 14
- 230000007797 corrosion Effects 0.000 description 14
- 238000001459 lithography Methods 0.000 description 13
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 12
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000007521 mechanical polishing technique Methods 0.000 description 7
- 239000007787 solid Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005260 alpha ray Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有电容器的半导体存储器件的制造方法包括:形成覆盖晶体管的第一绝缘层;形成穿过该绝缘层与漏和源极之一连接的第一导电层;形成第二绝缘层与堆叠层及其侧壁的第三绝缘层;形成第四绝缘层;形成第一开口及使之填满的第二导电层;去除堆叠层上方的第二导电层、堆叠层,形成第五绝缘层;形成第二开口及其侧壁的第三导电层,以构成存储电极;去除第二和五绝缘层,形成介电层,并在其表面上形成第四导电层以构成相对电极。
Description
本发明涉及一种具有电容器的半导体存储器件(Semiconductor MemoryDevice),且特别是涉及一种动态随机存取存储器(Dynamic Random AccessMemory;DRAM)的一存储单元(Memory Cell)结构,其包含一转移晶体管(Transfer Transistor)和一树型(tree-type)存储电容器。
图1是一DRAM元件的一存储单元的电路示意图。如图所示,一个存储单元是由一转移晶体管T和一存储电容器C组成。转移晶体管T的源极是连接到一对应的位线BL,漏极被连接到存储电容器C的一存储电极6(storageelectrode),而栅极则连接到一对应的字线WL。存储电容器C的一相对电极8(opposed electrode)连接到一固定电压源,而在存储电极6和相对电极8之间则设置一介电膜层7。
在传统DRAM的存储容量少于IMb时,在集成电路制作工艺过程中,主要是利用二维空间的电容器来实现,亦即泛称的平板型电容器(planartypecapacitor)。一平板型电容器需占用半导体基底的一相当大的面积来存储电荷,故并不适合应用于高度的集成化。高度集成化的DRAM,例如大于4Mb存储容量时,需要利用三维空间的电容器来实现,例如所谓的叠层型(stacked type)或沟槽型(trench type)电容器。
与平板型电容器比较,叠层型或沟槽型电容器可以在存储单元的尺寸已进一步缩小的情况下,仍能获得相当大的电容量。虽然如此,当存储器件再进入更高度的集成化时,例如具有64Mb容量的DRAM,单纯的三维空间电容器结构已不再适用。
一种解决方式是利用所谓的鳍型(fin type)叠层电容器。鳍型叠层电容器的相关技术可参考Ema等人的论文“3-Dimensional Stacked Capacitor Cellfor 16M and 64M DRAMs”,International Electron Devices Meeting,pp.592-595,Dec.1988。鳍型叠层电容器主要是其电极和介电膜层是由多个堆叠层,延伸成一水平鳍状结构,以便增加电极的表面积。DRAM的鳍型叠层电容器相关的美国专利可以参考第5,071,783号、第5,126,810号、第5,196,365号、以及第5,206,787号。
另一种解决方式是利用所谓的筒型(cylindrical type)叠层电容器。与筒型叠层电容器的相关技术可参考Wakamiya等人的论文“Novel StackedCapacitor Cell for 64-Mb DRAM”,1989 Symposium on VLSI TechnologyDigest of Technical Papers,即.69-70。筒型叠层电容器主要是其电极和介电膜层延伸成一垂直筒状结构,以便增加电极的表面积。DRAM的筒型叠层电容器的相关美国专利可以参考第5,077,688号。
随着集成度的不断增加,DRAM存储单元的尺寸仍会再缩小。如本领域技术人员所知,存储单元尺寸的缩小,存储电容器的电容值也会减少。电容值的减少将导致因α射线入射所引起的软误差(soft error)机会的增加。因此,本领域技术人员仍不断在寻找新的存储电容器结构及其制造方法,希望在存储电容器所占的平面尺寸被缩小的情况,仍能维持所要的电容值。
因此,本发明的一个主要目的就是提供一种具有电容器的半导体存储器件,其电容器具有一树状结构,以增加电容器的存储电极的表面积。
根据本发明的一个优选实施例,提供一种具有电容器的半导体存储器件的制造方法,其中半导体存储器件包括一基底、一形成在基底上的转移晶体管、以及一电连接到转移晶体管的漏极和源极区之一上的存储电容器。该制造方法包括下列步骤:a.在基底上形成一第一绝缘层,覆盖住转移晶体管;b.形成一第一导电层,穿过至少第一绝缘层,与转移晶体管的漏极和源极区之一电连接;c.形成一第二绝缘层;d.在第二绝缘层上方形成一堆叠层;e.在堆叠层侧壁形成一第三绝缘层;f.在第二、第三绝缘层表面形成一第四绝缘层;g.先去除第三绝缘层与位于第三绝缘层下方的部分第二绝缘层,再去除第四绝缘层以形成一第一开口;h在堆叠层与第二绝缘层表面形成一第二导电层,第二导电层大致填满第一开口;i.去除位于堆叠层上方的第二导电层;j.去除堆叠层;k形成一第五绝缘层;l.对第一、第二导电层构图,形成一第二开口;m.在第二开口侧壁形成一第三导电层,使得第三导电层大致连接在第一导电层的周边,而第二导电层的一末端连接在第三导电层的内表面,第一、第三导电层构成一类树干状导电层,第二导电层构成一类树枝状导电层,且第一、第二、第三导电层构成存储电容器的一存储电极;n.去除第二、第五绝缘层;o在第一、第二、第三导电层暴露出的表面上,形成一介电层;以及p.在介电层的表面上,形成一第四导电层以构成存储电容器的一相对电极。
根据本发明的一个特点,类树干状导电层包括一下树干部与一上树干部。其中,下树干部电连接到转移晶体管的漏极和源极区之一上;其剖面可以为T型,也可以为U型;而上树干部则大致以垂直方向自下树干部的周边往上延伸出。
根据本发明的另一特点,在步骤a之后和步骤b之前,还包括下列步骤:在第一绝缘层形成一上蚀刻保护层;且其中步骤b还包括形成第一导电层,使之穿过蚀刻保护层的步骤。
根据本发明的再一特点,步骤d中的该堆叠层的形成方式包括下列步骤:在第二绝缘层上方依次形成一第一膜层与一第二膜层,其中第二膜层是由导电材料制成,而第一膜层由绝缘材料制成;对第一、第二膜层构图,形成堆叠层。
根据本发明的另一优选实施例,在步骤a之后和步骤b之前,还包括下列步骤:先在第一绝缘层上形成一蚀刻保护层,接着再在蚀刻保护层上形成一第六绝缘层;其中步骤b还包括形成穿过第六绝缘层与蚀刻保护层的第一导电层的步骤,且其中步骤n还包括去除第六绝缘层的步骤。
根据本发明的又一优选实施例,在步骤k之后和步骤1之前还包括下列步骤:先形成一第五导电层;其中步骤1还包括对第五导电层构图的步骤;其中步骤m还包括在形成第三导电层之后,再分开第五导电层位于第五绝缘层上方的部分,使第五导电层构成类树枝状导电层的一部分;且其中步骤o还包括在第一、第二、第四、第五导电层暴露出的表面上形成一介电层。
根据本发明的再一优选实施例,在步骤j之后和步骤k之前还包括至少重复一步骤c至步骤j的步骤;且其中在步骤m中,这些第二导电层形成至少二层的类树枝状导电层,这些类树枝状导电层大致平行且其中一末端均分别连接在第三导电层的内表面上。
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举若干优选实施例,并配合附图作详细说明。附图中:
图1是一DRAM器件的一存储单元的电路示意图。
图2A至21是一系列剖面图,用以解释本发明的一种半导体存储器件制造方法的第一优选实施例,以及本发明的一种半导体存储器件的第一优选实施例;
图3A至3F是一系列剖面图,用以解释本发明的一种半导体存储器件制造方法的第二优选实施例,以及本发明的一种半导体存储器件的第二优选实施例;
图4A至4E是一系列剖面图,用以解释本发明的一种半导体存储器件制造方法的第三优选实施例,以及本发明的一种半导体存储器件的第三优选实施例;
图5A至5F是一系列剖面图,用以解释本发明的一种半导体存储器件制造方法的第四优选实施例,以及本发明的一种半导体存储器件的第四优选实施例。
首先请参照图2A至21,以详述本发明的一种具有树型存储电容器的半导体存储器件的第一优选实施例。
请参照图2A,首先将一硅基底10的表面进行热氧化制作工艺,例如以硅的局部氧化(LOCOS)技术来完成,因而形成场区氧化层12,其厚度例如约3000A(angstroms)。接着,再将硅基底10进行热氧化制作工艺,以形成一栅极氧化层14,其厚度例如约150A。然后,利用一CVD(化学气相沉积)或LPCVD(低压CVD)法,在硅基底10的整个表面上沉积一多晶硅层,其厚度例如约2000A。为了提高多晶硅层的导电性,可将磷离子注入到多晶硅层中。最好是可再沉积一难熔金属(refractory metal)层,然后施行退火(anneal)步骤,即形成金属多晶硅化合物层(polycide),以进一步提高其导电性。该难熔金属可例如为钨(Tungsten),沉积厚度例如约2000A。之后,利用传统的光刻腐蚀(photolithography)技术对金属多晶硅化合物层构图,因而形成如图2A所示的栅极(或称字线)WL1与WL4。接着,例如以砷离子注入到硅基底10中,以形成漏极区16a和16b、以及源极区18a和18b。在此步骤中,字线WL1与WL4当作掩模层,而离子注入的剂量例如1×1015 atoms/cm2,能量则约70KeV。
请参照图2B,接着以CVD法沉积一绝缘层20,其例如为BPSG(硼磷硅玻璃),厚度约7000A。然后,再以CVD法沉积一蚀刻保护层(etchingprotection layer)22,其例如为硅氮化物层(silicon nitride),厚度约1000A。之后,利用传统的光刻腐蚀技术,依次蚀刻蚀刻保护层22、绝缘层20、和栅极氧化层14,以形成存储电极接触孔(storage electrode contact holes)24a和24b,其分别由蚀刻保护层22的上表面延伸到漏极区16a和16b的表面。接着,以CVD法在蚀刻保护层22的表面沉积一多晶硅层26。为了提高多晶硅层26的导电性,可将例如砷离子注入到多晶硅层26中。如图如示,多晶硅层26填满存储电极接触孔24a;24b,且覆盖住蚀刻保护层22的表面。之后,在多晶硅层26表面沉积一厚的绝缘层28,其例如为二氧化硅层,厚度例如约7000A。
请参照图2C,接着以CVD法在绝缘层28表面依次沉积一绝缘层与一牺牲多晶硅层,再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图,因而形成如图所示的绝缘层30a;30b与牺牲多晶硅层32a;32b。其中,绝缘层30a;30b例如为硅氮化物层,厚度例如约是1000A,而牺牲多晶硅层32a;32b的厚度例如约是1000A。绝缘层30a与牺牲多晶硅层32a构成一堆叠层30a;32a,其为实心筒状,水平剖面可为圆形、矩形或者其他形状。堆叠层30a;32a的较佳位置大致对应于漏极区16a的上方;而绝缘层30b与牺牲多晶硅层32b构成另一堆叠层30b;32b,其也为实心筒状,水平剖面可为圆形、矩形或者其他形状。堆叠层30b;32b的较佳位置大致对应于漏极区16b的上方。
请参照图2D,接着分别在堆叠层30a;32a和30b;32b的侧壁(sidewalls)上形成二氧化硅间隔层(spacers)34a和34b。在本优选实施例中,二氧化硅间隔层34a和34b可以以下列步骤形成:沉积一二氧化硅层,其厚度例如约1000A;再回蚀刻(etchback)。之后,以CVD法沉积一绝缘层36,其例如为硅氮化物层,厚度例如约2000A。再利用化学机械抛光(chemical mechanicalpolish;CMP)技术抛磨绝缘层36,至少直到堆叠层30a;32a和30b;32b上方的部分露出为止。
请参照图2E,接着以堆叠层30a;32a、30b;32b和绝缘层36为蚀刻掩模,蚀刻去除二氧化硅间隔层34a;34b以及其下的部分绝缘层28。然后以牺牲多晶硅层32a;32b为蚀刻掩模,蚀刻去除绝缘层36,形成开口38a和38b。开口38a和38b的深度可依实际需求加以调整,只要与多晶硅层26表面保持一段距离即可。
请参照图2F,接着在堆叠层30a;32a、30b;32b和绝缘层28的表面沉积一多晶硅层40,厚度例如约1000A,以填满开口38a和38b。为了提高多晶硅层40的导电性,可等例如砷离子注入到多晶硅层40中。之后,利用化学机械抛光技术抛磨多晶硅层40,至少直到绝缘层30a;30b上方的部分露出为止,形成如图所示的多晶硅层40。在此步骤中,牺牲多晶硅层32a;32b会被去除。
请参照图2G,接着以多晶硅层40与绝缘层28为蚀刻保护层利用湿式蚀刻法去除绝缘层30a;30b。之后以CVD法沉积一绝缘层42,其例如是二氧化硅层,厚度例如约2000A。再利用传统的光刻腐蚀技术,依次蚀刻绝缘层42、多晶硅层40、绝缘层28和多晶硅层26,形成一开口44,以界定出各存储单元的存储电容器的存储电极。亦即藉此步骤将多晶硅层40和26切割成若干区段40a;40b和26a;26b。
请参照图2H,接着在开口44的侧壁上形成多晶硅间隔层46a和46b。在本优选实施例中,多晶硅间隔层46a;46b可以以下列步骤形成:沉积一多晶硅层,其厚度例如约1000A;再回蚀刻。为了提高多晶硅层46a;46b的导电性,可将例如砷离子注入到多晶硅层46a;46b中。之后利用湿式蚀刻法,并以蚀刻保护层22为蚀刻终点,将暴露出的二氧化硅层去除,亦即去除绝缘层42和28。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极,如图所示,其包括类树干状的下多晶硅层26a;26b、类树干状的上多晶硅层46a;46b、以及具有似L形剖面的类树枝状多晶硅层40a;40b一起构成。类树干状的下多晶硅层26a;26b连接到DRAM的转移晶体管的漏极区16a;16b,且具有一似T形的剖面。类树干状的多晶硅层46a;46b的下端连接于类树干状的下多晶硅层26a;26b的周边,且大致往上延伸出。类树枝状多晶硅层40a;40b从类树干状的上多晶层46a;46b的内表面,先以大致水平方向往内延伸一段距离后,再以大致垂直方向往下延伸出。由于本发明的存储电极的形状非常特殊,故在本说明书中以“树型存储电极”称之,且因而制成的电容器则称为“树型存储电容器”。
请参照图2I,接着分别在存储电极26a,40a,46a;26b,40b,46b裸露的表面上分别形成一介电膜层48a;48b。介电膜层48a;48b例如可为二氧化硅层、硅氮化物层的NO(硅氮化物/二氧化硅)结构、ONO(二氧化硅/硅氮化物/二氧化硅)结构、或任何类似结构。然后,在介电膜层48a和48b的表面上,形成由多晶硅制成的相对电极50。相对电极的制作工艺可由下列步骤完成:以CVD法沉积一多晶硅层,其厚度例如为1000A;再掺入例如N型杂质,以提高其导电性;最后以传统光刻腐蚀技术对多晶硅层构图,完成DRAM各存储单元的存储电容器。
虽然图2I未显示,但本领域的技术人员应当理解,图2I的结构可根据传统制作工艺技术制作位线、焊垫(bonding pad)、互连导线(interconnection)、隔绝保护层(passivation)、以及包装等等,以完成DRAM集成电路。由于这些制作工艺非关本发明的特征,故在此不予赘述。
在第一优选实施例中,存储电极只具有一层似L形剖面的类树枝状电极层。然而,本发明并不限于此,存储电极似L形剖面的类树枝状电极层的层数可为二层、三层、或更多。下一个优选实施例即将描述具有二层似L形剖面的类树枝状电极层的存储电极。
接着将参照图3A至3E,详述本发明的一种具有树型存储电容器的半导体存储器件的第二优选实施例,半导体存储器件的这一优选实施例,是由本发明的一种半导体存储器件制造方法的第二优选实施例所制造的。
本优选实施例以图2F所示的优选实施例的结构为基础,再以不同的制作工艺制作不同结构的DRAM存储电极。在图3A至3E图中,与图2F相似的部分是以相同的标号标示。
请参照图2F和3A,接着以多晶硅层40与绝缘层28为蚀刻保护层,利用湿式蚀刻法去除绝缘层30a;30b。之后以CVD法沉积一绝缘层52,其例如为二氧化硅层,厚度约2000A。再以CVD法在绝缘层52表面依次沉积一绝缘层与一牺牲多晶硅层,再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图,因而形成如图所示的绝缘层54a;54b与牺牲多晶硅层56a;56b。其中,绝缘层54a;54b例如为硅氮化物层,厚度例如约是1000A,而牺牲多晶硅层56a;56b的厚度例如约是1000A。绝缘层54a与牺牲多晶硅层56a构成一堆叠层54a;56a,其为实心筒状,水平剖面可为圆形、矩形或其他形状。堆叠层54a;56a比图2C中的堆叠层30a;32a小,其较佳位置大致对应于漏极区16a的上方;而绝缘层54b与牺牲多晶硅层56b构成另一堆叠层54b;56b,其也为实心筒状,水平剖面可为圆形、矩形或其他形状。堆叠层54b;56b比图2C中的堆叠层30b;32b小,其较佳位置大致对应于漏极区16b的上方。
请参照图3B,接着分别在堆叠层54a;56a和54b;56b的侧壁上形成二氧化硅间隔层58a和58b。在本优选实施例中,二氧化硅间隔层58a和58b可以以下列步骤形成:沉积一二氧化硅层,其厚度例如约1000A;再回蚀刻。之后,以CVD法沉积一绝缘层60,其例如为硅氮化物层,厚度例如约2000A。再利用化学机械抛光技术抛磨绝缘层60,至少直到堆叠层54a;56a和54b;56b上方的部分露出为止。
请参照图3C,接着以堆叠层54a;56a、54b;56b和绝缘层60为蚀刻掩模,蚀刻去除二氧化硅间隔层58a;58b以及其下方的绝缘层52与部分绝缘层28。然后以牺牲多晶硅层56a;56b为蚀刻掩膜,蚀刻去除绝缘层60,形成开口62a和62b。开口62a和62b的深度可根据实际需求加以调整,只要与多晶硅层26表面保持一段距离即可。
请参照图3D,接着在堆叠层54a;56a、54b;56b和绝缘层52的表面沉积一多晶硅层64,厚度例如约1000A,以填满开口62a和62b。为了提高多晶硅层64的导电性,可将例如砷离子注入到多晶硅层64中。之后,利用化学机械抛光技术抛磨多晶硅层64,至少直到绝缘层54a;54b上方的部分露出为止,形成如图所示的多晶硅层64。在此步骤中,牺牲多晶硅层56a;56b会被去除。接着以多晶硅层64与绝缘层52为蚀刻保护层,利用湿式蚀刻法去除堆叠层54a;54b。
请参照图3E,接着以VCD法沉积一绝缘层66,其例如是二氧化硅层,厚度例如约2000A。再利用传统的光刻腐蚀技术,依次蚀刻绝缘层66、多晶硅层64、绝缘层52、多晶硅层40、绝缘层28和多晶硅层26,形成一开口68,以界定出各存储单元的存储电容器的存储电极。亦即藉此步骤将多晶硅层64、40和26切割成若干区段64a;64b、40a;40b和26a;26b。
请参照图3F,接着在开口68的侧壁上形成多晶硅间隔层70a和70b。在本优选实施例中,多晶硅间隔层70a;70b可以以下列步骤形成:沉积一多晶硅层,其厚度例如约1000A;再回蚀刻。为了提高多晶硅层70a;70b的导电性,可将例如砷离子注入到多晶硅层70a;70b中。之后利用湿式蚀刻法,并以蚀刻保护层22为蚀刻终点,将暴露出的二氧化硅层去除,亦即去除绝缘层66、52和28。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极,其如图所示是由类树干状的下多晶硅层26a;26b、类树干状的上多晶硅层70a;70b、以及两层具有似L形剖面的类树枝状多晶硅层64a;64b和40a;40b所一起构成。类树干状的下多晶硅层26a;26b连接到DRAM的转移晶体管的漏极区16a;16b,且具有一似T形的剖面。类树干状的上多晶硅层70a;70b的下端连接于类树干状的下多晶硅层26a;26b的周边,且大致以垂直方向往上延伸出。类树枝状多晶硅层64a;64b和40a;40b大致平行,且分别从类树干状的上多晶硅层70a;70b的内表面,先以大致水平方向往内延伸一段距离后,再以大致垂直方向往下延伸出。接下来的后续制作工艺因无异于传统制作工艺,故在此不再赘述。如果要得到更多层的类树枝状电极层,只要根据本优选实施例中的描述(图3A至3D),多次重复堆叠层的制作就可满足需要。
上述第一、第二优选实施例中的类树枝状电极层从剖面看,均具有两支似L型的的树枝,然而,本发明并不限于此,类树枝状电极层似L形的树枝可以只有一支,下一个优选实施例即将描述具有单支似L形剖面类树枝状电极层的存储电极。此外,在上述第一、第二优选实施例中的类树干状的下多晶硅层均无实心构件,且具有一似T形的剖面,然而,本发明亦不限于此,类树干状的下多晶硅层可具有一中空结构的部分,以增加存储电极的表面积。下一个优选实施例即将描述类树干状的下多晶硅层具有一似U形的剖面,以进一步增加存储电极的表面积的结构及其作法。
接着将参照图4A至4E,详述本发明的一种具有树型存储电容器的半导体存储器件的第三优选实施例,半导体存储器件的这一优选实施例,是由本发明的一种半导体存储器件制造方法的第三优选实施例所制造的。
本优选实施例以图2A所示的优选实施例的结构为基础,再以不同的制作工艺制作不同结构的DRAM存储电极。在图4A至4E中,与图2A相似的部分是以相同的标号标示。
请参照图2A与图4A,接着以CVD法沉积一平坦化的绝缘层72,其例如为BPSG,厚度例如为7000A。然后再以CVD法沉积一蚀刻保护层74,其例如为硅氮化物层,厚度例如约1000A。之后,利用传统的光刻腐蚀技术,依次蚀刻蚀刻保护层74、平坦化绝缘层72、和栅极氧化层14,以形成存储电极接触孔76a和76b,其分别由蚀刻保护层74的上表面延伸到漏极区16a和16b的表面。接着,沉积一多晶硅层78。如图所示,多晶硅层78覆盖蚀刻保护层74的表面、以及存储电极接触孔76a和76b的内壁表面,但未填满存储电极接触孔76a和76b,因而使多晶硅层78具有一似U形剖面的中空结构部分。为了提高多晶硅层78的导电性,可将例如砷离子注入到多晶硅层78中。之后,在多晶硅层78表面沉积一厚的绝缘层80,其例如为二氧化硅层,厚度例如约7000A。接着以CVD法在绝缘层80表面依次沉积一绝缘层与一牺牲多晶硅层,再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图,因而形成如图所示的绝缘层82a;82b与牺牲多晶硅层84a;84b。其中,绝缘层82a;82b例如为硅氮化物层,厚度例如约是1000A,而牺牲多晶硅层84a;84b的厚度例如约是1000A。绝缘层82a与牺牲多晶硅层84a构成一堆叠层82a;84a,而绝缘层82b与牺牲多晶硅层84b构成另一堆叠层82b;84b。堆叠层82a;84a和82b;84b均为实心筒状,水平剖面可为圆形、矩形或其他形状。堆叠层82a;84a和82b;84b的中心往下对应的较佳位置大致均同时偏向漏极区16a;16b的某一侧。在本优选实施例中,堆叠层82a;84a和82b;84b的中心均偏向漏极区16a;16b的右侧。之后分别在堆叠层82a;84a和82b;84b的侧壁上形成二氧化硅间隔层86a和86b。在本优选实施例中,二氧化硅间隔层86a和86b可以以下列步骤形成:沉积一二氧化硅层,其厚度例如约1000A;再回蚀刻。再以CVD法沉积一绝缘层88,其例如为硅氮化物层,厚度例如约2000A。再利用化学机械抛光技术抛磨绝缘层88,至少直到堆叠层82a;84a和82b;84b上方的部分露出为止。
请参照图4B,接着以堆叠层82a;84a和82b;84b、以及绝缘层88为蚀刻掩模,蚀刻去除二氧化硅间隔层86a和86b、以及其下的部分绝缘层80。然后以牺牲多晶硅层84a;84b为蚀刻掩模,蚀刻去除绝缘层88,形成开口90a和90b。开口90a和90b的深度可根据实际需求加以调整,只要与多晶硅层78表面保持一段距离即可。
请参照图4C,接着以堆叠层82a;84a、82b;84b、以及绝缘层80的表面沉积一多晶硅层92,厚度例如约1000A,以填满开口90a和90b。为了提高多晶硅层92的导电性,可将例如砷离子注入到多晶硅层92中。之后,利用化学机械抛光技术抛磨多晶硅层92,至少直到绝缘层82a;82b上方的部分露出为止,形成如图所示的多晶硅层92。在此步骤中,牺牲多晶硅层84a;84b会被去除。
请参照图4D,接着以多晶硅层92与绝缘层80为蚀刻保护层,利用湿式蚀刻法去除堆叠层82a;82b。之后以CVD法沉积一绝缘层94,其例如是二氧化硅层,厚度例如约2000A。再利用传统的光刻腐蚀技术,依次蚀刻绝缘层94、多晶硅层92、绝缘层80和多晶硅层78,形成一开口96,以界定出各存储单元的存储电容器的存储电极。亦即藉此步骤将多晶硅层92和78切割成若干区段92a;92b和78a;78b。
请参照图4E,接着在开口96的侧壁上形成多晶硅间隔层98a和98b。在本优选实施例中,多晶硅间隔层98a;98b可以以下列步骤形成:沉积一多晶硅层,其厚度例如约1000A;再回蚀刻。为了提高多晶硅层98a;98b的导电性。可将例如砷离子注入到多晶硅层98a;98b中。之后利用湿式蚀刻法,并以蚀刻保护层74为蚀刻终点,将暴露出的二氧化硅层去除,亦即去除绝缘层94和80。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极,其如图所示是由类树干状的下多晶硅层78a;78b、类树干状的上多晶硅层98a;98b、以及一仅具有一支似L形剖面的类树枝状多晶硅层92a;92b所一起构成。类树干状的下多晶硅层78a;78b连接到DRAM的转移晶体管的漏极区16a;16b,且具有一似U形的剖面。类树干状的上多晶硅层98a;98b的下端连接于类树干状的下多晶硅层78a;78b的周边,且大致以垂直方向往上延伸出。类树枝状多晶硅层92a;92b自剖面看仅具有一支似L形的树枝,其大致从类树干状的上多晶硅层98a;98b的某一侧内表面,先以大致水平方向朝向类对干状的上多晶硅层98a;98b的另一内侧延伸一段距离后,再以大致垂直方向往下延伸出。接下来的后续制作工艺因无异于传统制作工艺,故在此不再赘述。
在上述第一至第三优选实施例中,存储电极的类树枝状电极层均只有似L形的剖面。然而,本发明并不限于此,存储电极的类树枝状电极层可以包括有其他剖面形状。下一个优选实施例即将描述具有一层似L形剖面与一似“一”型剖面的类树枝状电极层的存储电极。另外,在上述第一至第三优选实施例中,类树干状的下多晶硅层水平部分的下表面均与其下方的蚀刻保护层接触。然而,本发明亦不限于此,下一个优选实施例即将描述类树干状的下多晶硅层水平部分的下表面未与其下方的蚀刻保护层接触,而相距一段距离,以进一步增加存储电极的表面积的作法。
接着将参照图5A至5F,详述本发明的一种具有树型存储电容器的半导体存储器件的第四优选实施例,半导体存储器件的这一优选实施例,是由本发明的一种半导体存储器件制造方法的第四优选实施例所制造的。
本优选实施例是以图2A所示的优选实施例的结构为基础,再以不同的制作工艺制作不同结构的DRAM存储电极。在图5A至5F中,与图2A相似的部分是以相同的标号标示。
请参照图2A与图5A ,接着以CVD法依次沉积一平坦化的绝缘层100、一蚀刻保护层102与一绝缘层104。其中,绝缘层100例如为BPSG,厚度例如约7000A;蚀刻保护层102例如为硅氮化物层,厚度例如约1000A;绝缘层104例如为二氧化硅层,厚度例如约1000A。之后,利用传统的光刻腐蚀技术,依次蚀刻绝缘层104、蚀刻保护层102、平坦化绝缘层100和栅极氧化层14,以形成存储电极接触孔106a和106b,其分别由绝缘层104的上表面延伸到漏极区16a和16b的表面。接着,沉积一多晶硅层108。如图所示,多晶硅层108覆盖在绝缘层104的表面以及存储电极接触孔106a和106b的内壁表面,但未填满存储电极接触孔106a和106b,因而使多晶硅层108具有一似U形剖面的中空结构部分。为了提高多晶硅层108的导电性,可将例如砷离子注入到多晶硅层108中。
请参照图5B,接着在堆叠层108表面沉积一厚的绝缘层110,其例如为二氧化硅层,厚度例如约7000A。接着以CVD法在绝缘层110表面依次沉积一绝缘层与一牺牲多晶硅层,再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图,因而形成如图所示的绝缘层112a;112b与牺牲多晶硅层114a;114b。其中,绝缘层112a;112b例如为硅氮化物层,厚度例如约是1000A,而牺牲多晶硅层114a;114b的厚度例如约是1000A。绝缘层112a与牺牲多晶硅层114a构成一堆叠层112a;114a,而绝缘层112b与牺牲多晶硅层114b构成另一堆叠层112b;114b。堆叠层112a;114a和112b;114b均为实心筒状,水平剖面可为圆形、矩形或其他形状。堆叠层112a;114a和112b;114b的中心往下对应的较佳位置大致均同时偏向漏极区16a;16b的某一侧。在本优选实施例中,堆叠层112a;114a和112b;114b的中心均偏向漏极区16a;16b的右侧。之后分别在堆叠层112a;114a和112b;114b的侧壁上形成二氧化硅间隔层116a和116b。在本优选实施例中,二氧化硅间隔层116a和116b可以以下列步骤形成:沉积一二氧化硅层,其厚度例如约1000A;再回蚀刻。再以CVD法沉积一绝缘层118 ,其例如为硅氮化物层,厚度例如约2000A。再利用化学机械抛光技术抛磨绝缘层118,至少直到堆叠层112a;114a和112b;114b上方的部分露出为止。
请参照图5C,接着以堆叠层112a;114a和112b;114b、以及绝缘层118为蚀刻掩模,蚀刻去除二氧化硅间隔层116a和1 16b、以及其下方的部分绝缘层110。然后以牺牲多晶硅层114a;114b为蚀刻掩模,蚀刻去除绝缘层118,形成开口120a和120b。开口120a和120b的深度可根据实际需求加以调整,只要与多晶硅层108表面保持一段距离即可。
请参照图5D,接着以堆叠层112a;114a、112b;114b、以及绝缘层110的表面沉积一多晶硅层122,厚度例如约1000A,以填满开口120a和120b。为了提高多晶硅层122的导电性,可将例如砷离子注入到多晶硅层122中。之后,利用化学机械抛光技术抛磨多晶硅层122,至少直到绝缘层112a;112b上方的部分露出为止,形成如图所示的多晶硅层122。在此步骤中,牺牲多晶硅层114a;114b会被去除。
请参照图5E,接着以多晶硅层122与绝缘层110为蚀刻保护层,利用湿式蚀刻法去除绝缘层112a;112b。之后以CVD法沉积一绝缘层124,其例如是二氧化硅层,厚度例如约2000A。然后在绝缘层124表面以VCD法沉积一多晶硅层126,厚度例如约是1000A。再利用传统的光刻腐蚀技术,依次蚀刻多晶硅层126、绝缘层124、多晶硅层122、绝缘层110和多晶硅层108,形成一开口127,以界定出各存储单元的存储电容器的存储电极。亦即藉此步骤将多晶硅层122和108切割成若干区段122a;122b和108a;108b。
请参照图5F,接着在开口127的侧壁上形成多晶硅间隔层128a和128b。在本优选实施例中,多晶硅间隔层128a;128b可以以下列步骤形成:沉积一多晶硅层,其厚度例如约1000A;再回蚀刻。为了提高多晶硅层128a;128b的导电性,可将例如砷离子注入到多晶硅层128a;128b中。之后利用传统的光刻腐蚀技术,将多晶硅层126切割成若干区段126a;126b。最后利用湿式蚀刻法,并以蚀刻保护层102为蚀刻终点,将暴露出的二氧化硅层去除,亦即去除绝缘层124、110和104。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极,其如图所示是由类树干状的下多晶硅层108a;108b、类树干状的上多晶硅层128a;128b、一具有似“一”型剖面的类树枝状多晶硅层126a;126b以及一仅具有一支似L形剖面的类树枝状多晶硅层122a;122b所一起构成。类树干状的下多晶硅层108a;108b连接到DRAM的转移晶体管的漏极区16a;16b,且具有一似U形的剖面。类树干状的上多晶硅层128a;128b的下端连接于类树干状的下多晶硅层108a;108b的周边,且大致以垂直方向往上延伸出。类树枝状多晶硅层126a;126b大致从类树干状的上多晶硅层128a;128b之上末端内表面,以大致水平方向往内延伸出。类树枝状多晶硅层122a;122b自剖面看仅具有一支似L形的树枝,其大致从类树干状的上多晶硅层128;28b的某一侧的内表面,先以大致水平方向朝向类树干状的上多晶硅层128a;128b的另一内侧延伸一段距离后,再以大致垂直方向往下延伸出。接下来的后续制作工艺因无异于传统制作工艺,故在此不再赘述。
本领域的技术人员应当理解,上述本发明各个优选实施例的构想特征,除了可以单独应用之外,也可以混合应用,而再完成多种不同结构的存储电极和存储电容器,这些存储电极和存储电容器的结构都应在本发明的保护范围之内。
应注意虽然在附图中转移晶体管的漏极均为硅基底表面的扩散区结构,但本发明并不限于此,任何适当的漏极结构均可应用于本发明,例如沟槽式(trench)漏极即为一例。
再者,也应注意图中各构件部分的形状、尺寸、和延伸的角度,仅为绘示方便所作的示意表示,其与实际情况或有差异,故不应用以限制本发明。
虽然已公开本发明的多个优选实施例,但其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作出更动与润饰,因此本发明的保护范围应当由后附的权利要求来限定。
Claims (26)
1、一种具有电容器的半导体存储器件的制造方法,其中该半导体存储器件包括一基底、一形成在该基底上的转移晶体管、以及一电连接到该转移晶体管的漏极和源极区之一上的存储电容器。该制造方法包括下列步骤:
a.在该基底上形成一第一绝缘层,覆盖住该转移晶体管;
b.形成一第一导电层,穿过至少第一绝缘层,与该转移晶体管的该漏极和源极区之一电连接;
c.形成一第二绝缘层;
d.在该第二绝缘层上方形成一堆叠层;
e.在该堆叠层侧壁形成一第三绝缘层;
f.在该第二、第三绝缘层表面形成一第四绝缘层;
g.先去除第三绝缘层与位于该第三绝缘层下方的部分的该第二绝缘层,再去除第四绝缘层以形成一第一开口;
h.在该堆叠层与第二绝缘层表面形成一第二导电层,该第二导电层大致填满第一开口;
i.去除位于堆叠层上方的该第二导电层;
j.去除该堆叠层;
k.形成一第五绝缘层;
l.对该第一、第二导电层构图,形成一第二开口;
m.在该第二开口侧壁形成一第三导电层,使得该第三导电层大致连接在该第一导电层的周边,而该第二导电层的一末端连接在该第三导电层的内表面上,该第一、第三导电层构成一类树干状导电层,该第二导电层构成一类树枝状导电层,且该第一、第二、第三导电层构成该存储电容器的一存储电极;
n.去除该第二、第五绝缘层;
o.在该第一、第二、第三导电层暴露出的表面上,形成一介电层;以及
p.在该介电层的表面上,形成一第四导电层以构成该存储电容器的一相对电极。
2、如权利要求1所述的制造方法,其中该类树干状导电层包括一下树干部,电连接到该转移晶体管的该漏极和源极区之一上,以及一上树干部,大致以垂直方向自该下树干部的周边往上延伸出。
3、如权利要求2所述的制造方法,其中该下树干部具有一似T型的剖面。
4、如权利要求2所述的制造方法,其中该下树干部具有一似U型的剖面。
5、如权利要求4所述的制造方法,其中该步骤b包括形成该第一导电层的具有一似U型的剖面的部分。
6、如权利要求1所述的制造方法,其中该步骤d中的该堆叠层的形成方式包括下列步骤:
在该第二绝缘层上方依次形成一第一膜层与一第二膜层,其中该第二膜层由导电材料制成,而该第一膜层由绝缘材料制成;
对该第一、第二膜层构图,形成该堆叠层。
7、如权利要求1所述的制造方法,其中在步骤k之后和步骤1之前还包括下列步骤:先形成一第五导电层;其中该步骤1还包括对该第五导电层构图的步骤;其中该步骤m还包括在形成该第三导电层之后,再分开该第五导电层位于该第五绝缘层上方的部分,使该第五导电层构成该类树枝状导电层的一部分;且其中该步骤o还包括在该第一、第二、第四、第五导电层暴露出的表面上形成一介电层。
8、如权利要求7所述的制造方法,其中该第五导电层具有一似“一”型的剖面,且其一末端连接在该类树干状导电层的内表面上。
9、如权利要求1所述的制造方法,其中该步骤a之后和步骤b之前,还包括在该第一绝缘层上形成一蚀刻保护层的步骤;且其中该步骤b还包括形成该第一导电层,穿过该蚀刻保护层的步骤。
10、如权利要求9所述的制造方法,其中该步骤d中的该堆叠层的形成方式包括下列步骤:
在该第二绝缘层上方依次形成一第一膜层与一第二膜层,其中该第二膜层由导电材料制成,而该第一膜层由绝缘材料制成;
对该第一、第二膜层构图,形成该堆叠层。
11、如权利要求9所述的制造方法,其中在步骤k之后和步骤1之前还包括下列步骤:先形成一第五导电层;其中该步骤1还包括对该第五导电层构图的步骤;其中该步骤m还包括在形成该第三导电层之后,再分开该第五导电层位于该第五绝缘层上方的部分,使该第五导电层构成该类树枝状导电层的一部分;且其中该步骤o还包括在该第一、第二、第四、第五导电层暴露出的表面上形成一介电层。
12、如权利要求11所述的制造方法,其中该第五导电层具有一似“一”型的剖面,且其一末端连接在该类树干状导电层的内表面上。
13、如权利要求1所述的制造方法,其中该步骤j之后的步骤k之前还包括至少重复一次步骤c至步骤j的步骤;且其中在该步骤m中,这些第二导电层形成至少二层的类树枝状导电层,这些类树枝状导电层大致平行且其中一末端均分别连接在该第三导电层的内表面上。
14、如权利要求13所述的制造方法,其中该类树干状导电层包括一下树干部,电连接到该转移晶体管的该漏极和源极区之一上;以及一上树干部,大致以垂直方向自该下树干部的周边往上延伸出。
15、如权利要求14所述的制造方法,其中该下树干部具有一似T型的剖面。
16、如权利要求14所述的制造方法,其中该下树干部具有一似U型的剖面。
17、如权利要求16所述的制造方法,其中该步骤b包括形成该第一导电层的具有一似U型的剖面的部分。
18、如权利要求13所述的制造方法,其中该步骤d中的该堆叠层的形成方式包括下列步骤:
在该第二绝缘层上方依次形成一第一膜层与一第二膜层,其中该第二膜层是由导电材料制成,而该第一膜层是由绝缘材料制成;
对该第一、第二膜层构图,形成该堆叠层。
19、如权利要求13所述的制造方法,其中在步骤k之后和步骤1之前还包括下列步骤:先形成一第五导电层;其中该步骤1还包括对该第五导电层构图的步骤;其中该步骤m还包括在形成该第三导电层之后,再分开该第五导电层位于该第五绝缘层上方的部分,使该第五导电层构成该类树枝状导电层的一部分;且其中该步骤o还包括在该第一、第二、第四、第五导电层暴露出的表面上形成一介电层。
20、如权利要求19所述的制造方法,其中该第五导电层具有一似“一”型的剖面,且其一末端连接在该类树干状导电层的内表面上。
21、如权利要求13所述的制造方法,其中该步骤a之后和步骤b之前,还包括在该第一绝缘层上形成一蚀刻保护层的步骤;且其中该步骤b还包括形成该第一导电层,使其穿过该蚀刻保护层的步骤。
22、如权利要求1所述的制造方法,其中该步骤a之后和步骤b之前,还包括下列步骤:先在该第一绝缘层上形成一蚀刻保护层,接着再在该蚀刻保护上形成一第六绝缘层;其中该步骤b还包括形成该第一导电层,使之穿过该第六绝缘层与该蚀刻保护层的步骤;且其中该步骤n还包括去除该第六绝缘层的步骤。
23、如权利要求22所述的制造方法,其中该步骤d中的该堆叠层的形成方式包括下列步骤:
在该第二绝缘层上方依次形成一第一膜层与一第二膜层,其中该第二膜层由导电材料制成,而该第一膜层由绝缘材料制成;
对该第一、第二膜层构图,形成该堆叠层。
24、如权利要求22所述的制造方法,其中在步骤k之后和步骤1之前还包括下列步骤:先形成一第五导电层;其中该步骤1还包括对该第五导电层构图的步骤;其中该步骤m还包括在形成该第三导电层之后,再分开该第五导电层位于该第五绝缘层上方的部分,使该第五导电层构成该类树枝状导电层的一部分;且其中该步骤o还包括在该第一、第二、第四、第五导电层暴露出的表面上形成一介电层。
25、如权利要求24所述的制造方法,其中该第五导电层具有一似“一”型的剖面,且其一末端连接在该类树干状导电层的内表面上。
26、如权利要求22所述的制造方法,其中步骤j之后和步骤k之前还包括至少重复一次步骤c至步骤j的步骤;且其中在该步骤m中,这些第二导电层形成至少二层的类树枝状导电层,这些类树枝状导电层大致平行且其中一末端均分别连接在该第三导电层的内表面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96112880A CN1063287C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96112880A CN1063287C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1177835A true CN1177835A (zh) | 1998-04-01 |
CN1063287C CN1063287C (zh) | 2001-03-14 |
Family
ID=5121640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96112880A Expired - Fee Related CN1063287C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1063287C (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960006745B1 (ko) * | 1991-12-31 | 1996-05-23 | 현대전자산업주식회사 | 반도체 기억장치의 전하저장전극 제조방법 |
-
1996
- 1996-09-26 CN CN96112880A patent/CN1063287C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1063287C (zh) | 2001-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6037212A (en) | Method of fabricating a semiconductor memory cell having a tree-type capacitor | |
US6033951A (en) | Process for fabricating a storage capacitor for semiconductor memory devices | |
CN1035141C (zh) | 半导体存储器的制造方法 | |
CN1143389C (zh) | 存储单元装置及其制造方法 | |
US5744833A (en) | Semiconductor memory device having tree-type capacitor | |
US5763305A (en) | Method for forming a semiconductor memory device with a capacitor | |
US5863821A (en) | Method of fabricating a semiconductor memory device having a tree-typecapacitor | |
CN1246733A (zh) | 具有迭式电容器的动态随机存取存储器及其制作方法 | |
US20020135010A1 (en) | Memory-storage node and the method of fabricating the same | |
CN1063285C (zh) | 具有电容器的半导体存储器件的制造方法 | |
CN1072842C (zh) | 具有电容器的半导体存储器件 | |
US5909045A (en) | Semiconductor memory device having tree-type capacitor | |
CN1063287C (zh) | 具有电容器的半导体存储器件的制造方法 | |
US5811332A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
US5796138A (en) | Semiconductor memory device having a tree type capacitor | |
CN1063286C (zh) | 具有电容器的半导体存储器件的制造方法 | |
US5739060A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
US5912485A (en) | Capacitor structure for a semiconductor memory device | |
US6080632A (en) | Method of fabricating a semiconductor memory device having a tree-type capacitor | |
US5759890A (en) | Method for fabricating a tree-type capacitor structure for a semiconductor memory device | |
CN1069786C (zh) | 具有电容器的半导体存储器件 | |
US5904522A (en) | Method of fabricating a semiconductor memory device having a capacitor | |
CN1177839A (zh) | 具有电容器的半导体存储器件 | |
CN1349254A (zh) | 具有电容器的半导体存储器件的制造方法 | |
CN1180244A (zh) | 具有电容器的半导体存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |