CN1177352C - 曝光掩模及其制造方法 - Google Patents
曝光掩模及其制造方法 Download PDFInfo
- Publication number
- CN1177352C CN1177352C CNB01109110XA CN01109110A CN1177352C CN 1177352 C CN1177352 C CN 1177352C CN B01109110X A CNB01109110X A CN B01109110XA CN 01109110 A CN01109110 A CN 01109110A CN 1177352 C CN1177352 C CN 1177352C
- Authority
- CN
- China
- Prior art keywords
- mask
- graph
- exposed
- masks
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
一种曝光掩模的制造方法,包括以下步骤:判定在曝光掩模图形上是否产生环形、叶片、长宽比问题;在判定有问题时,将掩模图形分割并且分配为两块掩模;判定在两块掩模中是否发生环形或叶片问题;在判定发生至少一个问题时,将一个掩模图形的一部分分配成另一掩模;反之则再判定是否发生长宽比问题;若发生,则将一个掩模图形的一部分分配成另一掩模;反之则判定在两个掩模图形的连接部分是否有连接不良;若有则在连接部分上形成辅助图形。
Description
技术领域
本发明涉及使用电子束、离子束等带电粒子射束来进行图形曝光的曝光掩模及其制造方法。
背景技术
近年来,随着半导体器件的高度集成化,对半导体晶片进行曝光的图形也被微细化,在这种微细图形的曝光中,采用使用电子束、离子束等带电粒子射束的曝光方法。此外,为了提高图形曝光的生产量,还在开发将带电粒子射束控制在所需的射束面积内,通过分批或整体地对图形进行曝光的技术。例如,在分批曝光中,使晶片上的射束面积为5μm2左右,而在整体曝光中,使晶片上的射束面积为250μm2左右,按这样的面积单位用射束照射掩模来进行曝光。在使用这种带电粒子射束的曝光中,曝光掩模采用薄膜掩模或模板掩模。特别地,如图16表示的模板掩模10一例的剖面图那样,模板掩模是腐蚀所需厚度的硅衬底1的背面而形成凹部2、在该凹部2的上底面所形成的薄壁部3上开出形成所要形状的图形开口4的掩模。通过使用该模板掩模10,例如照射到图形开口4以外区域的电子束被硅吸收或被大角度地散射,只有通过图形开口4的电子束对半导体晶片进行曝光,由此可以将与该图形开口4对应的掩模图形曝光在半导体晶片上。
于是,由于模板掩模为在硅的薄板上设有开口的结构,所以例如形成图17(a)那样的环状的图形开口部的话,则图形开口的中心部的硅部分可能不变形而脱落,不能形成环状的图形,因而成为设计掩模图形时的限制。将该现象称为环形问题。此外,如图17(b)所示,仅在非环状的周边的一部分中处于连结状态的叶片状的图形开口情况下,图形开口的中央部的硅部分未直接脱落,但连结部分的长度短,所以机械强度低,该硅部分在使用中大多脱落,在可靠性方面产生问题。将这种叶片(leaf)状的图形造成的掩模图形设计的限制称为叶片问题。再有,对于环形问题、叶片问题,通过在环状图形开口的多个地方、或叶片状图形开口的一部分或多个地方分别设置用于将图形开口的内部与周边部连结支撑的桥部,来尝试消除所述的环形问题和叶片问题,但在该桥部中,电子束不能通过,使桥部对应的部分未被曝光,不能将期望的图形曝光在半导体晶片上。
另一方面,对所述的环形问题和叶片问题,提出了用两块掩模来曝光环状的图形或叶片状图形的技术。例如,在特开平6-132206号公报中披露了这样的技术,如图3所示,为了曝光环状的图形,将模板掩模分开为两块,在一个模板掩模上,在掩模图形中形成与X方向分量的图形对应的图形开口,在另一个模板掩模中形成与Y方向分量的图形对应的图形开口,通过同时使用这两块掩模来进行曝光,实现环状图形的曝光。此外,在特开平11-204422号公报中,没有用于解决模板掩模的环形问题的内容,但该公报披露了这样的技术,如该公报中图1所示,在对环状图形进行曝光时,形成将X方向和Y方向的各分量的图形分别单独形成的掩模,用这些分割的图形来进行曝光。因而,使用该技术,也可以消除叶片问题。
但是,上述公报的技术在环状的图形或叶片状的图形为简单图形的情况下,仅将该图形分割为X方向和Y方向的各分量就可以,但在复杂形状的情况下,有产生新的问题的情况。例如,具体地说,在混合后述的图3所示的MOS晶体管TR和二极管D的掩模图形P00中,在要对用于形成栅极的栅极图形103和与其连接的XY方向的各连接布线105~107的各图形进行曝光的情况下,将掩模图形P00分割为在X方向上延长的图形部和在Y方向上延长的图形部,将它们形成在各自的模板掩模上。由此,除了极其特殊的图形情况以外,可以形成基本上消除了环形问题或叶片问题的掩模。但是,在这种掩模的情况下,在一个模板掩模中,在Y方向上延长的多个栅极图形在X方向上为按微小间隔排列的图形,所以被图形开口夹住部分的X尺寸和Y尺寸之比、即长宽比变大,使该被夹住部分的强度下降,恐怕会产生图形变形或图形破损。将这种现象称为长宽比问题。此外,通过所述分割处于连接状态的图形变为断开状态,但由于必须对该分割并且断开的部分通过两块掩模的曝光来连接,所以在至少一个掩模中发生曝光位置偏差的情况下,在两图形之间可能产生连接不良。将这种现象称为图形间的连接问题。如上述公报中记述的技术,将掩模图形简单地分割为X方向分量和Y方向分量的方法难以消除这些长宽比问题和图形间连接问题。
发明内容
本发明的目的在于提供一种曝光掩模及其制造方法,能够消除环形问题和叶片问题,并且消除长宽比问题,而且还能够消除图形间连接问题。
本发明是一种曝光掩模,通过将多个掩模构成的、在各掩模中设置的掩模图形分别曝光在同一被曝光衬底上来对期望的掩模图形进行曝光。而且,所述各掩模中设置的掩模图形由将所期望的掩模图形中存在的环状图形、叶片状图形、长宽比大的图形分别进行分割的图形来构成。此外,本发明的曝光掩模在所述多个掩模的至少一个掩模的掩模图形中,在与其它掩模图形连接的部分中,形成向其它掩模的图形侧突出的辅助图形。构成本发明的曝光掩模的所述多个掩模是模板掩模,其特征在于,所述各掩模的掩模图形是在构成所述模板掩模的掩模基片上设置的图形开口。
参照图1的流程图,本发明的曝光掩模制造方法的特征在于,包括以下各步骤:第一步骤(步骤S11),在为形成曝光掩模的掩模图形上,判定是否产生由图形形成环状的环形问题、由图形围成的部分形成叶片状的叶片问题、图形之间夹住的部分的纵横尺寸比大的长宽比问题;第二步骤(步骤S12),在判定为至少产生所述环状问题或叶片问题时,将所述掩模图形分割成两个图形,并且将被分割的各图形分配为第一和第二的两块掩模;第三步骤(步骤S13),对所述两块掩模中分配的各图形判定是否发生所述环形问题或叶片问题;第四步骤(步骤S14),在判定为发生至少一个问题时,将一个掩模图形的一部分分配成另一掩模;第五步骤(步骤S15),在判定为无论哪个掩模都未发生所述环形问题和叶片问题时,对各掩模的各图形判定是否发生所述长宽比问题;第六步骤(步骤S16),在判定为至少一个掩模中发生所述长宽比问题时,将一个掩模图形的一部分分配成另一掩模;第七步骤(步骤S17),在判定为无论哪个掩模都未发生所述长宽比问题时,判定在所述两个掩模的掩模图形的连接部分是否产生连接不良部分;以及第八步骤(步骤S18),在判定为产生所述连接不良部分时,至少在一个掩模的该图形的连接部分形成辅助图形。
其中,作为所述第二步骤,包括将构成所述掩模图形的多个图形部的各图形宽度与规定的阈值进行比较、基于该比较结果的大小,将上述多个图形进行分割,并且分配到所述两个掩模中的步骤。或者,在所述第二步骤中,包括将所述掩模图形分割为两个以上的固定块,将X方向或Y方向相邻的块分配到所述两个掩模中的步骤。这种情况下,当分配到所述两个掩模中的块在至少一个掩模中为点接触状态时,变更分割所述掩模图形的所述块的分割线。
此外,在所述第三步骤和第四步骤中,包括多次重复进行的直至消除所述环形问题和叶片问题或直至达到规定次数的步骤。在这种情况下,即使将所述第三步骤和第四步骤进行多次重复直至达到所述规定次数也未消除所述环形问题和叶片问题时,包括将所述图形的一部分分配到另一第三掩模中的步骤。
而且,在所述第六步骤中,包括再次发生环形问题或叶片问题时,将上述第六步骤的图形分配返回原来的状态的步骤。此外,在所述第八步骤中,包括在图形标准(rule)小的图形连接部分中,形成向该图形的长度方向突出的所述辅助图形的步骤。
根据本发明的曝光掩模及其制造方法,通过将对半导体晶片等的同一被曝光基片要进行曝光的掩模图形分割成至少两块掩模之后,判定各掩模中的环形问题和叶片问题,并且在发生问题时进行对作为主要原因的掩模部分的移动、分配的图形修正,从而可以可靠地消除环形问题和叶片问题。由此,形成的多块掩模没有环形问题和叶片问题,可形成高品质的曝光掩模。此外,在消除环形问题和叶片问题之后,通过对各掩模进行长宽比问题的判定,并且在产生问题时对作为主要原因的掩模部分进行移动、分配,可以消除各掩模中的长宽比问题。而且,通过对各掩模的图形形成辅助图形,可以消除连接各掩模的各图形时的图形间连接问题,可以对被曝光基片上要进行所述曝光的掩模图形进行最佳曝光。
附图说明
图1是说明本发明制造步骤的流程图。
图2是说明本发明制造步骤细节的流程图。
图3是表示按本发明制造的曝光掩模的掩模图形一例的图。
图4是说明图形路径和图形宽度的图。
图5是表示根据图形标准进行图形分割的状态图。
图6是表示消除环形问题的图形分割例的图。
图7是表示消除叶片问题的图形分割例的图。
图8是表示消除环形问题和叶片问题的掩模图形的图。
图9是表示消除长宽比问题的图形分割的一例图。
图10是表示消除长宽比问题的图形分割的另一例图。
图11是说明图形间连接问题和辅助图形的图。
图12是表示最终获得的两块掩模的各图形例的图。
图13是表示将掩模图形分割成两块掩模的另一例图。
图14是表示将掩模图形分割成两块掩模情况下的不适合情况例的图。
图15是表示消除图10的不适合情况的分割例图。
图16是模板掩模一例的剖面图。
图17是表示有环形问题和叶片问题的图形的图。
具体实施方式
以下,参照附图来说明本发明的实施例。图2是按工艺顺序来表示本发明的曝光掩模的制造方法的详细流程图。参照图3所示的图形形状的掩模图形例来说明该流程图。首先,在半导体晶片101上形成的源·漏区域102中,在用于形成MOS晶体管TR的栅极图形在Y方向上延长的状态下,将图3的掩模图形P00在X方向上平行排列。上述各栅极图形103的一端部被延长至在上述半导体晶片101上所形成的构成二极管D的PN结的杂质区域104。此外,与上述栅极图形103平行地配置Y方向连接布线105。而且,上述各栅极图形103通过一端部和在中间部X方向上延伸的X方向连接布线106、107来相互连接,并且,另一个X方向连接布线107也被连接到在该端部的所述Y方向连接布线105。此外,在上述X方向连接布线106、107中,在多个地方设有用于进行与图外的上层布线或外部布线连接的形成宽度宽的矩形图形的焊盘部108。
为了用图16所示的模板掩模来制造用于曝光这样的掩模图形P00的曝光掩模,将上述掩模图形P00的数据(以下称为图形数据)取入计算机,在该计算机中进行在掩模上形成的实际的掩模图形的设计。首先,在图2的步骤S101中,判定在上述掩模图形P00中是否发生环形问题、叶片问题、长宽比问题。在进行该判定时,从上述掩模图形P00的图形数据中提取各图形部分的坐标,在该坐标从±X方向经过±Y方向区域为连续时,就认为产生了环形问题。此外,即使在从该坐标的±X方向经过±Y方向区域的一个地方被切断情况下,在其间隔小的情况下,也认为发生了叶片问题。而且,即使该切断情况下有多个地方的情况下,与连续的图形部分的长度比较,在该间隔小的情况下,也认为发生长宽比问题。在图3的情况下,在栅极图形103和Y方向连接布线105及X方向连接布线106、107上产生环形问题和叶片问题。再有,在未产生这些问题的情况下,由于可以将该图形形状作为原来的掩模图形来采用,所以不必修正掩模图形,不进行以后的修正(S103)。
在上述步骤S101中,在判定为发生环形问题、叶片问题、长宽比问题时,进行图形标准提取,与阈值进行比较(S102)。其中,图形标准在将构成上述掩模图形P00的各部图形按与相邻的图形部所需的边界来分割时,相当于该分割的各图形部的图形宽度,将该图形宽度与作为预先设定值的阈值进行比较。其中,所述图形宽度指图形的最窄尺寸,例如,如图4(a)所示,在形成长方形的图形P101的情况下,表示短边方向的长度Lp。此外,在不是长方形的图形情况下,例如,在如图4(b)所示的斜线图形P102的情况下,表示使该图形旋转,将斜线转换为垂直方向时的图形P102的X方向的长度Lp。此外,为了将上述图形宽度分割成大的图形宽度和小的图形宽度,上述阈值被预先设定为适当的值。然后,将阈值以上的图形标准、即图形宽度的图形部分配到掩模A中(S201),将比阈值小的图形标准的图形部分配到掩模B中(S301)。由此,在图3的掩模图形P00的情况下,如图5所示,构成焊盘部108的图形作为图形部P11、P12、P13被分配到掩模A中,而分别相当于栅极图形103、X方向连接布线106、107、Y方向连接布线106的图形部P21~P33被分配到掩模B中。
接着,在步骤S202、S302中,对由各个掩模A、掩模B中分配的图形部所组成的掩模图形,判定是否产生环形问题、叶片问题。环形问题和叶片问题的判定按与步骤S101相同的方法进行。在掩模A、掩模B都不产生各问题时,转移至后述的步骤S208、S308的长宽比的判定。对此,在掩模A、掩模B的至少一个中依然发生环形问题、叶片问题的情况下(S104),在发生问题的掩模中,提取作为发生该问题主要因素的图形部,将它移动到其它的掩模中,进行分配到其它掩模中的图形修正(S203、S303)。
在该步骤S203、S303的图形修正时,可以变更图形部的边界。例如,在产生环形问题的情况下,如图6所示,将图形部在X方向或Y方向上进行分割,使得作为通过该情况分割所产生的掩模部分的Y尺寸L1和X尺寸L2之比的长宽比(L2/L1)变成接近“1”的值。即,在构成环形的区域为长方形的情况下,在横切长边的方向上引入分割线进行分割。此外,在发生叶片问题的情况下,如图7所示,在构成叶片的区域为长方形的情况下,在横切长边的方向上引入分割线进行分割。这样,通过进行分割,有利于消除后续步骤中的长宽比问题。
通过进行对这样的环形问题、叶片问题的图形修正,例如,在图3的掩模图形例中,在图5的掩模B的(a)、(b)、(c)的部分中产生叶片问题,所以将作为这些主要原因的X方向的图形部P21、P22、P29~P31移动分配到掩模A,对掩模进行修正。这种情况下,假设在掩模A中也产生环形问题或叶片问题的情况下,将作为该问题主要原因的图形部移动分配到掩模B,对图形进行修正。由此,如图8所示,进行掩模A、B的图形修正。
然后,在步骤S204、S304中,对通过各自的图形部的分配来进行修正的掩模A、掩模B,再次判定是否产生环形问题、叶片问题。在掩模A、掩模B都不产生上述各问题时,转移至后述的步骤S208、S308的长宽比的判定。对此,在掩模A、掩模B的至少一个中依然发生环形问题、叶片问题的情况下(S105),使作为变量的循环值loop为“+1”后(S205、S305),再次执行上述步骤S203、S303的步骤。其中,循环值loop的初始值为‘0’。然后,与前面的步骤一样,提取产生问题的掩模A、B的产生问题地方的图形部,将它移动分配到其它的掩模B、A中。然后,在步骤S204、S304中再次进行环形问题、叶片问题的判定。
反复进行以上处理,直至消除掩模A、B中的环形问题、叶片问题。然后,在消除这些问题之后,转移至步骤S208、S308执行高宽比的判定。另一方面,直至循环值loop变为‘4’,即,在即使进行4次再修正和再判定,问题仍未被消除时(S206、S306),准备与掩模A、B不同的新的掩模C,将掩模A、B各自有问题地方的图形部分从掩模A、B中抽出,将有问题的图形部分移动分配到新的掩模C中(S207、S307)。通过向掩模C的移动和分配,几乎在所有情况下都能消除环形问题和叶片问题。然后,将掩模图形分割构成为掩模A、B、C三块掩模。
接着,在步骤S208、S308中,对各个掩模A、B判定是否发生长宽比问题。在长宽比问题的判定中,按照与步骤S101相同的方法进行。在掩模A、B的至少一个发生环形问题、叶片问题的情况下,抽出发生问题的掩模产生问题的地方的图形,进行将其移动、分配到另一个掩模中的图形修正(S209、S309)。例如,图9表示在掩模A中存在长宽比的情况下,将作为产生长宽比主要原因的多个平行的图形P201按隔一个抽出一个相邻的图形间拔开成为图形P202和P203,将该间拔开的图形之一P203移动并分配到掩模B中。或者,如图10所示,将作为产生掩模A的长宽比主要原因的多个平行的图形P201形成在各自长度方向上进行分割的分割图形P204、P205、P206之后,将相互相邻的分割图形P204、P205、P206移动并分配到掩模B中。再有,在该情况下连接分割的各图形部分中,形成后述的辅助图形Ps。
此外,在未发生长宽比问题时,以及在步骤S209、S309中对长宽比问题进行图形修正后,在步骤S210、S310中再次对分别修正的掩模A、B判定是否发生环形问题、叶片问题。在发生新的环形问题、叶片问题时,撤消步骤S209、S309中的图形修正,返回到原来的状态(S211、S311)。即,使得环形问题和叶片问题的消除优先。再有,这种撤消图形修正的状况实际上几乎不发生。尤其在形成新的掩模C的情况下,在产生长宽比问题时,只要将作为该问题主要原因的图形部分移动到掩模C中并进行图形修正,则几乎不会再次发生环形问题和叶片问题。
因此,在步骤S212、S312中,判定是否存在图形间连接问题。例如,在图8的情况下,在(A)、(B)处,可进行图形标准小的图形部中的连接。在这种连接中,如图11所示,例如,如果被连接的图形部分在X方向上产生位置错位,在该图(a1)中是图形标准小的图形P1和图形标准大的图形P2进行连接,从而难以发生因X方向的错位造成的连接不良,但容易发生因Y方向的错位造成的连接不良。此外,该图(b1)是图形标准小的图形P1和P3之间进行连接,从而难以发生因X方向的错位造成的连接不良,但容易发生因Y方向的错位造成的连接不良。再有,在该图(c1)那样的图形标准小的图形P1和P4之间进行连接的情况下,无论X方向还是Y方向错位的情况下都容易产生连接不良。
因此,在容易产生图11的各图形间连接问题的情况下,在该图形部分形成辅助图形。该辅助图形将图形标准小的图形端部形成为向连接对方图形延长所需长度的图形。图11(a2)、(b2)、(c2)的黑色部分表示该辅助图形的一例。在这些图中,即使在X方向和Y方向上发生错位的情况下,在实际的曝光时,黑色部分所示的辅助图形Ps仍可靠地重叠在连接对方的图形上,可以消除图形间连接问题。
通过以上步骤,掩模图形在被分割成掩模A、B两块掩模的状态下来构成,或者在被分割成掩模A、B、C三块掩模的状态下来构成。附带说明一下,图12是将图2的掩模图形分割成掩模A、B两块掩模,并且进行分配的实例。然后,图中虽被省略,但根据该分割的图形,将带有与各分割的图形对应的图形开口的两块或三块模板掩模作为曝光掩模来制造。然后,通过将各模板掩模设置在曝光装置上,顺序地使用各模板掩模,并且一边进行相互位置重合一边进行电子束、离子束等带电粒子束的曝光,可以对半导体晶片进行期望的掩模图形、即包括环形图形、叶片图形以及长宽比大的掩模图形进行曝光。
如以上那样,在将掩模图形根据图形标准分割成两块或三块掩模之后,判定各掩模中的环形问题及叶片问题,并且在发生问题时,通过对作为主要原因的掩模部分的移动、分配进行图形修正,可以可靠地消除环形问题和叶片问题。由此,在形成的两片或三片的模板掩模中,不存在环形图形和叶片图形,形成高质量的曝光掩模。此外,在消除环形问题和叶片问题后,对各掩模判定长宽比问题,并且在问题产生时,通过对作为主要原因的掩模部分进行移动、分配,可以消除两块或三块的模板掩模中的长宽比问题。而且,通过对各掩模的图形形成辅助图形,可以消除连接两块或三块掩模的各图形时的图形间连接问题,可以实现对半导体晶片的最佳的图形曝光。
再有,在上述的步骤S207、S307中,即使使用新的掩模C,也不能排除产生未消除环形问题、叶片问题情况的可能性,但在该情况下,如掩模D、E等那样,也可以分割构成更多的掩模,但实际上通过分割构成两块掩模A、B,几乎在所有情况下都能够达到目的,即使在非常特殊的掩模图形的情况下,通过分割构成三块掩模就可以消除各问题,需要形成掩模D、E的情况极少。
此外,在上述步骤S209、S309中,在为了消除长宽比问题而进行图形的移动、分配的图形修正的情况下,在再次发生环形问题的情况下,在步骤S211、S311中将该图形修正返回原样,但实际上极少产生这样的情况。此外,即使在产生这种状况的情况下,通过实行掩模C的分配,就可以可靠地消除长宽比问题。
其中,在将消除上述步骤S102至S201、S301中的环形问题、叶片问题时的图形部分分配为掩模A、B的步骤中,可以采用将掩模图形分割成不超过规定的图形宽度的多个、例如两个一定尺寸的矩形块的方法。例如,在图13所示的例中,将环状的图形分割成正方形的块和长方形的块之后,对相互在X方向或Y方向上相邻的块标以不同的符号bA、bB,将bA的块分配在掩模A,而将bB的块分配在掩模B。由此,由于X方向或Y方向上相邻的块一定被分配为掩模A、B,所以可以消除环形问题和叶片问题。于是,在分割掩模图形并分配为掩模A、B后,不用说,进行与步骤S203、S303相同的步骤,就可以消除长宽比问题和图形间连接问题。
其中,在进行这样的掩模图形的分割时,如图14所示,在将分割的相邻块分配为掩模A、B时,产生各个掩模A、B中的块bA、bB在角部以点接触状态被配置的情况。如果产生这样的点接触状态,则在模板掩模上形成图形开口时,在点接触部分的图形开口上就容易发生形状的崩溃。将这样的问题称为点接触问题,而在产生这种点接触问题的情况下,如图15所示,变更掩模图形的分割方向和分割线,在将分割的相邻块bA、bB分配为掩模A、B的情况下,就不产生点接触问题。
此外,虽然省略了详细的说明,但如现有技术那样,对于简单地将图形在X方向和Y方向上进行分割而形成两块的各掩模来说,同样可以采用本发明的消除长宽比问题的方法。这种情况下,在掩模A、B这样的两块掩模之间消除长宽比问题时,如果担心再次产生环形问题、叶片问题,也可以将掩模A分割成A、C,将掩模B分割成B、D。
根据以上说明的本发明,在将掩模图形分配为至少两块掩模之后,判定各掩模中的环形问题和叶片问题,并且在发生问题时,通过对作为主要原因的掩模部分的移动、分配进行图形修正,可以可靠地消除环形问题和叶片问题。由此,使形成的多块掩模不再存在环形问题和叶片问题,可形成高质量的曝光掩模。此外,在消除环形问题和叶片问题后,对各掩模进行长宽比问题的判定,并且在发生问题时,通过进行作为主要原因的掩模部分的移动、分配,可以消除各掩模中的长宽比问题。而且,通过对各掩模图形形成辅助图形,可以消除连接各掩模的各图形时的图形间连接问题,可以实现对半导体晶片的最佳图形曝光。
Claims (12)
1.一种曝光掩模,通过将由多个掩模构成的、设置在各掩模中的掩模图形分别曝光在同一被曝光衬底上,对所要的掩模图形曝光,其特征在于,所述各掩模中所设置的掩模图形由对所需要的掩模图形中存在的环状图形、叶片状图形、长宽比大的图形分别进行分割的图形来构成。
2.如权利要求1所述的曝光掩模,其特征在于,在所述至少一个掩模的掩模图形中,在与其它掩模图形连接的部分中,形成向其它掩模的图形侧突出的辅助图形。
3.如权利要求1或2所述的曝光掩模,其特征在于,所述掩模是模板掩模,所述掩模的掩模图形是在构成所述模板掩模的掩模基片上设置的图形开口。
4.一种曝光掩模的制造方法,其特征在于,包括以下各步骤:第一步骤,在为形成曝光掩模的掩模图形上,判定是否产生由图形形成了环状的环形问题、由图形围成的部分形成叶片状的叶片问题、图形之间夹住部分的纵横尺寸比大的长宽比问题;第二步骤,在判定为至少产生所述环状问题或叶片问题时,将所述掩模图形分割成两个图形,并且将分割的各图形分配为第一和第二的两块掩模;第三步骤,对所述两块掩模中分配的各图形判定是否发生所述环形问题或叶片问题;第四步骤,在判定为发生至少一个问题时,将一个掩模图形的一部分分配成另一掩模;第五步骤,在判定为无论哪个掩模都未发生所述环形问题和叶片问题时,对各掩模的各图形判定是否发生所述长宽比问题;第六步骤,在判定为至少一个掩模中发生所述长宽比问题时,将一个掩模图形的一部分分配成另一掩模;第七步骤,在判定为无论哪个掩模都未发生所述长宽比问题时,判定在所述两个掩模的掩模图形的连接部分是否产生连接不良部分;以及第八步骤,在判定为产生所述连接不良部分时,至少在一个掩模的该图形的连接部分形成辅助图形。
5.如权利要求4所述的曝光掩模的制造方法,其特征在于,在所述第二步骤中,包括这样的步骤:将构成所述掩模图形的多个图形部分的各图形宽度与规定的阈值进行比较,根据其比较结果的大小来分割所述多个图形,并且分配为所述两个掩模。
6.如权利要求4所述的曝光掩模的制造方法,其特征在于,在所述第二步骤中,包括这样的步骤:将所述掩模图形分割成两个以上的固定块,将X方向或Y方向上相邻的块分配为所述两个掩模。
7.如权利要求6所述的曝光掩模的制造方法,其特征在于,在所述两个掩模分配的块在至少一个掩模中处于点接触时,变更分割所述掩模图形的所述块的分割线。
8.如权利要求4至7的其中任何一项所述的曝光掩模的制造方法,其特征在于,作为所述第三步骤和第四步骤,包括这样的步骤:进行多次重复,直至消除所述环形问题及叶片问题,或直至达到规定次数。
9.如权利要求8所述的曝光掩模的制造方法,其特征在于,在即使将所述第三步骤和第四步骤多次重复至所述规定次数也未消除所述环形问题及叶片问题时,将所述图形的一部分分配为另一第三掩模。
10.如权利要求4所述的曝光掩模的制造方法,其特征在于,在所述第六步骤中,当再次发生环形问题或叶片问题时,将所述第六步骤的图形分配返回原来的状态。
11.如权利要求5所述的曝光掩模的制造方法,其特征在于,作为所述第八步骤,包括这样的步骤:在图形标准小的图形连接部分中,形成向该图形的长度方向突出的辅助图形。
12.如权利要求4所述的曝光掩模的制造方法,其特征在于,由模板掩模来形成所述多个掩模。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060393A JP3476410B2 (ja) | 2000-03-01 | 2000-03-01 | 露光用マスクの製造方法 |
JP060393/2000 | 2000-03-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1311525A CN1311525A (zh) | 2001-09-05 |
CN1177352C true CN1177352C (zh) | 2004-11-24 |
Family
ID=18580719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01109110XA Expired - Fee Related CN1177352C (zh) | 2000-03-01 | 2001-02-26 | 曝光掩模及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3476410B2 (zh) |
CN (1) | CN1177352C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107039281A (zh) * | 2011-12-22 | 2017-08-11 | 英特尔公司 | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910203B2 (en) * | 2001-12-10 | 2005-06-21 | Toppan Photomasks, Inc. | Photomask and method for qualifying the same with a prototype specification |
AU2003236154A1 (en) * | 2002-03-26 | 2003-10-08 | Toppan Printing Co., Ltd. | Circuit pattern dividing method, stencil mask manufacturing method, stencil mask, and exposure method |
JP4657646B2 (ja) * | 2004-07-30 | 2011-03-23 | ソニー株式会社 | マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム |
JP5220317B2 (ja) * | 2007-01-11 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN105093808B (zh) * | 2014-04-22 | 2020-04-14 | 中芯国际集成电路制造(上海)有限公司 | 避免大长宽比图形的孔洞层光学邻近修正方法 |
CN105989589B (zh) * | 2015-02-09 | 2019-01-18 | 上海微电子装备(集团)股份有限公司 | 一种掩模图形灰度化方法 |
CN113109992B (zh) * | 2020-01-10 | 2022-07-19 | 中芯国际集成电路制造(北京)有限公司 | 图形的修正方法及掩模版的制作方法 |
CN112198754A (zh) * | 2020-08-24 | 2021-01-08 | 株洲中车时代半导体有限公司 | 光刻掩模板、对准标记及其制备方法以及湿法刻蚀方法 |
-
2000
- 2000-03-01 JP JP2000060393A patent/JP3476410B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-26 CN CNB01109110XA patent/CN1177352C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107039281A (zh) * | 2011-12-22 | 2017-08-11 | 英特尔公司 | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 |
US11164975B2 (en) | 2011-12-22 | 2021-11-02 | Intel Corporation | Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width |
US11784257B2 (en) | 2011-12-22 | 2023-10-10 | Intel Corporation | Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width |
US12015087B2 (en) | 2011-12-22 | 2024-06-18 | Intel Corporation | Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width |
Also Published As
Publication number | Publication date |
---|---|
CN1311525A (zh) | 2001-09-05 |
JP3476410B2 (ja) | 2003-12-10 |
JP2001244192A (ja) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1177352C (zh) | 曝光掩模及其制造方法 | |
US9690201B2 (en) | Drawing method and method of manufacturing article | |
US6586341B2 (en) | Method of manufacturing semiconductor device | |
CN1646988A (zh) | 曝光掩模图形的形成方法,曝光掩模图形,以及半导体器件的制作方法 | |
US7290242B2 (en) | Pattern generation on a semiconductor surface | |
CN1758138A (zh) | 多曝光半导体制造掩模组及制造这种多曝光掩模组的方法 | |
CN1029273C (zh) | 一种半导体器件的制造方法 | |
JPH1174390A (ja) | 半導体装置のウェル及びその形成方法 | |
JPH1012510A (ja) | 電子線露光装置用露光マスクデータの作成方法および電 子線露光装置用マスク | |
CN1236988A (zh) | 用原版图元制作半定制集成电路的系统和方法 | |
CN1135629C (zh) | 半导体器件 | |
JPH1140482A (ja) | 荷電粒子ビーム直描データ作成方法および描画方法 | |
CN1782868A (zh) | 光掩模及用此制造图案的方法 | |
CN1705086A (zh) | 用于制造具有多栅氧化膜的半导体器件的方法 | |
CN1135603C (zh) | 带电粒子束光刻装置以及带电粒子束的光刻方法 | |
CN1519647A (zh) | 光掩模、电子器件的制造方法及光掩模的制造方法 | |
CN1214285C (zh) | 设计电子束掩模的方法和装置 | |
JP2000241958A (ja) | フォトマスク、フォトマスクの製造方法、フォトマスクの検査修正方法、及びフォトマスクの使用方法 | |
CN1797190A (zh) | 多透射相位掩模及其制造方法 | |
CN1256753C (zh) | 一种形成暨测试一相移掩膜的方法 | |
CN1831651A (zh) | 用于提供电路图设计的方法和光掩模 | |
JP2003280172A (ja) | 半導体装置用フォトマスク | |
CN1324692C (zh) | 编码布植工艺 | |
US6756182B2 (en) | Charged-particle-beam microlithography methods exhibiting reduced coulomb effects | |
CN1536438A (zh) | 消除密集图案与单一图案的关键尺寸偏差的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030403 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030403 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |