CN117724911A - 用于PCIe信号测试的方法、装置、设备及介质 - Google Patents
用于PCIe信号测试的方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN117724911A CN117724911A CN202311725907.XA CN202311725907A CN117724911A CN 117724911 A CN117724911 A CN 117724911A CN 202311725907 A CN202311725907 A CN 202311725907A CN 117724911 A CN117724911 A CN 117724911A
- Authority
- CN
- China
- Prior art keywords
- test
- pcie
- subtest
- oscilloscope
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 165
- 238000000034 method Methods 0.000 title claims description 57
- 238000003860 storage Methods 0.000 claims abstract description 27
- 238000004458 analytical method Methods 0.000 claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 238000012546 transfer Methods 0.000 claims abstract description 13
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 claims description 26
- 238000003825 pressing Methods 0.000 abstract description 2
- 238000010998 test method Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013079 data visualisation Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011016 integrity testing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及PCIe接口测试技术领域,公开一种用于PCIe信号测试方法,包括:响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作:向PCIe测试治具发送当前子测试的码型切换指令;调整当前子测试对应的配置信息,所述配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标;采集并保存当前子测试的波形数据;分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。这样,不需要手动按压测试治具的按钮、手动配置参数以及手动调用分析,自动化执行PCIe信号测试流程,提升测试效率。本申请还公开一种用于PCIe信号测试装置、系统、设备及介质。
Description
技术领域
本申请涉及PCIe接口测试技术领域,例如涉及一种用于PCIe信号测试的方法、装置、设备及介质。
背景技术
PCI-Express(Peripheral Component Interconnect Express)是一种高速串行计算机扩展总线标准,简称PCIe。2019年5月29日发布了PCIe5.0标准的最终版本,PCIe5.0速度是PCIe4.0的两倍。但PCIe 5.0的设备会有信号完整性问题,因此,对PCIe 5.0的信号完整性测试必不可少。
目前,测试需要按PCIe5.0测试治具的码型切换按钮。其中,切换PCIe1.0一次、PCIe2.0两次、PCIe3.0十次、PCIe4.0二十次,然后才到PCIe5.0P0码型,要到P9码型,还要再切九次。同时,在测试PCIe5.0时,示波器需要手动配置采样率、存储深度、传递函数等一系列参数,配置过程复杂,需要较长时间。
在实现本公开实施例的过程中,发现相关技术中至少存在如下问题:
PCIe5.0信号测试的过程较为繁琐,全部设置下来需要很长的时间,测试的效率较低。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供了一种用于PCIe信号测试的方法、装置、设备及介质,以解决PCIe信号测试效率较低的技术问题。
在一些实施例中,所述用于PCIe信号测试的方法包括:
响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作:向PCIe测试治具发送当前子测试的码型切换指令;调整当前子测试对应的配置信息,所述配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标;采集并保存当前子测试的波形数据;
分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
作为一种可能的实施方式,所述波形数据包括TX接口采集的TX数据和CLK接口采集的CLK数据。
作为一种可能的实施方式,所述分析至少一个所述子测试的波形数据,得到PCIe信号测试结果,包括:
利用预设软件,分析至少一个所述子测试的波形数据,得到PCIe信号测试结果,所述预设软件包括SigTest软件和ClockJitterTool软件。
作为一种可能的实施方式,所述子测试包括PCIe1.0子测试、PCIe2.0子测试、PCIe3.0子测试、PCIe4.0子测试和/或PCIe5.0子测试。
在一些实施例中,所述用于PCIe信号测试的方法包括:
响应于接收到码型切换指令,调整到所述码型切换指令对应的preset码型。
在一些实施例中,所述用于PCIe信号测试的装置包括:
测试模块,用于响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作:向PCIe测试治具发送当前子测试的码型切换指令;调整当前子测试对应的配置信息,所述配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标;采集并保存当前子测试的波形数据;
分析模块,用于分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
在一些实施例中,所述用于PCIe信号测试的装置包括:
码型切换模块,用于响应于接收到码型切换指令,调整到所述码型切换指令对应的preset码型。
在一些实施例中,所述用于PCIe信号测试的系统包括:
示波器、PCIe测试治具和被测设备;
所述示波器的1、3通道接口分别与所述PCIe测试治具TX接口的正极和负极连接,所述示波器的2、4通道接口分别与所述PCIe测试治具的CLK接口的正极和负极连接,所述示波器的CAL OUT接口与所述PCIe测试治具的任一RX接口连接,所述PCIe测试治具和所述被测设备连接。
在一些实施例中,所述用于PCIe信号测试的设备,包括处理器和存储有程序指令的存储器,其特征在于,所述处理器被配置为在运行所述程序指令时,执行如上述方法实施例所述的用于PCIe信号测试的方法。
在一些实施例中,所述用于PCIe信号测试的存储介质,存储有程序指令,其特征在于,所述程序指令在运行时,执行如上述方法实施例所述的用于PCIe信号测试的方法。
本公开实施例提供的用于PCIe信号测试方法、装置、设备及介质,可以实现以下技术效果:照预设规则可以自动让测试治具执行码型切换,同时示波器调整配置,自动采集波形并分析,不需要人工复杂操作,大幅提升了测试效率。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1是用于PCIe信号测试的系统环境示意图;
图2是本公开实施例提供的一个用于PCIe信号测试的方法的示意图;
图3是本公开实施例提供的另一个用于PCIe信号测试的方法的示意图;
图4是本公开实施例提供的一个用于PCIe信号测试的装置的示意图;
图5是本公开实施例提供的另一个用于PCIe信号测试的装置的示意图;
图6是本公开实施例提供的一个用于PCIe信号测试的设备的示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其他情况下,为简化附图,熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本公开实施例的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
除非另有说明,术语“多个”表示两个或两个以上。
本公开实施例中,字符“/”表示前后对象是一种“或”的关系。例如,A/B表示:A或B。
术语“和/或”是一种描述对象的关联关系,表示可以存在三种关系。例如,A和/或B,表示:A或B,或,A和B这三种关系。
术语“对应”可以指的是一种关联关系或绑定关系,A与B相对应指的是A与B之间是一种关联关系或绑定关系。
随着信息技术的快速发展,PCIe 5.0标准的最终版本于2019年5月29日发布。相较于PCIe 4.0,PCIe 5.0的速度提升了两倍,并保持向下兼容性。PCIe 5.0协议支持高达32GT/s的数据链路速度,为各类应用场景提供了更高效的数据传输能力。PCIe 5.0的典型应用场景包括CPU、桥片、显卡、网卡、声卡、SSD硬盘、USB接口芯片、SATA接口芯片等。PCIe5.0的TX信号共有10个Preset,分别为P0至P10。在任意Preset下,只要满足要求,设备即可正常使用。
PCIe5.0设备的应用日益广泛,其高速传输速率高达32GT/s,然而,这也带来了信号完整性的挑战。PCIe5.0规范对信道损耗预算的定义为36dB,仅比PCIe4.0的阈值高出约28%。PCIe技术固有的插入损耗在PCIe5.0版本中仍然存在。因此,在相同的走线长度下,使用FR4普通板材的PCB设计将导致PCIe5.0信号损耗超标,不再满足要求。
为了解决这个问题,像松下M6这样的替代材料(成本是FR4普通板材的4倍)被强制使用。然而,即使使用了这种低损耗材料,PCIe5.0设备仍然可能存在信号完整性问题。因此,对PCIe5.0的信号完整性测试至关重要。
在进行测试时,需要按压PCIe5.0测试治具的码型切换按钮。这个过程包括从PCIe1.0到PCIe5.0的码型切换,总共需要按压切换按钮42次。这是一个费时且容易出错的过程。
即使Keysight Infiniium UXR-B系列示波器具有CAL OUT接口,可以连接到PCIe5.0测试治具的RX0信号上。在示波器软件界面上点击触发按键,实现码型切换功能。然而,仍然需要在示波器软件上逐一点击按键进行切换,效率较低。
在进行PCIe5.0测试时,需要配置示波器的采样率、存储深度、传递函数等一系列参数,这是一个繁琐的过程,需要花费大量的时间。配置好参数后,需要保存PCIe5.0的TX波形数据文件(BIN文件)和CLK数据(BIN文件),然后将这些文件分别手动导入SigTest软件和ClockJitterTool软件进行分析。最后,根据分析结果得出结论。这不仅增加了测试的成本,还可能影响测试的准确性和效率。
为了解决这些问题,本公开提出用于PCIe信号测试方法、装置、设备及介质。
结合图1,图1是用于PCIe信号测试的系统环境示意图。
其中,示波器的1、3通道接口分别与PCIe测试治具TX接口的正极和负极连接。示波器的2、4通道接口分别与PCIe测试治具的CLK接口的正极和负极连接。示波器的CAL OUT接口与PCIe测试治具的任一RX接口连接。所述PCIe测试治具和所述被测设备连接。
这样,示波器的1、3通道接口可以接收到TX数据,示波器的2、4通道接口可以接收到CLK数据,示波器的CAL OUT接口可以向PCIe测试治具发送码型切换指令。
可选的,为满足PCIe5.0测试需要,示波器可以为高带宽示波器,最低配置带宽为33GHz、采样率为128GS/s,例如Keysight Infiniium UXR-B系列示波器。PCIe5.0测试治具切换按钮,切换到对应Preset。
结合图2所示,本公开实施例提供一种用于PCIe信号测试的方法,包括:
S01,示波器响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作S011至S013:
由于码型切换时,需要顺序切换PCIe1.0一次、PCIe2.0两次、PCIe3.0十次、PCIe4.0二十次,到PCIe5.0P0码型,再切九次到P9码型,不同码型对应的配置数据可能会发生变化,因此可以设置预设规则,用于规定码型转换和配置信息切换的次数和属性信息。后续步骤则按照预设规则,进行码型切换指令下发以及配置信息的调整。
作为一种可能的实施方式,开始测试指令可以为用户点击示波器上的实体按钮触发的,也可以是点击示波器界面的虚拟按钮触发的。
S011,示波器向PCIe测试治具发送当前子测试的码型切换指令。
示波器是一种电子测量仪器,它通过调用示波器CAL OUT功能相应次数去触发PCIe5.0测试治具,使测试治具切换到对应的PCIe5.0 preset码型。示波器在电子测量领域中扮演着重要的角色,它能够捕获、测量和分析电子信号,帮助工程师们调试和优化电路设计。
示波器的CAL OUT功能是一种校准输出功能,它能够输出一个已知的信号,用于校准其他测量设备或测试治具。在PCIe5.0测试中,示波器通过调用CAL OUT功能相应次数去触发PCIe5.0测试治具,使得测试治具能够切换到对应的PCIe5.0 preset码型。
以上过程需要精确地控制和校准,以确保测试结果的准确性和可靠性。示波器的CAL OUT功能为PCIe5.0测试提供了精确的校准信号,使得测试治具能够准确地切换到对应的PCIe5.0 preset码型,从而提高了测试的准确性和效率。
示波器在PCIe5.0测试中通过调用示波器CAL OUT功能相应次数去触发PCIe5.0测试治具,使得测试治具能够切换到对应的PCIe5.0 preset码型,为工程师们提供了准确的测量和分析工具,帮助优化电路设计和提高设备质量。
S012,示波器调整当前子测试对应的配置信息。
为了确保测量的准确性和效率,需要根据具体的测量需求和信号特性,对示波器进行相应的配置。配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标。
以下是如何调用示波器设置到对应的配置信息的步骤:
1.采样率设置:采样率是示波器每秒采集的波形点的数量。为了确保信号的完整性和准确性,需要根据信号的频率和带宽来选择合适的采样率。一般来说,采样率应该至少为信号最高频率的两倍。例如,如果信号的频率为100MHz,那么采样率应该设置为200MS/s或更高。
2.存储深度设置:存储深度决定了示波器可以存储的波形点的数量。如果存储深度过小,可能会导致波形失真或丢失信息。因此,需要根据信号的持续时间和采样率来选择合适的存储深度。一般来说,存储深度应该足够大,以存储至少一个完整的周期的信号。
3.传递函数损耗设置:传递函数损耗决定了示波器的放大倍数和衰减系数。根据信号的幅度和频率特性,需要选择合适的传递函数损耗来确保信号的准确性和完整性。
4.纵坐标设置:纵坐标是用来表示信号幅度的坐标轴。需要根据信号的幅度范围和分辨率来选择合适的纵坐标范围和刻度。一般来说,纵坐标的范围应该足够大,以覆盖信号的最大幅度,而刻度应该足够小,以提供足够的分辨率。
5.横坐标设置:横坐标是用来表示时间或频率的坐标轴。需要根据信号的时间周期或频率范围来选择合适的横坐标范围和刻度。一般来说,横坐标的范围应该足够大,以覆盖信号的最大时间周期或频率范围,而刻度应该足够小,以提供足够的时间或频率分辨率。
S013,示波器采集并保存当前子测试的波形数据。
在当前的子测试中,示波器被用来采集波形数据,这些数据反映了电子信号在不同时间点的变化情况。通过示波器的采集,我们可以获得关于信号的幅度、频率、相位等信息,这对于分析和调试电子系统非常重要。
示波器采集到的PCIe5.0的TX数据和CLK数据。这些数据是PCIe5.0接口传输的关键信号,对于确保高速数据传输的稳定性和可靠性至关重要。自动保存子测试的波形数据,可以确保这些关键数据被准确无误地记录下来,避免了人为操作可能出现的错误。这对于后续的故障排除、性能优化等工作非常有帮助。同时,这种自动化的方式也大大提高了工作效率,节省了人力和时间成本。
S02,示波器分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
在进行PCI Express(PCIe)信号测试时,我们使用了示波器来分析测试治具在不同PCIe版本和码型切换时的波形数据。这些数据包括TX(发送)数据和CLK(时钟)数据,对于评估PCIe信号的稳定性和完整性至关重要。在测试过程中,保存了示波器上的波形,并可以记录了每个PCIe版本和码型切换时的数据。这些数据包括信号的幅度、频率、抖动等参数,以及信号的稳定性和噪声水平。通过对这些数据的分析,我们可以评估PCIe信号的质量和性能。
在分析波形数据时,可以使用专业的软件和工具来处理和解析数据。这些工具可以帮助我们识别信号中的异常和问题,并提供有关信号性能的详细信息。最终,根据测试结果对PCIe信号的性能进行了评估。这些评估包括信号的完整性、稳定性和可靠性等方面。通过这些评估,我们可以确定PCIe信号是否满足设计要求和规范,并为后续的设计和优化提供有价值的反馈和建议。
采用本公开实施例提供的用于PCIe信号测试的方法,通过校本化的流程设计,自动切换码型、配置、采集并分析波形,能使得原来需要手动三小时的工作现在只需要几分钟就能完成,极大地提高了PCIe信号测试效率,释放了人力资源。
可选地,波形数据包括TX接口采集的TX数据和CLK接口采集的CLK数据。
波形数据是电子设备在运行过程中产生的一种重要数据类型,包括TX接口采集的TX数据和CLK接口采集的CLK数据。这些数据对于分析和诊断设备性能、故障等问题具有重要意义。
TX数据是指通过TX接口传输的数据,它通常是由设备内部的传感器、电路等采集并传输到外部设备或计算机中的。TX数据的采集和传输需要经过一定的处理和转换,以便于外部设备能够正确地解析和处理这些数据。
CLK数据是指通过CLK接口采集的时钟信号数据,它通常用于表示设备的时钟频率和时间等信息。CLK数据的采集和传输也需要经过一定的处理和转换,以便于外部设备能够正确地解析和处理这些数据。
可选地,步骤S02,示波器分析至少一个所述子测试的波形数据,得到PCIe信号测试结果,包括利用预设软件,分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
预设软件包括SigTest软件和ClockJitterTool软件。示波器可以自动调用SigTest软件和ClockJitterTool软件分析上一步保存的数据。
SigTest软件是一款功能强大的信号处理软件,它能够深入地分析信号的频率、幅度、相位等信息,为信号处理领域的研究和应用提供了有力的支持。采用了先进的信号处理技术,能够准确地提取信号中的各种特征,为后续的分析和处理提供了可靠的数据基础。
在信号处理领域,频率、幅度、相位等信息的分析是非常重要的。频率分析可以帮助我们了解信号的周期性特征,幅度分析可以反映信号的强度变化,而相位分析则可以揭示信号之间的时间关系。SigTest软件正是通过这些分析方法,帮助我们更好地理解和处理各种复杂的信号。
除了信号处理功能,SigTest软件还提供了丰富的数据处理和分析工具,如数据可视化、统计分析和模式识别等。这些工具可以帮助用户更全面地了解信号的特征和规律,为后续的研究和应用提供更准确的数据支持。
与SigTest软件相比,ClockJitterTool软件则是一款专门用于分析时钟抖动的工具。时钟抖动是指时钟信号在时间轴上的微小波动,它会对数字系统的性能产生影响。ClockJitterTool软件通过精确的测量和分析方法,帮助用户了解时钟抖动的来源和影响,为数字系统的设计和优化提供了重要的参考。
在数字系统中,时钟信号是重要的控制信号,它的稳定性和准确性直接影响到整个系统的性能。如果时钟信号存在抖动问题,就会导致数据传输的错误、系统性能的下降等问题。因此,对时钟抖动的分析和控制是非常重要的。
ClockJitterTool软件采用了先进的测量和分析技术,能够准确地测量时钟信号的抖动幅度、频率和相位等信息。同时,它还提供了丰富的数据处理和分析工具,如数据可视化、统计分析和模式识别等,帮助用户更全面地了解时钟抖动的特征和规律。
在调用SigTest软件和ClockJitterTool软件分析数据时,需要根据不同的数据类型和需求选择不同的分析方法。例如,对于频率分析,可以使用SigTest软件的FFT(快速傅里叶变换)算法,而对于时钟抖动分析,则可以使用ClockJitterTool软件的时域或频域分析方法。
需要说明的是,在分析数据时,需要注意数据的准确性和可靠性。对于不准确或不可靠的数据,需要进行修正或剔除。同时,还需要注意数据的可重复性和可验证性,以确保分析结果的可靠性和准确性。
可选地,子测试包括PCIe1.0子测试、PCIe2.0子测试、PCIe3.0子测试、PCIe4.0子测试和/或PCIe5.0子测试。PCIe1.0子测试切换码型一次、PCIe2.0子测试切换码型两次、PCIe3.0子测试切换码型十次、PCIe4.0子测试切换码型二十次,PCIe5.0子测试切换码型九次,不同码型对应的配置数据也可能会发生变化。可以根据需求调整码型切换规则,和不同子测试的波形数据保存规则,在此不作限定。
结合图3所示,本公开实施例提供另一种用于PCIe信号测试的方法,包括:
S11,响应于接收到码型切换指令,PCIe测试治具调整到所述码型切换指令对应的preset码型。
响应于接收到码型切换指令,PCIe测试治具会迅速而准确地调整到所述码型切换指令对应的preset码型。PCIe测试治具的设计和制造都经过严格的质量控制,以确保其稳定性和可靠性。在调整到新的preset码型时,PCIe测试治具会进行自检,确保其处于正确的状态,从而保证了测试结果的准确性。
采用本公开实施例提供的用于PCIe信号测试的方法,是自动化的码型切换过程,无需人工干预,确保了测试的准确性和效率。
结合图4所示,本公开实施例提供一种用于PCIe信号测试的装置400,应用于示波器,包括测试模块401和分析模块402。
测试模块401,用于响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作:向PCIe测试治具发送当前子测试的码型切换指令;调整当前子测试对应的配置信息,所述配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标;采集并保存当前子测试的波形数据;
分析模块402,用于分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
采用本公开实施例提供的用于PCIe信号测试的装置,有利于提升测试效率。
可选地,所述波形数据包括TX接口采集的TX数据和CLK接口采集的CLK数据。
可选地,所述分析模块402,包括:
软件分析单元,用于利用预设软件,分析至少一个所述子测试的波形数据,得到PCIe信号测试结果,所述预设软件包括SigTest软件和ClockJitterTool软件。
可选地,所述子测试包括PCIe1.0子测试、PCIe2.0子测试、PCIe3.0子测试、PCIe4.0子测试和/或PCIe5.0子测试。
结合图5所示,本公开实施例提供一种用于PCIe信号测试的装置500,应用于PCIe测试治具,包括码型切换模块501。
码型切换模块501,用于响应于接收到码型切换指令,调整到所述码型切换指令对应的preset码型。
结合图6所示,本公开实施例提供一种用于PCIe信号测试的设备600,包括处理器(processor)604和存储器(memory)601。可选地,该装置还可以包括通信接口(Communication Interface)602和总线603。其中,处理器604、通信接口602、存储器601可以通过总线603完成相互间的通信。通信接口602可以用于信息传输。处理器604可以调用存储器601中的逻辑指令,以执行上述实施例的用于PCIe信号测试的方法。
此外,上述的存储器601中的逻辑指令可以通过软件功能单元的形式实现并作为独立的设备销售或使用时,可以存储在一个计算机可读取存储介质中。
存储器601作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序,如本公开实施例中的方法对应的程序指令/模块。处理器604通过运行存储在存储器601中的程序指令/模块,从而执行功能应用以及数据处理,即实现上述实施例中用于PCIe信号测试的方法。
存储器601可包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储器601可以包括高速随机存取存储器,还可以包括非易失性存储器。
本公开实施例提供了一种计算机可读存储介质,存储有计算机可执行指令,所述计算机可执行指令设置为执行上述用于PCIe信号测试的方法。
上述的计算机可读存储介质可以是暂态计算机可读存储介质,也可以是非暂态计算机可读存储介质。
本公开实施例的技术方案可以以软件设备的形式体现出来,该计算机软件设备存储在一个存储介质中,包括一个或多个指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质,包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,RandomAccess Memory)、磁碟或者光盘等多种可以存储程序代码的介质,也可以是暂态存储介质。
以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且,本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的,除非上下文清楚地表明,否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地,如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外,当用于本申请中时,术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素,和/或组件的存在,但不排除一个或一个以上其他特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中,每个实施例重点说明的可以是与其他实施例的不同之处,各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、设备等而言,如果其与实施例公开的方法部分相对应,那么相关之处可以参见方法部分的描述。
本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件,或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能,但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
本文所披露的实施例中,所揭露的方法、设备(包括但不限于装置、设备等),可以通过其他的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,可以仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其他的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外,在本公开实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序设备的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中,不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生,有时不同的操作或步骤之间不存在特定的顺序。例如,两个连续的操作或步骤实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这可以依所涉及的功能而定。框图和/或流程图中的每个方框,以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
Claims (10)
1.一种用于PCIe信号测试的方法,其特征在于,应用于示波器,包括:
响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作:向PCIe测试治具发送当前子测试的码型切换指令;调整当前子测试对应的配置信息,所述配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标;采集并保存当前子测试的波形数据;
分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
2.根据权利要求1所述的方法,其特征在于,所述波形数据包括TX接口采集的TX数据和CLK接口采集的CLK数据。
3.根据权利要求1所述的方法,其特征在于,所述分析至少一个所述子测试的波形数据,得到PCIe信号测试结果,包括:
利用预设软件,分析至少一个所述子测试的波形数据,得到PCIe信号测试结果,所述预设软件包括SigTest软件和ClockJitterTool软件。
4.根据权利要求1所述的方法,其特征在于,所述子测试包括PCIe1.0子测试、PCIe2.0子测试、PCIe3.0子测试、PCIe4.0子测试和/或PCIe5.0子测试。
5.一种用于PCIe信号测试的方法,其特征在于,应用于PCIe测试治具,包括:
响应于接收到码型切换指令,调整到所述码型切换指令对应的preset码型。
6.一种用于PCIe信号测试的装置,其特征在于,应用于示波器,包括:
测试模块,用于响应于接收到开始测试指令,按照预设规则,多次执行以下子测试操作:向PCIe测试治具发送当前子测试的码型切换指令;调整当前子测试对应的配置信息,所述配置信息包括采样率、存储深度、传递函数损耗、纵坐标、横坐标;采集并保存当前子测试的波形数据;
分析模块,用于分析至少一个所述子测试的波形数据,得到PCIe信号测试结果。
7.一种用于PCIe信号测试的装置,其特征在于,应用于PCIe测试治具,包括:
码型切换模块,用于响应于接收到码型切换指令,调整到所述码型切换指令对应的preset码型。
8.一种用于PCIe信号测试的系统,其特征在于,包括:示波器、PCIe测试治具和被测设备;
所述示波器的1、3通道接口分别与所述PCIe测试治具TX接口的正极和负极连接,所述示波器的2、4通道接口分别与所述PCIe测试治具的CLK接口的正极和负极连接,所述示波器的CAL OUT接口与所述PCIe测试治具的任一RX接口连接,所述PCIe测试治具和所述被测设备连接。
9.一种用于PCIe信号测试的设备,包括处理器和存储有程序指令的存储器,其特征在于,所述处理器被配置为在运行所述程序指令时,执行如权利要求1至4或如权利要求5任一项所述的用于PCIe信号测试的方法。
10.一种存储介质,存储有程序指令,其特征在于,所述程序指令在运行时,执行如权利要求1至4或如权利要求5任一项所述的用于PCIe信号测试的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311725907.XA CN117724911A (zh) | 2023-12-14 | 2023-12-14 | 用于PCIe信号测试的方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311725907.XA CN117724911A (zh) | 2023-12-14 | 2023-12-14 | 用于PCIe信号测试的方法、装置、设备及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117724911A true CN117724911A (zh) | 2024-03-19 |
Family
ID=90199330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311725907.XA Pending CN117724911A (zh) | 2023-12-14 | 2023-12-14 | 用于PCIe信号测试的方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117724911A (zh) |
-
2023
- 2023-12-14 CN CN202311725907.XA patent/CN117724911A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8996928B2 (en) | Devices for indicating a physical layer error | |
CN107783873B (zh) | 一种烧录器自动化测试平台的实现方法 | |
CN110058147B (zh) | 基于fpga的芯片测试系统及方法 | |
CN111610393A (zh) | 多通道宽带微波集成组件自动测试系统及方法 | |
CN111324502A (zh) | 批量测试系统及其方法 | |
US11782809B2 (en) | Test and measurement system for analyzing devices under test | |
CN113395189B (zh) | 一种车载以太网sqi信号质量测试方法及系统 | |
CN201369728Y (zh) | 一种光模块接收端性能测试装置 | |
CN115656791B (zh) | 芯片可测性设计的测试方法及测试平台 | |
CN112835755A (zh) | 一种测试数据采集方法、装置、设备及计算机存储介质 | |
CN116362176A (zh) | 电路仿真验证方法、验证装置、电子设备和可读存储介质 | |
CN114281624A (zh) | 一种i2c信号完整性的测试方法、系统、装置及设备 | |
CN109522263B (zh) | 一种i2c链路监控系统 | |
CN101980039A (zh) | 一种用于无线电计量测试的示波器触发校准装置 | |
TW201430361A (zh) | 時序分析裝置及時序分析方法 | |
CN117724911A (zh) | 用于PCIe信号测试的方法、装置、设备及介质 | |
CN112988489A (zh) | 一种射频芯片的测试方法、装置、设备和存储介质 | |
CN112485699A (zh) | 一种服务器电源测试系统 | |
KR101552714B1 (ko) | 차량 전자 부품 통신에서 물리 계층 정보를 자동으로 분석하는 장치 및 방법 | |
CN116506007A (zh) | 光模块固件测试系统及方法 | |
TW201743069A (zh) | 邏輯分析儀及其資料擷取與效能測試之方法 | |
CN114020544A (zh) | 一种服务器板卡时序测试装置及方法 | |
CN115733543A (zh) | 一种光模块固件时序测试平台及测试方法 | |
CN115421020A (zh) | 一种集成电路测试信号的生成方法与测试方法 | |
CN101068264B (zh) | Usb测试中的信号采集装置和usb信号测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |