CN114020544A - 一种服务器板卡时序测试装置及方法 - Google Patents

Abstract

本发明公开一种服务器板卡时序测试装置及方法，包括主连接器和时序测试仪；主连接器设置在待测服务器板卡上，待测服务器板卡上的待测时序信号走线至主连接器；时序测试仪上设置副连接器，主连接器与副连接器电连接，将待测时序信号传输至时序测试仪，时序测试仪接收待测时序信号的电活动信号并添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。本发明无需在板卡上用碳棒扎取测试点，也无需测试人员手动截图，可自动进行测试触发、采样、分析、整合及显示等，有效提高工作效率，且采集信号质量好，测试精度高，同时减少对测试资源的浪费，节省成本。

Description

一种服务器板卡时序测试装置及方法

技术领域

本发明涉及服务器板卡时序测试领域，具体涉及一种服务器板卡时序测试装置及方法。

背景技术

目前，服务器板卡时序测试流程如图1所示，首先按照当前板卡处理器所在平台进行相关时序的规整，然后根据板卡的实际功能需求以及实际设计成果进行筛选，再根据实现要求进行测试点选取，与平台的要求进行对照。但随着服务器上数据传输的速率越来越高，走线将会严重影响信号（尤其是高速信号）的质量，因此在服务器板设计过程中也应考虑测试人员的基本测试要求与测试便捷的需求。以下是目前测试存在的缺陷：

1）随着信号传输速率越来越高，测试时使用示波器的碳棒扎取测试点将会严重影响信号质量。并且在一起特殊项目上，布局会使得测试人员的测试点选取异常困难，不仅影响工作效率，还影响信号质量，不利于对bug的分析与解决。

2）随着信号的传输速率越来越很高，将使用的板材的损耗将越来越低以及测试工具尤其是差分碳棒等的精度要求越来越高，因此测试的成本将越来越高，如果像目前这样任意选取测试点，可能会异常困难，且因易于造成短路等原因，对研发测试资源产生浪费，并且影响项目进展。

3）测试人员在测试后将会对结果进行分析，时序是分析的主要目标，而产生一副完整的时序图将需要测试人员无数次的从示波器上截图，记录数据，不仅容易产生记录错误，还会异常缓慢。

发明内容

为解决上述问题，本发明提供一种服务器板卡时序测试装置及方法，通过板卡走线方式采集时序信号，由时序测试仪自动产生时序图进行分析，提高工作效率和测试精度。

第一方面，本发明的技术方案提供一种服务器板卡时序测试装置，包括主连接器和时序测试仪；

主连接器设置在待测服务器板卡上，待测服务器板卡上的待测时序信号走线至主连接器；

时序测试仪上设置副连接器，主连接器与副连接器电连接，将待测时序信号传输至时序测试仪，时序测试仪接收待测时序信号的电活动信号并添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

进一步地，时序测试仪上还设置数字收发器、模数转换器和处理器；

副连接器所接收数字信号经数字收发器传输至处理器；副连接器所接收模拟信号经模数转化器转换为数字信号后传输至处理器；

处理器将所接收电活动信号添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

进一步地，时序测试仪上还设置有指示电信号采集工作状态的工作状态指示灯，工作状态指示灯与处理器电连接。

进一步地，时序测试仪上还设置有数字收发器、模数转换器、信号采集器和处理器；

副连接器所接收数字信号经数字收发器传输至信号采集器；副连接器所接收模拟信号经模数转化器转换为数字信号后传输至信号采集器；

信号采集器将所接收电活动信号添加时间戳生成待测时序信号的波形，并将所生成波形发送至处理器；处理器将所接收波形与预存标准波形比对生成比对结果并发送至后台。

进一步地，信号采集器为可编程逻辑器件。

进一步地，时序测试仪上还设置有指示电信号采集工作状态的工作状态指示灯，工作状态指示灯与信号采集器电连接。

进一步地，工作状态指示灯包括准备状态指示灯、数据收集状态指示灯、一切正常状态指示灯和采集失败状态指示灯。

进一步地，处理器为MCU芯片。

第二方面，本发明的技术方案提供一种服务器板卡时序测试方法，包括以下步骤：

将待测服务器板卡上的待测时序信号走线至主连接器；

时序测试仪经主连接器采集待测时序信号的电活动信号；

时序测试仪将所接收电活动信号添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

进一步地，该方法还包括以下步骤：

根据待测服务器板卡的原理图设置信号配置，包括信号名称、电压阈值水平、模拟采用使能、数字采用使能、触发开始条件和触发停止条件；

时序测试仪将所设置信号配置映射到主连接器的相应引脚上。

本发明提供的一种服务器板卡时序测试装置及方法，相对于现有技术，具有以下有益效果：在待测服务器板卡上增加连接器，将时序信号以走线方式连至连接器，由时序测试仪通过连接器采集时序信号并生成波形图，然后自动对波形图进行分析，无需在板卡上用碳棒扎取测试点，也无需测试人员手动截图，可自动进行测试触发、采样、分析、整合及显示等，有效提高工作效率，且采集信号质量好，测试精度高，同时减少对测试资源的浪费，节省成本。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为目前服务器板卡时序测试流程示意图。

图2为本发明所提供服务器板卡时序测试方案原理示意图。

图3为本发明实施例一提供的一种服务器板卡时序测试装置结构示意框图。

图4为本发明实施例二提供的一种服务器板卡时序测试装置结构示意框图。

图5为本发明实施例三提供的一种服务器板卡时序测试方法流程示意图。

图6为本发明实施例三提供的一种服务器板卡时序测试方法的一主连接器信号访问示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示为目前服务器板卡时序测试流程示意图，首先按照当前板卡处理器所在平台进行相关时序的规整，然后根据板卡的实际功能需求以及实际设计成果进行筛选，再根据实现要求进行测试点选取，与平台的要求进行对照。但随着服务器上数据传输的速率越来越高，走线将会严重影响信号（尤其是高速信号）的质量，因此在服务器板设计过程中也应考虑测试人员的基本测试要求与测试便捷的需求。以下是目前测试存在的缺陷：1）随着信号传输速率越来越高，测试时使用示波器的碳棒扎取测试点将会严重影响信号质量。并且在一起特殊项目上，布局会使得测试人员的测试点选取异常困难，不仅影响工作效率，还影响信号质量，不利于对bug的分析与解决。2）随着信号的传输速率越来越很高，将使用的板材的损耗将越来越低以及测试工具尤其是差分碳棒等的精度要求越来越高，因此测试的成本将越来越高，如果像目前这样任意选取测试点，可能会异常困难，且因易于造成短路等原因，对研发测试资源产生浪费，并且影响项目进展。3）测试人员在测试后将会对结果进行分析，时序是分析的主要目标，而产生一副完整的时序图将需要测试人员无数次的从示波器上截图，记录数据，不仅容易产生记录错误，还会异常缓慢。

因此本发明提供一种服务器板卡时序测试方案，如图2所示为本发明所提供服务器板卡时序测试方案原理示意图，在服务器板卡上增加测试连接器，服务器板卡上的时序信号走线至测试连接器，由时序测试仪通过测试连接器收集时序信号，并生成时序图进行处理获得测试结果，经测试结果发送至后台（PC端），供测试人员分析。

实施例一

本实施例一提供一种服务器板卡时序测试装置，用于实现本发明的服务器板卡时序测试方案。

如图3所示为本实施例一提供的一种服务器板卡时序测试装置结构示意框图，包括主连接器和时序测试仪。

主连接器设置在待测服务器板卡上，待测服务器板卡上的待测时序信号走线至主连接器。需要说明的是，测试人员根据测试需求选择需要测试的时序，然后将服务器板卡上时序信号通过走线方式连接到主连接器上。也可将关键的时序信号走线至连接器上，测试时根据需要采集相应的时序信号。通过走线的方式连接到连接器，无需碳棒扎取测试点，不影响信号质量，提高测试精度。

时序测试仪上设置副连接器，主连接器与副连接器电连接，将待测时序信号传输至时序测试仪，时序测试仪接收待测时序信号的电活动信号并添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

具体测试时，将关键时序进行改动，符合当前设计的测试功能需求（例如将板卡上有设计中无的时序信号等删除），然后将正确的时序规则（即对应预存的标准波形）导入时序测试仪进行测试。后台以列表或波形视图的形式显示结果，且可将收集到的功率、序列、时序、电压过冲相关的符合或违反规范的数据以可读的格式报告。

所采集服务器板卡的时序信号有些是数字信号，有些是模拟信号，时序测试仪的后续处理需要以数字信号方式处理，因此在时序测试仪上还设置数字收发器、模数转换器和处理器。

副连接器所接收数字信号经数字收发器传输至处理器；副连接器所接收模拟信号经模数转化器转换为数字信号后传输至处理器。处理器将所接收电活动信号添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

本实施例直接使用处理器采集信号并处理，处理器可采用MCU芯片，具体可采用型号为LPC54616J256ET180E的MCU芯片，实现对小的背板之类的板卡的时序信号测试。

本实施例在时序测试仪上还设置有指示电信号采集工作状态的工作状态指示灯，工作状态指示灯与处理器电连接。具体地，工作状态指示灯包括准备状态指示灯、数据收集状态指示灯、一切正常状态指示灯和采集失败状态指示灯。在采集准备状态下，准备状态指示灯亮起，数据收集状态指示灯关闭。进行信号采集时，准备状态指示灯关闭，数据收集状态指示灯开启。若遇到信号采集失败的情况，则采集失败状态指示灯亮起。当时序测试仪一切正常时，一切正常状态指示灯亮起，若出现故障，则一切正常状态指示灯闪烁。

实施例二

考虑到MCU芯片本身工作频率较低，使用MCU芯片直接采集数据，捕捉到波形的速度和质量较低一些，可以用来抓一些简单的小板卡的上电波形图，本实施例二提供一种服务器板卡时序测试装置，使用单独的信号采集器进行时序信号的采集。

如图4所示为本实施例二提供的一种服务器板卡时序测试装置结构示意框图，包括主连接器和时序测试仪。

主连接器设置在待测服务器板卡上，待测服务器板卡上的待测时序信号走线至主连接器；时序测试仪上设置副连接器，主连接器与副连接器电连接，将待测时序信号传输至时序测试仪，时序测试仪接收待测时序信号的电活动信号并添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

时序测试仪上还设置有数字收发器、模数转换器、信号采集器和处理器。信号采集器将所接收电活动信号添加时间戳生成待测时序信号的波形，并将所生成波形发送至处理器；处理器将所接收波形与预存标准波形比对生成比对结果并发送至后台。

即本实施例二提供的服务器板卡时序测试装置，由信号采集器采集时序信号，并添加时间戳生成波形，由处理器对波形进行分析生成测试结果，然后处理器将测试结果发送至后台供测试人员分析。

具体实施时，处理器采用MCU芯片，信号采集器采用可编程逻辑器件，例如CPLD芯片和FPGA芯片。CPLD芯片可用在路的边缘盒子之类的小主板上，FPGA芯片可用在通用两路及以上的服务器板卡上。

本实施例的指示电信号采集工作状态的工作状态指示灯与信号采集器电连接，同样工作状态指示灯包括准备状态指示灯、数据收集状态指示灯、一切正常状态指示灯和采集失败状态指示灯。

实施例三

本实施例三提供一种服务器板卡时序测试方法，基于上述实施例的服务器板卡时序测试装置实现。

如图5所示为本实施例三提供的一种服务器板卡时序测试方法流程示意图，包括以下步骤。

S101，将待测服务器板卡上的待测时序信号走线至主连接器；

S102，时序测试仪经主连接器采集待测时序信号的电活动信号；

S103，时序测试仪将所接收电活动信号添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

待测时序信号需连接到主连接器上，由时序测试仪采集时序信号，在测试开始前，需对各信号进行配置，并映射的主连接器相应引脚。

因此，在测试前还执行以下步骤：

步骤一，根据待测服务器板卡的原理图设置信号配置，包括信号名称、电压阈值水平、模拟采用使能、数字采用使能、触发开始条件和触发停止条件；

步骤二，时序测试仪将所设置信号配置映射到主连接器的相应引脚上。

例如，具体实施时主连接器采用40引脚连接器，提供对关键平台电源、复位和控制相关信号的访问。相应的，时序测试仪上的副连接器可采用40引脚连接器，也可采用四个小型10引脚接头连接。如图6所示为一主连接器信号访问示意图。

本发明提供的一种服务器板卡时序测试方案，在待测服务器板卡上增加连接器，将时序信号以走线方式连至连接器，由时序测试仪通过连接器采集时序信号并生成波形图，然后自动对波形图进行分析，无需在板卡上用碳棒扎取测试点，也无需测试人员手动截图，可自动进行测试触发、采样、分析、整合及显示等，有效提高工作效率，且采集信号质量好，测试精度高，同时减少对测试资源的浪费，节省成本。

本说明书中各个实施例之间相同相似的部分互相参见即可。以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。

Claims (10)

1.一种服务器板卡时序测试装置，其特征在于，包括主连接器和时序测试仪；

主连接器设置在待测服务器板卡上，待测服务器板卡上的待测时序信号走线至主连接器；

时序测试仪上设置副连接器，主连接器与副连接器电连接，将待测时序信号传输至时序测试仪，时序测试仪接收待测时序信号的电活动信号并添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

2.根据权利要求1所述的服务器板卡时序测试装置，其特征在于，时序测试仪上还设置数字收发器、模数转换器和处理器；

副连接器所接收数字信号经数字收发器传输至处理器；副连接器所接收模拟信号经模数转化器转换为数字信号后传输至处理器；

处理器将所接收电活动信号添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

3.根据权利要求2所述的服务器板卡时序测试装置，其特征在于，时序测试仪上还设置有指示电信号采集工作状态的工作状态指示灯，工作状态指示灯与处理器电连接。

4.根据权利要求1所述的服务器板卡时序测试装置，其特征在于，时序测试仪上还设置有数字收发器、模数转换器、信号采集器和处理器；

副连接器所接收数字信号经数字收发器传输至信号采集器；副连接器所接收模拟信号经模数转化器转换为数字信号后传输至信号采集器；

信号采集器将所接收电活动信号添加时间戳生成待测时序信号的波形，并将所生成波形发送至处理器；处理器将所接收波形与预存标准波形比对生成比对结果并发送至后台。

5.根据权利要求4所述的服务器板卡时序测试装置，其特征在于，信号采集器为可编程逻辑器件。

6.根据权利要求5所述的服务器板卡时序测试装置，其特征在于，时序测试仪上还设置有指示电信号采集工作状态的工作状态指示灯，工作状态指示灯与信号采集器电连接。

7.根据权利要求3或6所述的服务器板卡时序测试装置，其特征在于，工作状态指示灯包括准备状态指示灯、数据收集状态指示灯、一切正常状态指示灯和采集失败状态指示灯。

8.根据权利要求7所述的服务器板卡时序测试装置，其特征在于，处理器为MCU芯片。

9.一种服务器板卡时序测试方法，其特征在于，包括以下步骤：

将待测服务器板卡上的待测时序信号走线至主连接器；

时序测试仪经主连接器采集待测时序信号的电活动信号；

时序测试仪将所接收电活动信号添加时间戳生成待测时序信号的波形，将所生成波形与预存标准波形比对生成比对结果并发送至后台。

10.根据权利要求9所述的服务器板卡时序测试方法，其特征在于，该方法还包括以下步骤：

根据待测服务器板卡的原理图设置信号配置，包括信号名称、电压阈值水平、模拟采用使能、数字采用使能、触发开始条件和触发停止条件；

时序测试仪将所设置信号配置映射到主连接器的相应引脚上。

Images