CN117672135A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN117672135A
CN117672135A CN202310746546.0A CN202310746546A CN117672135A CN 117672135 A CN117672135 A CN 117672135A CN 202310746546 A CN202310746546 A CN 202310746546A CN 117672135 A CN117672135 A CN 117672135A
Authority
CN
China
Prior art keywords
transistor
electrically connected
display panel
voltage line
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310746546.0A
Other languages
English (en)
Inventor
金订基
金圣旭
金泰植
朴永佑
李廷洙
李珍雅
任完淳
秋性伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117672135A publication Critical patent/CN117672135A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板包括：驱动电压线；有机发光二极管；驱动晶体管，电连接在所述驱动电压线和所述有机发光二极管之间；数据写入晶体管，电连接在所述驱动晶体管和数据线之间；第一电压线，在第一方向上延伸；第一晶体管，电连接在所述驱动晶体管和所述第一电压线之间；第一竖直电压线，在垂直于所述第一方向的第二方向上延伸，并且电连接到所述第一电压线；以及第二晶体管，电连接在所述驱动晶体管和所述驱动电压线之间。

Description

显示面板
相关申请的交叉引用
本申请要求于2022年9月8日在韩国知识产权局提交的第10-2022-0114491号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于本文中。
技术领域
实施例涉及一种显示面板和一种包括显示面板的显示设备。
背景技术
最近，显示设备的使用已经多样化。此外，显示设备已变得更薄且更轻，并且因此，显示设备的用途已经扩大。
由于显示设备被用于各种目的，因此存在设计显示设备的形状的各种方法，并且可以连接到显示设备或与显示设备相关的功能已经增加。
将理解的是，该背景技术部分部分地旨在提供用于理解该技术的有用背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应的有效申请日期之前的不属于由相关技术领域技术人员所熟知或领会的部分的想法、构思或认知。
发明内容
实施例包括具有改善的显示质量的显示设备。然而，这个目标是一个示例，并不限制本公开的范围。
其它方面将在接下来的描述中部分地阐述，并且部分地从描述中显而易见，或者可以通过本公开的实施例的实践获知。
根据实施例，一种显示面板可以包括：驱动电压线；有机发光二极管；驱动晶体管，电连接在所述驱动电压线和所述有机发光二极管之间；数据写入晶体管，电连接在所述驱动晶体管和数据线之间；第一电压线，在第一方向上延伸；第一晶体管，电连接在所述驱动晶体管和所述第一电压线之间；第一竖直电压线，在垂直于所述第一方向的第二方向上延伸，并且电连接到所述第一电压线；以及第二晶体管，电连接在所述驱动晶体管和所述驱动电压线之间。
所述第一晶体管可以电连接在第一节点和所述第一电压线之间，所述驱动晶体管和所述第二晶体管电连接到所述第一节点，并且所述数据写入晶体管可以电连接在所述第一节点和所述数据线之间。
所述显示面板还可以包括：第二电压线，在所述第一方向上延伸；第三晶体管，电连接在所述有机发光二极管和所述第二电压线之间；以及第二竖直电压线，在所述第二方向上延伸，并且电连接到所述第二电压线。
所述的显示面板还可以包括：栅极线，将控制信号施加到所述第一晶体管的栅极和所述第三晶体管的栅极，并且在所述第一方向上延伸。
所述显示面板还可以包括：第三电压线，在所述第一方向上延伸；第四晶体管，电连接在所述驱动晶体管的栅极和所述第三电压线之间；以及第三竖直电压线，在所述第二方向上延伸，并且电连接到所述第三电压线。
所述第四晶体管可以包括串联电连接的一对子晶体管，并且所述显示面板还可以包括电容器，所述电容器电连接在所述驱动电压线和节点之间，所述节点在所述一对子晶体管之间。
所述显示面板还可以包括第五晶体管，所述第五晶体管电连接在所述驱动晶体管的栅极和第二节点之间，所述第二节点在所述驱动晶体管和所述有机发光二极管之间。
所述第五晶体管可以包括串联电连接的一对子晶体管，并且所述显示面板还可以包括电容器，所述电容器电连接在所述驱动电压线和节点之间，所述节点在所述一对子晶体管之间。
所述显示面板还可以包括：第四晶体管，电连接在所述驱动晶体管的栅极和第三电压线之间，并且包括串联电连接的一对子晶体管；第五晶体管，电连接在所述驱动晶体管的所述栅极和节点之间，所述节点在所述驱动晶体管和所述有机发光二极管之间，所述第五晶体管包括串联电连接的一对子晶体管；第一电容器，电连接在所述驱动电压线和所述驱动晶体管的所述栅极之间；第二电容器，电连接在所述驱动电压线和在所述第四晶体管的所述一对子晶体管之间的节点之间；以及第三电容器，电连接在所述驱动电压线和在所述第五晶体管的所述一对子晶体管之间的节点之间。
所述驱动电压线可以包括：第一驱动电压线，在所述第一方向上延伸；和第二驱动电压线，在所述第二方向上延伸，并且电连接到所述第一驱动电压线。
根据实施例，一种显示面板可以包括：基底，包括显示区域和围绕所述显示区域的周边区域，所述显示区域包括像素区域；多个像素电路，设置在所述像素区域中，所述显示区域中的像素的多个行和多个列在所述像素区域处彼此交叉；多条第一电压线，在行方向上延伸，所述多条第一电压线中的每一条设置在所述多个行中的相应的行中；以及多条第一竖直电压线，在列方向上延伸，以第一数量的列的间隔设置，并且电连接到所述多条第一电压线。所述多个像素电路中的每一个可以包括：驱动晶体管；数据写入晶体管，电连接在所述驱动晶体管和数据线之间；第一晶体管，电连接在所述驱动晶体管和来自所述多条第一电压线之中的设置在相应的行中的第一电压线之间；以及第二晶体管，电连接在所述驱动晶体管和驱动电压线之间。
所述显示面板还可以包括第一电压供应线，所述第一电压供应线设置在所述周边区域中，其中，所述多条第一电压线和所述多条第一竖直电压线可以电连接到所述周边区域中的所述第一电压供应线。
所述显示面板还可以包括：多条第二电压线，在所述行方向上延伸，所述多条第二电压线中的每一条设置在所述多个行中的相应的行中；和多条第二竖直电压线，在所述列方向上延伸，以第二数量的列的间隔设置，并且电连接到所述多条第二电压线，其中，所述多个像素电路中的每一个还可以包括第三晶体管，所述第三晶体管电连接在显示元件和来自所述多条第二电压线之中的设置在相应的行中的第二电压线之间。
所述显示面板还可以包括第二电压供应线，所述第二电压供应线设置在所述周边区域中，其中，所述多条第二竖直电压线可以电连接到所述周边区域中的所述第二电压供应线。
所述第一数量可以大于所述第二数量，所述多条第一竖直电压线中的一条可以设置在一对相邻的像素区域之间，并且所述多条第二竖直电压线中的一条可以设置在另一对相邻的像素区域之间。
所述的显示面板还可以包括：多条第三电压线，在所述行方向上延伸，所述多条第三电压线中的每一条设置在所述多个行中的相应的行中；和多条第三竖直电压线，在所述列方向上延伸，以所述第一数量的列的间隔设置，并且电连接到所述多条第三电压线，其中，所述多个像素电路中的每一个还可以包括电连接在所述驱动晶体管的栅极和来自所述多条第三电压线之中的设置在相应的行中的第三电压线之间的第四晶体管。
所述的显示面板还可以包括第三电压供应线，所述第三电压供应线设置在所述周边区域中，其中，所述多条第三竖直电压线可以电连接到所述周边区域中的所述第三电压供应线。
所述多条第一竖直电压线中的一条可以设置在一对相邻的像素区域之间，并且所述多条第三竖直电压线中的一条可以设置在另一对相邻的像素区域之间。
所述多个像素电路中的每一个还可以包括：第五晶体管，电连接在所述驱动晶体管的所述栅极和第二节点之间，所述第二节点在所述驱动晶体管和有机发光二极管之间；第一电容器，包括包含所述驱动晶体管的所述栅极的第一电极和在所述第一电极上方的第二电极；第二电容器，包括电连接到所述第五晶体管的半导体层的第三电极和在所述第三电极上方的第四电极；以及第三电容器，包括电连接到所述第四晶体管的半导体层的第五电极和在所述第五电极上方的第六电极。
所述第二电容器的所述第三电极和所述第三电容器的所述第五电极可以各自包括半导体材料，并且所述第一电容器的所述第二电极、所述第二电容器的所述第四电极和所述第三电容器的所述第六电极可以彼此为一体，并且可以电连接到所述驱动电压线；
将理解的是，以上实施例仅在一般意义和解释性意义上进行描述，并不是为了限制的目的，并且本公开不限于上述实施例。
附图说明
从以下结合附图的描述中，本公开的特定实施例的以上和其它方面、特征和优点将更加显而易见，在附图中：
图1是根据实施例的显示面板的示意性平面图；
图2A和图2B是根据实施例的像素的等效电路的示意图；
图3A至图4B是示出通过测量显示设备的亮度获得的光波形的示例的图；
图5A和图5B是示出布置在显示区域和周边区域中的信号线的连接关系的示意图；
图6至图16是示出针对每个层的像素电路的装置的示意性布局图；
图17是沿着图14的线II-II’截取的区的示意性截面图；
图18是根据实施例的显示面板的示意性平面图；以及
图19A和图19B是根据实施例的像素的等效电路的示意图。
具体实施方式
在下文中，现在将参考其中示出了实施例的附图更充分地描述本公开。然而，本公开可以以不同的形式体现，并且不应该被解释为限于本文中阐述的实施例。而是，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的范围。
在附图中，为了描述的简单和清楚起见，可以夸大元件的大小、厚度、比率和尺寸。同样的附图标记和/或同样的附图字符始终表示同样的元件。
在说明书中，将理解的是，当元件(或区、层、部分等)被称为“在”另一元件“上”、“连接到”或者“耦接到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到或者直接耦接到所述另一元件，或者可以在所述元件和所述另一元件之间存在一个或多个居间元件。在类似的意义上，当元件(或区、层、部分等)被描述为“覆盖”另一元件时，所述元件可以直接覆盖所述另一元件，或者可以在所述元件和所述另一元件之间存在一个或多个居间元件。
在说明书中，当元件“直接在”另一元件“上”、“直接连接到”或“直接耦接到”另一元件时，可以不存在居间元件。例如，“直接在……上”可以表示设置两个层或两个元件而两个层之间或两个元件之间不存在诸如粘合剂层的附加层或诸如粘合剂元件的附加元件。
将理解的是，术语“连接到”或“耦接到”可以表示具有或不具有居间元件的物理、电和/或流体连接或耦接。
除非上下文另外明确指出，否则如本文中所使用的，以单数形式使用的表述(诸如“一个”、“一(种/者)”和“所述(该)”)也旨在包括复数形式。
如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。例如，“A和/或B”可以理解为表示“A、B、或者A和B”。术语“和”和“或”可以在结合或分开意义上使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，术语“……中的至少一个(种/者)”就其含义和解释而言，旨在包括“选自……组中的至少一个(种/者)”的含义。例如，“A和B中的至少一者”可以理解为表示“A、B、或者A和B”。当在一系列元件的后面时，术语“……中的至少一个(种/者)”修饰整个系列的元件，而不是修饰该系列中的个别元件。
将理解的是，尽管本文中使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，第一元件可以被称为第二元件。类似地，在不脱离本公开的范围的情况下，第二元件可以被称为第一元件。
为了易于描述，本文中可以使用空间相对术语“在……下方”、“在……之下”、“下(下部)”、“在……上方”或“上(上部)”等以描述如附图中所示的一个元件或组件与另一元件或组件的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还旨在涵盖装置在使用或操作中的不同方位。例如，在附图中示出的装置被翻转的情况下，“位于”另一装置“下方”或“之下”的装置可以被放置“在”另一装置“上方”。因此，示例性术语“在……下方”可以包括上部和下部两种位置。该装置也可以定向在其它方向上，并且因此，空间相对术语可以依据定向而被不同地解释。
考虑到讨论中的测量和与所述量的测量相关的误差(即，测量系统的局限性)，如本文中所使用的术语“大约(约)”或“近似”包括所陈述的值，并且表示在由本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以表示在一个或多个标准偏差内，或者在所述值的±20％、±10％或±5％内。
应该理解的是，术语“包括(comprises，comprising)”、“包含(includes，including)、“含有(have，having)”和“具有(contain，containing)”等旨在说明本公开中存在所陈述的特征、整体、步骤、操作、元件、组件，或者它们的组合，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，或者它们的组合。
术语“与……重叠”或“与……重叠的”表示第一物体可以在第二物体上方或下方，或者在第二物体的一侧，并且反之亦然。另外，术语“与……重叠”可以包括层叠、堆叠、面向或面对、在……上方延伸、覆盖或部分地覆盖，或者本领域普通技术人员将领会和理解的任何其它合适的术语。
除非本文中另有定义或暗示，否则使用的所有术语(包括技术术语和科学术语)与本公开所属领域的普通技术人员所通常理解的具有相同的含义。将进一步理解的是，除非本说明书中明确地定义，否则术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景中的含义相一致的含义，并且不应以理想化的或过于形式化的含义来解释。
在下文中的实施例中，表述“平面图”表示当向下地观看物体时的视图，并且表述“截面图”表示当从侧面视角观看被竖直截取的物体时的视图。
在下文中的实施例中，x方向、y方向和z方向不限于直角坐标系的三个轴，并且可以以更广泛的意义解释。例如，x方向、y方向和z方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据实施例的显示面板10的示意性平面图。
显示设备可以包括显示面板10，并且保护显示面板10的覆盖窗(未示出)可以进一步布置在显示面板10上方。
如图1中所示，显示面板10在平面图中可以具有矩形形状。矩形的两对边中的一对边可以比另一对边具有大的长度。在图1中示出的显示面板10中，第一方向(x方向，行方向)可以是长边的延伸方向，第二方向(y方向，列方向)可以是短边的延伸方向，并且与长边和短边的延伸方向垂直的方向可以表示为第三方向(z方向)。显示面板10的至少一个角可以具有圆形形状。
参照图1，显示面板10可以包括其中布置(设置)多个像素的显示区域DA和显示区域DA外部的周边区域PA。周边区域PA可以是其中未布置像素的一种非显示区域。显示区域DA可以完全被周边区域PA围绕。包括在显示面板10中的各种元件可以布置在基底100上。因此，可以理解的是，基底100可以包括显示区域DA和周边区域PA。
显示面板10可以通过使用从布置在显示区域DA中的像素发射的光来提供图像。像素可以发射例如红光、绿光或蓝光。在实施例中，像素可以发射红光、绿光、蓝光或白光。像素可以包括显示元件，并且显示元件可以包括有机发光二极管。显示元件可以连接到配置为驱动显示元件的像素电路。通过从像素发射的光，可以提供图像。
配置为传输待施加到显示区域的电信号的各种线、配置为驱动像素电路的电信号、连接到线并配置为将从外部施加的信号传输到该线的焊盘PAD以及驱动器DRV可以布置在周边区域PA中。配置为传输电信号的各种线可以包括驱动电压供应线11、公共电压供应线13、第一初始化电压供应线15、第二初始化电压供应线17和偏置电压供应线19。
驱动电压供应线11可以包括第一驱动电压供应线11a和第二驱动电压供应线11b。公共电压供应线13可以包括第一公共电压供应线13a和第二公共电压供应线13b。第一驱动电压供应线11a可以通过连接线11c连接到焊盘PAD，并且可以在显示区域DA下方在x方向上延伸。第二驱动电压供应线11b可以在显示区域DA上方在x方向上延伸。第一公共电压供应线13a可以通过连接线13c连接到焊盘PAD，并且可以在显示区域DA下方在x方向上延伸。第二公共电压供应线13b可以连接到焊盘PAD，并且可以具有含有开放侧以部分地围绕显示区域DA的环形形状。
第一初始化电压供应线15可以通过连接线15c连接到焊盘PAD并且可以在显示区域DA下方在x方向上延伸。第二初始化电压供应线17可以通过连接线17c连接到焊盘PAD并且可以在显示区域DA下方在x方向上延伸。偏置电压供应线19可以通过连接线19c连接到焊盘PAD，并且可以具有用以围绕显示区域DA的环形形状。偏置电压供应线19可以连接到布置在显示区域DA中的多条偏置电压线(也被称为水平偏置电压线)BL和多条竖直偏置电压线(也被称为竖直电压线)BLv。因此，偏置电压线BL可以在显示区域DA中具有网状结构。根据另一实施例，偏置电压供应线19可以具有含有开放的上侧的环形形状。
驱动器DRV可以形成为单个集成电路芯片或者一个或多个集成电路芯片，并且可以安装在基底100上。驱动器DRV可以配置为生成数据信号，并且数据信号可以通过显示区域DA的数据线被传输到像素的像素电路。驱动器DRV可以配置为生成待传输到布置在周边区域PA中的扫描驱动电路(未示出)的控制信号。扫描驱动电路可以布置在基底100的左侧和/或右侧上的周边区域PA中，且显示区域DA在基底100的左侧上的周边区域PA和基底100的右侧上的周边区域PA之间。扫描驱动电路可以与布置在周边区域PA中的多条线中的一些重叠。扫描驱动电路可以配置为生成扫描信号，并且扫描信号可以通过显示区域DA的扫描线被传输到像素电路。
在下文中，可以将有机发光显示设备描述为根据实施例的显示设备的示例。然而，根据本公开的显示设备并不限于此。根据另一实施例，根据本公开的显示设备可以包括诸如无机发光显示设备、无机电致发光(EL)显示设备或量子点发光显示设备的显示设备。例如，包括在显示设备中的显示元件的发射层可以包括有机材料或无机材料。显示设备可以包括发射层和位于从发射层发射的光的路径上的量子点。
图2A和图2B是根据实施例的像素PX的等效电路的示意图。图3A至图4B是示出通过显示设备的亮度测量获得的光波形的示例的图。图3A至图4B示出了在支持可变刷新率(VRR)的显示设备中，根据不同的驱动频率的光波形的亮度变化的示例。参照图2A，像素PX可以包括像素电路PC和作为连接到像素电路PC的显示元件的有机发光二极管OLED。像素电路PC可以包括晶体管(例如，第一晶体管T1至第八晶体管T8)、电容器Cst以及连接到第一晶体管T1至第八晶体管T8和电容器Cst的信号线。信号线可以包括数据线DL、第一栅极线GWL、第二栅极线GCL、第三栅极线GIL、发射控制线EML、偏置控制线EBL、第一初始化电压线VL1和第二初始化电压线VL2、驱动电压线PL以及偏置电压线BL。
第一栅极线GWL、第二栅极线GCL、第三栅极线GIL、发射控制线EML和偏置控制线EBL可以是用于控制晶体管导通和截止的栅极信号被施加到的栅极控制线。驱动电压线PL可以配置为将驱动电压ELVDD传输到第一晶体管T1。驱动电压ELVDD可以是提供到包括在每个像素PX中的有机发光二极管OLED的像素电极(第一电极或阳极)的高电压。第一初始化电压线VL1可以配置为将用于初始化第一晶体管T1的第一初始化电压Vint传输到像素PX。第二初始化电压线VL2可以配置为将用于初始化有机发光二极管OLED的第二初始化电压Vaint传输到像素PX。偏置电压线BL可以配置为将偏置电压Vbias传输到第一晶体管T1。
第一晶体管T1可以是驱动晶体管，并且第二晶体管T2至第八晶体管T8可以是开关晶体管。根据晶体管的类型(N型或P型)和/或操作条件，第一晶体管T1至第八晶体管T8中的每一者的第一端子可以是源极端子或漏极端子，并且第一晶体管T1至第八晶体管T8中的每一者的第二端子可以是与第一端子不同的端子。例如，在第一端子是源极端子的情况下，第二端子可以是漏极端子。根据实施例，源极端子和漏极端子可以分别被互换地称为源极电极和漏极电极。
第一晶体管T1可以连接在驱动电压线PL和有机发光二极管OLED之间。第一晶体管T1可以通过第五晶体管T5连接到驱动电压线PL，并且可以通过第六晶体管T6电连接到有机发光二极管OLED。第一晶体管T1可以包括连接到第二节点N2的栅极(也被称为栅极电极)、连接到第一节点N1的第一端子以及连接到第三节点N3的第二端子。第一晶体管T1可以配置为根据第二晶体管T2的开关操作接收数据信号DATA并且将驱动电流供应到有机发光二极管OLED。
第二晶体管T2(数据写入晶体管)可以连接在数据线DL和第一节点N1之间并且可以通过第五晶体管T5连接到驱动电压线PL。第一节点N1可以是第一晶体管T1和第五晶体管T5连接到的节点。第二晶体管T2可以包括连接到第一栅极线GWL的栅极、连接到数据线DL的第一端子以及连接到第一节点N1(或第一晶体管T1的第一端子)的第二端子。第二晶体管T2可以配置为根据通过第一栅极线GWL传输的第一栅极信号GW而被导通，并且执行将通过数据线DL传输的数据信号DATA传输到第一节点N1的开关操作。
第三晶体管T3(补偿晶体管)可以连接在第二节点N2和第三节点N3之间。第三晶体管T3可以通过第六晶体管T6连接到有机发光二极管OLED。第二节点N2可以是第一晶体管T1的栅极连接到的节点，并且第三节点N3可以是第一晶体管T1和第六晶体管T6连接到的节点。第三晶体管T3可以包括连接到第二栅极线GCL的栅极、连接到第二节点N2(或第一晶体管T1的栅极)的第一端子以及连接到第三节点N3(或第一晶体管T1的第二端子)的第二端子。第三晶体管T3可以配置为根据通过第二栅极线GCL传输的第二栅极信号GC而被导通，并且将第一晶体管T1二极管式连接，以补偿第一晶体管T1的阈值电压。第三晶体管T3可以包括串联连接的一对子晶体管T3-1和T3-2。
第四晶体管T4(第一初始化晶体管)可以连接在第二节点N2和初始化电压线VL1之间。第四晶体管T4可以包括连接到第三栅极线GIL的栅极、连接到第二节点N2的第一端子和连接到第一初始化电压线VL1的第二端子。第四晶体管T4可以配置为根据通过第三栅极线GIL传输的第三栅极信号GI而被导通，并且将第一初始化电压Vint传输到第一晶体管T1的栅极以初始化第一晶体管T1的栅极。第四晶体管T4可以包括串联连接的一对子晶体管T4-1和T4-2。
第五晶体管T5(第一发射控制晶体管)可以连接在驱动电压线PL和第一节点N1之间。第六晶体管T6(第二发射控制晶体管)可以连接在第三节点N3和有机发光二极管OLED之间。第五晶体管T5可以包括连接到发射控制线EML的栅极、连接到驱动电压线PL的第一端子以及连接到第一节点N1的第二端子。第六晶体管T6可以包括连接到发射控制线EML的栅极、连接到第三节点N3的第一端子以及连接到有机发光二极管OLED的像素电极的第二端子。第五晶体管T5和第六晶体管T6可以配置为根据通过发射控制线EML接收的发射控制信号EM而同时被导通，使得驱动电流可以在有机发光二极管OLED中流动。
第七晶体管T7(第二初始化晶体管)可以连接在有机发光二极管OLED和第二初始化电压线VL2之间。第七晶体管T7可以包括连接到偏置控制线EBL的栅极、连接到第六晶体管T6的第二端子和有机发光二极管OLED的像素电极的第一端子以及连接到第二初始化电压线VL2的第二端子。第七晶体管T7可以配置为根据通过偏置控制线EBL接收的偏置控制信号EB而被导通，并且将第二初始化电压Vaint传输到有机发光二极管OLED的像素电极以初始化有机发光二极管OLED的像素电极。第七晶体管T7可以被省略。
第八晶体管T8(偏置晶体管)可以连接在第一节点N1和偏置电压线BL之间。第八晶体管T8可以包括连接到偏置控制线EBL的栅极、连接到偏置电压线BL的第一端子和连接到第一节点N1的第二端子。第八晶体管T8可以配置为根据通过偏置控制线EBL接收的偏置控制信号EB而被导通，并且将偏置电压Vbias施加到第一晶体管T1的第一端子，以便为第一晶体管T1的第一端子预先配置用于第一晶体管T1的顺序操作的适当电压。
结合图2A，图3A示出了根据比较实施例的包括其中省略了第八晶体管T8的像素电路的显示设备的光波形的亮度变化，并且图3B示出了根据实施例的包括包含第八晶体管T8的像素电路的显示设备的光波形的亮度变化。如图3A中所示，对于包括其中省略了第八晶体管T8的像素电路的显示设备，在以高频率(120Hz)和低频率(48Hz)驱动显示设备的情况下，由于第一晶体管T1的滞后特性，可能在亮度根据时间以低梯度变化(增加)时出现闪烁现象。如图3B中所示，通过使用第八晶体管T8将偏置电压Vbias施加到第一晶体管T1的第一端子，在显示设备的高频率和低频率驱动操作期间，可以减小显示设备的亮度根据时间的低梯度变化，并且因此，在闪烁现象方面可能改善。通过在低频率驱动操作期间在用于应用数据的区段之间的保持区段处将偏置电压Vbias施加到第一晶体管T1的第一端子，可以使高频率驱动操作和低频率驱动操作之间的亮度差异最小化。
电容器Cst可以包括第一电极和第二电极。第一电极可以连接到第一晶体管T1的栅极，并且第二电极可以连接到驱动电压线PL。电容器Cst可以配置为存储和保留与驱动电压线PL的电压和第一晶体管T1的栅极的电压之间的差相对应的电压，以保留施加到第一晶体管T1的栅极的电压。
根据另一实施例，如图2B中所示，像素电路PC还可以包括第二电容器Ch1和第三电容器Ch2。第二电容器Ch1可以连接在第三晶体管T3的子晶体管T3-1与T3-2之间的中间节点和驱动电压线PL之间。第三电容器Ch2可以连接在第四晶体管T4的子晶体管T4-1与T4-2之间的中间节点与驱动电压线PL之间。
结合图2B，图4A示出了根据实施例的包括其中省略了第二电容器Ch1和第三电容器Ch2的像素电路的显示设备的光波形的亮度变化，并且图4B示出了根据实施例的包括包含第二电容器Ch1和第三电容器Ch2的像素电路的显示设备的光波形的亮度变化。如图4A中所示，对于包括其中省略了第二电容器Ch1和第三电容器Ch2的像素电路的显示设备，可能出现一种现象，即在显示设备的高频率(120Hz)驱动操作和低频率(48Hz)驱动操作期间，由于第三晶体管T3和第四晶体管T4的截止电流泄漏，亮度根据时间以高梯度变化(降低)。如图4B中所示，通过包括第二电容器Ch1和第三电容器Ch2，在显示设备的高频率驱动操作和低频率驱动操作期间，可以减小显示设备的根据时间的高梯度的亮度变化。例如，根据图4A的实施例，与高频率驱动操作和低频率驱动操作之间的高梯度亮度差异相对应的F值为0.104nit/Hz，并且闪烁为-50db。然而，根据图4B的实施例，F值减小到0.026nit/Hz，并且闪烁减小到-61db。如图2A和图2B中所示，有机发光二极管OLED可以包括像素电极和相对电极，并且相对电极可以接收公共电压ELVSS。公共电压ELVSS可以是提供到有机发光二极管OLED的相对电极(第二电极或阴极)的低电压。有机发光二极管OLED可以从第一晶体管T1接收驱动电流(IOLED)并发射光以显示图像。
驱动电压ELVDD可以通过连接到驱动电压供应线11(图1)的驱动电压线PL施加到像素PX的像素电路PC，并且公共电压ELVSS可以通过公共电压供应线13(图1)施加到显示元件的相对电极。
图5A和图5B是示出布置在显示区域DA和周边区域PA(图1)中的信号线的连接关系的示意图。
如图5A和图5B中所示，在显示区域DA中可以布置在x方向上延伸的水平导电线和在y方向上延伸的竖直导电线。水平导电线可以包括第一初始化电压线VL1、第二初始化电压线VL2和偏置电压线BL。可以针对每一行布置第一初始化电压线VL1、第二初始化电压线VL2和偏置电压线BL中的每一者。竖直导电线可以包括第一竖直初始化电压线VL1v、第二竖直初始化电压线VL2v和竖直偏置电压线BLv。
第一初始化电压线VL1可以通过接触孔CH1电连接到第一竖直初始化电压线VL1v，以在显示区域DA中形成网状结构。第一竖直初始化电压线VL1v可以通过接触孔电连接到周边区域PA(图1)的第一初始化电压供应线15。第二初始化电压线VL2可以通过接触孔CH2电连接到第二竖直初始化电压线VL2v，以在显示区域DA中形成网状结构。第二竖直初始化电压线VL2v可以通过接触孔电连接到周边区域PA的第二初始化电压供应线17。偏置电压线BL可以通过接触孔CH3电连接到竖直偏置电压线BLv，以在显示区域DA中形成网状结构。偏置电压线BL和竖直偏置电压线BLv可以通过接触孔CH4电连接到周边区域PA的偏置电压供应线19。
公共电压线EL可以进一步布置在显示区域DA中作为多条竖直导电线中的一条。公共电压线EL的一端可以电连接到第一公共电压供应线13a。尽管未示出，但是公共电压线EL的另一端可以电连接到第二公共电压供应线13b(图1)。相对电极可以在显示区域DA中以固定的间隔电连接到公共电压线EL，并且相对电极可以在周边区域PA中电连接到第一公共电压供应线13a和第二公共电压供应线13b。
第一竖直初始化电压线VL1v、第二竖直初始化电压线VL2v、公共电压线EL和竖直偏置电压线BLv中的每一者可以在x方向上以间隔(例如，预定的或可选择的间隔)布置。第一竖直初始化电压线VL1v、第二竖直初始化电压线VL2v、公共电压线EL和竖直偏置电压线BLv中的一者可以在x方向上布置在彼此相邻的一对单位像素区域PCAu之间。如图5B中所示，单位像素区域PCAu可以包括三个像素区域，并且每个像素区域可以是其中的像素的行和列彼此交叉并且布置像素电路的区域。
单位像素区域PCAu可以包括第一像素区域PCA1、第二像素区域PCA2和第三像素区域PCA3。第一像素区域PCA1、第二像素区域PCA2和第三像素区域PCA3中的每一者可以布置在一列中，并且因此，第一竖直初始化电压线VL1v、第二竖直初始化电压线VL2v、公共电压线EL和竖直偏置电压线BLv可以在x方向上以彼此相邻的三列的间隔布置。
根据实施例，如图5B中所示，第一竖直初始化电压线VL1v可以以六个单位像素区域PCAu的间隔或十八列的间隔布置。第二竖直初始化电压线VL2v可以以两个单位像素区域PCAu的间隔或六列的间隔布置。公共电压线EL可以以六个单位像素区域PCAu的间隔或十八列的间隔布置。竖直偏置电压线BLv可以以六个单位像素区域PCAu的间隔或十八列的间隔布置。
根据实施例，竖直导电线可以与水平导电线布置在不同的层上。一些水平导电线可以布置在同一层上，并且其它水平导电线可以布置在不同的层上。
根据比较实施例，在仅提供包括第一初始化电压线VL1、第二初始化电压线VL2和偏置电压线BL的水平导电线的情况下，在图像中，水平线可能是可见的。根据实施例，水平导电线和连接到水平导电线的竖直导电线可以被提供为形成网状结构，并且因此，在水平线的波纹方面可以有改善，以降低图像中水平线的可见性。图6至图16是示出针对每个层的像素电路的装置的示意性布局图。图17是沿着图14的线II-II’截取的区的示意性截面图。图17的沿着线II-II’截取的区可以与沿着图10至图13的线I-I’截取的区相对应。
在显示区域DA(图1)中可以限定其中像素的行和列彼此交叉的像素区域，并且可以在每个像素区域中布置像素电路。图6至图16的布局图示出了分别布置在同一行中的第一像素区域PCA1、第二像素区域PCA2和第三像素区域PCA3中的像素电路。发射第一颜色的光的第一像素PX1(图15)的像素电路可以布置在第一像素区域PCA1中，发射第二颜色的光的第二像素PX2(图15)的像素电路可以布置在第二像素区域PCA2中，并且发射第三颜色的光的第三像素PX3(图15)的像素电路可以布置在第三像素区域PCA3中。根据实施例，第一像素PX1可以是发射红光的红色像素，第二像素PX2可以是发射绿光的绿色像素，并且第三像素PX3可以是发射蓝光的蓝色像素。在下文中，图6至图16是通过参照图17一起描述的。
参照图6，缓冲层101可以布置在基底100(图17)上，并且半导体层ACT可以位于缓冲层101上。半导体层ACT可以包括非晶硅、多晶硅或诸如氧化物半导体的有机半导体材料。半导体层ACT可以包括第一半导体层ACTa和第二半导体层ACTb。
第一半导体层ACTa可以在每个像素区域中具有各种弯曲的形状。在每个像素区域中的第一半导体层ACTa可以包括沟道区域以及在第一晶体管T1至第八晶体管T8(例如，图7)中的每一者的沟道区域的两侧处的源极区域和漏极区域。根据实施例，源极区域或漏极区域也可以解释为晶体管的源极电极或漏极电极。例如，如图17中所示，第一晶体管T1的源极电极和漏极电极可以分别与在沟道区域A1周围的掺杂杂质的源极区域S1和漏极区域D1相对应。
参照图6和图7，每个像素区域中的第一半导体层ACTa可以包括第一晶体管T1的源极区域S1和漏极区域D1、第二晶体管T2的源极区域S2和漏极区域D2、第三晶体管T3的源极区域S3和漏极区域D3、第四晶体管T4的源极区域S4和漏极区域D4、第五晶体管T5的源极区域S5和漏极区域D5、第六晶体管T6的源极区域S6和漏极区域D6、第七晶体管T7的源极区域S7和漏极区域D7以及第八晶体管T8的源极区域S8和漏极区域D8。第一半导体层ACTa可以包括第一晶体管T1至第八晶体管T8中的每一者的源极区域和漏极区域之间的沟道区域。
每个像素区域中的第一半导体层ACTa可以包括从第三晶体管T3的源极区域S3和漏极区域D3之间的中间区域突出的突起部分25以及从第四晶体管T4的源极区域S4和漏极区域D4之间的中间区域突起的突起部分27。第一半导体层ACTa可以包括与一行中的像素区域交叉并在x方向上延伸的第一延伸线21。第一像素区域PCA1、第二像素区域PCA2和第三像素区域PCA3中的每一者的第一半导体层ACTa可以通过第一延伸线21彼此连接。第一半导体层ACTa可以包括在y方向上从第一延伸线21突起的突起部分22。
第二半导体层ACTb可以包括与一行中的像素区域交叉并在x方向上延伸的第二延伸线23和在y方向上从第二延伸线23突起的突起部分24。突起部分24可以包括在单位像素区域PCAu中的多个像素区域中的一个中，例如，突起部分24可以只包括在第一像素区域PCA1中。第一延伸线21和第二延伸线23可以由布置在该行中的像素区域中的像素电路共享。
第一绝缘层111可以位于半导体层ACT上方。
如图7中所示，第一晶体管T1至第八晶体管T8的栅极电极G1至G8可以布置在第一绝缘层111上。发射控制线EML可以布置在第一绝缘层111上以在x方向上延伸，其中，发射控制线EML可以与第一晶体管T1至第八晶体管T8的栅极电极G1至G8包括相同的材料并且可以与第一晶体管T1至第八晶体管T8的栅极电极G1至G8布置在同一层上。
第一晶体管T1至第八晶体管T8的栅极电极G1至G8可以与第一半导体层ACTa(图6)的沟道区域重叠。第一晶体管T1的栅极电极G1可以提供为岛型。第二晶体管T2的栅极电极G2可以是导电图案31的一部分，该一部分与第一半导体层ACTa交叉。第三晶体管T3的栅极电极G31和G32可以是导电图案33的部分，该部分与第一半导体层ACTa交叉。第四晶体管T4的栅极电极G41和G42可以是导电图案35的部分，该部分与第一半导体层ACTa交叉。第五晶体管T5的栅极电极G5和第六晶体管T6的栅极电极G6可以是发射控制线EML的部分，该部分与第一半导体层ACTa交叉。第七晶体管T7的栅极电极G7和第八晶体管T8的栅极电极G8可以是导电图案37的部分，该部分与第一半导体层ACTa交叉。导电图案37可以在x方向上延伸，并且可以由布置在该行中的像素区域中的像素电路共享。根据实施例，如图7中所示，导电图案37可以在一些像素区域(例如，第二像素区域PCA2的区X)中断开连接。根据另一实施例，导电图案37可以在x方向上延伸，而没有断开连接。
第三晶体管T3和第四晶体管T4可以各自是包括同一层上的两个栅极电极的双栅极晶体管。例如，第三晶体管T3可以包括包含栅极电极G31的子晶体管T3-1(图2B)和包含栅极电极G32的子晶体管T3-2(图2B)。第四晶体管T4可以包括包含栅极电极G41的子晶体管T4-1(图2B)和包含栅极电极G42的子晶体管T4-2(图2B)。
第一半导体层ACTa的突起部分25(图6)可以位于第三晶体管T3的两个栅极电极G31和G32之间或第三晶体管T3的两个沟道之间。第一半导体层ACTa的突起部分27(图6)可以位于第四晶体管T4的两个栅极电极G41和G42之间或第四晶体管T4的两个沟道之间。
第二绝缘层112可以布置在第一晶体管T1至第八晶体管T8的栅极电极G1至G8上方。
如图8中所示并且结合图2B、图6、图7和图9，电极电压线HL、第一初始化电压线VL1和偏置电压线BL可以布置在第二绝缘层112上以在x方向上延伸。
电极电压线HL的一部分可以覆盖第一晶体管T1的栅极电极G1。第一晶体管T1的栅极电极G1可以是电容器Cst的下电极C1。电极电压线HL的一部分可以是电容器Cst的作为电容器Cst的第二电极的上电极C2，并且可以覆盖电容器Cst的下电极C1。电容器Cst可以与第一晶体管T1重叠。彼此相邻的像素区域中的电容器Cst的上电极C2可以通过电极电压线HL彼此连接。可以在电容器Cst的上电极C2中形成开口SOP。
第一初始化电压线VL1可以与半导体层ACT的第一延伸线21重叠。
偏置电压线BL可以与半导体层ACT的第二延伸线23重叠。
在y方向上从电极电压线HL突起的突起部分45可以与第一半导体层ACTa的突起部分25和27重叠。第一半导体层ACTa的突起部分25和突起部分45的一部分(与突起部分25重叠的部分)可以分别形成第二电容器Ch1的下电极C3和上电极C4。第一半导体层ACTa的突起部分27和突起部分45的一部分(与突起部分27重叠的部分)可以分别形成第三电容器Ch2的下电极C5和上电极C6。
电极电压线HL可以连接到将在下面描述的第一驱动电压线PL1，并且因此，第二电容器Ch1的上电极C4和第三电容器Ch2的上电极C6可以接收驱动电压ELVDD。第二电容器Ch1可以布置在第三晶体管T3和驱动电压线PL之间，并且第三电容器Ch2可以布置在第四晶体管T4和驱动电压线PL之间。第二电容器Ch1可以布置在驱动电压线PL和第三晶体管T3的一对子晶体管T3-1和T3-2之间的区之间。第三电容器Ch2可以布置在驱动电压线PL和第四晶体管T4的一对子晶体管T4-1和T4-2之间的区之间。由于第二电容器Ch1和第三电容器Ch2，第三晶体管T3和第四晶体管T4的截止电流泄漏可以减少，并且在图4B中示出的闪烁现象方面可能有改善。
可以进一步在第二绝缘层112上布置修复线RL。修复线RL可以与第一半导体层ACTa的第六晶体管T6和第七晶体管T7之间的区重叠。修复线RL可以连接到与像素电路分离的有机发光二极管OLED，以防像素电路出现缺陷。
第三绝缘层113可以布置在电极电压线HL、第一初始化电压线VL1和偏置电压线BL上。根据实施例，第一绝缘层111、第二绝缘层112和第三绝缘层113可以是无机绝缘层。
如图9中所示并且结合图5B、图6、图7和图8，第三栅极线GIL、第一栅极线GWL、第二栅极线GCL、第一驱动电压线PL1、偏置控制线EBL和第二初始化电压线VL2中的每一者可以在x方向上在第三绝缘层113上延伸，并且可以布置成在y方向上彼此分开。
第三栅极线GIL可以通过第二绝缘层112和第三绝缘层113的接触孔61电连接到导电图案35。第一栅极线GWL可以通过第二绝缘层112和第三绝缘层113的接触孔62电连接到导电图案31。第二栅极线GCL可以通过第二绝缘层112和第三绝缘层113的接触孔63电连接到导电图案33。
第一驱动电压线PL1可以与电极电压线HL重叠，可以通过第三绝缘层113的接触孔64电连接到电极电压线HL，并且可以通过形成在第一绝缘层111、第二绝缘层112和第三绝缘层113中的接触孔65电连接到第五晶体管T5的源极区域S5。
偏置控制线EBL可以与导电图案37重叠并且可以通过第三绝缘层113的接触孔66电连接到导电图案37。
第二初始化电压线VL2可以通过形成在第一绝缘层111、第二绝缘层112和第三绝缘层113中的接触孔67电连接到第七晶体管T7的漏极区域D7。
节点电极51和导电图案52、53、54、55、56和57可以进一步布置在第三绝缘层113上。节点电极51可以通过电容器Cst的上电极C2的开口SOP将第一晶体管T1的栅极电极G1与第三晶体管T3电连接。节点电极51的一端可以通过穿透第二绝缘层112和第三绝缘层113的接触孔68电连接到第一晶体管T1的栅极电极G1。节点电极51的另一端可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔69电连接到第三晶体管T3的源极区域S3和第四晶体管T4的源极区域S4。
导电图案52可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔70电连接到第二晶体管T2的源极区域S2。导电图案53可以通过穿透第二绝缘层112和第三绝缘层113的接触孔71电连接到第一初始化电压线VL1，并且可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔72电连接到第一半导体层ACTa的第一延伸线21。导电图案54可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔73电连接到第五晶体管T5的漏极区域D5，并且可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔74电连接到第二半导体层ACTb的第二延伸线23的突起部分24。导电图案55可以通过穿透第二绝缘层112和第三绝缘层113的接触孔75电连接到偏置电压线BL，并且可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔76电连接到第二半导体层ACTb的第二延伸线23。导电图案56可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔77电连接到第六晶体管T6的漏极区域D6和第七晶体管T7的源极区域S7。导电图案57可以通过穿透第一绝缘层111、第二绝缘层112和第三绝缘层113的接触孔78电连接到第一半导体层ACTa的第一延伸线21的突起部分22(图6)。
导电图案53、55和57可以提供在单位像素区域PCAu中的多个像素区域中的一个中，例如，可以仅提供在第一像素区域PCA1中。
第四绝缘层114可以布置在第三栅极线GIL、第一栅极线GWL、第二栅极线GCL、第一驱动电压线PL1、偏置控制线EBL和第二初始化电压线VL2上。
如图10至图13中所示并且结合图1、图7、图8和图9，数据线DL、第二驱动电压线PL2和竖直导电线VTL(图17)可以在y方向上在第四绝缘层114上延伸并且可以布置成在x方向上彼此分开。竖直导电线VTL可以包括图10中示出的第一竖直初始化电压线VL1v、图11中示出的第二竖直初始化电压线VL2v、图12中示出的竖直偏置电压线BLv以及图13中示出的公共电压线EL。竖直导电线VTL可以布置在第一像素区域PCA1和第三像素区域PCA3之间。
数据线DL可以布置在针对每一列的每个像素区域中。数据线DL可以通过第四绝缘层114的接触孔81电连接到导电图案52，以连接到第二晶体管T2的源极区域S2。
第二驱动电压线PL2可以布置在针对每一列的每个像素区域中。第二驱动电压线PL2可以通过第四绝缘层114的接触孔82电连接到第一驱动电压线PL1。驱动电压线PL可以包括在x方向上延伸的第一驱动电压线PL1和在y方向上延伸的第二驱动电压线PL2，以便在显示区域DA中具有网状结构。
图10中示出的第一竖直初始化电压线VL1v可以通过第四绝缘层114的接触孔84电连接到导电图案57，以电连接到第一初始化电压线VL1，并且因此，第一初始化电压线VL1可以在显示区域DA中具有网状结构。
图11中示出的第二竖直初始化电压线VL2v可以通过第四绝缘层114的接触孔85电连接到第二初始化电压线VL2，并且因此，第二初始化电压线VL2可以在显示区域DA中具有网状结构。
图12中示出的竖直偏置电压线BLv可以通过第四绝缘层114的接触孔86电连接到偏置电压线BL，并且因此，偏置电压线BL可以在显示区域DA中具有网状结构。
可以进一步在第四绝缘层114上布置导电图案91。导电图案91可以通过第四绝缘层114的接触孔83电连接到导电图案56。
参照图17，第五绝缘层115可以布置在竖直导电线VTL上。作为显示元件的有机发光二极管OLED可以布置在第五绝缘层115上。有机发光二极管OLED可以包括像素电极201、相对电极205、以及像素电极201和相对电极205之间的中间层203。
第四绝缘层114和第五绝缘层115可以是有机绝缘层。
如图14中所示并且结合图1、图7、图10和图15，布置在第五绝缘层115上的像素电极201可以通过第五绝缘层115的接触孔95电连接到像素电极201下方的导电图案91，使得像素电极201可以通过第六晶体管T6连接到第一晶体管T1。
根据实施例，连接到布置在第一像素区域PCA1中的第一像素PX1的像素电路的像素电极201和连接到布置在第三像素区域PCA3中的第三像素PX3的像素电路的像素电极201可以与第三像素区域PCA3的像素电路重叠，可以各自具有方形形状，并且可以布置成在y方向上彼此相邻。连接到布置在第二像素区域PCA2中的第二像素PX2的像素电路的像素电极201可以与第一像素区域PCA1的像素电路和第二像素区域PCA2的像素电路重叠，并且可以具有形状。连接到第二像素PX2的像素电路的像素电极201可以包括在x方向上具有第一宽度201W1的第一部分201a和在x方向上具有第二宽度201W2的第二部分201b。从第一部分201a延伸并突起的一对第二部分201b可以彼此面对，且凹槽在该一对第二部分201b之间。第二宽度201W2可以小于第一宽度201W1。覆盖像素电极201的边缘的像素限定层116可以布置在像素电极201上方。暴露像素电极201的一部分并限定发射区域的开口116OP可以限定在像素限定层116中。像素限定层116可以是单个有机绝缘层或多个有机绝缘层和/或单个无机绝缘层或多个无机绝缘层。
中间层203可以包括发射层以及发射层上方的第一功能层和/或发射层下方的第二功能层。第一功能层可以是空穴传输层(HTL)。在实施例中，第一功能层可以包括空穴注入层(HIL)和HTL。第二功能层可以包括电子传输层(ETL)和/或电子注入层(EIL)。第一功能层和第二功能层可以一体形成，以与包括在显示区域DA中的有机发光二极管OLED相对应。第一功能层或第二功能层可以被省略。
相对电极205可以被一体地形成为与包括在显示区域DA中的有机发光二极管OLED相对应。
图15是示出根据实施例的像素的发射区域的布置的示意图。
参照图15，布置在显示区域DA(图1)中的像素可以包括第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3可以在x方向和y方向上以一种图案(例如，预定的或可选择的图案)重复地布置。第一像素PX1、第二像素PX2和第三像素PX3中的每一者可以包括像素电路和电连接到该像素电路的有机发光二极管OLED。每个像素的有机发光二极管OLED可以布置在像素电路上方。有机发光二极管OLED可以布置在像素电路上方(例如，直接在像素电路上方)以与像素电路重叠，或者可以布置成相对于像素电路偏移以与布置在相邻行和/或相邻列中的另一像素的像素电路部分地重叠。
图15示出了第一像素PX1至第三像素PX3中的每一者的发射区域。发射区域可以是其中布置有机发光二极管OLED的发射层的区域。如图17中所示，发射区域可以由像素限定层116的开口116OP限定。因为发射层布置在像素电极201上，所以图15中示出的发射区域的布置可以表示像素电极201的布置或像素的布置。
如图15中所示，第一像素PX1的发射区域EA1和第三像素PX3的发射区域EA3可以在y方向上彼此相邻，并且第二像素PX2的发射区域EA2可以布置成在x方向上与第一像素PX1的发射区域EA1和第三像素PX3的发射区域EA3相邻。因此，第一像素PX1的发射区域EA1和第三像素PX3的发射区域EA3可以在y方向上彼此交替地布置，并且第二像素PX2的发射区域EA2可以在y方向上重复地布置。
第一像素PX1的发射区域EA1、第二像素PX2的发射区域EA2和第三像素PX3的发射区域EA3中的每一者在x方向上的长度和在y方向上的长度可以彼此不同。例如，第一像素PX1的发射区域EA1、第二像素PX2的发射区域EA2和第三像素PX3的发射区域EA3可以具有在y方向上具有长边的四边形形状。第一像素PX1的发射区域EA1在x方向上的长度与第一像素PX1的发射区域EA1在y方向上的长度之间的比、第二像素PX2的发射区域EA2在x方向上的长度与第二像素PX2的发射区域EA2在y方向上的长度之间的比以及第三像素PX3的发射区域EA3在x方向上的长度与第三像素PX3的发射区域EA3在y方向上的长度之间的比可以彼此不同。根据另一实施例，第一像素PX1的发射区域EA1和/或第三像素PX3的发射区域EA3可以具有在x方向和y方向上具有相同的长度的(一个/多个)正方形形状。第二像素PX2的发射区域EA2在y方向上的长度可以等于或大于第一像素PX1的发射区域EA1在y方向上的长度和第三像素PX3的发射区域EA3在y方向上的长度之和。四边形发射区域还可以包括具有圆角(顶点)的四边形形状。
第一像素PX1的发射区域EA1和第三像素PX3的发射区域EA3可以具有四边形形状，并且第二像素PX2的发射区域EA2可以具有形状。第二像素PX2的一对发射区域EA2可以布置成使得/> 形状彼此面对。
如图16中所示，根据实施例，可以在发射区域EA1、EA2和EA3之间布置间隔件SPC。间隔件SPC可以以间隔(例如，预定的或可选择的间隔)布置在像素限定层116上方。图16示出了在y方向上布置在第二像素PX2的一对发射区域EA2和第二像素PX2的另一对发射区域EA2之间的具有四边形形状的间隔件SPC，以及布置在第一像素PX1的发射区域EA1和第二像素PX2的发射区域EA2之间或第三像素PX3的发射区域EA3和第二像素PX2的发射区域EA2之间的具有三角形形状的间隔件SPC。
第一像素PX1的第一发射区域EA1、第二像素PX2的第二发射区域EA2和第三像素PX3的第三发射区域EA3可以具有彼此不同的面积(大小)。根据实施例，第二像素PX2的发射区域EA2可以比第一像素PX1的发射区域EA1具有大的面积。第二像素PX2的发射区域EA2可以比第三像素PX3的发射区域EA3具有大的面积。第三像素PX3的发射区域EA3可以比第一像素PX1的发射区域EA1具有大的面积。根据另一实施例，第三像素PX3的发射区域EA3可以与第一像素PX1的发射区域EA1具有相同的面积。
发射区域EA1、EA2和EA3可以具有多边形形状(诸如四边形形状或八边形形状)、圆形形状、椭圆形形状等，其中，多边形形状可以包括具有圆角(顶点)的形状。
根据实施例，发射区域EA1至EA3可以布置成像素的与发射区域EA1至EA3相对应的像素区域重叠。根据另一实施例，发射区域EA1至EA3可以布置成像素的与发射区域EA1至EA3相邻的像素区域重叠。图15示出了具有S型条纹结构的像素布置。然而，本公开不限于此。例如，像素可以布置成矩阵结构、钻石型结构(TM)、马赛克结构、三角形结构等。像素可以布置成具有各种形状。
图18是根据实施例的显示面板10a的示意性平面图。
图18中示出的显示面板10a与图1中示出的显示面板10的不同之处可以在于，显示面板10a在平面图中具有在第二方向(y方向)上的长边和第一方向(x方向)上的短边。其上布置显示驱动器320的显示电路板300可以连接到显示面板10a的一侧。显示驱动器320可以配置为生成待传输到周边区域PA的扫描驱动电路(未示出)的控制信号。显示驱动器320可以配置为生成数据信号并将数据信号传输到显示区域DA的像素电路。
根据实施例的像素电路不限于上述的像素电路PC(例如，图2A)。像素电路可以是包括第八晶体管T8(例如，图2A)的像素电路，并且晶体管和电容器的数量以及装置的连接关系可以被不同地修改。
图19A和图19B是根据实施例的像素PX的等效电路的示意图。
图2A和图2B中示出的像素电路PC可以包括实现为P沟道金属氧化物半导体场效应晶体管(MOSFET(PMOS))的第一晶体管T1至第八晶体管T8。然而，在图19A和图19B中示出的像素电路PC中，来自第一晶体管T1至第八晶体管T8之中的第三晶体管T3和第四晶体管T4可以实现为N沟道MOSFET(NMOS)，并且其余晶体管可以实现为PMOS。因此，图19A和图19B中示出的像素电路PC可以与图2A和图2B中示出的像素电路PC不同，而其它配置可以彼此相同。
在图19A中，来自第一晶体管T1至第八晶体管T8之中的第三晶体管T3和第四晶体管T4可以包括包含氧化物的半导体层，并且其余晶体管可以包括包含硅的半导体层。
根据另一实施例，如图19B中所示，在像素电路PC中，第三晶体管T3可以包括串联连接的一对子晶体管T3-1和T3-2，并且第四晶体管T4可以包括串联连接的一对子晶体管T4-1和T4-2。像素电路PC还可以包括连接在第三晶体管T3的子晶体管T3-1和T3-2之间的中间节点与驱动电压线PL之间的第二电容器Ch1以及连接在第四晶体管T4的子晶体管T4-1和T4-2之间的中间节点与驱动电压线PL之间的第三电容器Ch2。
根据实施例，连接到像素电路的多条电压线中的至少一条可以在显示区域中具有网状结构。根据实施例，配置为将偏置电压施加到驱动晶体管的端子的偏置电压线可以具有网状结构。根据实施例，配置为将初始化电压施加到驱动晶体管的栅极的第一初始化电压线和配置为将初始化电压施加到有机发光二极管的像素电极的第二初始化电压线可以具有网状结构。连接到水平偏置电压线的竖直电压线、第一初始化电压线和第二初始化电压线中的每一条可以布置在一对像素区域之间。
根据实施例的显示设备可以实现为电子装置，诸如智能电话、移动电话、智能手表、导航装置、游戏机、电视机(TV)、车头单元、笔记本计算机、膝上型计算机、平板计算机、个人媒体播放器(PMP)、个人数字助理(PDA)等。该电子装置可以是柔性装置。
根据实施例，配置为将电压施加到配置为驱动显示元件的像素电路的多条电压线中的至少一条可以具有网状结构，并且因此，可以提供具有改善的显示质量的显示设备。然而，本公开的范围不限于上述的这种效果。
本文中已经公开了实施例，并且尽管采用了术语，但它们仅在一般意义和描述性意义上被使用和解释，而不是为了限制的目的。在某些情况下，除非另外特别说明，否则正如本领域普通技术人员将显而易见的，结合实施例描述的特征、特性和/或元件可以被单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域普通技术人员将理解的是，在不脱离本公开的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (20)

1.一种显示面板，其中，所述显示面板包括：
驱动电压线；
有机发光二极管；
驱动晶体管，电连接在所述驱动电压线和所述有机发光二极管之间；
数据写入晶体管，电连接在所述驱动晶体管和数据线之间；
第一电压线，在第一方向上延伸；
第一晶体管，电连接在所述驱动晶体管和所述第一电压线之间；
第一竖直电压线，在垂直于所述第一方向的第二方向上延伸，并且电连接到所述第一电压线；以及
第二晶体管，电连接在所述驱动晶体管和所述驱动电压线之间。
2.根据权利要求1所述的显示面板，其中，
所述第一晶体管电连接在第一节点和所述第一电压线之间，所述驱动晶体管和所述第二晶体管电连接到所述第一节点，并且
所述数据写入晶体管电连接在所述第一节点和所述数据线之间。
3.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第二电压线，在所述第一方向上延伸；
第三晶体管，电连接在所述有机发光二极管和所述第二电压线之间；以及
第二竖直电压线，在所述第二方向上延伸，并且电连接到所述第二电压线。
4.根据权利要求3所述的显示面板，其中，所述显示面板还包括：
栅极线，将控制信号施加到所述第一晶体管的栅极和所述第三晶体管的栅极，并且在所述第一方向上延伸。
5.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第三电压线，在所述第一方向上延伸；
第四晶体管，电连接在所述驱动晶体管的栅极和所述第三电压线之间；以及
第三竖直电压线，在所述第二方向上延伸，并且电连接到所述第三电压线。
6.根据权利要求5所述的显示面板，其中，
所述第四晶体管包括串联电连接的一对子晶体管，并且
所述显示面板还包括：
电容器，电连接在所述驱动电压线和节点之间，所述节点在所述一对子晶体管之间。
7.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第五晶体管，电连接在所述驱动晶体管的栅极和第二节点之间，所述第二节点在所述驱动晶体管和所述有机发光二极管之间。
8.根据权利要求7所述的显示面板，其中，
所述第五晶体管包括串联电连接的一对子晶体管，并且
所述显示面板还包括：
电容器，电连接在所述驱动电压线和节点之间，所述节点在所述一对子晶体管之间。
9.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第四晶体管，电连接在所述驱动晶体管的栅极和第三电压线之间，并且包括串联电连接的一对子晶体管；
第五晶体管，电连接在所述驱动晶体管的所述栅极和节点之间，所述节点在所述驱动晶体管和所述有机发光二极管之间，所述第五晶体管包括串联电连接的一对子晶体管；
第一电容器，电连接在所述驱动电压线和所述驱动晶体管的所述栅极之间；
第二电容器，电连接在所述驱动电压线和在所述第四晶体管的所述一对子晶体管之间的节点之间；以及
第三电容器，电连接在所述驱动电压线和在所述第五晶体管的所述一对子晶体管之间的节点之间。
10.根据权利要求1所述的显示面板，其中，所述驱动电压线包括：
第一驱动电压线，在所述第一方向上延伸；和
第二驱动电压线，在所述第二方向上延伸，并且电连接到所述第一驱动电压线。
11.一种显示面板，其中，所述显示面板包括：
基底，包括显示区域和围绕所述显示区域的周边区域，所述显示区域包括像素区域；
多个像素电路，设置在所述像素区域中，所述显示区域中的像素的多个行和多个列在所述像素区域处彼此交叉；
多条第一电压线，在行方向上延伸，所述多条第一电压线中的每一条设置在所述多个行中的相应的行中；以及
多条第一竖直电压线，在列方向上延伸，以第一数量的列的间隔设置，并且电连接到所述多条第一电压线，其中，
所述多个像素电路中的每一个包括：
驱动晶体管；
数据写入晶体管，电连接在所述驱动晶体管和数据线之间；
第一晶体管，电连接在所述驱动晶体管和来自所述多条第一电压线之中的设置在相应的行中的第一电压线之间；以及
第二晶体管，电连接在所述驱动晶体管和驱动电压线之间。
12.根据权利要求11所述的显示面板，其中，所述显示面板还包括：
第一电压供应线，设置在所述周边区域中，
其中，所述多条第一电压线和所述多条第一竖直电压线电连接到所述周边区域中的所述第一电压供应线。
13.根据权利要求11所述的显示面板，其中，所述显示面板还包括：
多条第二电压线，在所述行方向上延伸，所述多条第二电压线中的每一条设置在所述多个行中的相应的行中；和
多条第二竖直电压线，在所述列方向上延伸，以第二数量的列的间隔设置，并且电连接到所述多条第二电压线，其中，
所述多个像素电路中的每一个还包括：
第三晶体管，连接在显示元件和来自所述多条第二电压线之中的设置在相应的行中的第二电压线之间。
14.根据权利要求13所述的显示面板，其中，所述显示面板还包括：
第二电压供应线，设置在所述周边区域中，
其中，所述多条第二竖直电压线电连接到所述周边区域中的所述第二电压供应线。
15.根据权利要求13所述的显示面板，其中，
所述第一数量大于所述第二数量，
所述多条第一竖直电压线中的一条设置在一对相邻的像素区域之间，并且
所述多条第二竖直电压线中的一条设置在另一对相邻的像素区域之间。
16.根据权利要求11所述的显示面板，其中，所述显示面板还包括：
多条第三电压线，在所述行方向上延伸，所述多条第三电压线中的每一条设置在所述多个行中的相应的行中；和
多条第三竖直电压线，在所述列方向上延伸，以所述第一数量的列的间隔设置，并且电连接到所述多条第三电压线，
其中，所述多个像素电路中的每一个还包括电连接在所述驱动晶体管的栅极和来自所述多条第三电压线之中的设置在相应的行中的第三电压线之间的第四晶体管。
17.根据权利要求16所述的显示面板，其中，所述显示面板还包括：
第三电压供应线，设置在所述周边区域中，
其中，所述多条第三竖直电压线电连接到所述周边区域中的所述第三电压供应线。
18.根据权利要求16所述的显示面板，其中，
所述多条第一竖直电压线中的一条设置在一对相邻的像素区域之间，并且
所述多条第三竖直电压线中的一条设置在另一对相邻的像素区域之间。
19.根据权利要求16所述的显示面板，其中，所述多个像素电路中的每一个还包括：
第五晶体管，电连接在所述驱动晶体管的所述栅极和第二节点之间，所述第二节点在所述驱动晶体管和有机发光二极管之间；
第一电容器，包括包含所述驱动晶体管的所述栅极的第一电极和在所述第一电极上方的第二电极；
第二电容器，包括电连接到所述第五晶体管的半导体层的第三电极和在所述第三电极上方的第四电极；以及
第三电容器，包括电连接到所述第四晶体管的半导体层的第五电极和在所述第五电极上方的第六电极。
20.根据权利要求19所述的显示面板，其中，
所述第二电容器的所述第三电极和所述第三电容器的所述第五电极各自包括半导体材料，并且
所述第一电容器的所述第二电极、所述第二电容器的所述第四电极和所述第三电容器的所述第六电极彼此为一体，并且电连接到所述驱动电压线。
CN202310746546.0A 2022-09-08 2023-06-25 显示面板 Pending CN117672135A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0114491 2022-09-08
KR1020220114491A KR20240035674A (ko) 2022-09-08 2022-09-08 표시패널

Publications (1)

Publication Number Publication Date
CN117672135A true CN117672135A (zh) 2024-03-08

Family

ID=90074043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310746546.0A Pending CN117672135A (zh) 2022-09-08 2023-06-25 显示面板

Country Status (3)

Country Link
US (1) US20240090263A1 (zh)
KR (1) KR20240035674A (zh)
CN (1) CN117672135A (zh)

Also Published As

Publication number Publication date
US20240090263A1 (en) 2024-03-14
KR20240035674A (ko) 2024-03-18

Similar Documents

Publication Publication Date Title
CN109545129B (zh) 显示装置
US11855104B2 (en) Display device having power line electrically connected to electrode layers located above and below transistor
CN112309332B (zh) 像素电路及其驱动方法、显示基板和显示面板
CN113078174B (zh) 阵列基板、显示面板及显示装置
US11455959B2 (en) Display device
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
WO2021232411A1 (zh) 显示基板、显示面板以及显示装置
US11508312B2 (en) Organic light emitting display device
US10903300B2 (en) Display panel
KR102053410B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
CN220476241U (zh) 显示装置
WO2023005669A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
CN116249398A (zh) 发光显示装置及其制造方法
CN117672135A (zh) 显示面板
CN114613258A (zh) 透明显示装置
CN114639343B (zh) 有机发光显示装置
KR102046997B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
US11910678B1 (en) Display panel and display device
WO2023142049A1 (zh) 显示基板和显示装置
EP4224528A2 (en) Display panel
WO2023130439A1 (zh) 显示基板和显示装置
WO2023123237A1 (zh) 像素组、阵列基板和显示面板
KR20240065459A (ko) 표시장치
KR20220060031A (ko) 트랜지스터 기판 및 이를 포함하는 표시 장치
KR20240072412A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication