CN117660941A - 使用异质前体相互作用的硅碳化物膜的保形沉积 - Google Patents

使用异质前体相互作用的硅碳化物膜的保形沉积 Download PDF

Info

Publication number
CN117660941A
CN117660941A CN202311302407.5A CN202311302407A CN117660941A CN 117660941 A CN117660941 A CN 117660941A CN 202311302407 A CN202311302407 A CN 202311302407A CN 117660941 A CN117660941 A CN 117660941A
Authority
CN
China
Prior art keywords
silicon
bonds
silicon carbide
hydrogen
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311302407.5A
Other languages
English (en)
Inventor
马修·斯科特·韦默
巴德里·N·瓦拉达拉简
龚波
桂喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/044,357 external-priority patent/US20180347035A1/en
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN117660941A publication Critical patent/CN117660941A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

可以使用远程等离子体化学气相沉积(CVD)技术沉积经掺杂或未经掺杂的碳化硅膜。将一种或多种含硅前体提供至反应室。以实质上低能态或基态提供自由基物质，例如氢的自由基物质，并且其与一种或多种含硅前体相互作用以沉积碳化硅膜。共反应物可以与一种或多种含硅前体一起流动，其中该共反应物可以是沉积添加剂或非沉积添加剂以提高碳化硅膜的台阶覆盖率。

Description

使用异质前体相互作用的硅碳化物膜的保形沉积
本申请是申请号为201980049405.5、申请日为2019年7月22日、发明名称为“使用异质前体相互作用的硅碳化物膜的保形沉积”的申请的分案申请。
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其优先权权益的每个申请均通过引用全文并入本文且用于所有目的。
背景技术
碳化硅(SiC)类薄膜具有独特的物理、化学和机械性能，并被用于各种应用，特别是集成电路应用中。SiC薄膜的种类包括经氧掺杂的碳化硅(也称为碳氧化硅)、经氮掺杂的碳化硅(也称为碳氮化硅)、以及经氧和氮掺杂的碳化硅(也称为碳氧氮化硅)、和未掺杂的碳化硅。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
提供了一种在衬底上沉积碳化硅膜的方法。所述方法包含：在反应室中提供衬底；使含硅前体流入所述反应室中并朝向所述衬底流动；以及使共反应物与所述含硅前体一起流入所述反应室中。所述含硅前体(i)具有一或更多个Si-H键和/或Si-Si键，(ii)具有一或更多个Si-C键、Si-N键和/或Si-O键、(iii)没有C-O键、并且(iv)没有C-N键。所述共反应物是烃分子。所述方法还包含：在远程等离子体源中由氢源气体产生氢的自由基，所述氢的自由基是在所述含硅前体和所述共反应物的上游产生；以及将所述氢的自由基引入所述反应室中并导向所述衬底，其中所述氢的自由基处于基态以与所述含硅前体以及所述共反应物进行反应，从而在所述衬底上形成经掺杂或未经掺杂的碳化硅膜，其中所述经掺杂或未经掺杂的碳化硅膜具有至少90％的保形性。
在一些实现方案中，在邻近所述衬底的环境中的所有或实质上所有的所述氢的自由基是处于基态的氢的自由基。在一些实现方案中，所述经掺杂或未经掺杂的碳化硅膜是碳氧化硅(SiCO)、碳氮化硅(SiCN)、或氧碳氮化硅(SiOCN)的经掺杂的碳化硅膜。在一些实现方案中，所述烃分子具有一或更多个碳-碳双键或三键。所述烃分子可以包含丙烯、乙烯、丁烯、戊烯、丁二烯、戊二烯、己二烯、庚二烯、甲苯、苯、乙炔、丙炔、丁炔、戊炔或己炔。在一些实现方案中，所述含硅前体与所述共反应物沿着相同流动路径同时流入所述反应室中。在一些实现方案中，所述含硅前体包含烷基碳硅烷、硅氧烷或硅氮烷。
另一方面涉及一种在衬底上沉积碳化硅膜的方法。所述方法包含：在反应室中提供衬底；使第一有机硅前体流入所述反应室中；以及使第二有机硅前体流入所述反应室中。所述第一有机硅前体具有(i)一或更多个Si-H键和/或Si-Si键、以及(ii)一或更多个Si-C键、Si-N键和/或Si-O键，而所述第二有机硅前体(i)没有Si-H键、并且(ii)没有Si-Si键。所述方法还包含：在远程等离子体源中由氢源气体产生氢的自由基，所述氢的自由基在所述第一有机硅前体和所述第二有机硅前体的上游产生；以及将所述氢的自由基引入所述反应室中并导向所述衬底，其中所述氢的自由基处于基态以与所述第一有机硅前体以及所述第二有机硅前体进行反应，从而在所述衬底上形成经掺杂或未经掺杂的碳化硅膜。
在一些实现方案中，所有或实质上所有的所述氢的自由基为处于基态的氢的自由基。在一些实现方案中，所述经掺杂或未经掺杂的碳化硅膜是碳氧化硅(SiCO)、碳氮化硅(SiCN)、或氧碳氮化硅(SiOCN)的经掺杂的碳化硅膜。在一些实现方案中，所述第二有机硅前体的流率是所述第一有机硅前体的流率的至少两倍。在一些实现方案中，所述经掺杂或未经掺杂的碳化硅膜具有至少95％的保形性。在一些实现方案中，所述第二有机硅前体包含四甲基硅烷(4MS)。在一些实现方案中，所述第一有机硅前体与所述第二有机硅前体沿着相同流动路径同时流入所述反应室中。
这些和其它实施方案将参考附图在下面进一步进行描述。
附图说明
图1A示出了沉积在衬底上的示例性经掺杂或未经掺杂的硅碳化物膜的横截面示意图。
图1B示出了保形沉积在衬底的特征上的示例性经掺杂或未经掺杂的硅碳化物膜的横截面示意图。
图1C示出了在晶体管的栅电极的侧壁上的示例性经掺杂或未经掺杂的碳化硅竖直结构的横截面示意图。
图1D示出了在气隙型金属化层中的铜线的暴露侧壁上的示例性经掺杂或未经掺杂的碳化硅竖直结构的横截面示意图。
图1E示出了用于多孔介电材料的示例性经掺杂或未经掺杂的碳化硅孔密封剂的横截面示意图。
图2示出了代表性的笼形硅氧烷前体的示例的化学结构。
图3示出了根据一些实施方案的具有远程等离子体源的示例性等离子体处理装置的示意图。
图4示出了根据一些其他实施方案的具有远程等离子体源的示例性等离子体处理装置的示意图。
图5A示出了在不使用含碳的非沉积添加剂的情况下沉积在衬底特征上的碳化硅薄膜的TEM图像。
图5B示出了使用含碳的非沉积添加剂沉积在衬底特征上的碳化硅薄膜的TEM图像。
图6A示出了在不使用含硅沉积添加剂的情况下沉积在衬底特征上的碳化硅薄膜的TEM图像。
图6B示出了使用含硅沉积添加剂沉积在衬底特征上的碳化硅薄膜的TEM图像。
具体实施方式
在本公开中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”可互换使用。本领域的普通技术人员应理解的是，术语“部分制造的集成电路”可以指集成电路制造的许多阶段中的任意阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底典型地具有200毫米或300毫米或450毫米的直径。下面的详细描述假设本公开是在晶片上实现。然而，本公开并不受此限制。工件可以是各种形状、尺寸和材料。除了半导体晶片外，可利用本公开优点的其它工件还包括各种物品，如印刷电路板等。
引言
半导体设备的制造通常涉及在集成制造工艺中在衬底上沉积一个或多个薄膜。在制造工艺的一些方面中，如碳化硅、碳氧化硅、碳氮化硅和碳氧氮化硅之类的薄膜类型使用原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或任何其他合适的沉积方法进行沉积。如本文所使用的，术语“碳化硅”包括未掺杂的或经掺杂的硅碳化物，如经氧掺杂的碳化硅(SiCO)、经氮掺杂的碳化硅(SiCN)、以及经氮和氧掺杂的碳化硅(SiOCN)。对于多数而言，经掺杂的碳化硅具有至多约50％原子的掺杂原子，无论这些原子是氧、氮还是其他元素的原子。掺杂水平提供了所需的膜性能。
用于沉积碳化硅的前体分子可以包括具有硅-氢(Si-H)键和/或硅-硅(Si-Si)键、以及硅-碳(Si-C)键的含硅分子。用于沉积碳氧化硅的前体分子包括具有硅-氢(Si-H)键和/或硅-硅(Si-Si)键、以及硅-氧(Si-O)键、和/或硅-碳(Si-C)键的含硅分子。用于沉积碳氮化硅的前体分子包括具有硅-氢(Si-H)键和/或硅-硅(Si-Si)键、以及硅-氮(Si-N)键、和/或硅-碳(Si-C)键的含硅分子。用于沉积碳氮氧化硅的前体分子包括具有硅-氢(Si-H)键、和/或硅-硅(Si-Si)键、以及硅-氮(Si-N)键、硅-氧(Si-O)键，和/或硅-碳(Si-C)键的含硅分子。当前的PECVD工艺可使用原位等离子体处理，在原位等离子体处理中，等离子体被直接提供到衬底的附近。
已经发现，沉积高品质的碳化硅薄膜会具有一些挑战，例如提供具有以下特性的膜：良好的台阶覆盖、低介电常数、高击穿电压、低漏电流、高孔隙率、和/或覆盖在暴露的金属表面上而不氧化金属表面。
虽然本发明不受任何特定理论的限制，但相信，在典型PECVD工艺中的等离子体条件以产生不良影响的方式将含硅前体分子分成片段。例如，PECVD会破坏在前体分子中的Si-O键和/或Si-C键，以产生高活性自由基或具有高粘附系数的其他片段类型。所得的经掺杂的碳化硅膜的片段可以包括具有“悬挂”的键的硅、碳、和/或氧原子，意思是硅、碳和/或氧原子具有活跃的不成对的价电子。前体分子和它们的片段的高粘附系数会沉积具有不良台阶覆盖的碳化硅膜，因为活性前体片段可不成比例地粘附到凹入特征的侧壁的上部区域和其他结构中。
悬挂键可在所沉积的碳氧化硅膜或碳氮氧化硅膜中产生硅烷醇基(Si-OH)。其结果是，该膜可能具有不利的高介电常数。膜质量也可能受到影响，因为直接等离子体条件倾向于将碳从所沉积的膜中提取出来。
此外，悬挂键可在沉积的碳化硅膜中产生增多的硅-氢键(Si-H)。毁坏的Si-C键可以在直接等离子体沉积条件下用Si-H替换。碳化硅膜中的Si-H键的存在会产生具有不良电性能的膜。例如，Si-H键的存在会降低击穿电压，并会增加漏电流，因为Si-H键为电子提供了泄漏路径。
另外，悬挂键可导致碳化硅膜中不受控制的化学结构或形态结构。在某些情况下，这样的结构是具有低孔隙率或无孔的致密细丝，使得膜具有不能接受的高介电常数。无孔隙率可能是直接等离子体条件破坏了在环硅氧烷中的Si-C键和/或Si-O键的结果，否则在环硅氧烷中的Si-C键和/或Si-O键将会在超低k介电材料中提供孔隙率。
有时在PECVD中使用直接等离子体条件可导致沉积中的定向性，因为击穿前体分子的能量可以是在表面产生大量离子轰击的低频。定向沉积也可导致具有不良台阶覆盖的碳化硅膜的沉积。直接等离子体是这样的等离子体：在其中，等离子体(适当浓度的电子和正离子)在沉积期间在靠近衬底表面驻留，有时仅通过等离子体鞘与衬底表面分离。
典型的PECVD工艺有时不适于在暴露的铜或其它金属表面上沉积碳化硅膜，因为这种工艺可氧化金属。在PECVD工艺中可使用氧化剂，如氧气(O2)、臭氧(O3)、二氧化碳(CO2)、或其他氧化物质以形成碳氧化硅膜。
沉积期间衬底表面的环境
图1A示出了沉积在衬底上的示例性碳化硅膜的横截面。碳化硅膜101可以在邻近衬底100处产生相对温和的环境的工艺条件下形成。衬底100可以是任意晶片、半导体晶片、部分制造的集成电路、印刷电路板、显示屏、或其他适当的工件。用于沉积碳化硅膜101的工艺可包括具有一个或多个Si-H键和/或一个或多个Si-Si键并伴有其它键(例如Si-C键、Si-O键、和/或Si-N键)的一种或多种含硅前体，具体取决于要生成的掺杂结构的类型。
采用碳化硅膜的某些应用在图1B-1E中被示出。在一些实施方案中，含硅前体可以包括含硅-氧前体、含硅-氮前体、和/或含硅-碳前体。含硅-氧前体可包括一个或多个Si-O键，含硅-氮前体可包括一个或多个Si-N键，以及含硅-碳前体可包括一个或多个Si-C键。在一些实施方案中，例如，含硅前体可包括具有Si-O键和Si-C键或Si-N键和Si-C键的单一反应物A。在一些实施方案中，含硅前体可以包括具有Si-O键或Si-N键的反应物B、以及具有Si-C键的反应物C。应该理解的是，可以在本发明的范围内使用任何数量的合适的反应物。示例性的含硅前体的化学结构将在下面进一步详细讨论。
含硅前体包含一或更多Si-H键和/或一或更多Si-Si键。然而，应理解，另外的含硅前体可不必包含Si-H或Si-Si键。这些另外的含硅前体可与具有一或更多Si-H和/或Si-Si键的含硅前体同时提供。在沉积工艺中，Si-H键和/或Si-Si键被破坏，并作为活性位点，以用于在沉积的碳化硅膜101中的含硅前体之间形成键。被破坏的键也可以作为位点，以用于在沉积期间或之后所进行的热处理中的交联。在活性位点键合与交联可以共同形成所得碳化硅膜101中的一级主链或基体。
在一些实施方案中，工艺条件可以保持或者基本上维持所沉积的碳化硅膜101层中的Si-C键、以及假如存在的Si-O键和Si-N键。因此，邻近衬底100的反应条件提供用于选择性破坏Si-H键和/或Si-Si键，例如，从破坏的Si-H键中提取氢，但该反应条件并不提供用于从Si-O键提取氧、从Si-N键提取氮、或者从Si-C键提取碳。然而，引入诸如氧之类的共反应物可以从Si-C键提取碳。应理解，可能在邻近衬底表面的环境下发生其他反应机制，包括动力学上较不利的反应机制，如取代反应。通常，所描述的反应条件存在于衬底100的暴露面(碳化硅膜101沉积所在的面)。它们还可存在于衬底100上方的一定距离处，例如，在衬底100上方的约0.5微米至约150毫米处。实际上，前体的活化可在衬底100上方的相当远的距离处以气相形式发生。通常，相关的反应条件在衬底100的整个暴露面上会是均匀的或基本均匀的，但某些应用可允许一些变化。
除了含硅前体，工件(例如，衬底100)附近的环境可包括一种或多种自由基物质，优选处于实质上低能态的自由基物质。这些物质的实例包括氢自由基(即，氢原子自由基)。在一些实施方案中，氢原子自由基中的所有的、或基本上所有的、或相当大的部分会处于基态(ground state)，例如，在工件附近的至少约90％或95％的氢原子自由基处于基态。在某些实施方案中，气体源是在载气(如氦)中提供。作为一个例子，氢气可在氦载体中以约1-10％的浓度的氢进行提供。选择压强、载气(如氦)的比例和其他工艺条件，以使氢原子作为处于未经重组的低能态的自由基来碰撞衬底100。
如别处所解释的，氢气可被供给到远程等离子体源以产生氢原子自由基。可将远程等离子体源定位于衬底表面以及邻近衬底表面的环境的上游。该氢原子自由基一旦产生，就可处于激发能量状态下。例如，处于激发能量状态的氢可具有至少10.2eV(第一激发状态)的能量。激发的氢原子自由基可以导致含硅前体的非选择性分解。例如，处于激发状态的氢原子自由基可轻易地破坏Si-H键、Si-Si键、Si-N键、Si-O键和Si-C键，这可改变碳化硅膜101的组成或物理特性或电气特性。在一些实施方案中，当激发的氢原子自由基失去其能量或弛豫(relax)时，该激发的氢原子自由基可以成为实质上低能态的氢原子自由基或基态的氢原子自由基。处于实质上低能态或基态的氢原子自由基能够选择性地破坏Si-H键和Si-Si键，而通常保留Si-O键、Si-N键和Si-C键。在一些实施方案中，可提供工艺条件，使得激发的氢原子自由基失去能量或弛豫以形成实质上低能态或基态的氢原子自由基。例如，远程等离子体源或相关联的组件可以被设计成为使得从远程等离子体源扩散到衬底100的氢原子自由基的驻留时间大于激发的氢原子自由基的能量弛豫时间(energeticrelaxation time)。激发的氢原子自由基的能量弛豫时间可以是约等于或小于约1×10 -3秒。
氢原子自由基的相当大的部分处于基态的状态可通过各种技术来实现。如下面所述，一些装置被设计成实现这种状态。可以测试和调整装置特征和工艺控制特征以产生温和状态，在该温和状下氢原子自由基中的相当大的部分是处于基态。例如，装置可以针对等离子体源下游(即，衬底100附近)的带电粒子来进行操作和测试。该工艺和装置可以进行调节，直到衬底100附近基本上不存在任何带电物质。此外，装置和工艺的特征可以被调节成一种配置，在该配置中这些装置和工艺开始从标准含硅前体产生碳化硅膜101。选择支持这种膜沉积的相对温和的条件。
自由基物质的其它实例包括：含氧物质，如元素氧自由基(原子或双原子)；含氮物质，如元素氮自由基(原子或双原子)；和含N-H自由基，如氨自由基，其中氮被任选地掺入膜。含N-H的自由基的实例包括但不限于甲胺、二甲胺和苯胺的自由基。上述自由基物质可以由包括含氢物质、含氮物质、含N-H物质、或它们的混合物的源气体来制备。在一些实施方案中，所沉积的膜的基本上所有或者大部分的原子是由前体分子提供。在这种情况下，用于驱动沉积反应的低能量的自由基可以完全是氢或其它基本上不对沉积层的质量作出贡献的物质。在一些实施方案中，如在下面进一步详细讨论的，自由基物质可以通过远程等离子体源产生。在一些实施方案中，更高能量状态的一些自由基或甚至离子都可以潜在地存在于晶片平面附近。
在一些实施方案中，工艺条件使用处于实质上低能态的自由基物质，该低能态足以破坏Si-H键和/或Si-Si键，同时基本上保持Si-O键、Si-N键和Si-C键。这样的工艺条件可能不具有大量的处于高能量状态(如基态之上的状态)的离子、电子、或自由基物质。在一些实施方案中，在邻近膜的区域内离子浓度不超过约107/cm3。大量离子或高能量自由基的存在可趋向于破坏Si-O键、Si-N键和Si-C键，这可能产生具有非理想的电特性(例如，高介电常数和/或低击穿电压)以及保形性差的膜。相信，过度活性的环境产生具有高粘附系数(表示以化学或物理方式粘附到工件侧壁的倾向性)的活性前体片段，从而导致保形性差。
在邻近衬底100的环境下，含硅前体通常用其它物质(特别是载气)输送。在一些实现方式中，含硅前体是与自由基物质和其它物质(包括其它活性物质和/或载气)一起存在的。在一些实施方案中，含硅前体可以被作为混合物引入。在沉积反应表面的上游，该含硅前体可与惰性载气混合。惰性载气的实例包括但不限于氩(Ar)和氦(He)。此外，含硅前体可以被引入具有主要和次要物质的混合物中，含有一些元素或结构特征(例如，环形结构、笼形结构、不饱和键等)的次要物质以相对低的浓度存在于碳化硅膜101中。然而，应理解，次要物质可能不会显著地影响碳化硅膜101的组成或结构特征。多种前体可以等摩尔或相对类似的比例存在，以适于形成在所得到的碳化硅膜101中的一级主链或基质。在其他实施方案中，不同前体的相对量是显著偏离等摩尔比(equimolarity)的。
在一些实施方案中，一种或多种含硅前体基本上提供了所沉积的碳化硅膜101的所有质量，其中少量的氢或来自远程等离子体的其他元素提供了小于约5％原子的膜质量或小于约2％原子的膜质量。在一些实施方案中，只有自由基物质和一种或多种含硅前体对所沉积的碳化硅膜101的组分作出贡献。在其他实施方案中，沉积反应包括其它共反应物而非一种或多种含硅前体和自由基物质，其可能会或不会对所沉积的碳化硅膜101的组成有贡献。这样的共反应物的实例包括二氧化碳(CO2)、一氧化碳(CO)、水(H2O)、甲醇(CH3OH)、氧(O2)、臭氧(O3)、氮(N2)、一氧化二氮(N2O)、氨(NH3)、二氮烯(N2H2)、甲烷(CH4)、乙烷(C2H6)、乙炔(C2H2)、乙烯(C2H4)、乙硼烷(B2H6)、以及它们的组合。这样的材料可被用作氮化剂、氧化剂、还原剂等等。在一些情况下，它们可通过除去或添加与含硅前体一起提供的碳中的一部分来用于调节所沉积的膜中的碳量。在采用非氢共反应物的一些实施方案中，共反应物通过与含硅前体相同的流动路径被引入到反应室；例如，包括气体出口或喷头的路径，一般不直接暴露到等离子体。在一些实施方案中，氧和/或二氧化碳与前体一起被引入，以通过在沉积期间从膜或前体中除去碳来改变碳化硅膜101的组分。在采用非氢共反应物的一些实现方式中，共反应物经由与氢相同的流动路径被引入反应室，以使得共反应物至少部分地转化成自由基和/或离子。在这样的实现方式中，氢自由基和共反应物自由基都与一种或多种含硅前体反应，以产生沉积的碳化硅膜101。
在使用了共反应物并且共反应物与待转换为自由基的物质(例如，氢)一起被引入到室的某些实施方案中，共反应物可以以与反应室中的包括自由基源(如氢)、和任一种或多种载气(如氦)在内的其他气体相比相对少的量被提供到反应室中。例如，共反应物可以以约0.05％或更少的质量比或约0.01％或更少的质量比或约0.001％或更少的质量比存在于工艺气体中。例如，反应物混合物(其进入到等离子体源中)可以是约10-20升/分钟(L/m)的He、约200-500标准立方厘米/分钟(sccm)的H2以及约1-10sccm的氧。然而，应理解，在某些实施方案中，共反应物可以以约0.05质量％或更多、或1质量％或更多、或20质量％或更多的比例存在于工艺气体中。当共反应物与含硅前体一起(例如，通过气体出口或喷头)被引入到反应室时，共反应物可以以较高的浓度存在；例如约2质量％或更少、或约0.1质量％或更少。当共反应物是相对较弱的反应物(例如，弱氧化剂，如二氧化碳)时，其可以以甚至更高的浓度存在，例如约10质量％或10质量％以下、或约4质量％或更少。当共反应物为添加剂时，其可以甚至更高的浓度(如约10质量％或更多、或约20质量％或更多)存在。
邻近衬底100的环境中的温度可以是促进沉积反应的任何合适的温度，但有时受限于含有碳化硅膜101的设备的应用。在一些实施方案中，在碳化硅膜101的沉积期间，邻近衬底100的环境中的温度可以在很大程度上通过在上面支撑有衬底100的基座的温度进行控制。在一些实施方案中，操作温度可以是介于约50℃和约500℃之间。例如，在许多集成电路应用中操作温度可以是介于约250℃和约400℃之间。在一些实施方案中，提高温度可以导致衬底表面上的交联增加。
在邻近衬底100的环境中的压强可以是用于在反应室中生成活性自由基的任何合适的压强。在一些实施方案中，压强可为约35托或更低。例如，如在采用微波生成等离子体的实施方案中，压强可以是介于约10托和约20托之间。在其它实例中，如在采用射频(RF)生成等离子体的实施方案中，压强可以是小于约5托、或介于约0.2托和约5托之间。
邻近衬底100的环境促成通过远程等离子体CVD在衬底100上沉积碳化硅膜101。将源气体供应至远程等离子体源，并提供功率至远程等离子体源，功率可使源气体解离并产生处于激发能态的离子和自由基。在激发之后，处于激发能态的自由基弛豫为实质低能态的自由基或基态的自由基，例如基态的氢自由基。可通过处于弛豫能态的氢自由基以选择性地打断含硅前体中的键。可通过处于弛豫能态的氢自由基以选择性地打断共反应物或另外的前体中的键，以活化共反应物或另外的前体。
碳化硅膜经常被使用于半导体设备中。例如，经掺杂或未经掺杂的碳化硅膜可以用作金属扩散阻挡层、蚀刻停止层、硬掩模层、针对源极与漏极植入的栅极间隔件、磁阻式随机存取存储器(MRAM)或电阻式随机存取存储器(RRAM)的包覆屏障、以及在气隙处的气密扩散阻挡层等等。图1B-1E示出了在多种应用中含有碳化硅膜的结构的横截面。图1B示出了保形地沉积于衬底的特征上的碳化硅薄膜。图1C示出了在晶体管的栅极电极结构的侧壁上的碳化硅竖直结构。图1D示出了在空气间隙型的金属化层中暴露的铜线侧壁上的碳化硅竖直结构。图1E示出了针对多孔介质材料的碳化硅孔密封剂。这些应用中的每一个将在下面进一步详细讨论。
前体的化学结构
如所讨论的，在形成碳化硅膜中采用的前体可以包括含硅前体，其中该含硅前体中的至少一些具有至少一个Si-H键和/或至少一个Si-Si键。在某些实施方案中，含硅前体在每个硅原子上具有至多一个氢原子。因此，例如，具有一个硅原子的前体具有键合到该硅原子的至多一个氢原子；具有两个硅原子的前体具有键合到一个硅原子的一个氢原子和任选地键合到第二个硅原子的另一个氢原子；具有三个硅原子的前体具有键合到一个硅原子的至少一个氢原子和任选地键合到剩余一个或两个硅原子的一个或两个以上的氢原子，等等。此外，含硅前体可以包括至少一个Si-O键、至少一个Si-N键、和/或至少一个Si-C键。虽然在形成碳化硅膜期间可以使用任意数量的适当的前体，但该前体中的至少一些将包括具有至少一个Si-H键或Si-Si键和任选地至少一个Si-O键、Si-N键、和/或Si-C键的含硅前体。在各种实施方案中，一个或多个含硅前体不包含O-C键或N-C键；例如，一个或多个前体不包含烷氧基(-O-R)，其中R是有机基团，如烃基或胺(-NR1R2)基团，其中R1和R2各自独立地为氢或有机基团。相信，这种基团可使其所驻留的前体或片段具有高粘附系数。
在某些实施方案中，针对碳化硅膜中提供的碳中的一些可以是由含硅前体上的一个或更多烃部分提供。这些部分可以选自烷基、烯基、炔基、芳基等。在某些实施方案中，烃基具有单个碳原子以最小化在沉积期间Si-H和/或Si-Si键的断裂反应的空间位阻。然而，前体不限于单碳基团；可以使用较多数量的碳原子，如2个、3个、4个、5个或6个碳原子。在某些实施方案中，烃基是线性的。在某些实施方案中，烃基是环状的。
在某些实施方案中，在碳化硅膜中所提供的碳的一部分可由含碳前体中的一或更多烃分子提供。这种烃分子可包含碳-碳链，其中可使用若干碳原子，例如2、3、4、5、6、或7个碳原子。在一些实施方案中，烃分子包含一或更多碳双键和/或碳三键。
在一些实施方案中，含硅前体落入化学种类中。应该理解的是，也可以采用含硅前体的其它化学种类，含硅前体不限于下文所讨论的化学种类。
在一些实施方案中，含硅前体可以是硅氧烷。在一些实施方案中，硅氧烷可以是环状的。环状硅氧烷可包括环四硅氧烷，如2,4,6,8-四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)和六甲基环四硅氧烷(HMCTS)。其它环状硅氧烷还可以包括但不限于环三硅氧烷和环戊硅氧烷。使用环状硅氧烷的实施方案是可以引入孔隙到碳化硅膜的环状结构，其中孔的尺寸对应于环的半径。例如，环四硅氧烷环可具有约6.7埃的半径。
在一些实施方案中，硅氧烷可具有三维或笼形结构。图2示出了笼形硅氧烷前体的代表性实例。笼形硅氧烷具有经由氧原子彼此桥连的硅原子，以形成多面体或任何3-D结构。笼形硅氧烷前体分子的一个实例是倍半硅氧烷。笼形硅氧烷结构在Cleemput等人的共同拥有的美国专利No.6576345中被进一步详细描述，该专利通过引用被整体并入本文以用于所有目的。类似于环状硅氧烷，笼形硅氧烷可以引入孔隙到碳化硅膜。在一些实施方案中，孔隙大小为介孔。
在一些实施方案中，硅氧烷可以是线性的。合适的线性硅氧烷的实例包括但不限于：二硅氧烷(如五甲基二硅氧烷(PMDSO)和四甲基二硅氧烷(TMDSO))；以及三硅氧烷(如六甲基三硅氧烷、七甲基三硅氧烷)。
在一些实施方案中，含硅前体可以是烷基硅烷或其它的经烃基取代硅烷。所述烷基硅烷包括中心硅原子，具有键合到该中心硅原子的一个或多个烷基以及键合到该中心硅原子的一个或多个氢原子。在某些实施方案中，烷基中的任何一个或多个包含1至5个碳原子。所述烃基可以是饱和的或不饱和的(例如，烯烃(如乙烯)，炔烃和芳香基)。实例包括但不限于三甲基硅烷(3MS)、三乙基硅烷、五甲基二硅甲烷((CH3)2Si-CH2-Si(CH3)3)、和二甲基硅烷(2MS)。
在一些实施方案中，含硅前体可以是烷氧基硅烷。然而，在一些实施方案中，应理解，含硅前体并非烷氧基硅烷，以避免烷氧基团的存在。烷氧基硅烷包括中心硅原子和与该中心硅原子键合的一个或多个烷氧基以及与该中心硅原子键合的一个或多个氢原子。示例包括但不限于三甲氧基硅烷(TMOS)、二甲氧基硅烷(DMOS)、甲氧基硅烷(MOS)、甲基二甲氧基硅烷(MDMOS)、二乙氧基甲基硅烷(DEMS)、二甲基乙氧基硅烷(DMES)和二甲基甲氧基硅烷(DMMOS)。
乙硅烷、三硅烷或其它更高级的硅烷可以代替甲硅烷使用。来自烷基硅烷类的一个这样的乙硅烷的实例是六甲基乙硅烷(HMDS)。来自烷基硅烷类的乙硅烷的另一个例子可包括五甲基乙硅烷(PMDS)。其他类型的烷基硅烷可包括烷基碳硅烷，其可以具有分支式聚合结构，该结构具有键合到硅原子的碳以及键合到硅原子的烷基。实例包括二甲基三甲基硅烷基甲烷(DTMSM)和双-二甲基硅烷基乙烷(BDMSE)。在一些实施方案中，硅原子中的一个可具有连接到它的含碳基团或含烃基团，并且硅原子中的一个可具有连接到它的氢原子。
在一些实施方案中，含硅前体可以是含氮化合物，例如硅氮化氢(例如硅氮烷)。通常，这种化合物含有碳，但仅与硅原子键合，而不与氮原子键合。在某些实施方案中，含氮化合物不具有任何碳-氮键。在某些实施方案中，含氮化合物不具有任何胺部分(-C-NR1R2)，其中R1和R2是相同或不同的基团，例如氢原子和烃基(例如烷基、烯基或炔基)。合适的硅-氮前体的示例包括各种硅氮烷，例如环状和线性硅氮烷，其含有一个或多个与一个或多个硅原子键合的烃部分和一个或多个与一个或多个硅原子键合的氢原子。硅氮烷的示例包括甲基取代的二硅氮烷和三硅氮烷，例如四甲基二硅氮烷和六甲基三硅氮烷。
在沉积碳化硅期间，多种含硅前体可存在于工艺气体中。例如，硅氧烷和烷基硅烷可以一起使用，或硅氧烷和烷氧基硅烷可以一起使用。各个前体的相对比例可以基于所选择的前体的化学结构和所得的碳化硅膜的应用进行选择。例如，如下面更详细地讨论的，硅氧烷量的摩尔百分比可以大于硅烷量的摩尔百分比，以产生多孔膜。
为了沉积经氧掺杂的碳化硅膜，合适前体的实例可以包括环硅氧烷，如环四硅氧烷(例如七甲基环四硅氧烷(HMCTS)和四甲基环四硅氧烷)。其它环状硅氧烷还可以包括但不限于环三硅氧烷和环戊硅氧烷。为了沉积经氧掺杂的碳化硅膜，合适前体的其它实例包括线性硅氧烷，例如，但不限于二硅氧烷，如五甲基二硅氧烷(PMDSO)、四甲基二硅氧烷(TMDSO)、六甲基三硅氧烷和七甲基三硅氧烷。
针对未经掺杂的碳化硅膜的沉积，合适的前体的示例可包含经一或更多的含有例如1-5个碳原子的烷、烯、和/或炔基团取代的单硅烷。示例包含(但不限于)三甲基硅烷(3MS)、二甲基硅烷(2MS)、三乙基硅烷(TES)以及五甲基二硅甲烷。此外，可使用乙硅烷、三硅烷、或其他较高硅烷以取代单硅烷。乙硅烷的示例包含六甲基乙硅烷(HMDS)和五甲基乙硅烷(PMDS)。烷基硅烷的其他类型可包含烷基碳硅烷。示例包含二甲基三甲基硅基甲烷(DTMSM)与双-二甲基硅基乙烷(BDMSE)。
针对掺杂氮的碳化硅膜的沉积，合适的前体的示例可包含硅氮烷例如烷基二硅氮烷、以及包含分别键合至一或更多硅原子的氨基(-NH2)和烷基团的可能化合物。烷基二硅氮烷包含硅氮烷及键合至两个硅原子的烷基团。一示例包含1,1,3,3-四甲基二硅氮烷(TMDSN)。
如所解释的，含硅前体被选择以提供高度保形的碳化硅膜。相信，具有低粘附系数的含硅前体能够生成高度保形的膜。“粘附系数”是用于描述在相同时间段内吸附到/粘附到该表面的吸附物质(例如，片段或分子)的数量与撞击表面的物质总数相比的比率的术语。符号Sc有时用来指粘附系数。Sc的值是介于0(意味着没有任何物质粘附)和1(意味着所有的撞击物质粘附)之间。多种因素影响粘附系数，包括撞击物质的类型、表面温度、表面覆盖度、表面的结构细节、以及撞击物质的动能。某些物质本性比其它物质更有“粘附性”，使得每次物质撞击表面时它们更可能吸附到表面。这些更有粘附性的物质具有更大的粘附系数(所有其它因素相同)，并且与具有较低粘附系数的较不粘附的粘性物质相比更可能吸附在凹入特征的入口附近。在一些情况下，前体的粘附系数(在相关的沉积条件下)可为约0.05或更小，例如约0.001或更小。
装置
本发明的一个方面是配置成实现本文所描述的方法的装置。适当的装置包括用于实现工艺操作的硬件和具有用于根据本发明控制工艺操作的指令的系统控制器。在一些实施方案中，用于执行前述工艺操作的装置可以包括远程等离子体源。相比于直接等离子体，远程等离子体源提供温和的反应条件。适当的远程等离子体装置的实例在于2013年10月24日提交的美国专利申请No.14/062,648中被描述，该美国专利申请被以引用的方式全部并入本文且用于所有目的。
图3示出了根据某些实施方案的远程等离子体装置的一个示意图。该装置300包括具有喷头320的反应室310。在反应室310的内部，衬底330搁置在台座或基座335上。在一些实施方案中，基座335可以装配有加热/冷却元件。控制器340可以被连接到装置300的组件，以控制装置300的操作。例如，该控制器340可以包含用于控制装置300的操作的工艺条件的指令，如温度工艺条件和/或压力工艺条件。在一些实施方案中，控制器340可包含用于控制前体气体、共反应气体、源气和载气的流率的指令。控制器340可以包含用于随时间的推移改变共反应气体的流率的指令。附加地或可替代地，控制器340可包含用于随时间的推移改变前体气体的流率的指令。控制器340的更详细的说明在下文提供。
在操作中，气体或气体混合物经由耦合到反应室310的一个或多个气体入口被引入到反应室310。在一些实施方案中，两个或更多个气体入口被耦合到反应室310。第一气体入口355可被耦合到反应室310并连接到容器350，第二气体入口365可以被耦合到反应室310并连接到远程等离子体源360。在包括远程等离子体配置的实施方案中，用于前体与在远程等离子体源中产生的自由基物质的输送管线是分离的。因此，前体和自由基物质在到达衬底330之前基本上不会进行相互作用。应理解，在一些实施方案中，可使气体管线颠倒，使得容器350可经由第二气体入口365而提供前体气体流，而远程等离子体源360可经由第一气体入口355而提供离子和自由基。
一种或多种自由基物质可在远程等离子体源360中产生并配置为经由第二气体入口365进入反应室310。任何类型的等离子体源可以在远程等离子体源360中使用以创建自由基物质。这包括但不限于电容耦合等离子体、电感耦合等离子体、微波等离子体、直流等离子体和激光生成的等离子体。电容耦合等离子体的实例可以是射频(RF)等离子体。高频等离子体可以配置以在13.56MHz或更高来进行操作。这样的远程等离子体源360的实例可以是由Lam Research Corporation(Fremont,California)制造的这样的射频远程等离子体源360的另一实例可以是由马萨诸塞州威明顿的MKS Instruments制造的其可以在440kHz下操作，并且可以被提供作为螺栓固定到较大装置上的子单元，以用于并行处理一个或多个衬底。在一些实施方案中，微波等离子体可被用作远程等离子体源360，如/>其也由MKS Instruments制造。微波等离子体可被构造成在2.45GHz的频率下操作。提供给远程等离子体源的气体可以包括氢、氮、氧和如本文别处提及的其它气体。在某些实施方案中，氢是在载体(如氦)中提供。作为一个实例，氢气可以在氦气载体中以约1-10％氢的浓度来提供。
前体可以在容器350中被提供，并且可以经由第一气体入口355被供给到喷头320。喷头320将前体朝向衬底330分配到反应室310。衬底330可以位于该喷头320下方。应该理解的是，喷头320可具有任何合适的形状，并且可以具有任何数量和布置的用于分配气体到衬底330的端口。前体可以以受控的流率被供给到喷头320并最终供给到衬底330。
在远程等离子源360形成的一种或多种自由基物质可以气相方式朝向衬底330运送。一种或多种自由基物质可以通过第二气体入口365流入到反应室310。应当理解的是，如图3所示，第二气体入口365不必横向于(transverser to)衬底330的表面。在某些实施方案中，所述第二气体入口365可在衬底330正上方或在其它位置。远程等离子体源360和反应室310之间的距离可以被配置为提供温和的反应条件，从而使得在远程等离子源360产生的离子化物质基本上是中性的，但处于实质上低能态下的至少一些自由基物质保持在邻近衬底330的环境中。这样的低能态的自由基物质不再重新组合以形成稳定的化合物。远程等离子体源360和反应室310之间的距离可以是等离子体的侵蚀性(例如，由源RF功率电平部分确定的)、等离子体中气体密度(例如，如果存在浓度高的氢原子，那么它们的相当大的部分可重组以在到达反应室310之前形成H2)、以及其他因素的函数。在一些实施方案中，远程等离子体源360和反应室310之间的距离可为介于约1cm至30cm之间，例如为约5cm或约15cm。
在一些实施方案中，不是主要的含硅前体或氢自由基的共反应物在沉积反应期间引入。在一些实施方案中，装置被配置成通过第二气体入口365引入共反应物，在这种情况下，共反应物至少部分转化成等离子体。在一些实施方案中，装置被配置成经由第一气体入口355通过喷头320引入共反应物。共反应物的实例包括氧、氮、氨、二氧化碳、一氧化碳等。共反应物的流率可随时间的推移而变化，以在渐变膜中产生组分梯度。
图4根据某些其他实施方案示出了具有远程等离子体源的示例性等离子体处理装置的示意图。等离子体处理装置400包含与反应室404分离的远程等离子体源402。远程等离子体源402经由多端口气体分配器406而与反应室404流体耦合，多端口气体分配器406也可被称为喷头。自由基物质产生于远程等离子体源402中并被供应至反应室404。将一或更多种含硅前体供应至远程等离子体源402和多端口气体分配器406的下游的反应室404。该一或更多种含硅前体与自由基物质在反应室404的化学气相沉积区域408中进行反应，以在衬底412的表面上沉积碳化硅膜。化学气相沉积区域408包含邻近衬底412的表面的环境。
衬底412被支撑在衬底支撑件或基座414上。基座414可在反应室404内移动，以将衬底412定位于化学气相沉积区域408内。在图4所示的实施方案中，基座414示出了已在化学气相沉积区域408内将衬底412升高。在某些实施方案中，基座414也可调整衬底412的温度，基座414可提供对衬底412上的热活化表面反应的某些选择性控制。
图4示出了设置在远程等离子体源402周围的线圈418，其中远程等离子体源402包含外壁(例如石英圆顶)。线圈418电耦合至等离子体产生器控制器422，其可用于通过感应耦合等离子体生成而在等离子体区域424内形成并维持等离子体。在某些实施方案中，等离子体产生器控制器422可包含供应功率至线圈418的电源，其中在等离子体产生期间功率可在约1至6千瓦(kW)的范围内。在某些实施方案中，用于平行板或电容耦合等离子体生成的电极或天线可用于通过等离子体激发而产生自由基的连续供应，而非使用感应耦合等离子体生成。无论用于在等离子体区域424内点燃和维持等离子体的机制为何，可在膜沉积期间利用等离子体激励而连续地产生自由基物质。在某些实施方案中，在稳态膜沉积期间在近似稳态条件下产生氢自由基，但在膜沉积开始和结束时可能发生瞬变。
当氢气或其他源气体被供应至远程等离子体源402时，可在等离子体区域424内连续地产生氢自由基的供应。可在远程等离子体源402中产生经激发的氢自由基。如果未重新激发或重新供应能量或与其他自由基重新结合，则经激发的氢自由基失去其能量或弛豫。因此，经激发的氢自由基可弛豫而形成处于实质低能态或基态的氢自由基。
可使用一或更多种额外气体将氢气或其他源气体稀释。该一或更多种额外气体可被供应至远程等离子体源402。在某些实施方案中，使氢气或其他源气体与一或更多种额外气体进行混合而形成气体混合物，其中该一或更多种额外气体可包含载气。额外气体的非限制性示例可包含氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)、及氮(N2)。该一或更多种额外气体可支持或稳定远程等离子体源402内的稳态等离子体状态、或有助于瞬时等离子体的引燃或熄灭程序。在一些实施方案中，使用例如氦将氢气或其他源气体稀释可促成更高的总压力而不会造成伴随的等离子体击穿(plasma breakdown)。换言之，氢气与氦的稀释气体混合物可促成更高的总气体压力，而不会使供应至远程等离子体源402的等离子体功率增加。如图4所示，源气体供应源426与远程等离子体源402流体耦合，以供应氢气或源气体。此外，额外的气体供应源428与远程等离子体源402流体耦合，以供应一或更多种额外气体。该一或更多种额外气体也可包含上述的共反应物气体。虽然图4的实施方案描绘了源气体和一或更多种额外气体的气体混合物经由分离的气体出口而引入，但应理解，可将该气体混合物直接引入至远程等离子体源402中。即，可经由单一气体出口将预混合的稀释气体混合物供应至远程等离子体源402。
气体(例如经激发的氢与氦自由基以及弛豫的气体/自由基)从远程等离子体源402流出，并且经由多端口气体分配器406而流入反应室404。在多端口气体分配器406内以及反应室404内的气体通常不会在其内经受连续的等离子体激发。在某些实施方案中，多端口气体分配器406包含离子过滤器和/或光子过滤器。将离子和/或光子过滤可减少衬底的损害、非期望的分子再激发、和/或反应室404内的含硅前体的选择性裂解或分解。多端口气体分配器406可具有多个气体端口434，以使气体流扩散至反应室404中。在某些实施方案中，多个气体端口434可相互隔开。在某些实施方案中，可将多个气体端口434设置成规则间隔的通道或通孔的阵列，这些通道或通孔延伸穿过将远程等离子体源402与反应室404分隔的板。多个气体端口434可将从远程等离子体源402离开的自由基平稳地分散和扩散至反应室404中。
典型的远程等离子体源与反应容器相隔较远。因此，自由基消灭和重组(例如通过壁碰撞事件)会使活性物质大幅减少。相对地，在某些实施方案中，可基于在典型处理条件下的平均自由程或气流驻留时间而配置多个气体端口434的尺寸，以协助自由基自由地进入反应室404。在某些实施方案中，多个气体端口434的开口可占据多端口气体分配器406的介于约5％和约20％之间的暴露表面积。在某些实施方案中，多个气体端口434可各自具有介于约3:1和10:1之间、或介于约6:1和8:1之间的轴向长度比直径的比率。这种深宽比可使通过多个气体端口434的自由基物质的壁碰撞频率降低，并且同时为大多数激发态自由基物质提供足够的时间以弛豫为基态自由基物质。在某些实施方案中，可配置多个气体端口434的尺寸以使得气体通过多端口气体分配器406的驻留时间大于激发态自由基物质一般的能量弛豫时间。氢源气体的激发态自由基物质在图4中可由·H*表示，而氢源气体的基态自由基物质在图4中可由·H表示。
在某些实施方案中，离开多个气体端口434的激发态自由基物质可流入弛豫区域438中，弛豫区域438被包含在反应室404的内部中。弛豫区域438位于化学气相沉积区域408的上游，但在多端口气体分配器406的下游。离开多端口气体分配器406的基本上所有或至少90％的激发态自由基物质会在弛豫区域438中转变成弛豫态自由基物质。换言之，几乎所有进入弛豫区域438的激发态自由基物质(例如经激发的氢自由基)在离开弛豫区域438之前变得去激发(de-excited)、或转变成弛豫态自由基物质(例如基态氢自由基)。在某些实施方案中，可配置弛豫区域438的工艺条件或几何形状，俾使自由基物质流过弛豫区域438的驻留时间(例如由平均自由径及平均分子速度所决定的时间)引致弛豫态自由基物质自弛豫区域438流出。
随着自由基物质从多端口气体分配器406输送至弛豫区域438，可将一或更多种含硅前体和/或一或更多种共反应物引入化学气相沉积区域408中。可通过气体分配器或气体出口442将一或更多种含硅前体引入，其中气体出口442可与前体供应源440流体耦合。弛豫区域438可包含在多端口气体分配器406与气体出口442之间的空间内。气体出口442可包含彼此间隔开的开口，使得可在与从弛豫区域438流出的气体混合物平行的方向上引入一或更多种含硅前体流。气体出口442可位于多端口气体分配器406和弛豫区域438的下游。气体出口442可位于化学气相沉积区域408和衬底412的上游。化学气相沉积区域408位于反应室404的内部中，并且位于气体出口442与衬底412之间。
可防止实质上所有的一或更多种含硅前体流与邻近多端口气体分配器406的激发态自由基物质相混合。弛豫态或基态的自由基物质在邻近衬底412的区域中与一或更多种含硅前体混合。化学气相沉积区域408包含邻近衬底412的区域，在该区域中弛豫态或基态自由基物质与一或更多种含硅前体混合。在碳化硅膜的CVD形成期间，弛豫态或基态自由基物质与一或更多种含硅前体以气相混合。
在某些实施方案中，共反应物可从气体出口442引入并与一或更多种含硅前体一起流动。共反应物可包含如下文所述的沉积添加剂或非沉积添加剂。可在远程等离子体源402的下游将共反应物引入。可从前体供应源440或与气体出口442流体耦合的其他源(未图示)供应共反应物。共反应物可以是如下文所述的含碳前体或不含Si-H或Si-Si键的第二含硅前体。在某些实施方案中，共反应物可从多端口气体分配器406引入，并与在远程等离子体源402中产生的自由基物质一起流动而流入反应室404。这可包含在远程等离子体源402中提供的共反应物气体的自由基和/或离子。共反应物可从额外的气体供应源428供应。
气体出口442可与多端口气体分配器406分离足够的距离，以防止一或更多种含硅前体的反向扩散或反向流。在某些实施方案中，气体出口442可与多个气体端口434分离如下距离：介于约0.5英寸至约5英寸之间、或介于约1.5英寸至约4.5英寸之间、或介于约1.5英寸至约3英寸之间的距离。
可经由出口448而将工艺气体从反应室404中去除，出口448被配置成与泵(未图示)流体耦合。因此，可将过量的含硅前体、共反应物、自由基物质以及稀释与置换或清扫气体从反应室404中去除。在某些实施方案中，系统控制器450与等离子体处理装置400进行操作性通信。在某些实施方案中，系统控制器450包含处理器系统452(例如微处理器)，其被配置成执行保存于数据系统454(例如存储器)中的指令。在某些实施方案中，系统控制器450可与等离子体产生器控制器422进行通信以控制等离子体参数和/或条件。在某些实施方案中，系统控制器450可与基座414进行通信以控制基座高度和温度。在一些实施方案中，系统控制器450可控制其他处理条件，例如RF功率设置、频率设置、工作周期、脉冲时间、反应室404内的压力、远程等离子体源402内的压力、来自源气体供应源426和额外的气体供应源428的气体流率、来自前体供应源440和其他源的气体流率、基座414的温度、以及反应室404的温度等。
下述图4的控制器450的方面也适用于图3的控制器340。控制器450可包含用于控制等离子体处理装置400的操作的工艺条件的指令。控制器450会通常包括一个或多个存储器设备和一个或多个处理器。所述处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。用于实现适当的控制操作的指令是在处理器上执行。这些指令可以存储在与控制器450相关联的存储器设备，或者它们可以通过网络来提供。
在某些实施方案中，控制器450控制本文描述的等离子体处理装置400的所有的或大多数的活动。例如，控制器450可控制等离子体处理装置400的与沉积碳化硅膜以及任选地在包含碳化硅膜的制造流程中的其他操作相关联的所有的或大多数的活动。控制器450可以执行包括成组指令的系统控制软件，成组指令用于控制定时、气体组成、气体流率、室压强、室温度、RF功率水平、衬底位置、和/或其他参数。在一些实施例中可以采用存储在与控制器450相关联的存储器设备上的其它计算机程序、脚本或程序。为了在邻近衬底412的环境提供相对温和的反应条件，参数(如RF功率电平、流到等离子体区域424的气体流率、流到化学气相沉积区域408的气体流率、以及等离子体点火的定时)可以通过控制器450调整和维持。另外，调整衬底位置可以进一步减少在邻近衬底412的环境中高能自由基物质的存在。在多站式反应器中，控制器450可包括用于不同装置站的不同或相同的指令，从而使装置站能独立或同步操作。
在一些实施方案中，控制器450可包含用于进行例如下列操作的指令：使一或更多种含硅前体经由气体出口442而流至反应室404中、提供源气体至远程等离子体源402中、在远程等离子体源402中产生该源气体的一或更多自由基物质、从远程等离子体源402将处于实质上低能态的一或更多种自由基物质引入至反应室404中以与一或更多种含硅前体反应而在衬底412上沉积碳化硅膜。反应室404中在邻近衬底412的环境中的一或更多种自由基物质可以是处于基态的氢自由基。在一些实施方案中，控制器450可包含使共反应物与一或更多种含硅前体一起流至反应室404中的指令。共反应物可包含非沉积添加剂或沉积添加剂。
在一些实施方案中，装置400可以包括与控制器450相关联的用户界面。用户界面可以包括显示屏、装置400和/或工艺条件的图形软件显示、以及用户输入设备，诸如定点设备，键盘，触摸屏，麦克风等。
用于控制上述操作的计算机程序代码可以用任何常规的计算机可读编程语言编写：例如，汇编语言、C、C++、Pascal、Fortran或其它。编译的对象代码或脚本由处理器执行，以执行程序中识别的任务。
用于监控工艺的信号可以由系统控制器的模拟和/或数字输入连接来提供。用于控制工艺的信号是在处理系统的模拟和数字输出连接上的输出。
通常，本文所述的方法能够在包括半导体处理设备的系统上执行，半导体处理设备如一个或多个处理工具、一个或多个室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。通常，电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制工艺气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、RF发生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
宽泛地讲，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)与控制器通信、定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数的指令。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料(例如碳化硅)、表面、电路和/或管芯期间完成一个或多个加工步骤的配方(recipe)的一部分。
在一些实施方案中，控制器可以是计算机的一部分或者与该计算机耦接，该计算机与系统集成、耦接到系统、或者通过网络连接到系统、或这些的组合。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机通信到系统。在一些实例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室内的一个或多个集成电路，它们结合以控制室内的工艺。
除了本文所描述的碳化硅沉积和处理，示例的系统还可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洁室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器搬运到半导体制造工厂中的工具位置和/或装载口以及从工具位置和/或装载口搬运晶片的容器的材料搬运中使用的工具通信。
上文所述的装置/工艺可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必然地，这些工具/工艺将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包含以下操作中的一些或所有，每个操作启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上施加光致抗蚀剂；(2)使用热板或加热炉或UV固化工具固化光致抗蚀剂；(3)使用例如晶片步进机之类的工具使光致抗蚀剂暴露于可见光或紫外线或x-射线灯；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式工作台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
用于改善台阶覆盖率的共反应物
ALD技术通常实现高台阶覆盖率，其中台阶覆盖率可等于或大于90％、等于或大于95％、等于或大于99％、或甚至为100％。然而，使用ALD的碳化硅膜沉积提出了许多挑战，包括可能使碳化硅膜的ALD难以实现的热力学挑战。此外，与典型CVD技术相比，ALD的沉积速率较慢，在制造程序中可能不是所期望的。本发明涉及使用远程等离子体CVD的碳化硅膜的沉积。可利用远程等离子体CVD技术以沉积经掺杂或未经掺杂的碳化硅膜，其可实现与ALD技术相当的台阶覆盖率。
如上所述，沉积碳化硅膜的沉积反应除了含硅前体和自由基物质之外还可包含共反应物。共反应物的引入可用于提高碳化硅膜的台阶覆盖率。可使共反应物与含硅前体一起流入反应室中，其中可使共反应物在远程等离子体源的下游流动。例如，用于引入含硅前体和共反应物的气体出口可位于远程等离子体源的下游。远程等离子体源被视为在衬底及邻近衬底的环境的上游。在一些实施方案中，用于引入含硅前体和共反应物的气体出口可位于远程等离子体源的下游且在衬底与邻近衬底的环境的上游。
在一些实施方案中，共反应物可以是沉积添加剂或非沉积添加剂。如本文所使用的，非沉积添加剂是沉积反应的添加剂，其在参与远程等离子体CVD反应的含硅前体不存在的情况下不会自行进行沉积。沉积添加剂是沉积反应的添加剂，其即使在参与远程等离子体CVD反应的含硅前体不存在的情况下仍会自行进行沉积。
除了含硅前体外，还可将非沉积添加剂或沉积添加剂引入以作为第二前体。第二前体具有用于改善碳化硅膜的台阶覆盖率的化学性质。可相对于衬底的一或更多特征来测量所沉积的碳化硅膜的台阶覆盖率。本文所使用的“特征”可指衬底上的非平面结构，其通常为在半导体设备加工操作中被修改的表面。特征的示例包含沟槽、通孔、衬垫、柱体、圆顶等。特征通常具有一定深宽比(深度或高度比宽度)。在一些实施方案中，碳化硅膜的台阶覆盖率为至少90％、至少95％、或至少99％。
非沉积添加剂
在一些实施方案中，非沉积添加剂为烃分子。例如，烃分子可以是具有至少一个双键或至少一个三键的短链烃分子。在一些实施方案中，烃分子包含介于3个碳原子和7个碳原子之间的碳链。烃分子可包含一或更多个不饱和碳键，例如一或更多个碳与碳的双键或三键。因此，烃分子可包含烯或炔基团。合适的烃分子的示例包含丙烯、乙烯、丁烯、戊烯、丁二烯、戊二烯(例如1,4-戊二烯)、己二烯、庚二烯、甲苯和苯。合适的烃分子的其他示例包含乙炔、丙炔、丁炔、戊炔(例如1-戊炔)以及己炔(例如2-己炔)。非沉积添加剂也可称为含碳前体或非沉积含碳前体。
使非沉积添加剂与如上述的一或更多种含硅前体一起流动。含硅前体中的每一种可包含一或更多个Si-H键和/或Si-Si键。此外，含硅前体中的每一种可包含一或更多个Si-C键、Si-N键、和/或Si-O键、不含C-O键、且不含C-N键。含硅前体的示例可包含(但不限于)烷基碳硅烷、硅氧烷、或硅氮烷。可在一或更多自由基物质的下游将非沉积添加剂引入反应室中。可在引入非沉积添加剂的气体出口的上游的远程等离子体源中产生自由基物质。自由基物质可包含氢自由基，其中在与非沉积添加剂进行混合或相互作用时，这些氢自由基处于实质低能态或基态。
在不受任何理论的限制下，处于实质低能态或基态的氢自由基可与非沉积添加剂进行相互作用。一般认为，处于实质低能态或基态的氢自由基可与非沉积添加剂进行相互作用而形成无法在适当温度(例如大于约50℃或大于约25℃)下进行沉积的物质。氢自由基可与非沉积添加剂的烃分子中的炔或烯基团进行相互作用而形成活化的烷类(例如甲烷)。在某些情况下，烃分子断裂成短链烃分子或自由基。这类物质可能过轻且可能具有过低的粘附系数以致于无法自行沉积。换言之，非沉积添加剂在沉积反应中可作为被动的旁观者，而不会对碳化硅膜的组成有显著贡献。在不受任何理论的限制下，活化的烷类可与含硅前体进行相互作用而形成新物质，该新物质具有比原始的含硅前体更低的粘附系数。烃分子、及与处于实质低能态或基态的氢自由基的任何反应的副产物不会大量地被掺入碳化硅膜中。如本文所使用的，针对添加剂被掺入碳化硅膜中的情况，“大量”可以指：相比于没有使用添加剂的碳化硅膜沉积，碳或硅的原子浓度的变化量等于或大于约5％。在一些实施方案中，碳化硅膜中的C-C键的百分比等于或小于约2％、等于或小于约1％、等于或小于约0.5％、或甚至为0％。
在一些实施方案中，可对非沉积物质的流率进行控制。非沉积物质的流率会影响沉积条件，如碳化硅膜的沉积速率以及台阶覆盖率。在一些实施方案中，非沉积物质的流率为介于约1sccm至约50sccm之间、或介于约5sccm至约25sccm之间。
图5A示出了在没有使用含碳非沉积添加剂的情况下沉积于衬底特征上的碳化硅薄膜的TEM图。该碳化硅膜是利用包含含硅物质的第一前体进行沉积，而没有使用包含含碳物质的第二前体。图5B示出了使用含碳非沉积添加剂的沉积于衬底特征上的碳化硅薄膜的TEM图。该碳化硅膜利用包含含硅物质的第一前体以及包含含碳物质的第二前体进行沉积。
表1将图5A和图5B之间的碳化硅膜沉积的差异针对台阶覆盖率而进行总结。第二前体(尤其是诸如丙烯之类的含碳前体)的引入显著地改善碳化硅膜的台阶覆盖率。例如，碳化硅膜的台阶覆盖率为至少95％或至少99％。此外，在引入含碳前体的情况下，不会明显改变碳化硅膜的膜组成。在引入含碳前体的情况下，膜质量和膜密度也基本保持。例如，膜密度可以等于或者大于约2.0g/cm3。
表1
沉积添加剂
在一些实施方案中，沉积添加剂是第二含硅前体，其与第一含硅前体一起流动。第一含硅前体具有一或更多个Si-H键和/或Si-Si键。第二含硅前体不具有Si-H键且不具有Si-Si键。在一些实施方案中，第二含硅前体具有一或更多个Si-C键。在一些实施方案中，第二含硅前体为包含烷基硅烷的有机硅前体。包含烷基硅烷而不具有任何Si-H键或Si-Si键的有机硅前体的示例包含(但不限于)四甲基硅烷(4MS)、四乙基硅烷、四丙基硅烷以及六甲基二硅基戊烷。在一些实施方案中，第二含硅前体为包含硅氮烷的有机硅前体。包含硅氮烷而不具有任何Si-H键或Si-Si键的有机硅前体的示例包含(但不限于)六甲基二硅氮烷。在一些实施方案中，第二含硅前体为包含烷基硅基基团的有机硅前体。包含烷基硅基基团而不具有任何Si-H键或Si-Si键的有机硅前体的示例包含(但不限于)双三甲基硅基甲烷。
使沉积添加剂与一或更多上述的第一含硅前体一起流动。第一含硅前体中的每一种可包含一或更多个Si-H键和/或Si-Si键。此外，第一含硅前体中的每一种可包含一或更多个Si-C键、Si-N键、和/或Si-O键，不含C-O键、且不含C-N键。第一含硅前体的示例可包含(但不限于)烷基碳硅烷、硅氧烷或硅氮烷。可在一或更多种自由基物质的下游将沉积添加剂引入反应室中。可在引入沉积添加剂的气体出口的上游的远程等离子体源中产生自由基物质。自由基物质可包含氢自由基，其中在与沉积添加剂(第二含硅前体)进行混合或相互作用时，这些氢自由基处于实质低能态或基态。
在不受任何理论的限制下，在沉积反应中动力学上较有利的反应机制中的一者包含夺氢反应(hydrogen abstraction)，其涉及第一含硅前体中的Si-H键的选择性断键。在沉积反应中在动力学上较不利的反应机制中的一者包含氢置换(hydrogensubstitution)，其涉及以氢置换第二含硅前体中的烷基团。置换作用造成可与第一含硅前体的经活化的物质进行反应的烃自由基。通过提高第二含硅前体的分压，反应平衡朝向氢置换反应机制的生成物的方向增加。一般认为，处于实质低能态或基态的氢自由基可与沉积添加剂进行相互作用而形成能够在不论温度为何的情况下(即使是在大于约50℃或大于约25℃的温度)进行沉积的物质。与氢自由基的相互作用可造成活化的第一含硅前体和/或活化的第二含硅前体(即，活化的添加性含硅前体)，其可与彼此进行反应。在不受任何理论的限制下，一种可能的机制涉及：第一含硅前体被氢自由基活化、并且经活化的第一含硅前体形成基于硅的自由基，该基于硅的自由基可与第二含硅前体进行反应而形成新的沉积物质和烃自由基。此新物质具有比原始的含硅前体更低的粘附系数。因此沉积添加剂并非作为被动的旁观者，而是可对碳化硅膜的组成有显著贡献。沉积添加剂以及与处于实质低能态或基态的氢自由基的任何反应的副产物可大量地被掺入碳化硅膜中。
在一些实施方案中，可对沉积物质的流率进行控制。沉积物质的流率可影响沉积条件，如碳化硅膜的沉积速率以及台阶覆盖率。在一些实施方案中，沉积物质的流率为介于约25sccm和约200sccm之间、或介于约50sccm和约100sccm之间。在一些实施方案中，沉积物质的流率可以是原始的含硅前体的流率的至少两倍。
图6A示出了在没有使用含硅沉积添加剂的情况下沉积于衬底特征上的碳化硅薄膜的TEM图。该碳化硅膜是利用包含具有一或更多个Si-H和/或Si-Si键的含硅物质的第一前体进行沉积的，而没有使用包含不具有Si-H或Si-Si键的含硅物质的第二前体。图6B示出了使用含硅沉积添加剂的沉积于衬底特征上的碳化硅薄膜的TEM图。该碳化硅膜是利用包含具有一或更多个Si-H和/或Si-Si键的含硅物质的第一前体、以及包含不具有Si-H或Si-Si键的含硅物质的第二前体进行沉积的。
表2将图6A和图6B之间的碳化硅膜沉积的差异针对台阶覆盖率而进行的总结。第二前体(尤其是不具有Si-H或Si-Si键的有机硅前体(如四甲基硅烷))的引入显著地提高碳化硅膜的台阶覆盖率。例如，碳化硅膜的台阶覆盖率为至少95％或至少99％。在引入第二含硅前体的情况下，使得碳化硅膜的薄膜组成略微改变但不会显著改变。在引入第二含硅前体的情况下，也实质上保持了膜质量和膜密度。例如，膜密度可等于或大于约2.0g/cm3。
表2
所沉积的膜的结构及特性
所沉积的膜包含硅、碳，且在一些情况下包含氧、氮、和/或一或更多其他元素。在一些实施方案中，硅的原子浓度是在约15％至45％(或约25％至40％)之间，碳的原子浓度是在约10％至50％之间，氧的原子浓度是在约0％至45％之间，且氮的原子浓度是在约0％至45％之间。在一示例中，硅的原子浓度为约30％，氧的原子浓度为约25％，且碳的原子浓度为约45％。在另一示例中，硅的原子浓度为约30％，氧的原子浓度为约45％，且碳的原子浓度为约25％。在另一示例中，膜含有约10-15％的碳以及约30-40％的氧，两者皆系基于原子浓度。在所有情况下，膜含有一些氢。然而，应理解，氢的相对原子浓度很小，例如等于或少于约5％。应理解，相对原子浓度可根据前体的选择而变化。硅原子会与碳形成键，且任选地与氮和/或氧原子形成键。在一些实施方案中，所沉积的膜含有比Si-C键更多的Si-O键。这可提供具有较低介电常数的相对多孔的膜。在某些示例中，所沉积的膜含有的Si-O键与Si-C键的比率介于约0.5:1至3:1之间。在一些实施方案中，所沉积的膜含有的Si-N键比Si-C键多。在某些示例中，所沉积的膜含有的Si-N键与Si-C键的比率介于约0.5:1至3:1之间。在一些实施方案中，膜密度介于约2至2.7g/cm3之间。
在一些实施方案中，在所沉积的膜中保持前体的内部结构。这种结构可以在该前体中保留Si-C键、和Si-O键和/或Si-N键(如果存在的话)中的全部或大部分，同时通过存在于前体分子的Si-H键和/或Si-Si键所在位置的键和/或通过生长表面上的附加的缩合反应(如果提供了足够的热能)来链接或交联个别的前体部分。
本文前面描述的工艺条件可以提供高度保形的膜结构。相对温和的工艺条件可以最小化衬底表面处的离子轰击程度，以使沉积缺乏方向性。此外，相对温和的工艺条件可减少具有高粘附系数的自由基的数量，具有高粘附系数的自由基会具有粘附到先前沉积的层或膜的侧壁的倾向。在某些实施方案中，对于约2：1到10：1的深宽比，碳化硅膜可以以介于约25％和100％之间、更典型地介于约50％和100％之间以及甚至更典型地介于约80％和100％之间的保形率进行沉积。保形率可以通过在一个特征的底部、侧壁或顶部的所沉积的膜的平均厚度与在一个特征的底部、侧壁或顶部的所沉积的膜的平均厚度的比较来计算。例如，保形率可以通过在特征侧壁上的所沉积的膜的平均厚度除以在特征顶部的所沉积的膜的平均厚度并且乘以100以获得百分比来计算。对于某些应用，介于约85％和95％之间的保形率是足够的。在具有介于约2：1和约4：1之间的深宽比的特征上沉积碳化硅的一些示例中，保形率为至少约90％。某些BEOL(线程后端)工艺都属于这一类。在具有介于约4：1和约6：1之间的深宽比的特征上沉积碳化硅的一些示例中，保形率为至少约80％。某些垫层的沉积工艺属于这一类。在具有介于约7：1和约10：1(甚至更高)之间的深宽比的特征上沉积碳化硅的一些示例中，所述保形率为至少约90％。某些DRAM(动态随机存取存储器)的制造工艺属于这一类。
工艺条件也可提供具有高击穿电压与低漏电流的膜结构。通过将有限量的氧或氮引入SiC类型的材料中，可通过氧或氮阻挡Si-H键和/或Si-CH2-Si键所提供的泄漏路径。在低电场处Si-O与Si-N中的导电模式可能不同。这可提供改良的电特性并同时维持相对低的介电常数。在多种实施方案中，膜具有约5或更低、或约4.0或更低、在某些情况中约3.5或更低、在某些情况中约3.0或更低、甚至一些实施方案中约2.5或更低的有效介电常数。有效介电常数可取决于键与密度。在一些实施方案中，SiOC膜被制成具有6或更高的介电常数，尤其是当碳含量相对高时。如果漏电流为重要的考虑因素，则SiOC膜需要小于5的介电常数。介电常数愈低，则其密封及阻挡与热抵抗力特性愈差。在某些应用要求低的密封度及扩散限制、优异的抗蚀刻性、热稳定性等的实施方案中，可将碳化硅膜制成致密且高度交联的。这可通过例如下列各项来实现：a)在相对高温下沉积薄膜、和/或b)提供相对高的自由基：前体的比率。在一些实施方案中，碳化硅膜可以是相对薄的，并且仍作为有效的密封与扩散阻挡层。
在一些实施方案中，所沉积的膜可以是多孔的。如本文先前讨论的，含硅前体可包含环形硅氧烷与笼形硅氧烷。这些前体以及具有显著内部开放空间的其他可将显著的多孔性引入所沉积的膜的结构内。所沉积的膜中的多孔性可进一步降低介电常数。在一些实施方案中，所沉积的碳化硅膜的孔隙率介于约20％至50％之间。多孔膜的孔尺寸可跟随环形或笼形前体的孔尺寸。在一些实施方案中，膜的平均洞尺寸介于约5埃至20埃之间，例如约16埃。
应用
本公开可以通过参考针对高品质的碳化硅膜的以下应用被进一步理解，其应用意指纯粹是示例性的。本发明在范围上不受具体应用限制，其仅仅是本公开内容的方面的简单说明。
在一些实施方案中，碳化硅膜可以在暴露的铜上进行沉积。在沉积碳化硅膜的一些实施方案中，邻近衬底的反应条件可以没有氧化剂(如O2，O3，和CO2)，包括它们的自由基。因此，碳化硅膜可直接在暴露的铜上沉积而不氧化铜(例如，生成氧化铜)。这样的膜可以作为蚀刻停止层，其也可作为铜扩散阻挡层。碳化硅膜的存在可提供具有优异的泄漏特性的足够低的介电常数以用作扩散阻挡层。碳化硅膜本身或作为双层堆叠件(例如，沉积在暴露的铜上的SiCO/SiNC双层)可以是蚀刻停止和/或扩散阻挡物。在一些实施方案中，碳化硅膜可以置于通常由镶嵌工艺生产的相邻的金属化层之间。碳化硅膜能耐受蚀刻，并且可以是足够致密的以使铜离子进入介电材料的相邻区域的扩散最小化。在一些实施方案中，氮可通过使用含氮前体或等离子体活化的含氮自由基(如元素氮自由基或胺自由基)被掺入膜中。
在如图1B所示的一些实施方案中，碳化硅膜111可被保形沉积于衬底110的特征112上。特征112可以是孤立或密集的特征，其中特征112可具有相对小的关键尺寸(CD)。在一些实施方案中，特征可具有等于或小于约20nm、等于或小于约10nm、或者等于或小于约5nm的CD。特征112的高度与宽度的深宽比可为大于2:1、大于5:1、大于10:1、或大于20:1。沉积于特征112上的碳化硅膜111的台阶覆盖率为至少90％、至少95％、或至少99％。
在一些实施方案中，碳化硅膜可沉积为邻接金属或半导体结构的垂直结构。碳化硅的沉积提供了沿金属或半导体结构的侧壁的极好的台阶覆盖以创建垂直结构。在某些实施方案中，垂直结构可被称为隔离物或衬垫。
图1C示出沉积在晶体管的栅极电极结构的侧壁上的碳化硅衬垫的横截面。如图1C中所示，晶体管可以是具有硅衬底120的CMOS晶体管，硅衬底120具有源极122和漏极123。栅极电介质124可被沉积在硅衬底120上，栅极电极125可以沉积在栅极电介质124上以形成晶体管。碳化硅间隔物或衬垫121可沉积在栅极电极125和栅极电介质124的侧壁上。
在另一实例中，图1D示出了沉积在空气间隙型金属化层中的暴露的铜线的侧壁上的碳化硅的横截面。空气间隙130可以被引入到铜线132之间的集成电路层中，从而可降低该层的有效k值。碳化硅衬垫131可以沉积在铜线132的侧壁上，非保形的电介质层133可沉积在空气间隙130、衬垫131、和铜线132上。这样的空气间隙型金属化层的例子可在FeiWang等人的美国专利申请公开No.2004/0232552中描述，该美国专利公开以引用的方式被整体并入本文且用于所有目的。
在一些实施方案中，碳化硅膜可以沉积在图案化多孔电介质材料的侧壁上。超低k电介质材料可以由多孔结构制成。在这样的材料中的孔可以在后续层的沉积期间提供金属的入口区域，包括含有金属如钽(Ta)的扩散阻挡层的沉积。如果太多的金属迁移到介电材料中，则该介电材料可提供相邻的铜金属化线之间的短路。
图1E示出了作为多孔电介质材料的孔密封剂的碳化硅膜的横截面。多孔电介质层142可以具有多个切入多孔电介质层142的沟槽或通孔以形成孔140。碳化硅膜141可以沿着孔140沉积以有效地密封孔140。用碳化硅膜141密封孔140可避免否则由使用等离子体的其它密封技术引起的对多孔电介质层142的损坏。碳化硅膜141作为孔密封剂可以是足够致密的，并且可包括非环状的含硅前体，诸如PMDSO和TMDSO。在一些实施方案中，被蚀刻的电介质材料例如多孔电介质层142可以首先通过“k-恢复”工艺进行处理，其将多孔电介质层142暴露于UV辐射和还原剂。该恢复工艺在Varadarajan等人的共同拥有的美国专利申请公开No.2011/0111533中被进一步描述，该美国专利公开通过引用的方式被整体并入本文以用于所有目的。在另一个“k-恢复”工艺中，多孔电介质层142可暴露于UV辐射和化学硅烷基化剂。该恢复工艺在Varadarajan等人的共同拥有的美国专利申请公开No.2011/0117678中被进一步描述，该美国专利公开通过引用的方式被整体并入本文并且用于所有目的。在孔140暴露于恢复处理，从而使得表面更具亲水性并提供了材料单层之后，共形地沉积的碳化硅膜141的层可以被沉积以有效地密封多孔电介质层142的孔。
在一些实施方案中，碳化硅膜可被沉积作为超低k电介质材料本身。超低k电介质通常被定义为那些具有比介电常数2.5低的介电常数的材料。在这样的配置中，碳化硅的超低k电介质材料可以是多孔电介质层。电介质层的孔可以通过使用包括环状硅氧烷和倍半硅氧烷的环状或笼状前体分子引入。在一个实例中，碳化硅的超低k电介质层的孔隙率可为介于约20％和50％之间。另外，超低k电介质层可具有小于约100埃的平均孔径，如介于约5埃与20埃之间的平均孔径。例如，环硅氧烷环可具有约6.7埃的半径。尽管增加孔的数目和大小可以降低介电常数，但是介电层的机械完整性在其太多孔的情况下可能受到损害。
结论
在以上的描述中，说明了大量的特定细节，以提供对所提出的实施方案的彻底理解。所公开的实施方案可在没有这些特定细节中的一些或全部的情况下实行。在其他的示例中，为了不使本发明难以理解，公知的工艺操作不会有详细描述。虽然所公开的实施方案是结合特定实施方案而进行说明的，但应理解，其并非意图限制所公开的实施方案。
虽然上述的实施方案为了清楚和理解的目的进行了详细描述，但显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，存在实现所提供的实施方案的工艺、系统和装置的许多替代方式。因此，所描述的实施例应被认为是说明性的而不是限制性的，并且所述实施方案不应受限于本文所给出的细节。

Claims (18)

1.一种在衬底上沉积碳化硅膜的方法，所述方法包括：
使含硅前体流入所述反应室中并朝向具有一或多个凹入特征的衬底流动，其中所述含硅前体(i)具有一或更多个Si-H键和Si-Si键，(ii)具有一或更多个Si-C键、Si-N键和Si-O键、(iii)没有C-O键、并且(iv)没有C-N键；
使非沉积添加剂与所述含硅前体一起流入所述反应室，其中所述非沉积添加剂和所述含硅前体中的每一者都通过一或多个气体出口从远程等离子体源下游流入所述反应室，其中所述非沉积添加剂包括烃分子；
在所述远程等离子体源中由氢源气体产生氢的自由基，所述氢的自由基在所述含硅前体和所述非沉积添加剂的上游产生；以及
将所述氢的自由基引入所述反应室中并导向所述衬底，其中所述氢的自由基与所述含硅前体和所述非沉积添加剂反应，以在所述衬底上形成经掺杂或未经掺杂的碳化硅膜，其中所述经掺杂或未经掺杂的碳化硅膜在一或多个凹入特征中的保形率为至少90％。
2.根据权利要求1所述的方法，其中所述非沉积添加剂不会大量地改变所述经掺杂或未经掺杂的碳化硅膜的成分。
3.根据权利要求2所述的方法，其中，相比于没有使用所述非沉积添加剂的经掺杂或未经掺杂的碳化硅膜的沉积，所述非沉积添加剂不会使所述经掺杂或未经掺杂的碳化硅膜的碳或硅的原子浓度发生等于或大于5％的变化。
4.根据权利要求1所述的方法，其中所述氢的自由基是在邻近所述衬底的环境中的处于所述基态的氢的自由基。
5.根据权利要求1所述的方法，其中所述经掺杂或未经掺杂的碳化硅膜是碳氧化硅、碳氮化硅、或氧碳氮化硅的经掺杂的碳化硅膜。
6.根据权利要求1所述的方法，其中所述烃分子包含丙烯、乙烯、丁烯、戊烯、丁二烯、戊二烯、己二烯、庚二烯、甲苯、苯、乙炔、丙炔、丁炔、戊炔或己炔。
7.根据权利要求1所述的方法，其中所述含硅前体与所述非沉积添加剂沿着相同流动路径同时流入所述反应室中。
8.根据权利要求1所述的方法，其中所述一或多个凹入特征中的每一个具有大于10：1的深宽比。
9.根据权利要求1所述的方法，其中所述含硅前体包含烷基碳硅烷、硅氧烷或硅氮烷。
10.根据权利要求1所述的方法，其中所述非沉积添加剂和所述含硅前体沿着流动路径流入所述反应室而不暴露于等离子体。
11.根据权利要求1所述的方法，其中所述氢的自由基通过位于所述一或多个气体出口上游的喷头被引入到所述反应室。
12.根据权利要求1所述的方法，其中所述烃分子包含介于3个碳原子和7个碳原子之间的碳链。
13.根据权利要求1所述的方法，其中经掺杂或未经掺杂的碳化硅膜中的C-C键的百分比等于或小于2％。
14.一种用于在衬底上沉积碳化硅膜的设备，所述设备包括：
反应室；
所述反应室中的衬底支撑件，其中所述衬底支撑件被配置为支撑所述衬底，其中所述衬底包括一或多个凹入特征；
远程等离子体源，其与所述反应室分开；
喷头，其中所述远程等离子体源通过所述喷头与所述反应室流体连接；
一或多个气体出口，其与所述反应室流体连接；以及
控制器，其配置有指令以执行以下操作：
通过所述一或多个气体出口使含硅前体流入所述反应室中，其中所述含硅前体(i)具有一或更多个Si-H键和Si-Si键，(ii)具有一或更多个Si-C键、Si-N键和Si-O键、(iii)没有C-O键、并且(iv)没有C-N键；
通过所述一或多个气体出口使非沉积添加剂流入所述反应室，其中所述非沉积添加剂包括烃分子；
在所述远程等离子体源中由氢源气体产生氢的自由基；以及
通过所述喷头将所述氢的自由基引入所述反应室中并导向所述衬底，其中所述氢的自由基与所述含硅前体和所述非沉积添加剂反应，以在所述衬底上形成经掺杂或未经掺杂的碳化硅膜，其中所述经掺杂或未经掺杂的碳化硅膜在所述一或多个凹入特征中的保形率为至少90％。
15.根据权利要求14所述的设备，其中所述喷头包括多个气体端口，所述多个气体端口各自具有介于3:1和10:1之间的轴向长度比直径的比率。
16.权利要求14所述的设备，其中所述氢的自由基通过所述多个气体端口被引入所述反应室，其中所述多个气体端口位于所述一或多个气体出口的上游。
17.权利要求14所述的设备，其中所述控制器配置有指令以将所述氢的自由基引入所述反应室，使得所述氢的自由基在邻近所述衬底的环境中处于所述基态。
18.权利要求14所述的设备，其中所述控制器配置有指令以使所述含硅前体与所述非沉积添加剂沿着相同流动路径同时流入所述反应室中。
CN202311302407.5A 2018-07-24 2019-07-22 使用异质前体相互作用的硅碳化物膜的保形沉积 Pending CN117660941A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/044,357 US20180347035A1 (en) 2012-06-12 2018-07-24 Conformal deposition of silicon carbide films using heterogeneous precursor interaction
US16/044,357 2018-07-24
CN201980049405.5A CN112469846B (zh) 2018-07-24 2019-07-22 使用异质前体相互作用的硅碳化物膜的保形沉积
PCT/US2019/042821 WO2020023385A1 (en) 2018-07-24 2019-07-22 Conformal deposition of silicon carbide films using heterogeneous precursor interaction

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980049405.5A Division CN112469846B (zh) 2018-07-24 2019-07-22 使用异质前体相互作用的硅碳化物膜的保形沉积

Publications (1)

Publication Number Publication Date
CN117660941A true CN117660941A (zh) 2024-03-08

Family

ID=69181953

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311302407.5A Pending CN117660941A (zh) 2018-07-24 2019-07-22 使用异质前体相互作用的硅碳化物膜的保形沉积
CN201980049405.5A Active CN112469846B (zh) 2018-07-24 2019-07-22 使用异质前体相互作用的硅碳化物膜的保形沉积

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980049405.5A Active CN112469846B (zh) 2018-07-24 2019-07-22 使用异质前体相互作用的硅碳化物膜的保形沉积

Country Status (3)

Country Link
KR (2) KR102542281B1 (zh)
CN (2) CN117660941A (zh)
WO (1) WO2020023385A1 (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699784B2 (en) * 2001-12-14 2004-03-02 Applied Materials Inc. Method for depositing a low k dielectric film (K>3.5) for hard mask application
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7018560B2 (en) * 2003-08-05 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composition for polishing semiconductor layers
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US7915166B1 (en) * 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US7648899B1 (en) * 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US20100081293A1 (en) * 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
US7989365B2 (en) * 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
JP5476161B2 (ja) * 2010-03-02 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013521650A (ja) * 2010-03-05 2013-06-10 アプライド マテリアルズ インコーポレイテッド ラジカル成分ｃｖｄによる共形層
US8329599B2 (en) * 2011-02-18 2012-12-11 Asm Japan K.K. Method of depositing dielectric film by ALD using precursor containing silicon, hydrocarbon, and halogen
US10211310B2 (en) * 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US20180347035A1 (en) * 2012-06-12 2018-12-06 Lam Research Corporation Conformal deposition of silicon carbide films using heterogeneous precursor interaction
US10832904B2 (en) * 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10297442B2 (en) * 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US8927442B1 (en) * 2013-07-25 2015-01-06 International Business Machines Corporation SiCOH hardmask with graded transition layers
US9371579B2 (en) * 2013-10-24 2016-06-21 Lam Research Corporation Ground state hydrogen radical sources for chemical vapor deposition of silicon-carbon-containing films
US9412581B2 (en) * 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
WO2017007986A1 (en) * 2015-07-09 2017-01-12 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Alkylamino-substituted halocarbosilane precursors
US9786491B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積

Also Published As

Publication number Publication date
KR20230088843A (ko) 2023-06-20
TW202018115A (zh) 2020-05-16
WO2020023385A1 (en) 2020-01-30
KR20210024673A (ko) 2021-03-05
CN112469846B (zh) 2023-10-27
CN112469846A (zh) 2021-03-09
KR102542281B1 (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
US20230203646A1 (en) Conformal deposition of silicon carbide films using heterogeneous precursor interaction
US11894227B2 (en) Conformal deposition of silicon carbide films
CN109791871B (zh) 基于远程等离子体的渐变或多层的碳化硅膜的沉积
CN110313051B (zh) 使用远程等离子体处理使碳化硅膜致密化
KR102515238B1 (ko) 실리콘 카바이드 막들의 컨포멀한 증착
US20180330945A1 (en) Remote plasma based deposition of silicon carbide films using silicon-containing and carbon-containing precursors
US9234276B2 (en) Method to obtain SiC class of films of desired composition and film properties
KR102480201B1 (ko) 산소 도핑된 실리콘 카바이드 막들의 리모트 플라즈마 기반 증착
CN112469846B (zh) 使用异质前体相互作用的硅碳化物膜的保形沉积
TWI837151B (zh) 使用含矽及含碳前驅物的基於遠端電漿之矽碳化物膜沉積
KR102615163B1 (ko) 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination